JP2018156718A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2018156718A
JP2018156718A JP2017054925A JP2017054925A JP2018156718A JP 2018156718 A JP2018156718 A JP 2018156718A JP 2017054925 A JP2017054925 A JP 2017054925A JP 2017054925 A JP2017054925 A JP 2017054925A JP 2018156718 A JP2018156718 A JP 2018156718A
Authority
JP
Japan
Prior art keywords
temperature
voltage
signal
successive approximation
approximation register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017054925A
Other languages
English (en)
Other versions
JP2018156718A5 (ja
JP6779816B2 (ja
Inventor
昌宏 細谷
Masahiro Hosoya
昌宏 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017054925A priority Critical patent/JP6779816B2/ja
Priority to TW106124254A priority patent/TWI642061B/zh
Priority to CN201710712653.6A priority patent/CN108630281B/zh
Priority to US15/693,402 priority patent/US10242745B2/en
Publication of JP2018156718A publication Critical patent/JP2018156718A/ja
Publication of JP2018156718A5 publication Critical patent/JP2018156718A5/ja
Application granted granted Critical
Publication of JP6779816B2 publication Critical patent/JP6779816B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

【課題】高品質な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、メモリセルアレイと、温度に基づく第１電圧を生成し、前記第１電圧と、前回の温度測定結果に基づく第２電圧とを比較し、前回の温度測定からの温度の変動が設定値以内か否かを判定し、温度変動が設定値以内であると判定する場合は、前回の温度測定結果に基づいて、第１信号を生成し、温度変動が設定値以内ではないと判定する場合は、温度を測定し、温度測定結果を更新し、更新された温度測定結果に基づいて前記第１信号を生成する温度センサと、前記第１信号に基づいて、前記メモリセルアレイに印加する電圧を生成する電圧生成回路と、を備える。
【選択図】 図２

Description

実施形態は、半導体記憶装置に関する。
半導体記憶装置の動作の高速化が求められている。
特開２０１２−２３８３６３号公報
高品質な半導体記憶装置を提供する。
実施形態の半導体記憶装置は、メモリセルアレイと、温度に基づく第１電圧を生成し、前記第１電圧と、前回の温度測定結果に基づく第２電圧とを比較し、前回の温度測定からの温度の変動が設定値以内か否かを判定し、温度変動が設定値以内であると判定する場合は、前回の温度測定結果に基づいて、第１信号を生成し、温度変動が設定値以内ではないと判定する場合は、温度を測定し、温度測定結果を更新し、更新された温度測定結果に基づいて前記第１信号を生成する温度センサと、前記第１信号に基づいて、前記メモリセルアレイに印加する電圧を生成する電圧生成回路と、を備える。
図１は、実施形態に係る半導体記憶装置を示すブロック図である。 図２は、実施形態に係る半導体記憶装置の温度センサを示すブロック図である。 図３は、実施形態に係る半導体記憶装置の温度コードを示す図である。 図４は、実施形態に係る半導体記憶装置の温度センサの動作を示すフロー図である。 図５は、実施形態に係る半導体記憶装置のサンプリング動作を示すフロー図である。 図６は、実施形態に係る半導体記憶装置のシーケンサが、温度コードＴＣが「温度変化は設定値以内」であると判定する場合の具体例を示す波形図である。 図７は、実施形態に係る半導体記憶装置のシーケンサが、温度コードＴＣが「温度変化は設定値以内」でないと判定する場合の具体例を示す波形図である。 図８は、実施形態の比較例１に係る半導体記憶装置の温度センサを示すブロック図である。 図９は、実施形態の比較例１に係る半導体記憶装置の温度センサの波形図である。 図１０は、実施形態の比較例２に係る半導体記憶装置の温度センサを示すブロック図である。 図１１は、実施形態の変形例に係る半導体記憶装置の温度センサの動作を示すフロー図である。
以下、実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
＜１＞第１の実施形態
実施形態に係る半導体記憶装置について説明する。
＜１−１＞構成
＜１−１−１＞メモリシステムの構成について
本実施形態に係る半導体記憶装置を含むメモリシステムの構成について、図１を用いて説明する。
図１に示すようにメモリシステム１は、ＮＡＮＤ型フラッシュメモリ（半導体記憶装置）１００及びメモリコントローラ２００を備えている。ＮＡＮＤ型フラッシュメモリ１００及びメモリコントローラ２００は、例えばそれらの組み合わせにより一つの半導体装置を構成しても良く、その例としてはＳＤＴＭカードのようなメモリカードや、ＳＳＤ（solid state drive）等が挙げられる。メモリシステム１は、ホストデバイス（不図示）を更に備える構成であっても良い。
＜１−１−２＞メモリコントローラ
メモリコントローラ２００は、ＮＡＮＤ型フラッシュメモリ１００の動作に必要なコマンドなどをＮＡＮＤ型フラッシュメモリ１００に出力する。メモリコントローラ２００は、当該コマンドをＮＡＮＤ型フラッシュメモリ１００に出力することでＮＡＮＤ型フラッシュメモリ１００からのデータの読み出し、ＮＡＮＤ型フラッシュメモリ１００へのデータの書込み、またはＮＡＮＤ型フラッシュメモリ１００のデータの消去等を行う。
＜１−１−３＞ＮＡＮＤ型フラッシュメモリ
図１を用いて、本実施形態に係るＮＡＮＤ型フラッシュメモリ１００について説明する。
メモリコントローラ２００とＮＡＮＤ型フラッシュメモリ１００とは、入出力インターフェース１０１及び制御信号入力インターフェース１０２を介して接続される。
入出力インターフェース１０１は、入出力制御回路１０３から供給される信号に応じてデータストローブ信号ＤＱＳ、ＢＤＱＳ（ＤＱＳの相補信号）を生成する。入出力インターフェース１０１は、データ入出力線（ＤＱ０〜ＤＱ７）からデータを出力する際に、データストローブ信号ＤＱＳ及びＢＤＱＳを出力する。そして、メモリコントローラ２００は、データストローブ信号ＤＱＳ及びＢＤＱＳのタイミングに合わせて、データ入出力線（ＤＱ０〜ＤＱ７）からデータを受信する。
また、入出力インターフェース１０１は、例えばコマンド入力端子、及びアドレス入力端子等を備えている。
制御信号入力インターフェース１０２は、メモリコントローラ２００からチップイネーブル信号ＢＣＥ、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、ライトイネーブル信号ＢＷＥ、リードイネーブル信号ＲＥ、ＢＲＥ（ＲＥの相補信号）、ライトプロテクト信号ＢＷＰ、データストローブ信号ＤＱＳ、ＢＤＱＳ（ＤＱＳの相補信号）を受信する。
チップイネーブル信号ＢＣＥは、ＮＡＮＤ型フラッシュメモリ１００の選択信号として用いられる。
コマンドラッチイネーブル信号ＣＬＥは、動作コマンドをレジスタ１０４に取り込む際に使用する信号である。
アドレスラッチイネーブル信号ＡＬＥは、アドレス情報もしくは入力データを、レジスタ１０４に取り込む際に使用する信号である。
ライトイネーブル信号ＢＷＥは、入出力インターフェース１０１上のコマンド、アドレス、およびデータをＮＡＮＤ型フラッシュメモリ１００に取り込むための信号である。
リードイネーブル信号ＲＥ、ＢＲＥは、データを入出力インターフェース１０１からシリアルに出力させる際に使用する信号である。
ライトプロテクト信号ＢＷＰは、ＮＡＮＤ型フラッシュメモリ１００の電源投入時，もしくは電源遮断時などの入力信号が不確定な場合に、予期できない消去や書き込みからデータを保護するために使用する。
図１では図示しないが、ＮＡＮＤ型フラッシュメモリ１００の内部動作状態を示すＲ／Ｂ端子、電力供給用のＶｃｃ／Ｖｓｓ／Ｖｃｃｑ／Ｖｓｓｑ端子等もＮＡＮＤ型フラッシュメモリ１００に設けられる。
入出力制御回路１０３は、入出力インターフェース１０１を介してメモリセルアレイ１１０から読み出したデータをメモリコントローラ２００に出力する。入出力制御回路１０３は、制御信号入力インターフェース１０２、及び制御回路１０５を介して、書き込み、読み出し、消去、及びステータス・リード等の各種コマンド、アドレス、及び書き込みデータを受信する。
制御回路１０５は、制御信号入力インターフェース１０２を介して入力される制御信号を入出力制御回路１０３に供給する。
制御回路１０５は、温度センサ１０６、電圧生成回路１０７、センス回路１１１、データレジスタ１１２、カラムデコーダ１１３、ロウデコーダ１１４、及びレジスタ１０４を制御する。
制御回路１０５は、制御信号、及びコマンドレジスタ１０４を介して入力されるコマンドに応じて動作する。制御回路１０５は、データのプログラム、ベリファイ、読み出し、消去時に、電圧生成回路１０７を用いて、メモリセルアレイ１１０、センス回路１１１、及びロウデコーダ１１４に所望の電圧を供給する。
なお、本実施形態では、入出力制御回路１０３、及び制御回路１０５を、それぞれ機能別に説明した。しかしながら、入出力制御回路１０３、及び制御回路１０５は同じハードウェア資源によって実現されても良い。
レジスタ１０４は、入出力制御回路１０３から入力されるコマンドを制御回路１０５に出力する。
レジスタ１０４は、例えばメモリコントローラ２００から供給されたアドレスをラッチする。そして、レジスタ１０４は、ラッチしたアドレスを内部物理アドレス（カラムアドレス及びロウアドレス）へ変換する。そしてレジスタ１０４は、カラムアドレスをカラムデコーダ１１３に供給し、且つロウアドレスをロウデコーダ１１４に供給する。
レジスタ１０４は、ＮＡＮＤ型フラッシュメモリ１００内部の種々の状態を外部に知らせるためのものである。レジスタ１０４は、ＮＡＮＤ型フラッシュメモリ１００がレディ／ビジー状態のいずれにあるかを示すデータを保持するレディ／ビジーレジスタ、書き込みのパス／フェイルを示すデータを保持する書き込みステータスレジスタ（不図示）を有する。
温度センサ１０６は、制御回路１０５の命令に基づいてＮＡＮＤ型フラッシュメモリ１００の温度を測定し、温度に基づく電圧生成信号を生成する。そして、温度センサ１０６は、電圧生成信号を電圧生成回路１０７に供給する。電圧生成回路１０７は、電圧生成信号に基づいて、各種電圧を生成する。温度センサ１０６の詳細な説明については後述する。なお、メモリセルアレイ１１０への書込み動作、メモリセルアレイ１１０からの読み出し動作、メモリセルアレイ１１０の消去動作等のアクセス動作の前に、温度センサ１０６は、電圧生成信号を生成する。
メモリセルアレイ１１０は、複数のビット線ＢＬと、複数のワード線ＷＬと、ソース線ＳＬとを含む。このメモリセルアレイ１１０は、電気的に書き換えが可能なメモリセルトランジスタ（単にメモリセルとも称す）ＭＣがマトリクス状に配置された複数のブロックＢＬＫで構成されている。メモリセルトランジスタＭＣは、例えば、制御ゲート電極及び電荷蓄積層（例えば浮遊ゲート電極）を含む積層ゲートを有し、浮遊ゲート電極に注入された電荷量により定まるトランジスタの閾値の変化によって二値、あるいは多値データを記憶する。また、メモリセルトランジスタＭＣは、窒化膜に電子をトラップするＭＯＮＯＳ（Metal - Oxide - Nitride - Oxide - Silicon）構造を有するものであっても良い。
メモリセルアレイ１１０の構成についてはその他の構成であっても良い。すなわちメモリセルアレイ１１０の構成については、例えば、“THREE DIMENSIONAL STACKED NONVOLATILE SEMICONDUCTOR MEMORY”という２００９年３月１９日に出願された米国特許出願１２／４０７，４０３号に記載されている。また、“THREE DIMENSIONAL STACKED NONVOLATILE SEMICONDUCTOR MEMORY”という２００９年３月１８日に出願された米国特許出願１２／４０６，５２４号、“NVOLATILE SEMICONDUCTOR MEMORY DEVICE AND METHOD OF MANUFACTURING THE SAME”という２０１０年３月２５日に出願された米国特許出願１２／６７９，９９１号、“NONVOLATILE SEMICONDUCTOR MEMORY DEVICE”という２０１１年９月２２日に出願された米国特許出願１３／８１６，７９９号、“SEMICONDUCTOR MEMORY AND METHOD FOR MANUFACTURING THE SAME”という２００９年３月２３日に出願された米国特許出願１２／５３２，０３０号に記載されている。これらの特許出願は、その全体が本願明細書において参照により援用されている。
また、メモリセルアレイ１１０の構成については、例えば、“SEMICONDUCTOR MEMORY DEVICE HAVING PLURALITY OF TYPES OF MEMORIES INTEGRATED ON ONE CHIP”という２００９年３月３日に出願された米国特許出願１２／３９７，７１１号に記載されている。また、“SEMICONDUCTOR MEMORY DEVICE INCLUDING STACKD GATE HAVING CHARGE ACCUMULATION LAYER AND CONTROL GATE AND METHOD OF WRITING DATA TO SEMICONDUCTOR MEMORY DEVICE”という２０１２年４月１９日に出願された米国特許出願１３／４５１，１８５号、“NONVOLATILE SEMICONDUCTOR MEMORY ELEMENT, NONVOLATILE SEMICONDUCTOR MEMORY, AND METHOD FOR OPERATING NONVOLATILE SEMICONDUCTOR MEMORY ELEMENT”という２００９年３月１７日に出願された米国特許出願１２／４０５，６２６号、及び“NONVOLATILE SEMICONDUCTOR MEMORY DEVICE HAVING ELEMENT ISOLATING REGION OF TRENCH TYPE AND METHOD OF MANUFACTURING THE SAME”という２００１年９月２１日に出願された米国特許出願０９／９５６，９８６号に記載されている。これらの特許出願は、その全体が本願明細書において参照により援用されている。
センス回路１１１は、データの読み出し動作時には、メモリセルトランジスタＭＣからビット線に読み出されたデータをセンスする。
データレジスタ１１２は、ＳＲＡＭ等で構成される。データレジスタ１１２は、メモリコントローラ２００から供給されたデータや、センス回路１１１によって検知されたベリファイ結果等を記憶する。
カラムデコーダ１１３は、カラムアドレス信号をデコードし、ビット線ＢＬの何れかを選択する選択信号をセンス回路１１１に出力する。
ロウデコーダ１１４は、ロウアドレス信号をデコードする。そして、ロウデコーダ１１４は、メモリセルアレイ１１０のワード線ＷＬ及び選択ゲート線ＳＧＤ、ＳＧＳを選択して駆動する。
＜１−１−４＞温度センサ
次に、図２を用いて、温度センサ１０６について説明する。
温度センサ１０６は、バンドギャップリファレンス１０６ａ、逐次比較レジスタ（ＳＡＲ）１０６ｂ、ディジタルアナログ変換回路（ＤＡＣ）１０６ｃ、抵抗素子１０６ｄ、１０６ｅ、１０６ｆ、電圧比較回路１０６ｇ、１０６ｈ、１０６ｉ、ＡＮＤ演算回路１０６ｊ、シーケンサ１０６ｋ、及び演算回路１０６ｌを備えている。
バンドギャップリファレンス１０６ａは、例えばダイオード等を備えている。そして、バンドギャップリファレンス１０６ａは、制御回路１０５から“Ｈ（High）”レベルのイネーブル信号ＥＮを受信すると、参照電圧ＶＲＥＦと、ＮＡＮＤ型フラッシュメモリ１００の絶対温度に比例する電圧ＶＰＴＡＴ＿Ｈを生成する。参照電圧ＶＲＥＦは、温度に比例しない電圧である。
逐次比較レジスタ１０６ｂは、制御回路１０５から“Ｈ”レベルのイネーブル信号ＥＮを受信すると動作する。更に逐次比較レジスタ１０６ｂは、制御回路１０５から受信するクロック信号ＣＬＫのタイミング（例えば立ち上がりエッジ）に合わせて動作する。逐次比較レジスタ１０６ｂは、制御回路１０５からイネーブル信号ＥＮを受信すると、記憶しているディジタル値の温度コードＴＣ（温度変換結果）をディジタルアナログ変換回路１０６ｃに供給する。逐次比較レジスタ１０６ｂは、シーケンサ１０６ｋからリセット信号ＲＥＳＥＴを受信すると、最新の温度コードを確定するための温度コードの更新動作（サンプリング動作とも記載する）を行う。逐次比較レジスタ１０６ｂは、シーケンサ１０６ｋから完了通知信号ＤＯＮＥを受信、またはサンプリング動作が完了すると、記憶されている温度コードＴＣを演算回路１０６ｌに供給する。逐次比較レジスタ１０６ｂは、基本的には最新の温度コードＴＣを記憶している。
ディジタルアナログ変換回路１０６ｃは、温度コードＴＣを、電圧に変換する。具体的には、ディジタルアナログ変換回路１０６ｃは、参照電圧ＶＲＥＦ及び温度コードＴＣに基づいて、第２参照電圧ＶＲＥＦＴを生成する。第２参照電圧ＶＲＥＦＴは温度に比例しないが、温度コードＴＣに比例する電圧である。
電圧比較回路１０６ｇは、非反転端子には、ノードＮ１を介して電圧ＶＰＴＡＴ＿Ｈが供給され、反転端子には、ノードＮ４を介して電圧ＶＲＥＦＴが供給される。電圧比較回路１０６ｇは、電圧ＶＰＴＡＴ＿Ｈが電圧ＶＲＥＦＴよりも高い場合は“Ｈ”レベルの信号ＶＣ１を出力する。電圧比較回路１０６ｇは、電圧ＶＰＴＡＴ＿Ｈが電圧ＶＲＥＦＴよりも低い場合は“Ｌ（Low）”レベル（Ｌ＜Ｈ）の信号ＶＣ１を出力する。
抵抗素子１０６ｄは、一端にノードＮ１が接続され、他端にノードＮ２が接続される。この抵抗素子１０６ｄの抵抗値等については後述する。
電圧比較回路１０６ｉは、非反転端子には、ノードＮ２を介して電圧ＶＰＴＡＴ＿Ｍ（ＶＰＴＡＴ＿Ｍ＜ＶＰＴＡＴ＿Ｈ）が供給され、反転端子には、ノードＮ４を介して電圧ＶＲＥＦＴが供給される。電圧比較回路１０６ｉは、電圧ＶＰＴＡＴ＿Ｍが電圧ＶＲＥＦＴよりも高い場合は“Ｈ”レベルの信号ＶＣ３を出力する。電圧比較回路１０６ｉは、電圧ＶＰＴＡＴ＿Ｍが電圧ＶＲＥＦＴよりも低い場合は“Ｌ”レベルの信号ＶＣ３を出力する。
抵抗素子１０６ｅは、一端にノードＮ２が接続され、他端にノードＮ３が接続される。この抵抗素子１０６ｅの抵抗値等については後述する。
電圧比較回路１０６ｈは、非反転端子には、ノードＮ３を介して電圧ＶＰＴＡＴ＿Ｌ（ＶＰＴＡＴ＿Ｌ＜ＶＰＴＡＴ＿Ｍ）が供給され、反転端子には、ノードＮ４を介して電圧ＶＲＥＦＴが供給される。電圧比較回路１０６ｈは、電圧ＶＰＴＡＴ＿Ｌが電圧ＶＲＥＦＴよりも高い場合は“Ｈ”レベルの信号ＶＣ２を出力する。電圧比較回路１０６ｈは、電圧ＶＰＴＡＴ＿Ｌが電圧ＶＲＥＦＴよりも低い場合は“Ｌ”レベルの信号ＶＣ２を出力する。
抵抗素子１０６ｆは、一端にノードＮ３が接続され、他端に接地電位ＶＳＳが接続される。
ＡＮＤ演算回路１０６ｊは、非反転端子に信号ＶＣ１が入力され、反転端子に信号ＶＣ２が入力される。ＡＮＤ演算回路１０６ｊは、信号ＶＣ１が“Ｈ”レベル、且つ信号ＶＣ２が“Ｌ”レベルの場合のみに“Ｈ”レベルの信号ＶＡＬを出力し、それ以外の場合は、“Ｌ”レベルの信号ＶＡＬを出力する。
シーケンサ１０６ｋは、制御回路１０５から“Ｈ”レベルのイネーブル信号ＥＮを受信すると動作する。更にシーケンサ１０６ｋは、制御回路１０５から受信するクロック信号ＣＬＫのタイミング（例えば立ち上がりエッジ）に合わせて動作する。シーケンサ１０６ｋは、“Ｈ”レベルの信号ＶＡＬを受信すると、完了通知信号ＤＯＮＥを制御回路１０５に供給する。シーケンサ１０６ｋは、“Ｌ”レベルの信号ＶＡＬを受信すると、リセット信号ＲＥＳＥＴを逐次比較レジスタ１０６ｂに供給する。
演算回路１０６ｌは、逐次比較レジスタ１０６ｂから供給される温度コードＴＣと、電圧コードＶＲ、及び温度係数Ｔｃｏに基づいて、電圧生成信号ＴＯＵＴを生成する。演算回路１０６ｌは、「電圧生成信号ＴＯＵＴ＝電圧コードＶＲ＋温度係数Ｔｃｏ＊温度コードＴＣ」という式を用いて電圧生成信号ＴＯＵＴを導出する。
＜１−１−５＞温度コード
次に、図３を用いて、温度コードについて説明する。
温度センサ１０６は、ＮＡＮＤ型フラッシュメモリ１００の温度をｎビット（ｎは任意の整数）のディジタルデータに変換している。このディジタルデータが、温度コードである。
ここでは、一例として温度コードが５ビットのディジタルデータである場合について説明する。
温度コードが５ビットのディジタルデータである場合、図３に示すように、温度を３２分割して判定する事が可能である。
第１ビット（１ｓｔビット）は、温度ＴＭＰ１６の大小を判定するビットである。例えば、ＮＡＮＤ型フラッシュメモリ１００の温度が温度ＴＭＰ１６よりも低い場合は、“１”となる。また、ＮＡＮＤ型フラッシュメモリ１００の温度が温度ＴＭＰ１６よりも高い場合は、“０”となる。
第２ビット（２ｎｄビット）は、温度ＴＭＰ８、または温度ＴＭＰ２４の大小を判定するビットである。例えば、ＮＡＮＤ型フラッシュメモリ１００の温度が温度ＴＭＰ８、または温度ＴＭＰ２４よりも低い場合は、“１”となる。また、ＮＡＮＤ型フラッシュメモリ１００の温度が温度ＴＭＰ８、または温度ＴＭＰ２４よりも高い場合は、“０”となる。
第３ビット（３ｒｄビット）は、温度ＴＭＰ４、温度ＴＭＰ１２、温度ＴＭＰ２０、及び温度ＴＭＰ２８の中から選択された１つの温度の大小を判定するビットである。例えば、ＮＡＮＤ型フラッシュメモリ１００の温度が、温度ＴＭＰ４、温度ＴＭＰ１２、温度ＴＭＰ２０、及び温度ＴＭＰ２８の中から選択された１つの温度よりも低い場合は、“１”となる。また、ＮＡＮＤ型フラッシュメモリ１００の温度が温度ＴＭＰ４、温度ＴＭＰ１２、温度ＴＭＰ２０、及び温度ＴＭＰ２８の中から選択された１つの温度よりも高い場合は、“０”となる。
第４ビット（４ｔｈビット）は、温度ＴＭＰ２、温度ＴＭＰ６、温度ＴＭＰ１０、温度ＴＭＰ１４、温度ＴＭＰ１８、温度ＴＭＰ２２、温度ＴＭＰ２６、及び温度ＴＭＰ３０の中から選択された１つの温度の大小を判定するビットである。例えば、ＮＡＮＤ型フラッシュメモリ１００の温度が温度ＴＭＰ２、温度ＴＭＰ６、温度ＴＭＰ１０、温度ＴＭＰ１４、温度ＴＭＰ１８、温度ＴＭＰ２２、温度ＴＭＰ２６、及び温度ＴＭＰ３０の中から選択された１つの温度よりも低い場合は、“１”となる。また、ＮＡＮＤ型フラッシュメモリ１００の温度が温度ＴＭＰ２、温度ＴＭＰ６、温度ＴＭＰ１０、温度ＴＭＰ１４、温度ＴＭＰ１８、温度ＴＭＰ２２、温度ＴＭＰ２６、及び温度ＴＭＰ３０の中から選択された１つの温度よりも高い場合は、“０”となる。
第５ビット（５ｔｈビット）は、温度ＴＭＰ１、温度ＴＭＰ３、温度ＴＭＰ５、温度ＴＭＰ７、温度ＴＭＰ９、温度ＴＭＰ１１、温度ＴＭＰ１３、温度ＴＭＰ１５、温度ＴＭＰ１７、温度ＴＭＰ１９、温度ＴＭＰ２１、温度ＴＭＰ２３、温度ＴＭＰ２５、温度ＴＭＰ２７、温度ＴＭＰ２９、及び温度ＴＭＰ３１の中から選択された１つの温度の大小を判定するビットである。例えば、ＮＡＮＤ型フラッシュメモリ１００の温度が温度ＴＭＰ１、温度ＴＭＰ３、温度ＴＭＰ５、温度ＴＭＰ７、温度ＴＭＰ９、温度ＴＭＰ１１、温度ＴＭＰ１３、温度ＴＭＰ１５、温度ＴＭＰ１７、温度ＴＭＰ１９、温度ＴＭＰ２１、温度ＴＭＰ２３、温度ＴＭＰ２５、温度ＴＭＰ２７、温度ＴＭＰ２９、及び温度ＴＭＰ３１の中から選択された１つの温度よりも低い場合は、“１”となる。また、ＮＡＮＤ型フラッシュメモリ１００の温度が温度ＴＭＰ１、温度ＴＭＰ３、温度ＴＭＰ５、温度ＴＭＰ７、温度ＴＭＰ９、温度ＴＭＰ１１、温度ＴＭＰ１３、温度ＴＭＰ１５、温度ＴＭＰ１７、温度ＴＭＰ１９、温度ＴＭＰ２１、温度ＴＭＰ２３、温度ＴＭＰ２５、温度ＴＭＰ２７、温度ＴＭＰ２９、及び温度ＴＭＰ３１の中から選択された１つの温度よりも高い場合は、“０”となる。
なお、ＮＡＮＤ型フラッシュメモリ１００の温度に比例して電圧が変動する。そこで、上述した本実施形態の半導体記憶装置の温度センサ１０６は、温度によって変動する電圧に基づいて、温度を判定する。
図３を用いて、ＮＡＮＤ型フラッシュメモリ１００の温度が温度ＴＭＰＡである時のサンプリング動作方法について概略的に説明する。サンプリング動作時において、逐次比較レジスタ１０６ｂは、ディジタルアナログ変換回路１０６ｃに、温度ＴＭＰ１６に基づく電圧を生成させる。そして、図３に示すように、温度ＴＭＰＡは、温度ＴＭＰ１６よりも低い。そのため、逐次比較レジスタ１０６ｂに“Ｈ”レベルの信号ＶＣ３が供給される。これにより、逐次比較レジスタ１０６ｂは、第１ビットを“１”と判定する。逐次比較レジスタ１０６ｂは、第１ビットを“１”と判定したので、温度ＴＭＰＡと、温度ＴＭＰ８との大小を比較する。温度ＴＭＰＡは、温度ＴＭＰ８よりも低い。そのため、逐次比較レジスタ１０６ｂは、第２ビットを“１”と判定する。逐次比較レジスタ１０６ｂは、第１ビット及び第２ビットを“１”と判定したので、温度ＴＭＰＡと、温度ＴＭＰ４との大小を比較する。温度ＴＭＰＡは、温度ＴＭＰ４よりも低い。そのため、逐次比較レジスタ１０６ｂは、第３ビットを“１”と判定する。逐次比較レジスタ１０６ｂは、第１ビット〜第３ビットを“１”と判定したので、温度ＴＭＰＡと、温度ＴＭＰ２との大小を比較する。温度ＴＭＰＡは、温度ＴＭＰ２よりも高い。そのため、逐次比較レジスタ１０６ｂは、第４ビットを“０”と判定する。逐次比較レジスタ１０６ｂは、第１ビット〜第３ビットを“１”、第４ビットを“０”と判定したので、温度ＴＭＰＡと、温度ＴＭＰ３との大小を比較する。温度ＴＭＰＡは、温度ＴＭＰ３よりも高い。そのため、逐次比較レジスタ１０６ｂは、第５ビットを“０”と判定する。以上のようにして、逐次比較レジスタ１０６ｂは、温度ＴＭＰＡは、温度ＴＭＰ３と温度ＴＭＰ４との間であることを判定し、その判定結果として、「１１１００」というディジタルコードを得ることが出来る。
更なる具体例として、ＮＡＮＤ型フラッシュメモリ１００の温度が温度ＴＭＰＢである時のサンプリング動作方法について説明する。温度ＴＭＰＢは、温度ＴＭＰ１６よりも高い。そのため、逐次比較レジスタ１０６ｂは、第１ビットを“０”と判定する。逐次比較レジスタ１０６ｂは、第１ビットを“０”と判定したので、温度ＴＭＰＢと、温度ＴＭＰ２４との大小を比較する。温度ＴＭＰＢは、温度ＴＭＰ２４よりも低い。そのため、逐次比較レジスタ１０６ｂは、第２ビットを“１”と判定する。逐次比較レジスタ１０６ｂは、第１ビットを“０”、第２ビットを“１”と判定したので、温度ＴＭＰＢと、温度ＴＭＰ２０との大小を比較する。温度ＴＭＰＢは、温度ＴＭＰ２０よりも高い。そのため、逐次比較レジスタ１０６ｂは、第３ビットを“０”と判定する。逐次比較レジスタ１０６ｂは、第１ビット、及び第３ビットを“０”、第２ビットを“１”と判定したので、温度ＴＭＰＢと、温度ＴＭＰ２２２との大小を比較する。温度ＴＭＰＢは、温度ＴＭＰ２２よりも低い。そのため、逐次比較レジスタ１０６ｂは、第４ビットを“１”と判定する。逐次比較レジスタ１０６ｂは、第１ビット及び第３ビットを“０”、第２ビット及び第４ビットを“１”と判定したので、温度ＴＭＰＢと、温度ＴＭＰ２１との大小を比較する。温度ＴＭＰＢは、温度ＴＭＰ２１よりも高い。そのため、逐次比較レジスタ１０６ｂは、第５ビットを“０”と判定する。以上のようにして、逐次比較レジスタ１０６ｂは、温度ＴＭＰＢは、温度ＴＭＰ２１と温度ＴＭＰ２２との間であることを判定し、その判定結果として、「０１０１０」というディジタルコードを得ることが出来る。
なお、温度ＴＭＰ１〜ＴＭＰ３１はそれぞれ等間隔（ｄＴＭＰ）に設定される。
＜１−２＞動作
＜１−２−１＞温度センサの動作
図４を用いて、本実施形態に係る半導体記憶装置の温度センサ１０６の動作について説明する。
[ステップＳ１０１]
バンドギャップリファレンス１０６ａ、及び逐次比較レジスタ１０６ｂは、“Ｈ”レベルのイネーブル信号ＥＮを受信するまで待機する。
温度センサ１０６は、“Ｈ”レベルのイネーブル信号ＥＮを受信する場合、ＮＡＮＤ型フラッシュメモリ１００の温度が、最新の温度コードＴＣに相当するか否かを判定する為の「温度の測定動作」を行う。この温度の測定動作時においては、サンプリング動作は行われない。
バンドギャップリファレンス１０６ａは、“Ｈ”レベルのイネーブル信号ＥＮを受信する場合、参照電圧ＶＲＥＦと、電圧ＶＰＴＡＴ＿Ｈとを生成する。
逐次比較レジスタ１０６ｂは、“Ｈ”レベルのイネーブル信号ＥＮを受信する場合、記憶している温度コードＴＣをディジタルアナログ変換回路１０６ｃに供給する。この温度コードＴＣは、最新の温度コードＴＣである。
ディジタルアナログ変換回路１０６ｃは、参照電圧ＶＲＥＦ及び温度コードＴＣを受信すると、温度コードＴＣに応じた参照電圧ＶＲＥＦＴを生成する。
ノードＮ１には、電圧ＶＰＴＡＴ＿Ｈが供給され、ノードＮ３には、電圧ＶＰＴＡＴ＿Ｌが供給される。
ところで、本実施形態では、抵抗素子１０６ｄ及び抵抗素子１０６ｅにより、ＮＡＮＤ型フラッシュメモリ１００の温度に比例する電圧ＶＰＴＡＴ＿Ｈを意図的に降圧させて、電圧ＶＰＴＡＴ＿Ｌを生成する。これにより、擬似的に電圧ＶＰＴＡＴ＿Ｈは、温度ＴＭＰＸ＋１（Ｘは任意の整数）に相当する電圧となり、電圧ＶＰＴＡＴ＿Ｌは、温度ＴＭＰＸに相当する電圧となる。つまり、抵抗素子１０６ｄ及び抵抗素子１０６ｅの抵抗値を調整することにより、温度ＴＭＰＸと、温度ＴＭＰＸ＋１と、を調整することができる。具体的には、抵抗素子１０６ｄ及び抵抗素子１０６ｅの抵抗値を小さくすれば、温度ＴＭＰＸと、温度ＴＭＰＸ＋１と、の間隔ｄＴＭＰは狭くなり、抵抗素子１０６ｄ及び抵抗素子１０６ｅの抵抗値を大きくすれば、温度ＴＭＰＸと、温度ＴＭＰＸ＋１と、の間隔ｄＴＭＰは広くなる。
電圧比較回路１０６ｇは、電圧ＶＰＴＡＴ＿Ｈと、参照電圧ＶＲＥＦＴとの大小関係を比較する。電圧比較回路１０６ｈは、電圧ＶＰＴＡＴ＿Ｌと、参照電圧ＶＲＥＦＴとの大小関係を比較する。大小関係を比較することにより、温度センサ１０６は、最新の温度コードＴＣに基づく温度が、温度ＴＭＰＸと、温度ＴＭＰＸ＋１との間にあるか否かを判定することができる。
[ステップＳ１０２]
電圧ＶＰＴＡＴ＿Ｈが、参照電圧ＶＲＥＦＴよりも大きく、電圧ＶＰＴＡＴ＿Ｌが、参照電圧ＶＲＥＦＴよりも小さい場合、シーケンサ１０６ｋは、現時点のＮＡＮＤ型フラッシュメモリ１００の温度は、温度ＴＭＰＸと、温度ＴＭＰＸ＋１との間にあると判定できる。つまり、現時点のＮＡＮＤ型フラッシュメモリ１００の温度は、最新の温度情報と同一とみなすことができる。
また、電圧ＶＰＴＡＴ＿Ｈが、参照電圧ＶＲＥＦＴよりも大きく、且つ電圧ＶＰＴＡＴ＿Ｌが、参照電圧ＶＲＥＦＴよりも大きい場合、または、電圧ＶＰＴＡＴ＿Ｈが、参照電圧ＶＲＥＦＴよりも小さく、且つ電圧ＶＰＴＡＴ＿Ｌが、参照電圧ＶＲＥＦＴよりも小さい場合、シーケンサ１０６ｋは、現時点のＮＡＮＤ型フラッシュメモリ１００の温度は、温度ＴＭＰＸと、温度ＴＭＰＸ＋１との間にないと判定できる。つまり、現時点のＮＡＮＤ型フラッシュメモリ１００の温度は、最新の温度情報と同一とみなすことができない。
以下に、具体的な動作を記載する。
電圧比較回路１０６ｇが“Ｈ”レベルの信号ＶＣ１を出力し、且つ電圧比較回路１０６ｈが“Ｌ”レベルの信号ＶＣ２を出力する場合、ＡＮＤ演算回路１０６ｊは“Ｈ”レベルの信号をシーケンサ１０６ｋに供給する。これにより、シーケンサ１０６ｋは、ステップＳ１０１において逐次比較レジスタ１０６ｂに記憶されている温度コードＴＣが、「温度変化は設定値（間隔ｄＴＭＰ）以内」であると判定する。
電圧比較回路１０６ｇが“Ｈ”レベルの信号ＶＣ１を出力し、且つ電圧比較回路１０６ｈが“Ｈ”レベルの信号ＶＣ２を出力する場合、または電圧比較回路１０６ｇが“Ｌ”レベルの信号ＶＣ１を出力し、且つ電圧比較回路１０６ｈが“Ｌ”レベルの信号ＶＣ２を出力する場合、ＡＮＤ演算回路１０６ｊは“Ｌ”レベルの信号をシーケンサ１０６ｋに供給する。これにより、シーケンサ１０６ｋは、ステップＳ１０１において逐次比較レジスタ１０６ｂに記憶されている温度コードＴＣが、「温度変化は設定値以内」ではないと判定する。
[ステップＳ１０３]
シーケンサ１０６ｋは、温度コードＴＣが「温度変化は設定値以内」ではないと判定する場合（ステップＳ１０２、ＮＯ）、逐次比較レジスタ１０６ｂに、リセット信号ＲＥＳＥＴを供給する。逐次比較レジスタ１０６ｂは、リセット信号ＲＥＳＥＴを受信すると、記憶されている温度コードＴＣをリセット（消去）する。
[ステップＳ１０４]
逐次比較レジスタ１０６ｂは、温度コードＴＣをリセット（消去）すると、温度コードＴＣの更新動作（サンプリング動作）を開始する。なお、サンプリング動作の詳細については後述する。
[ステップＳ１０５]
シーケンサ１０６ｋは、温度コードＴＣが「温度変化は設定値以内」であると判定する場合（ステップＳ１０２、ＹＥＳ）、逐次比較レジスタ１０６ｂに、完了通知信号ＤＯＮＥを供給する。逐次比較レジスタ１０６ｂは、完了通知信号ＤＯＮＥを受信すると、記憶されている温度コードＴＣを演算回路１０６ｌに供給する。
または、逐次比較レジスタ１０６ｂは、サンプリング動作を完了すると、更新した温度コードＴＣを演算回路１０６ｌに供給する。
[ステップＳ１０６]
演算回路１０６ｌは、受信した温度コードＴＣに基づいて、電圧生成信号ＴＯＵＴを生成する。
以上のようにして、温度センサ１０６は、ＮＡＮＤＡ型フラッシュメモリ１００の温度を計測し、温度に合わせた電圧を生成するように、電圧生成回路１０７を制御する。
＜１−２−２＞サンプリング動作
次に、図５を用いてステップＳ１０４のサンプリング動作について説明する。
［ステップＳ２０１］
逐次比較レジスタ１０６ｂは、ｍビット（ｍは任意の整数）の温度コードを生成する場合、第ｎビット（ｎは任意の整数）に関する判定をｍ回行う。逐次比較レジスタ１０６ｂは、まず第１ビットを判定するので、ｎ＝１を設定する。
［ステップＳ２０２］
逐次比較レジスタ１０６ｂは、第ｎビットを判定するための仮の温度コードＴＣＰを出力する。ディジタルアナログ変換回路１０６ｃは、仮の温度コードＴＣＰに基づいて、電圧ＶＲＥＦＴを生成する。電圧ＶＲＥＦＴは、仮の温度コードＴＣＰに比例する電圧となる。
電圧比較回路１０６ｉは、第ｎビットを判定するための電圧ＶＲＥＦＴと、絶対温度に比例する電圧ＶＰＴＡＴ＿Ｍと、の大小を比較する。本例では、電圧ＶＰＴＡＴ＿Ｍが、ＮＡＮＤ型フラッシュメモリ１００の温度に対応する電圧として取り扱う。
逐次比較レジスタ１０６ｂは、電圧比較回路１０６ｉから、比較結果である信号ＶＣ３を受信すると、第ｎビットのデータを確定する。
［ステップＳ２０３］
逐次比較レジスタ１０６ｂは、ｎがｍであるか否かを判定する。このｍは、図３で説明した「５ビット」の「５」に相当する。また、このｍは、逐次比較レジスタ１０６ｂ内に記憶されても良いし、他の記憶領域（例えばレジスタ１０４）に記憶されても良い。
逐次比較レジスタ１０６ｂは、ｎがｍであると判定する場合（ステップＳ２０３、ＹＥＳ）、サンプリング動作を終了する。
［ステップＳ２０４］
逐次比較レジスタ１０６ｂは、ｎがｍではないと判定する場合（ステップＳ２０３、ＮＯ）、ｎを１だけインクリメントする。その後、ステップＳ２０２を繰り返す。
＜１−２−３＞具体例１
次に、図６を用いて、シーケンサ１０６ｋが、温度コードＴＣが「温度変化は設定値以内」であると判定する場合（ステップＳ１０２、ＹＥＳ）の具体例について説明する。
［時刻Ｔ１］
制御回路１０５は、電圧生成回路１０７に電圧を生成させる場合、“Ｈ”レベルのイネーブル信号ＥＮを温度センサ１０６に供給する。
バンドギャップリファレンス１０６ａは、“Ｈ”レベルのイネーブル信号ＥＮを受信する場合、参照電圧ＶＲＥＦと、電圧ＶＰＴＡＴ＿Ｈとを生成する。
［時刻Ｔ２］
時刻Ｔ２おいて、参照電圧ＶＲＥＦが十分に立ち上がると、温度センサ１０６は、制御回路１０５からクロック信号ＣＬＫが入力される。
逐次比較レジスタ１０６ｂは、“Ｈ”レベルのイネーブル信号ＥＮを受信し、且つクロック信号ＣＬＫが立ち上がる場合、記憶している温度コードＴＣをディジタルアナログ変換回路１０６ｃに供給する。
ディジタルアナログ変換回路１０６ｃは、参照電圧ＶＲＥＦ及び温度コードＴＣを受信すると、温度コードＴＣに応じた参照電圧ＶＲＥＦＴを生成する。
ノードＮ１には、電圧ＶＰＴＡＴ＿Ｈが供給され、ノードＮ２には、電圧ＶＰＴＡＴ＿Ｍが供給され、ノードＮ３には、電圧ＶＰＴＡＴ＿Ｌが供給される。
電圧比較回路１０６ｇは、電圧ＶＰＴＡＴ＿Ｈと、参照電圧ＶＲＥＦＴとの大小関係を比較する。電圧比較回路１０６ｈは、電圧ＶＰＴＡＴ＿Ｌと、参照電圧ＶＲＥＦＴとの大小関係を比較する。
上述したように、本例は、温度コードＴＣが「温度変化は設定値以内」である例である。そのため、電圧ＶＰＴＡＴ＿Ｈは、参照電圧ＶＲＥＦＴよりも大きく、電圧ＶＰＴＡＴ＿Ｌは、参照電圧ＶＲＥＦＴよりも小さくなる。
［時刻Ｔ３］
電圧比較回路１０６ｇは、比較結果として“Ｈ”レベルの信号ＶＣ１を出力する。電圧比較回路１０６ｈは、比較結果として“Ｌ”レベルの信号ＶＣ２を出力する。
なお、ステップＳ１０１の段階では、信号ＶＣ３のレベルは問わない。
［時刻Ｔ４］
ＡＮＤ演算回路１０６ｊは、“Ｈ”レベルの信号ＶＣ１及び“Ｌ”レベルの信号ＶＣ２に基づいて、“Ｈ”レベルの信号ＶＡＬを出力する。
［時刻Ｔ５］
シーケンサ１０６ｋは、“Ｈ”レベルの信号ＶＡＬに基づいて、“Ｈ”レベルの完了通知信号ＤＯＮＥを、制御回路１０５及び逐次比較レジスタ１０６ｂに供給する。
逐次比較レジスタ１０６ｂは、“Ｈ”レベルの完了通知信号ＤＯＮＥを受信すると、温度コードＴＣを演算回路１０６ｌに供給する。
制御回路１０５は、“Ｈ”レベルの完了通知信号ＤＯＮＥを受信すると、イネーブル信号ＥＮを“Ｌ”レベルに立ち下げる。
［時刻Ｔ６］
演算回路１０６ｌは、温度コードＴＣに基づいて、電圧生成信号ＴＯＵＴを生成して電圧生成回路１０７に出力する。
以上のように、温度コードＴＣが「温度変化は設定値以内」である場合、少なくとも２回のクロックで温度コードＴＣの設定を行う事ができる。
＜１−２−４＞具体例２
次に、図７を用いて、シーケンサ１０６ｋが、温度コードＴＣが「温度変化は設定値以内」ではないと判定する場合（ステップＳ１０２、ＮＯ）の具体例について説明する。
［時刻Ｔ１］
ＮＡＮＤ型フラッシュメモリ１００は、図６で説明した時刻Ｔ１に係る動作と同様の動作を行う。
［時刻Ｔ２］
ＮＡＮＤ型フラッシュメモリ１００は、図６で説明した時刻Ｔ２に係る動作と同様の動作を行う。
ところで、上述したように、本例は、温度コードＴＣが「温度変化は設定値以内」ではない例である。そのため、電圧ＶＰＴＡＴ＿Ｈは、参照電圧ＶＲＥＦＴよりも大きく、且つ電圧ＶＰＴＡＴ＿Ｌは、参照電圧ＶＲＥＦＴよりも大きくなる。または、電圧ＶＰＴＡＴ＿Ｈは、参照電圧ＶＲＥＦＴよりも小さく、且つ電圧ＶＰＴＡＴ＿Ｌは、参照電圧ＶＲＥＦＴよりも小さくなる。
［時刻Ｔ３］
電圧ＶＰＴＡＴ＿Ｈが、参照電圧ＶＲＥＦＴよりも大きく、且つ電圧ＶＰＴＡＴ＿Ｌが、参照電圧ＶＲＥＦＴよりも大きい場合、電圧比較回路１０６ｇは、比較結果として“Ｈ”レベルの信号ＶＣ１を出力する。更に電圧比較回路１０６ｈは、比較結果として“Ｈ”レベルの信号ＶＣ２を出力する。
電圧ＶＰＴＡＴ＿Ｈが、参照電圧ＶＲＥＦＴよりも小さく、且つ電圧ＶＰＴＡＴ＿Ｌが、参照電圧ＶＲＥＦＴよりも小さい場合、電圧比較回路１０６ｇは、比較結果として“Ｌ”レベルの信号ＶＣ１を出力する。更に電圧比較回路１０６ｈは、比較結果として“Ｌ”レベルの信号ＶＣ２を出力する。
なお、ステップＳ１０１の段階では、信号ＶＣ３のレベルは問わない。
［時刻Ｔ７］
ＡＮＤ演算回路１０６ｊは、“Ｈ”レベルの信号ＶＣ１及び“Ｈ”レベルの信号ＶＣ２、または“Ｌ”レベルの信号ＶＣ１及び“Ｌ”レベルの信号ＶＣ２に基づいて、“Ｌ”レベルの信号ＶＡＬを出力する。
［時刻Ｔ８］
シーケンサ１０６ｋは、“Ｌ”レベルの信号ＶＡＬに基づいて、“Ｈ”レベルのリセット信号ＲＥＳＥＴを、逐次比較レジスタ１０６ｂに供給する。
逐次比較レジスタ１０６ｂは、“Ｈ”レベルのリセット信号ＲＥＳＥＴを受信すると、記憶している温度コードＴＣをリセット（消去）する。
［時刻Ｔ９］
逐次比較レジスタ１０６ｂは、温度コードＴＣをリセットした後、サンプリング動作を開始する。ここでは、簡単のため、温度コードＴＣが５ビットのディジタルデータである場合について説明する。
具体的には、逐次比較レジスタ１０６ｂは、第１ビットのデータを判定するための仮の温度コードＴＣＰをディジタルアナログ変換回路１０６ｃに供給する。
ディジタルアナログ変換回路１０６ｃは、仮の温度コードＴＣＰに基づいてＶＲＥＦＴを生成する。
電圧比較回路１０６ｉは、電圧ＶＰＴＡＴ＿Ｍと、参照電圧ＶＲＥＦＴとの大小関係を比較する。そして、電圧比較回路１０６ｉは、比較結果を信号ＶＣ３として出力する。
［時刻Ｔ１０］
逐次比較レジスタ１０６ｂは、時刻Ｔ１０の時点の信号ＶＣ３を第１ビットのディジタル値として記憶する。
［時刻Ｔ１１］
逐次比較レジスタ１０６ｂは、第１ビットを確定した後、第２ビットのデータを判定するための仮の温度コードＴＣＰをディジタルアナログ変換回路１０６ｃに供給する。
ディジタルアナログ変換回路１０６ｃは、仮の温度コードＴＣＰに基づいてＶＲＥＦＴを生成する。
電圧比較回路１０６ｉは、電圧ＶＰＴＡＴ＿Ｍと、参照電圧ＶＲＥＦＴとの大小関係を比較する。そして、電圧比較回路１０６ｉは、比較結果を信号ＶＣ３として出力する。
［時刻Ｔ１２］
逐次比較レジスタ１０６ｂは、時刻Ｔ１２の時点の信号ＶＣ３を第２ビットのディジタル値として記憶する。
［時刻Ｔ１３］
逐次比較レジスタ１０６ｂは、第２ビットを確定した後、第３ビットのデータを判定するための仮の温度コードＴＣＰをディジタルアナログ変換回路１０６ｃに供給する。
ディジタルアナログ変換回路１０６ｃは、仮の温度コードＴＣＰに基づいてＶＲＥＦＴを生成する。
電圧比較回路１０６ｉは、電圧ＶＰＴＡＴ＿Ｍと、参照電圧ＶＲＥＦＴとの大小関係を比較する。そして、電圧比較回路１０６ｉは、比較結果を信号ＶＣ３として出力する。
［時刻Ｔ１４］
逐次比較レジスタ１０６ｂは、時刻Ｔ１４の時点の信号ＶＣ３を第３ビットのディジタル値として記憶する。
［時刻Ｔ１５］
逐次比較レジスタ１０６ｂは、第３ビットを確定した後、第４ビットのデータを判定するための仮の温度コードＴＣＰをディジタルアナログ変換回路１０６ｃに供給する。
ディジタルアナログ変換回路１０６ｃは、仮の温度コードＴＣＰに基づいてＶＲＥＦＴを生成する。
電圧比較回路１０６ｉは、電圧ＶＰＴＡＴ＿Ｍと、参照電圧ＶＲＥＦＴとの大小関係を比較する。そして、電圧比較回路１０６ｉは、比較結果を信号ＶＣ３として出力する。
［時刻Ｔ１６］
逐次比較レジスタ１０６ｂは、時刻Ｔ１６の時点の信号ＶＣ３を第４ビットのディジタル値として記憶する。
［時刻Ｔ１７］
逐次比較レジスタ１０６ｂは、第４ビットを確定した後、第５ビットのデータを判定するための仮の温度コードＴＣＰをディジタルアナログ変換回路１０６ｃに供給する。
ディジタルアナログ変換回路１０６ｃは、仮の温度コードＴＣＰに基づいてＶＲＥＦＴを生成する。
電圧比較回路１０６ｉは、電圧ＶＰＴＡＴ＿Ｍと、参照電圧ＶＲＥＦＴとの大小関係を比較する。そして、電圧比較回路１０６ｉは、比較結果を信号ＶＣ３として出力する。
［時刻Ｔ１８］
逐次比較レジスタ１０６ｂは、時刻Ｔ１８の時点の信号ＶＣ３を第５ビットのディジタル値として記憶する。
［時刻Ｔ１９］
逐次比較レジスタ１０６ｂは、温度コードを確定した後温度コードＴＣを演算回路１０６ｌに供給する。
シーケンサ１０６ｋは、逐次比較レジスタ１０６ｂが温度コードを確定した後、“Ｈ”レベルの完了通知信号ＤＯＮＥを、制御回路１０５に供給する。
制御回路１０５は、“Ｈ”レベルの完了通知信号ＤＯＮＥを受信すると、イネーブル信号ＥＮを“Ｌ”レベルに立ち下げる。
［時刻Ｔ２０］
演算回路１０６ｌは、温度コードＴＣに基づいて、電圧生成信号ＴＯＵＴを生成して電圧生成回路１０７に出力する。
＜１−３＞効果
上述した実施形態によれば、抵抗素子１０６ｄ、抵抗素子１０６ｅ、電圧比較回路１０６ｇ、電圧比較回路１０６ｈ、及びＡＮＤ演算回路１０６ｊを用いて、直前のＮＡＮＤ型フラッシュメモリ１００の温度が所定値（ｄＴＭＰ）を超えて変化しているか否かを判定する。
これにより、サンプリング動作の回数を抑制することができ、半導体記憶装置をより高速に動作させることができる。
上述した実施形態の効果の理解を容易にするために、比較例１及び比較例２について説明する。
まず、図８及び図９を用いて比較例１について説明する。
図８に示すように、比較例１に係る半導体記憶装置の温度センサ１０６Ａは、抵抗素子１０６ｄ、抵抗素子１０６ｅ、電圧比較回路１０６ｇ、電圧比較回路１０６ｈ、及びＡＮＤ演算回路１０６ｊを備えていない。
そして、比較例１に係る半導体記憶装置の温度センサ１０６Ａは、上述したステップＳ１０１及びＳ１０２の温度測定動作を行わない。
そのため、図９に示すように、比較例１に係る半導体記憶装置の温度センサ１０６Ａは、毎回サンプリング動作を行う。
しかしながら、上述した実施形態によれば、直前のＮＡＮＤ型フラッシュメモリ１００の温度が所定値（ｄＴＭＰ）を超えて変化していない場合、サンプリング動作を行う必要はないため、比較例１に比べて、高速に温度センサを動作させることが可能となる。
続いて、図１０を用いて比較例２について説明する。
図１０に示すように、比較例２に係る半導体記憶装置の温度センサ１０６Ｂは、例えば１５個の抵抗素子１０６ｍと、１５個の電圧比較回路１０６ｎを備えている。これにより、サンプリング動作を高速化することができる。しかしながら、本実施形態の温度センサと比較して、比較例２の温度センサ１０６Ｂの回路面積は大きくなる。そのため、半導体記憶装置の微細化の観点からも好ましくない。
以上の様に、上述した実施形態によれば、半導体記憶装置の回路面積の増加を抑制しつつ、高速に動作させることができる。
＜２＞変形例
図１１を用いて実施形態の変形例について説明する。
上述したように、温度センサ１０６は、アクセス動作の前に、電圧生成信号を生成する。しかし、温度センサ１０６は、アクセス動作中、またはアクセス動作を行っていない場合でも、温度測定動作を行っても良い。
図１１を用いて、実施形態の変形例に係る半導体記憶装置の温度センサ１０６の動作について説明する。
[ステップＳ３０１]〜[ステップＳ３０４]
ＮＡＮＤ型フラッシュメモリ１００は、ステップＳ１０１〜Ｓ１０４と同様に動作する。
[ステップＳ３０５]
シーケンサ１０６ｋは、温度コードＴＣが「温度変化は設定値以内」であると判定する場合（ステップＳ３０２、ＹＥＳ）、温度コードＴＣを維持する。
以上のように、アクセス動作の動作時間に影響しないタイミングで、予め温度測定動作を行っておくことで、温度コードＴＣの精度を高めておく事ができる。
なお、上述した実施形態では、抵抗素子１０６ｄ、１０６ｅ、及び１０６ｆを用いたが、これに限らず、電圧ＶＰＴＡＴ＿Ｈを降圧できるものであれば、どのような構成でも良い。
また、上述した各実施形態において、
（１）読み出し動作では、
Aレベルの読み出し動作に選択されたワード線に印加される電圧は、例えば０V〜0.55Vの間である。これに限定されることなく、0.1V〜0.24V, 0.21V〜0.31V, 0.31V〜0.4V, 0.4V〜0.5V, 0.5V〜0.55Vいずれかの間にしてもよい。
Bレベルの読み出し動作に選択されたワード線に印加される電圧は、例えば1.5V〜2.3Vの間である。これに限定されることなく、1.65V〜1.8V, 1.8V〜1.95V, 1.95V〜2.1V, 2.1V〜2.3Vいずれかの間にしてもよい。
Cレベルの読み出し動作に選択されたワード線に印加される電圧は、例えば3.0V〜4.0Vの間である。これに限定されることなく、3.0V〜3.2V, 3.2V〜3.4V, 3.4V〜3.5V, 3.5V〜3.6V, 3.6V〜4.0Vいずれかの間にしてもよい。
読み出し動作の時間（tR）としては、例えば25μs〜38μs, 38μs〜70μs, 70μs〜80μsの間にしてもよい。
（２）書込み動作は、上述したとおりプログラム動作とベリファイ動作を含む。書込み動作では、
プログラム動作時に選択されたワード線に最初に印加される電圧は、例えば13.7V〜14.3Vの間である。これに限定されることなく、例えば13.7V〜14.0V, 14.0V〜14.6Vいずれかの間としてもよい。
奇数番目のワード線を書き込む際の、選択されたワード線に最初に印加される電圧と、偶数番目のワード線を書き込む際の、選択されたワード線に最初に印加される電圧を変えてもよい。
プログラム動作をISPP方式（Ｉｎｃｒｅｍｅｎｔａｌ Ｓｔｅｐ Ｐｕｌｓｅ Ｐｒｏｇｒａｍ）としたとき、ステップアップの電圧として、例えば0.5V程度が挙げられる。
非選択のワード線に印加される電圧としては、例えば6.0V〜7.3Vの間としてもよい。この場合に限定されることなく、例えば7.3V〜8.4Vの間としてもよく、6.0V以下としてもよい。
非選択のワード線が奇数番目のワード線であるか、偶数番目のワード線であるかで、印加するパス電圧を変えてもよい。
書込み動作の時間（tProg）としては、例えば1700μs〜1800μs, 1800μs〜1900μs, 1900μs〜2000μsの間にしてもよい。
（３）消去動作では、
半導体基板上部に形成され、かつ、上記メモリセルが上方に配置されたウェルに最初に印加する電圧は、例えば12V〜13.6Vの間である。この場合に限定されることなく、例えば13.6V〜14.8V, 14.8V〜19.0V, 19.0〜19.8V, 19.8V〜21Vの間であってもよい。
消去動作の時間（tErase）としては、例えば3000μs〜4000μs, 4000μs〜5000μs, 4000μs〜9000μsの間にしてもよい。
（４）メモリセルの構造は、
半導体基板（シリコン基板）上に膜厚が４〜１０ｎｍのトンネル絶縁膜を介して配置された電荷蓄積層を有している。この電荷蓄積層は膜厚が２〜３ｎｍのＳｉＮ、またはＳｉＯＮなどの絶縁膜と膜厚が３〜８ｎｍのポリシリコンとの積層構造にすることができる。また、ポリシリコンにはＲｕなどの金属が添加されていても良い。電荷蓄積層の上には絶縁膜を有している。この絶縁膜は、例えば、膜厚が３〜１０ｎｍの下層Ｈｉｇｈ−ｋ膜と膜厚が３〜１０ｎｍの上層Ｈｉｇｈ−ｋ膜に挟まれた膜厚が４〜１０ｎｍのシリコン酸化膜を有している。Ｈｉｇｈ−ｋ膜はＨｆＯなどが挙げられる。また、シリコン酸化膜の膜厚はＨｉｇｈ−ｋ膜の膜厚よりも厚くすることができる。絶縁膜上には膜厚が３〜１０ｎｍの仕事関数調整用の材料を介して膜厚が３０ｎｍ〜７０ｎｍの制御電極が形成されている。ここで仕事関数調整用の材料はＴａＯなどの金属酸化膜、ＴａＮなどの金属窒化膜である。制御電極にはＷなどを用いることができる。
また、メモリセル間にはエアギャップを形成することができる。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。
１…メモリシステム
１００…ＮＡＮＤ型フラッシュメモリ
１０１…入出力インターフェース
１０２…制御信号入力インターフェース
１０３…入出力制御回路
１０４…レジスタ
１０５…制御回路
１０６…温度センサ
１０６ａ…バンドギャップリファレンス
１０６ｂ…逐次比較レジスタ
１０６ｃ…ディジタルアナログ変換回路
１０６ｄ…抵抗素子
１０６ｅ…抵抗素子
１０６ｆ…抵抗素子
１０６ｇ…電圧比較回路
１０６ｈ…電圧比較回路
１０６ｉ…電圧比較回路
１０６ｊ…ＡＮＤ演算回路
１０６ｋ…シーケンサ
１０６ｌ…演算回路
１０７…電圧生成回路
１１０…メモリセルアレイ
１１１…センス回路
１１２…データレジスタ
１１３…カラムデコーダ
１１４…ロウデコーダ
２００…メモリコントローラ

Claims (5)

  1. メモリセルアレイと、
    温度に基づく第１電圧を生成し、
    前記第１電圧と、前回の温度測定結果に基づく第２電圧とを比較し、前回の温度測定からの温度の変動が設定値以内か否かを判定し、
    温度変動が設定値以内であると判定する場合は、前回の温度測定結果に基づいて、第１信号を生成し、
    温度変動が設定値以内ではないと判定する場合は、温度を測定し、温度測定結果を更新し、更新された温度測定結果に基づいて前記第１信号を生成する温度センサと、
    前記第１信号に基づいて、前記メモリセルアレイに印加する電圧を生成する電圧生成回路と、
    を備える半導体記憶装置。
  2. 前記温度センサは、前記第１電圧を降圧することで、第３電圧を生成し、
    前記第１電圧と前記第２電圧とを比較し、
    前記第３電圧と前記第２電圧とを比較することで、前回の温度測定からの温度の変動が設定値以内か否かを判定する
    請求項１に記載の半導体記憶装置。
  3. 前記温度センサは、
    前記第１電圧が、前記第２電圧よりも大きく、
    前記第３電圧が、前記第２電圧よりも小さい場合、
    前回の温度測定からの温度の変動が設定値以内であると判定する
    請求項２に記載の半導体記憶装置。
  4. 前記温度センサは、抵抗素子を用いて、前記第１電圧を降圧し、前記第３電圧を生成する
    請求項２または３に記載の半導体記憶装置。
  5. 前記温度センサは、最新の前記温度測定結果を記憶し、
    前記温度測定結果は、ディジタル値である
    請求項１乃至４のいずれか一項に記載の半導体記憶装置。
JP2017054925A 2017-03-21 2017-03-21 半導体記憶装置 Expired - Fee Related JP6779816B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017054925A JP6779816B2 (ja) 2017-03-21 2017-03-21 半導体記憶装置
TW106124254A TWI642061B (zh) 2017-03-21 2017-07-20 Semiconductor memory device
CN201710712653.6A CN108630281B (zh) 2017-03-21 2017-08-18 半导体存储装置
US15/693,402 US10242745B2 (en) 2017-03-21 2017-08-31 Semiconductor memory device that generates voltages applied to memory cells based on a signal from a temperature sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017054925A JP6779816B2 (ja) 2017-03-21 2017-03-21 半導体記憶装置

Publications (3)

Publication Number Publication Date
JP2018156718A true JP2018156718A (ja) 2018-10-04
JP2018156718A5 JP2018156718A5 (ja) 2019-05-09
JP6779816B2 JP6779816B2 (ja) 2020-11-04

Family

ID=63583543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017054925A Expired - Fee Related JP6779816B2 (ja) 2017-03-21 2017-03-21 半導体記憶装置

Country Status (4)

Country Link
US (1) US10242745B2 (ja)
JP (1) JP6779816B2 (ja)
CN (1) CN108630281B (ja)
TW (1) TWI642061B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020102283A (ja) * 2018-12-20 2020-07-02 キオクシア株式会社 半導体記憶装置
US11551767B2 (en) 2020-09-09 2023-01-10 Kioxia Corporation Semiconductor storage device having boosting circuits with different boosting capacities
US11568935B2 (en) 2020-08-20 2023-01-31 Kioxia Corporation Semiconductor storage device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11320322B2 (en) * 2019-04-09 2022-05-03 Winbond Electronics Corp. Temperature sensor evaluation method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338177A (ja) * 2002-05-22 2003-11-28 Mitsubishi Electric Corp 半導体記憶装置
US6967877B2 (en) * 2003-09-09 2005-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Temperature detecting circuit for controlling a self-refresh period of a semiconductor memory device
US7180211B2 (en) * 2003-09-22 2007-02-20 Micro Technology, Inc. Temperature sensor
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR100733427B1 (ko) * 2004-02-19 2007-06-29 주식회사 하이닉스반도체 아날로그-디지털 변환기
US7413343B2 (en) * 2005-09-16 2008-08-19 Kyocera Wireless Corp. Apparatus for determining a temperature sensing element
KR100799102B1 (ko) * 2005-09-29 2008-01-29 주식회사 하이닉스반도체 온도 보상된 셀프리프레쉬 주기를 위한 메모리 장치
KR100675293B1 (ko) * 2005-10-17 2007-01-29 삼성전자주식회사 온도 감지 회로
KR100816690B1 (ko) * 2006-04-13 2008-03-27 주식회사 하이닉스반도체 온도 감지장치를 구비하는 반도체메모리소자
KR100766379B1 (ko) * 2006-08-11 2007-10-12 주식회사 하이닉스반도체 반도체 메모리 장치의 온도 감지 회로
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
KR100806609B1 (ko) * 2006-11-02 2008-02-25 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력장치
ITRM20060652A1 (it) * 2006-12-06 2008-06-07 Micron Technology Inc Compensazione di temperatura di segnali di memoria impiegando segnali digitali
US7817467B2 (en) * 2007-09-07 2010-10-19 Micron Technology, Inc. Memory controller self-calibration for removing systemic influence
KR101541706B1 (ko) * 2009-01-19 2015-08-05 삼성전자주식회사 온도 감지 발진 회로 및 이를 포함하는 반도체 메모리 장치
US8472274B2 (en) 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
JP5542737B2 (ja) 2011-05-12 2014-07-09 株式会社東芝 不揮発性半導体記憶装置
KR20160121204A (ko) * 2015-04-10 2016-10-19 에스케이하이닉스 주식회사 집적 회로

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020102283A (ja) * 2018-12-20 2020-07-02 キオクシア株式会社 半導体記憶装置
US10930357B2 (en) 2018-12-20 2021-02-23 Toshiba Memory Corporation Semiconductor storage device having a temperature sensor that generates a temperature signal based on which applied voltages are generated
JP7214464B2 (ja) 2018-12-20 2023-01-30 キオクシア株式会社 半導体記憶装置
US11568935B2 (en) 2020-08-20 2023-01-31 Kioxia Corporation Semiconductor storage device
US11551767B2 (en) 2020-09-09 2023-01-10 Kioxia Corporation Semiconductor storage device having boosting circuits with different boosting capacities

Also Published As

Publication number Publication date
TWI642061B (zh) 2018-11-21
US20180277223A1 (en) 2018-09-27
TW201835902A (zh) 2018-10-01
US10242745B2 (en) 2019-03-26
JP6779816B2 (ja) 2020-11-04
CN108630281A (zh) 2018-10-09
CN108630281B (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
JP6783682B2 (ja) 半導体記憶装置及びメモリシステム
CN107112048B (zh) 用于基于阈值电压降档量的存储器单元的刷新编程的方法和设备
CN106683692B (zh) 非易失性存储装置及其操作方法
TWI628657B (zh) Semiconductor memory device
JP6659478B2 (ja) 半導体記憶装置
TWI642065B (zh) Semiconductor memory device
JP2017224370A (ja) 半導体記憶装置及びメモリシステム
US10153045B2 (en) Semiconductor memory device
JP2018125052A (ja) 半導体記憶装置
US9640265B1 (en) Semiconductor memory device
JP2020004466A (ja) 半導体記憶装置
CN108630281B (zh) 半导体存储装置
JP2005196931A (ja) 不揮発性半導体メモリ装置及びそのプログラム方法
JP5565948B2 (ja) 半導体メモリ
JP6309909B2 (ja) 不揮発性半導体記憶装置
US8493796B2 (en) Nonvolatile semiconductor memory device
JP6652457B2 (ja) 昇圧回路
JP5992983B2 (ja) 不揮発性半導体記憶装置
CN107591175B (zh) 非易失性存储器件和非易失性存储器件的擦除方法
JP2008117471A (ja) 不揮発性半導体記憶装置及び不揮発性メモリシステム
JP2013200932A (ja) 不揮発性半導体記憶装置
JP2010218623A (ja) 不揮発性半導体記憶装置
US10930357B2 (en) Semiconductor storage device having a temperature sensor that generates a temperature signal based on which applied voltages are generated
JP2018164151A (ja) 分周回路
CN106796819B (zh) 非易失性半导体存储装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170525

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180831

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201014

R150 Certificate of patent or registration of utility model

Ref document number: 6779816

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees