JP2018143017A - 駆動制御回路、半導体装置、及び、電子機器 - Google Patents

Abstract

【課題】スイッチング動作を行うトランジスターを駆動するプリドライバーの駆動能力をソフトウェアによって調整することが可能なプログラマブルな駆動制御回路を提供する。【解決手段】この駆動制御回路は、第１の電源ノードと駆動ノードとの間に接続された第１のトランジスター、及び、駆動ノードと第２の電源ノードとの間に接続された第２のトランジスターを含む駆動回路を制御する駆動制御回路であって、第１のトランジスターを駆動する第１の駆動信号を出力する第１のプリドライバーと、第２のトランジスターを駆動する第２の駆動信号を出力する第２のプリドライバーと、駆動能力設定データを保持するレジスターと、レジスターに保持されている駆動能力設定データに従って、第１のプリドライバーの駆動能力を設定する駆動能力設定回路とを備える。【選択図】図１

Description

本発明は、直流モーターを駆動するモータードライバー等において用いられる駆動制御回路に関する。さらに、本発明は、そのような駆動制御回路を内蔵した半導体装置、及び、そのような駆動制御回路を用いた電子機器等に関する。

例えば、モータードライバーにおいて、ハイサイドのトランジスターとローサイドのトランジスターとを有するブリッジ回路で構成された駆動回路を用いて、直流モーターに電流を流すことが行われている。駆動回路を制御する駆動制御回路は、ハイサイドのトランジスター及びローサイドのトランジスターをそれぞれ駆動する複数のプリドライバーを含んでいる。

モーターの応答特性を向上させるためには、ハイサイドのトランジスターを駆動するプリドライバーの駆動能力を高めて、ハイサイドのトランジスターの動作速度を高速化することが有効である。しかしながら、その一方で、ハイサイドのトランジスターのスイッチング時に発生するＥＭＩ（電磁妨害）の影響が増大してしまう。

関連する技術として、特許文献１には、ＰＷＭ制御の際のキャリア周波数を変えずにスイッチングノイズを低減するために、外部から供給される切替信号に基づいて、スイッチング動作を行う半導体素子のターンオン時間とターンオフ時間とをそれぞれ異なる値に切り替えることができる電力変換装置が開示されている。

特許文献１の図２を参照すると、スイッチング動作を行う半導体素子（ＩＧＢＴ３１）を駆動する駆動回路５０（本願における駆動制御回路に相当する）において、オン用抵抗１４の抵抗値がオン用抵抗４の抵抗値よりも大きく設定され、オフ用抵抗１６の抵抗値がオフ用抵抗６の抵抗値よりも大きく設定されている。それにより、切替信号に従って切替スイッチ１３の下側の接点が閉じた状態では、ＩＧＢＴ３１のゲート電圧の立ち上がり時間と立ち下がり時間とが増加して、スイッチングノイズを低減することができる。

特開平９−１０７６７３号公報（段落０００６−００１４、図２）

しかしながら、特許文献１においては、スイッチング動作を行う半導体素子（ＩＧＢＴ３１）のゲート電圧の立ち上がり時間と立ち下がり時間とを増加させるために、外部から駆動回路５０に切替信号を絶えず供給する必要があるので、駆動回路５０の駆動能力をソフトウェアによって調整するアプリケーションには適していない。また、駆動回路５０のオン用抵抗が２通りに設定されるだけなので、駆動回路５０の駆動能力をきめ細かく調整することができない。

そこで、上記の点に鑑み、本発明の第１の目的は、スイッチング動作を行うトランジスターを駆動するプリドライバーの駆動能力をソフトウェアによって調整することが可能なプログラマブルな駆動制御回路を提供することである。また、本発明の第２の目的は、そのような駆動制御回路において、スイッチング動作を行うトランジスターを駆動するプリドライバーの駆動能力をきめ細かく調整できるようにすることである。さらに、本発明の第３の目的は、そのような駆動制御回路を内蔵した半導体装置、又は、そのような駆動制御回路を用いた電子機器等を提供することである。

以上の課題の少なくとも一部を解決するために、本発明の第１の観点に係る駆動制御回路は、第１の電源ノードと駆動ノードとの間に接続された第１のトランジスター、及び、駆動ノードと第２の電源ノードとの間に接続された第２のトランジスターを含む駆動回路を制御する駆動制御回路であって、第１のトランジスターを駆動する第１の駆動信号を出力する第１のプリドライバーと、第２のトランジスターを駆動する第２の駆動信号を出力する第２のプリドライバーと、駆動能力設定データを保持するレジスターと、レジスターに保持されている駆動能力設定データに従って、第１のプリドライバーの駆動能力を設定する駆動能力設定回路とを備える。

本発明の第１の観点によれば、駆動能力設定データを保持するレジスターと、レジスターに保持されている駆動能力設定データに従って第１のプリドライバーの駆動能力を設定する駆動能力設定回路とを設けたので、スイッチング動作を行う第１のトランジスターを駆動する第１のプリドライバーの駆動能力をソフトウェアによって調整することが可能なプログラマブルな駆動制御回路を提供することができる。

ここで、第１のプリドライバーが、第１の電源ノードと第１のプリドライバーの出力ノードとの間に接続されたＰチャネルトランジスターと、出力ノードと第２の電源ノードとの間に並列接続された複数のＮチャネルトランジスターとを含み、駆動能力設定回路が、レジスターに保持されている駆動能力設定データに従って、複数のＮチャネルトランジスターの内から少なくとも１つのＮチャネルトランジスターを選択することにより、第１のプリドライバーの駆動能力を設定するようにしても良い。

このように構成された第１のプリドライバーにおいて、並列接続された複数のＮチャネルトランジスターの内から少なくとも１つのＮチャネルトランジスターを選択する組み合わせは３通り以上存在するので、スイッチング動作を行う第１のトランジスターを駆動する第１のプリドライバーの駆動能力をきめ細かく調整することができる。

その場合に、複数のＮチャネルトランジスターが、互いに異なる駆動能力を有するようにしても良い。それにより、互いに異なる駆動能力を有する複数のＮチャネルトランジスターの内から少なくとも１つのＮチャネルトランジスターを選択して第１のプリドライバーの駆動能力を設定することが可能となる。

例えば、スイッチング動作を行う第１のトランジスターの動作速度を低下させる場合に、第１のトランジスターを駆動する第１のプリドライバーにおいて、駆動能力の低いＮチャネルトランジスターを選択することにより、第１のトランジスターのスイッチング時に発生するＥＭＩの影響を低減することができる。

また、駆動制御回路が、互いに異なる抵抗値を有する第１の抵抗と第２の抵抗とをさらに備え、複数のＮチャネルトランジスターの内の第１のＮチャネルトランジスターが、第１の抵抗を介して出力ノードと第２の電源ノードとの間に接続され、複数のＮチャネルトランジスターの内の第２のＮチャネルトランジスターが、第２の抵抗を介して出力ノードと第２の電源ノードとの間に接続されるようにしても良い。それにより、複数のＮチャネルトランジスターのサイズが同一でも、互いに異なる抵抗値を有する複数の抵抗を用いて第１のプリドライバーの駆動能力を調整することができる。

さらに、駆動制御回路が、互いに異なる大きさの定電流を供給する第１の定電流源と第２の定電流源とをさらに備え、複数のＮチャネルトランジスターの内の第１のＮチャネルトランジスターが、第１の定電流源を介して出力ノードと第２の電源ノードとの間に接続され、複数のＮチャネルトランジスターの内の第２のＮチャネルトランジスターが、第２の定電流源を介して出力ノードと第２の電源ノードとの間に接続されるようにしても良い。それにより、複数のＮチャネルトランジスターのサイズが同一でも、互いに異なる大きさの定電流を供給する複数の定電流源を用いて第１のプリドライバーの駆動能力を調整することができる。

あるいは、駆動制御回路が、第１の電源ノードから供給される電源電位と第２の電源ノードから供給される電源電位との間の電源電位を選択的に生成して第３の電源ノードに供給するレギュレーターをさらに備え、第１のプリドライバーが、第１の電源ノードと第１のプリドライバーの出力ノードとの間に接続されたＰチャネルトランジスターと、出力ノードと第３の電源ノードとの間に接続されたＮチャネルトランジスターとを含み、駆動能力設定回路が、レジスターに保持されている駆動能力設定データに従って、レギュレーターによって生成される電源電位を選択することにより、第１のプリドライバーの駆動能力を設定するようにしても良い。

上記の構成によれば、レギュレーターによって生成される電源電位を選択することにより、第１のプリドライバーの駆動能力を調整することができる。例えば、スイッチング動作を行う第１のトランジスターの動作速度を低下させる場合に、第１の電源ノードと第３の電源ノードとの間の電源電圧を低く設定することにより、第１のトランジスターのスイッチング時に発生するＥＭＩの影響を低減することができる。

以上において、駆動回路が、第１の電源ノードと第２の駆動ノードとの間に接続された第３のトランジスター、及び、第２の駆動ノードと第２の電源ノードとの間に接続された第４のトランジスターをさらに含み、駆動制御回路が、第３のトランジスターを駆動する第３の駆動信号を出力する第３のプリドライバーと、第４のトランジスターを駆動する第４の駆動信号を出力する第４のプリドライバーとをさらに備え、駆動能力設定回路が、レジスターに保持されている駆動能力設定データに従って、第３のプリドライバーの駆動能力を設定するようにしても良い。その場合には、第１〜第４のトランジスターがＨブリッジ回路を構成するので、第１の駆動ノードと第２の駆動ノードとの間に接続される負荷に印加される電圧の方向を逆転させることができる。

本発明の第２の観点に係る半導体装置は、上記いずれかの駆動制御回路と、駆動制御回路によって制御される駆動回路とを備える。本発明の第２の観点によれば、スイッチング動作を行う第１のトランジスターを駆動する第１のプリドライバーの駆動能力をソフトウェアによって調整できるプログラマブルな駆動制御回路を用いて、第１のトランジスターの動作速度をプログラマブルに調整可能な半導体装置を提供することができる。

本発明の第３の観点に係る電子機器は、モーターと、上記いずれかの駆動制御回路と、モーターを駆動する駆動回路と、駆動制御回路のレジスターに駆動能力設定データを書き込む処理回路とを備える。本発明の第３の観点によれば、モーターを駆動する第１のトランジスターの動作速度を、電子機器又はモーターの機種又は状態に合わせて設定したり、あるいは、電子機器の動作モードに応じて設定したりすることができる。

本発明の第４の観点に係る電子機器は、複数のモーターを備えると共に、複数のモーターをそれぞれ駆動するために、上記いずれかの駆動制御回路と駆動回路とを各々が含む複数の組を備える。本発明の第４の観点によれば、複数のモーターをそれぞれ駆動する複数のモータードライバー間におけるＥＭＩの影響による誤動作を防止するように、モーターを駆動する第１のトランジスターの動作速度を適切に設定することができる。

本発明の第１の実施形態に係る電子機器の構成例を示す回路図。 図１に示す駆動制御回路の第１の構成例を示す回路図。 図２に示すＮチャネルトランジスターのサイズ及び特性の例を示す図。 選択されるトランジスターによる駆動回路の出力電圧の変化を示す波形図。 選択されるトランジスターによる駆動回路の動作電流の変化を示す波形図。 図１に示す駆動制御回路の第２の構成例を示す回路図。 図１に示す駆動制御回路の第３の構成例を示す回路図。 図１に示す駆動制御回路の第４の構成例を示す回路図。 本発明の第２の実施形態に係る電子機器の構成例を示す回路図。 本発明の第３の実施形態に係る電子機器の構成例を示す回路図。

以下に、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照番号を付して、重複する説明を省略する。
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る電子機器の構成例を示す回路図である。この電子機器は、例えば、プリンター、スキャナー、又は、プロジェクター等であり、図１に示すように、モーター１００と、半導体装置（モータードライバーＩＣ）２００と、処理回路３００と、半導体装置２００の外付け部品として抵抗Ｒ１とを含んでいる。

モーター１００は、例えば、直流ブラシモーターであり、電子機器がプリンターである場合に、プリントヘッド等を移動させたり、又は、プラテンローラー等を回転させるために用いられる。

半導体装置２００は、駆動制御回路２０１と、駆動制御回路２０１によって制御されてモーター１００を駆動する駆動回路２０２とを含んでいる。抵抗Ｒ１は、駆動電流測定用の抵抗であり、小さい抵抗値を有している。なお、駆動制御回路２０１及び駆動回路２０２の少なくとも一部がディスクリート部品で構成されても良いし、抵抗Ｒ１が半導体装置２００に内蔵されても良い。

駆動回路２０２は、第１のトランジスターとして、第１の電源ノードＮ１と第１の駆動ノードＮＰとの間に接続されたＰチャネルＭＯＳトランジスターＱＰ１と、第２のトランジスターとして、第１の駆動ノードＮＰと第２の電源ノードＮ２との間に接続されたＮチャネルＭＯＳトランジスターＱＮ１とを含んでいる。

ハイサイドのトランジスターＱＰ１は、第１の電源ノードＮ１に接続されたソースと、第１の駆動ノードＮＰに接続されたドレインと、第１の駆動信号Ｔ１１が供給されるゲートとを有している。ローサイドのトランジスターＱＮ１は、第１の駆動ノードＮＰに接続されたドレインと、抵抗Ｒ１を介して第２の電源ノードＮ２に接続されたソースと、第２の駆動信号Ｔ１２が供給されるゲートとを有している。

また、駆動回路２０２は、第３のトランジスターとして、第１の電源ノードＮ１と第２の駆動ノードＮＭとの間に接続されたＰチャネルＭＯＳトランジスターＱＰ２と、第４のトランジスターとして、第２の駆動ノードＮＭと第２の電源ノードＮ２との間に接続されたＮチャネルＭＯＳトランジスターＱＮ２とを含んでいる。

ハイサイドのトランジスターＱＰ２は、第１の電源ノードＮ１に接続されたソースと、第２の駆動ノードＮＭに接続されたドレインと、第３の駆動信号Ｔ２１が供給されるゲートとを有している。ローサイドのトランジスターＱＮ２は、第２の駆動ノードＮＭに接続されたドレインと、抵抗Ｒ１を介して第２の電源ノードＮ２に接続されたソースと、第４の駆動信号Ｔ２２が供給されるゲートとを有している。

第１の電源ノードＮ１には、高電位側の電源電位ＶＢＢ（例えば、４２Ｖ）が供給され、第２の電源ノードＮ２には、低電位側の電源電位ＶＳＳが供給される。図１には、電源電位ＶＳＳが接地電位（０Ｖ）である場合が示されている。第１の駆動ノードＮＰと第２の駆動ノードＮＭとの間に接続される負荷であるモーター１００は、駆動回路２０２によって駆動される。

駆動制御回路２０１は、第１のプリドライバーとして、ハイサイドのトランジスターＱＰ１を駆動する第１の駆動信号Ｔ１１を出力するハイサイドプリドライバー１１と、第２のプリドライバーとして、ローサイドのトランジスターＱＮ１を駆動する第２の駆動信号Ｔ１２を出力するローサイドプリドライバー１２とを含んでいる。

また、駆動制御回路２０１は、第３のプリドライバーとして、ハイサイドのトランジスターＱＰ２を駆動する第３の駆動信号Ｔ２１を出力するハイサイドプリドライバー２１と、第４のプリドライバーとして、ローサイドのトランジスターＱＮ２を駆動する第４の駆動信号Ｔ２２を出力するローサイドプリドライバー２２とを含んでいる。

例えば、ハイサイドプリドライバー１１は、入力信号Ｓ１１から第１の駆動信号Ｔ１１を生成し、ハイサイドプリドライバー２１は、入力信号Ｓ２１から第３の駆動信号Ｔ２１を生成する。ハイサイドプリドライバー１１及び２１は、駆動能力が調整可能となっており、駆動能力設定回路４０によって駆動能力が設定される。ここで、駆動能力とは、出力電圧が単位時間当りに上昇もしくは下降できる最大の電圧変化量で定義される。

ハイサイドプリドライバー１１及び２１の駆動能力を向上させることにより、ハイサイドのトランジスターＱＰ１及びＱＰ２の出力電圧の立ち上がり時間、立ち下がり時間、及び、伝播遅延時間が短くなり、モーター１００の応答特性が向上する。その一方で、ハイサイドのトランジスターＱＰ１及びＱＰ２のスイッチング時に発生するＥＭＩの影響が増大してしまう。

また、ローサイドプリドライバー１２は、入力信号Ｓ１２から第２の駆動信号Ｔ１２を生成し、ローサイドプリドライバー２２は、入力信号Ｓ２２から第４の駆動信号Ｔ２２を生成する。ローサイドプリドライバー１２及び２２は、例えば、電源電位ＶＢＢ及び電源電位ＶＳＳが供給されて動作するインバーター等で構成される。

図１に示す例においては、駆動回路２０２のトランジスターＱＰ１及びＱＮ１とトランジスターＱＰ２及びＱＮ２とが、モーター１００の２つの端子を駆動するフルブリッジ回路（Ｈブリッジ回路）を構成している。それにより、モーター１００に印加される電圧の方向を逆転させることができる。

これに替えて、駆動回路２０２のトランジスターＱＰ１及びＱＮ１が、モーター１００の一方の端子を駆動するハーフブリッジ回路を構成しても良い。その場合には、モーター１００の他方の端子が、所定の電位（例えば、電源電位ＶＳＳ）に固定され、駆動制御回路２０１において、ハイサイドプリドライバー２１及びローサイドプリドライバー２２が省略される。

さらに、駆動制御回路２０１は、レジスター３０と、駆動能力設定回路４０と、コンパレーター５０と、スイッチング制御回路６０とを含んでいる。レジスター３０は、ハイサイドプリドライバー１１及び２１の駆動能力を設定するために用いられる駆動能力設定データを保持する。駆動能力設定回路４０は、例えば、組み合わせ回路又は順序回路を含む論理回路で構成され、レジスター３０に保持されている駆動能力設定データに従って、ハイサイドプリドライバー１１及び２１の駆動能力を設定する。

コンパレーター５０は、モーター１００に電流が流れる際に抵抗Ｒ１の両端間に発生する電圧が印加される非反転端子と、制御電圧ＶＣが印加される反転端子とを有しており、抵抗Ｒ１の両端間電圧と制御電圧ＶＣとを比較して、比較結果を表す出力信号を出力端子から出力する。なお、駆動制御回路２０１が、処理回路３００から供給される制御データを制御電圧ＶＣに変換するＤＡＣ（デジタル／アナログ変換器）を含んでも良い。

スイッチング制御回路６０は、例えば、組み合わせ回路又は順序回路を含む論理回路で構成される。スイッチング制御回路６０は、処理回路３００から供給されるイネーブル信号ＥＮ及びコンパレーター５０の出力信号に基づいて、ハイサイドプリドライバー１１及び２１の入力信号Ｓ１１及びＳ２１と、ローサイドプリドライバー１２及び２２の入力信号Ｓ１２及びＳ２２とを生成する。それにより、駆動回路２０２におけるハイサイドのトランジスターＱＰ１及びＱＰ２とローサイドのトランジスターＱＮ１及びＱＮ２との状態が制御される。

例えば、トランジスターＱＰ１及びＱＮ２をオン状態に制御すると共に、トランジスターＱＰ２及びＱＮ１をオフ状態に制御することにより、電源電位ＶＢＢから、トランジスターＱＰ１、モーター１００、トランジスターＱＮ２、及び、抵抗Ｒ１を介して電源電位ＶＳＳに電流が流れて、モーター１００が正転する。

一方、トランジスターＱＰ２及びＱＮ１をオン状態に制御すると共に、トランジスターＱＰ１及びＱＮ２をオフ状態に制御することにより、電源電位ＶＢＢから、トランジスターＱＰ２、モーター１００、トランジスターＱＮ１、及び、抵抗Ｒ１を介して電源電位ＶＳＳに電流が流れて、モーター１００が逆転する。

モーター１００にブレーキをかける場合には、トランジスターＱＮ１及びＱＮ２をオン状態に制御すると共に、トランジスターＱＰ１及びＱＰ２をオフ状態に制御することにより、モーター１００の２つの端子がショートされる。あるいは、トランジスターＱＰ１及びＱＰ２をオン状態に制御すると共に、トランジスターＱＮ１及びＱＮ２をオフ状態に制御しても良い。

モーター１００をスタンバイ状態に制御する場合、又は、モーター１００を惰性で回転させる場合には、トランジスターＱＰ１及びＱＮ１、又は、トランジスターＱＰ２及びＱＮ２をオフ状態に制御することにより、モーター１００の少なくとも一方の端子がオープン状態とされる。

また、例えば、モーター１００を正転させる場合に、モーター１００の回転数又はトルクを制御するためには、トランジスターＱＰ１が間欠的にオン状態とされる。トランジスターＱＰ１及びＱＮ２がオン状態である期間（チャージ期間）においては、モーター１００に流れる電流が次第に増加して、抵抗Ｒ１の両端間電圧も次第に増加する。抵抗Ｒ１の両端間電圧が制御電圧ＶＣよりも大きくなると、コンパレーター５０の出力信号がハイレベルに活性化されて、スイッチング制御回路６０がトランジスターＱＰ１をオフ状態に制御する。

トランジスターＱＰ１がオフ状態である期間（ディケイ期間）において、トランジスターＱＮ２もオフ状態とし、トランジスターＱＰ２及びＱＮ１をオン状態としても良い。その場合には、モーター１００の逆起電力によって、電源電位ＶＳＳから、抵抗Ｒ１、トランジスターＱＮ１、モーター１００、及び、トランジスターＱＰ２を介して電源電位ＶＢＢに電流が流れて、電力回生動作が行われる。モーター１００に流れる電流は、次第に減少する。

ディケイ期間においては、スイッチング制御回路６０が、ディケイ期間の開始から経過した時間を計測するために、例えば、タイマー（カウンター回路）等を用いて、クロック信号に含まれているパルスの数をカウントする。スイッチング制御回路６０は、ディケイ期間の開始から所定の時間が経過したことを検出すると、トランジスターＱＰ１をオン状態に制御することにより、チャージ期間を再開する。チャージ期間においては、トランジスターＱＮ２がオン状態とされ、トランジスターＱＰ２及びＱＮ１がオフ状態とされる。

以降、チャージ期間とディケイ期間とが繰り返されて、モーター１００に流れる電流のピーク値が一定となるような制御を行うことにより、モーター１００の回転速度又はトルクが略一定に保たれる。モーター１００を逆転させる場合においても、同様の制御を行うことにより、モーター１００の回転速度又はトルクを略一定に保つことができる。

処理回路３００は、例えば、ＭＣＵ（マイクロコントロールユニット）等のＳｏＣ（system on a chip）であり、電子機器の各部を制御する。なお、ＳｏＣとは、電子機器等に必要とされる一連の機能（システム）を１つの半導体チップに集積した半導体装置のことである。処理回路３００は、駆動制御回路２０１のレジスター３０に駆動能力設定データＤＡＴＡを書き込むと共に、スイッチング制御回路６０にイネーブル信号ＥＮを供給する。

プリンター等の電子機器を製造するメーカーは、処理回路３００を用いて駆動能力設定データＤＡＴＡをレジスター３０に書き込むことにより、モーター１００を駆動するトランジスターＱＰ１及びＱＰ２の動作速度（スイッチングスピード）を、電子機器又はモーター１００の機種又は状態に合わせて設定したり、あるいは、電子機器の動作モードに応じて設定したりすることができる。

例えば、電子機器がプリンターである場合に、高速印刷モードにおいては、高画質印刷モードにおけるよりも、トランジスターＱＰ１及びＱＰ２の出力電圧の立ち上がり時間を短く設定することにより、モーター１００の応答特性が向上する。あるいは、メンテナンスモードにおいては、印刷モードにおけるよりも、トランジスターＱＰ１及びＱＰ２の出力電圧の立ち上がり時間を長く設定することにより、トランジスターＱＰ１及びＱＰ２のスイッチング時に発生するＥＭＩの影響が低下する。

＜駆動制御回路の第１の構成例＞
図２は、図１に示す駆動制御回路の第１の構成例を示す回路図である。図２には、駆動制御回路２０１の構成要素の内で、ハイサイドプリドライバー１１と、駆動能力設定回路４０と、スイッチング制御回路６０とが示されているが、図１に示すハイサイドプリドライバー２１の構成も、図２に示すハイサイドプリドライバー１１の構成と同様でも良い。

ハイサイドプリドライバー１１は、第１の電源ノードＮ１とハイサイドプリドライバー１１の出力ノードＯＵＴとの間に接続されたＰチャネルＭＯＳトランジスターＱＰ１１と、出力ノードＯＵＴと第２の電源ノードＮ２との間に並列接続された複数のＮチャネルＭＯＳトランジスターＱＮ１１〜ＱＮ１４と、抵抗Ｒ１０と、ＡＮＤ回路１１１〜１１４とを含んでいる。

トランジスターＱＰ１１は、第１の電源ノードＮ１に接続されたソースと、出力ノードＯＵＴに接続されたドレインと、スイッチング制御回路６０から入力信号Ｓ１１が供給されるゲートとを有している。また、トランジスターＱＮ１１〜ＱＮ１４の各々は、抵抗Ｒ１０を介して出力ノードＯＵＴに接続されたドレインと、第２の電源ノードＮ２に接続されたソースとを有している。抵抗Ｒ１０は、トランジスターＱＮ１１〜ＱＮ１４を保護するためと、図１に示す駆動回路２０２のトランジスターＱＰ１の動作速度を調整するために設けられている。

駆動能力設定回路４０は、レジスター３０（図１）に保持されている駆動能力設定データを読み出してデコードすることにより、制御信号Ａ１〜Ａ４の内の少なくとも１つをハイレベルに活性化する。ＡＮＤ回路１１１〜１１４は、駆動能力設定回路４０から供給される制御信号Ａ１〜Ａ４とスイッチング制御回路６０から供給される入力信号Ｓ１１との論理積をそれぞれ求め、それらの論理積を表す複数の出力信号をトランジスターＱＮ１１〜ＱＮ１４のゲートにそれぞれ供給する。

例えば、駆動能力設定回路４０が制御信号Ａ１をハイレベルに活性化することにより、ＡＮＤ回路１１１が、入力信号Ｓ１１をトランジスターＱＮ１１のゲートに供給する。このようにして、駆動能力設定回路４０は、レジスター３０に保持されている駆動能力設定データに従って、複数のＮチャネルＭＯＳトランジスターＱＮ１１〜ＱＮ１４の内から少なくとも１つのＮチャネルＭＯＳトランジスターを選択することにより、ハイサイドプリドライバー１１の駆動能力を設定する。

入力信号Ｓ１１がハイレベルになると、トランジスターＱＰ１１がオフ状態となり、選択されたＮチャネルＭＯＳトランジスターがオン状態となるので、ローレベルの駆動信号Ｔ１１が出力ノードＯＵＴから出力される。それにより、図１に示す駆動回路２０２において、トランジスターＱＰ１がオン状態となる。

一方、入力信号Ｓ１１がローレベルになると、トランジスターＱＰ１１がオン状態となり、選択されたＮチャネルＭＯＳトランジスターがオフ状態となるので、ハイレベルの駆動信号Ｔ１１が出力ノードＯＵＴから出力される。それにより、図１に示す駆動回路２０２において、トランジスターＱＰ１がオフ状態となる。

ハイサイドプリドライバー１１において、並列接続された複数のＮチャネルＭＯＳトランジスターの内から少なくとも１つのＮチャネルＭＯＳトランジスターを選択する組み合わせは３通り以上存在するので、図１に示す駆動回路２０２のトランジスターＱＰ１を駆動するハイサイドプリドライバー１１の駆動能力をきめ細かく調整することができる。

トランジスターＱＮ１１〜ＱＮ１４は、互いに異なるサイズを有しても良い。ＭＯＳトランジスターのチャネル幅をＷとし、チャネル長をＬとすると、ＭＯＳトランジスターの利得係数はＷ／Ｌに比例するので、チャネル幅Ｗ又はチャネル長Ｌが異なるトランジスターを選択することにより、ハイサイドプリドライバー１１の駆動能力を変化させることができる。

図３は、図２に示すＮチャネルＭＯＳトランジスターのサイズ及び特性の例を示す図である。図３には、チャネル長Ｌが同一（１μｍ）でチャネル幅Ｗ［μｍ］が異なるトランジスターＱＮ１１〜ＱＮ１４のオン抵抗Ｒｏｎ［Ω］及びドレイン電流Ｉｄ［ｍＡ］が示されている。

トランジスターＱＮ１１を基準として、チャネル長Ｌを大きくすると利得係数が小さくなるので、チャネル幅Ｗを大きくして利得係数が大きくなるようにトランジスターＱＮ１２〜ＱＮ１４のサイズを設定することが望ましい。このように、トランジスターＱＮ１１〜ＱＮ１４が互いに異なるサイズを有する場合には、駆動能力の選択範囲をさらに広げることができる。

＜モータードライバーの特性例＞
図２に示す第１の構成例に係る駆動制御回路を用いたモータードライバーの特性例について、図１〜図５を参照しながら説明する。図４は、図２に示すハイサイドプリドライバーにおいて選択されるトランジスターによる駆動回路の出力電圧の変化を示す波形図である。図４において、横軸は、時間を表しており、縦軸は、図１に示す駆動回路２０２の第１の駆動ノードＮＰにおける出力電圧（Ｖ）のシミュレーション値を表している。

また、図５は、図２に示すハイサイドプリドライバーにおいて選択されるトランジスターによる駆動回路の動作電流の変化を示す波形図である。図５において、横軸は、時間を表しており、縦軸は、図１に示す駆動回路２０２のトランジスターＱＰ１によってノードＮ１に流れる動作電流（ｍＡ）のシミュレーション値を表している。なお、駆動回路２０２において、他のトランジスターはオフ状態であるものとする。

図２を参照すると、駆動能力設定回路４０が制御信号Ａ１〜Ａ４の内の１つを活性化する場合に、制御信号Ａ１がハイレベルに活性化されると、ハイサイドプリドライバー１１において、４μｍのチャネル幅Ｗを有するトランジスターＱＮ１１が選択される。トランジスターＱＰ１１及びＱＮ１１は、入力信号Ｓ１１に従ってスイッチング動作を行う。

入力信号Ｓ１１がローレベルのときには、トランジスターＱＰ１１がオン状態となり、トランジスターＱＮ１１がオフ状態となって、ハイサイドプリドライバー１１が、ハイレベルの駆動信号Ｔ１１を出力する。それにより、図１に示す駆動回路２０２において、トランジスターＱＰ１がオフ状態となって、第１の駆動ノードＮＰにおける出力電圧がローレベルとなっている。

次に、入力信号Ｓ１１がローレベルからハイレベルに遷移すると、トランジスターＱＰ１１がオフ状態となり、トランジスターＱＮ１１がオン状態となって、ハイサイドプリドライバー１１が、ローレベルの駆動信号Ｔ１１を出力する。それにより、図１に示す駆動回路２０２において、トランジスターＱＰ１がオン状態となって、第１の駆動ノードＮＰにおける出力電圧がハイレベルに立ち上がる。

トランジスターＱＮ１１のオン抵抗は５６００Ωと大きく、ドレイン電流Ｉｄは０．３８ｍＡと小さいので、ハイサイドプリドライバー１１の駆動能力は低く、図１に示す駆動回路２０２のトランジスターＱＰ１の動作速度は遅くなる。その結果、図４に示すように、駆動回路２０２の第１の駆動ノードＮＰにおける出力電圧の立ち上がり時間が長くなる。そのかわり、図５に示すように、駆動回路２０２のトランジスターＱＰ１のスイッチング時の電流変化が小さいので、トランジスターＱＰ１のスイッチング時に発生するＥＭＩの影響は小さくなる。

一方、図２において、制御信号Ａ４がハイレベルに活性化されると、ハイサイドプリドライバー１１において、４００μｍのチャネル幅Ｗを有するトランジスターＱＮ１４が選択される。トランジスターＱＰ１１及びＱＮ１４は、入力信号Ｓ１１に従ってスイッチング動作を行う。

トランジスターＱＮ１４のオン抵抗は５６Ωと小さく、ドレイン電流Ｉｄは３８ｍＡと大きいので、ハイサイドプリドライバー１１の駆動能力が向上し、図１に示す駆動回路２０２のトランジスターＱＰ１の動作速度が高速化される。その結果、図４に示すように、駆動回路２０２の第１の駆動ノードＮＰにおける出力電圧の立ち上がり時間が短くなる。そのかわり、図５に示すように、駆動回路２０２のトランジスターＱＰ１のスイッチング時の電流変化が大きいので、トランジスターＱＰ１のスイッチング時に発生するＥＭＩの影響は大きくなる。

このように、第１の構成例によれば、互いに異なる駆動能力を有する複数のトランジスターＱＮ１１〜ＱＮ１４の内から少なくとも１つのＮチャネルＭＯＳトランジスターを選択してハイサイドプリドライバー１１の駆動能力を設定することが可能となる。例えば、駆動回路２０２のトランジスターＱＰ１の動作速度を低下させる場合に、駆動回路２０２のトランジスターＱＰ１を駆動するハイサイドプリドライバー１１において、駆動能力の低いＮチャネルＭＯＳトランジスターを選択することにより、トランジスターＱＰ１のスイッチング時に発生するＥＭＩの影響を低減することができる。

あるいは、トランジスターＱＮ１１〜ＱＮ１４は、同一のサイズを有しても良い。その場合に、１つのトランジスターが選択される場合と比較して、Ｎ個（Ｎは、２以上の整数）のトランジスターが選択される場合には、Ｎ個のトランジスターが並列動作するので、トランジスターのチャネル幅がＮ倍になったのと同じ駆動能力が得られる。

＜駆動制御回路の第２の構成例＞
図６は、図１に示す駆動制御回路の第２の構成例を示す回路図である。第２の構成例においては、複数のトランジスターＱＮ１１〜ＱＮ１４（第１〜第４のＮチャネルトランジスター）が、互いに異なる抵抗値を有する複数の抵抗Ｒ１１〜Ｒ１４（第１〜第４の抵抗）をそれぞれ介して、ハイサイドプリドライバー１１の出力ノードＯＵＴと第２の電源ノードＮ２との間に並列接続されている。その他の点に関しては、第２の構成例は、図２に示す第１の構成例と同様でも良い。

例えば、図６に示すように、トランジスターＱＮ１１〜ＱＮ１４のドレインが、互いに異なる抵抗値を有する抵抗Ｒ１１〜Ｒ１４をそれぞれ介して、ハイサイドプリドライバー１１の出力ノードＯＵＴに接続されている。その場合には、抵抗Ｒ１０を省略しても良い。以下においては、抵抗Ｒ１１の抵抗値＞抵抗Ｒ１２の抵抗値＞抵抗Ｒ１３の抵抗値＞抵抗Ｒ１４の抵抗値の関係を有するように抵抗Ｒ１１〜Ｒ１４の抵抗値が設定されており、トランジスターＱＮ１１〜ＱＮ１４のサイズが同一であるものとする。

駆動能力設定回路４０が制御信号Ａ１〜Ａ４の内の１つを活性化する場合に、制御信号Ａ１がハイレベルに活性化されると、ハイサイドプリドライバー１１において、抵抗Ｒ１１に接続されたトランジスターＱＮ１１が選択される。トランジスターＱＰ１１及びＱＮ１１は、入力信号Ｓ１１に従ってスイッチング動作を行う。

抵抗Ｒ１１の抵抗値は大きいので、ハイサイドプリドライバー１１の駆動能力は低く、図１に示す駆動回路２０２のトランジスターＱＰ１の動作速度は遅くなる。その結果、駆動回路２０２の第１の駆動ノードＮＰにおける出力電圧の立ち上がり時間が長くなる。そのかわり、駆動回路２０２のトランジスターＱＰ１のスイッチング時の電流変化が小さいので、トランジスターＱＰ１のスイッチング時に発生するＥＭＩの影響は小さくなる。

一方、図６において、制御信号Ａ４がハイレベルに活性化されると、ハイサイドプリドライバー１１において、抵抗Ｒ１４に接続されたトランジスターＱＮ１４が選択される。トランジスターＱＰ１１及びＱＮ１４は、入力信号Ｓ１１に従ってスイッチング動作を行う。

抵抗Ｒ１４の抵抗値は小さいので、ハイサイドプリドライバー１１の駆動能力が向上し、図１に示す駆動回路２０２のトランジスターＱＰ１の動作速度が高速化される。その結果、駆動回路２０２の第１の駆動ノードＮＰにおける出力電圧の立ち上がり時間が短くなる。そのかわり、駆動回路２０２のトランジスターＱＰ１のスイッチング時の電流変化が大きいので、トランジスターＱＰ１のスイッチング時に発生するＥＭＩの影響は大きくなる。

このように、第２の構成例によれば、複数のトランジスターＱＮ１１〜ＱＮ１４のサイズが同一でも、互いに異なる抵抗値を有する複数の抵抗Ｒ１１〜Ｒ１４を用いてプリドライバー１１の駆動能力を調整することができる。

＜駆動制御回路の第３の構成例＞
図７は、図１に示す駆動制御回路の第３の構成例を示す回路図である。第３の構成例においては、複数のトランジスターＱＮ１１〜ＱＮ１４（第１〜第４のＮチャネルトランジスター）が、互いに異なる大きさの定電流を供給する複数のトランジスターＱＮ１５〜ＱＮ１８（第１〜第４の定電流源）をそれぞれ介して、ハイサイドプリドライバー１１の出力ノードＯＵＴと第２の電源ノードＮ２との間に並列接続されている。その他の点に関しては、第３の構成例は、図２に示す第１の構成例と同様でも良い。

例えば、図７に示すように、トランジスターＱＮ１１〜ＱＮ１４のソースが、互いに異なる大きさの定電流を供給するＮチャネルＭＯＳトランジスターＱＮ１５〜ＱＮ１８をそれぞれ介して、第２の電源ノードＮ２に接続されている。また、トランジスターＱＮ１５〜ＱＮ１８の各々は、ＮチャネルＭＯＳトランジスターＱＮ１０とカレントミラー回路を構成している。

トランジスターＱＮ１５〜ＱＮ１８は、トランジスターＱＮ１１〜ＱＮ１４のソースにそれぞれ接続されたドレインと、第２の電源ノードＮ２に接続されたソースと、トランジスターＱＮ１０のドレイン及びゲートに接続されたゲートとを有している。トランジスターＱＮ１０は、定電流源１１０を介して第１の電源ノードＮ１に接続されたドレイン及びゲートと、第２の電源ノードＮ２に接続されたソースとを有している。

以下においては、トランジスターＱＮ１５〜ＱＮ１８のチャネル長が同一で、トランジスターＱＮ１５のチャネル幅＜トランジスターＱＮ１６のチャネル幅＜トランジスターＱＮ１７のチャネル幅＜トランジスターＱＮ１８のチャネル幅の関係を有するようにトランジスターＱＮ１５〜ＱＮ１８のサイズが設定されており、トランジスターＱＮ１１〜ＱＮ１４のサイズが同一であるものとする。

駆動能力設定回路４０が制御信号Ａ１〜Ａ４の内の１つを活性化する場合に、制御信号Ａ１がハイレベルに活性化されると、ハイサイドプリドライバー１１において、トランジスターＱＮ１５に接続されたトランジスターＱＮ１１が選択される。トランジスターＱＰ１１及びＱＮ１１は、入力信号Ｓ１１に従ってスイッチング動作を行う。

トランジスターＱＮ１５のチャネル幅は小さいので、ハイサイドプリドライバー１１の駆動能力は低く、図１に示す駆動回路２０２のトランジスターＱＰ１の動作速度は遅くなる。その結果、駆動回路２０２の第１の駆動ノードＮＰにおける出力電圧の立ち上がり時間が長くなる。そのかわり、駆動回路２０２のトランジスターＱＰ１のスイッチング時の電流変化が小さいので、トランジスターＱＰ１のスイッチング時に発生するＥＭＩの影響は小さくなる。

一方、図７において、制御信号Ａ４がハイレベルに活性化されると、ハイサイドプリドライバー１１において、トランジスターＱＮ１８に接続されたトランジスターＱＮ１４が選択される。トランジスターＱＰ１１及びＱＮ１４は、入力信号Ｓ１１に従ってスイッチング動作を行う。

トランジスターＱＮ１８のチャネル幅は大きいので、ハイサイドプリドライバー１１の駆動能力が向上し、図１に示す駆動回路２０２のトランジスターＱＰ１の動作速度が高速化される。その結果、駆動回路２０２の第１の駆動ノードＮＰにおける出力電圧の立ち上がり時間が短くなる。そのかわり、駆動回路２０２のトランジスターＱＰ１のスイッチング時の電流変化が大きいので、トランジスターＱＰ１のスイッチング時に発生するＥＭＩの影響は大きくなる。

このように、第３の構成例によれば、複数のトランジスターＱＮ１１〜ＱＮ１４のサイズが同一でも、互いに異なる大きさの定電流を供給する複数のトランジスターＱＮ１５〜ＱＮ１８を用いてハイサイドプリドライバー１１の駆動能力を調整することができる。

＜駆動制御回路の第４の構成例＞
図８は、図１に示す駆動制御回路の第４の構成例を示す回路図である。第４の構成例においては、駆動制御回路２０１が、第１の電源ノードＮ１から供給される電源電位ＶＢＢと第２の電源ノードＮ２から供給される電源電位ＶＳＳとの間の電源電位を選択的に生成して第３の電源ノードＮ３に供給するレギュレーター７０をさらに含んでいる。

レギュレーター７０は、例えば、オペアンプ７１と、ＰチャネルＭＯＳトランジスターＱＰ７１〜ＱＰ７４と、ＮチャネルＭＯＳトランジスターＱＮ７１と、抵抗Ｒ７１〜Ｒ７５とを含んでいる。トランジスターＱＮ７１は、第３の電源ノードＮ３に接続されたドレインと、第２の電源ノードＮ２に接続されたソースと、オペアンプ７１の出力端子に接続されたゲートとを有している。

抵抗Ｒ７１〜Ｒ７５は、第１の電源ノードＮ１と第３の電源ノードＮ３との間に直列接続されて分圧回路を構成している。トランジスターＱＰ７１〜ＱＰ７４のソース及びドレインは、抵抗Ｒ７１〜Ｒ７５の４つの接続点とオペアンプ７１の非反転入力端子とにそれぞれ接続されている。トランジスターＱＰ７１〜ＱＰ７４のゲートには、駆動能力設定回路４０から制御信号Ａ５〜Ａ８がそれぞれ供給される。

駆動能力設定回路４０は、レジスター３０（図１）に保持されている駆動能力設定データを読み出してデコードすることにより、制御信号Ａ５〜Ａ８の内の少なくとも１つをローレベルに活性化する。それにより、トランジスターＱＰ７１〜ＱＰ７４の内の少なくとも１つがオン状態となって、抵抗Ｒ７１〜Ｒ７５によって生成される分圧電圧をオペアンプ７１の非反転入力端子に供給する。

オペアンプ７１は、反転入力端子に供給される参照電圧ＶＲＥＦと、非反転入力端子に供給される分圧電圧との差を増幅して出力電圧を生成し、出力電圧をトランジスターＱＮ７１のゲートに印加する。トランジスターＱＮ７１は、オペアンプ７１の出力電圧に従って電流を流すことにより、第３の電源ノードＮ３において電源電位ＶＮ３を生成する。その結果、抵抗Ｒ７１〜Ｒ７５によって生成される分圧電圧が参照電圧ＶＲＥＦに略等しくなるように電源電位ＶＮ３が生成される。

また、ハイサイドプリドライバー１１は、第１の電源ノードＮ１とハイサイドプリドライバー１１の出力ノードＯＵＴとの間に接続されたＰチャネルＭＯＳトランジスターＱＰ１１と、出力ノードＯＵＴと第３の電源ノードＮ３との間に接続されたＮチャネルＭＯＳトランジスターＱＮ１１とを含んでいる。

トランジスターＱＰ１１及びＱＮ１１は、入力信号Ｓ１１に従ってスイッチング動作を行う。駆動能力設定回路４０は、レジスター３０に保持されている駆動能力設定データに従って、レギュレーター７０によって生成される電源電位ＶＮ３を選択することにより、ハイサイドプリドライバー１１の駆動能力を設定する。

例えば、駆動能力設定回路４０が制御信号Ａ５〜Ａ８の内の１つを活性化する場合に、制御信号Ａ５がローレベルに活性化されると、レギュレーター７０において、トランジスターＱＰ７１がオン状態となって、比較的低い電源電位ＶＮ３が生成される。一方、制御信号Ａ８がローレベルに活性化されると、レギュレーター７０において、トランジスターＱＰ７４がオン状態となって、比較的高い電源電位ＶＮ３が生成される。

電源電位ＶＮ３が高い場合には、ハイサイドプリドライバー１１の駆動能力は低く、図１に示す駆動回路２０２のトランジスターＱＰ１の動作速度は遅くなる。その結果、駆動回路２０２の第１の駆動ノードＮＰにおける出力電圧の立ち上がり時間が長くなる。そのかわり、駆動回路２０２のトランジスターＱＰ１のスイッチング時の電流変化が小さいので、トランジスターＱＰ１のスイッチング時に発生するＥＭＩの影響は小さくなる。

一方、電源電位ＶＮ３が比較的低い場合には、ハイサイドプリドライバー１１の駆動能力が向上し、図１に示す駆動回路２０２のトランジスターＱＰ１の動作速度が高速化される。その結果、駆動回路２０２の第１の駆動ノードＮＰにおける出力電圧の立ち上がり時間が短くなる。そのかわり、駆動回路２０２のトランジスターＱＰ１のスイッチング時の電流変化が大きいので、トランジスターＱＰ１のスイッチング時に発生するＥＭＩの影響は大きくなる。

このように、第４の構成例によれば、レギュレーター７０によって生成される電源電位を選択することにより、ハイサイドプリドライバー１１の駆動能力を設定することができる。例えば、駆動回路２０２のトランジスターＱＰ１の動作速度を低下させる場合に、第１の電源ノードＮ１と第３の電源ノードＮ３との間の電源電圧を低く設定することにより、トランジスターＱＰ１のスイッチング時に発生するＥＭＩの影響を低減することができる。

第４の構成例において、図２及び図６〜図７に示す第１〜第３の構成例におけるのと同様に、ハイサイドプリドライバー１１が、出力ノードＯＵＴと第３の電源ノードＮ３との間に並列接続された複数のＮチャネルＭＯＳトランジスターＱＮ１１〜ＱＮ１４を含むようにしても良い。

その場合には、駆動能力設定回路４０が、レジスター３０（図１）に保持されている駆動能力設定データを読み出してデコードすることにより、制御信号Ａ１〜Ａ４の内の少なくとも１つをハイレベルに活性化すると共に、制御信号Ａ５〜Ａ８の内の少なくとも１つをローレベルに活性化する。それにより、ハイサイドプリドライバー１１の出力インピーダンスを選択すると共に、ハイサイドプリドライバー１１に印加される電源電圧を選択できるので、ハイサイドプリドライバー１１の駆動能力を広い範囲で調整することが可能となる。

以上説明したように、本実施形態によれば、駆動能力設定データを保持するレジスター３０と、レジスター３０に保持されている駆動能力設定データに従ってハイサイドプリドライバー１１及び２１の駆動能力を設定する駆動能力設定回路４０とを設けたので、駆動回路２０２のトランジスターＱＰ１及びＱＰ２を駆動するハイサイドプリドライバー１１及び２１の駆動能力をソフトウェアによって調整することが可能なプログラマブルな駆動制御回路２０１を提供することができる。

また、本実施形態によれば、プログラマブルな駆動制御回路２０１を用いて、トランジスターＱＰ１及びＱＰ２の動作速度をプログラマブルに調整可能な半導体装置を提供することができる。さらに、本実施形態に係る電子機器によれば、モーター１００を駆動するトランジスターＱＰ１及びＱＰ２の動作速度を、電子機器又はモーター１００の機種又は状態に合わせて設定したり、あるいは、電子機器の動作モードに応じて設定したりすることができる。

また、本実施形態に係る電子機器は、複数のモーター１００と、それらのモーター１００をそれぞれ駆動するために、複数の駆動制御回路２０１及び複数の駆動回路２０２を含んでも良い。その場合には、複数のモーター１００をそれぞれ駆動する複数のモータードライバー間におけるＥＭＩの影響による誤動作を防止するように、モーター１００を駆動するトランジスターＱＰ１及びＱＰ２の動作速度を適切に設定することができる。

＜第１の実施形態の変形例＞
本発明の第１の実施形態の変形例においては、図２及び図６〜図８に示す第１〜第４の構成例に係る駆動制御回路において、駆動能力設定回路４０がレジスター３０（図１）に保持されている駆動能力設定データに従ってハイサイドプリドライバー１１及び２１の駆動能力を設定する替りに、ヒューズを用いてハイサイドプリドライバー１１及び２１の駆動能力が設定される。

例えば、図２に示す駆動制御回路２０１において、制御信号Ａ１〜Ａ４をハイレベルにプルアップする４つの第１のヒューズと、抵抗を介して制御信号Ａ１〜Ａ４をローレベルにプルダウンする４つの第２のヒューズとが設けられる。制御信号Ａ１〜Ａ４の各々について、第１のヒューズと第２のヒューズとの内の一方を切断することにより、ハイレベルとローレベルとの内の一方が設定される。

第１の使用例として、プリンター等の電子機器を製造するメーカーは、複数のモータードライバーＩＣに内蔵された第１のヒューズ又は第２のヒューズを切断することにより、それらのモータードライバーＩＣにおいて駆動能力が異なるようにハイサイドプリドライバー１１及び２１の駆動能力を設定する。

さらに、そのメーカーは、それらのモータードライバーＩＣを電子機器に搭載して実機試験を行うことにより、試験結果に基づいて、ハイサイドプリドライバー１１及び２１の駆動能力が最適であるモータードライバーＩＣを選択する。電子機器の製造においては、それと同一の設定状態となるように第１のヒューズ又は第２のヒューズが切断されたモータードライバーＩＣが使用される。

第２の使用例として、プリンター等の電子機器を製造するメーカーは、図２及び図６〜図８に示すようなプログラマブルな駆動制御回路２０１を内蔵するモータードライバーＩＣを電子機器に搭載して実機試験を行うことにより、試験結果に基づいて、ハイサイドプリドライバー１１及び２１の駆動能力の最適な設定状態を選択する。電子機器の製造においては、それと同一の設定状態となるように第１のヒューズ又は第２のヒューズが切断されたモータードライバーＩＣが使用される。

＜第２の実施形態＞
図９は、本発明の第２の実施形態に係る電子機器の構成例を示す回路図である。第２の実施形態においては、図１に示すレジスター３０及び駆動能力設定回路４０の替りに周波数測定回路８０及び駆動能力設定回路４０ａを含む駆動制御回路２０１ａが用いられる。なお、駆動制御回路２０１ａの少なくとも一部は、ディスクリート部品で構成されても良い。その他の点に関しては、第２の実施形態は、第１の実施形態と同様でも良い。

周波数測定回路８０は、ハイサイドプリドライバー１１の入力信号Ｓ１１又はハイサイドプリドライバー２１の入力信号Ｓ２１の周波数を測定する。例えば、周波数測定回路８０は、入力信号Ｓ１１又はＳ２１に含まれているパルスの数を所定の時間においてカウントして、カウント値を表す測定結果信号を生成するカウンターを含んでいる。周波数測定回路８０は、測定結果信号を駆動能力設定回路４０ａに出力する。

駆動能力設定回路４０ａは、周波数測定回路８０から出力される測定結果信号に従って、ハイサイドプリドライバー１１又は２１の駆動能力を設定する。例えば、駆動能力設定回路４０ａは、測定結果信号によって表されるカウント値を第１〜第３の所定の値と比較して、図２及び図６〜図７に示す制御信号Ａ１〜Ａ４の内の少なくとも１つをハイレベルに活性化し、又は、図８に示す制御信号Ａ５〜Ａ８の内の少なくとも１つをハイレベルに活性化する。

一例として、駆動能力設定回路４０ａは、カウント値が第１の所定の値よりも小さい場合に制御信号Ａ１を活性化し、カウント値が第１の所定の値以上で第２の所定の値よりも小さい場合に制御信号Ａ２を活性化する。また、駆動能力設定回路４０ａは、カウント値が第２の所定の値以上で第３の所定の値よりも小さい場合に制御信号Ａ３を活性化し、カウント値が第３の所定の値以上の場合に制御信号Ａ４を活性化する。

それにより、駆動能力設定回路４０ａは、入力信号Ｓ１１又はＳ２１の周波数が低い場合にハイサイドプリドライバー１１又は２１の駆動能力を低く設定し、入力信号Ｓ１１又はＳ２１の周波数が高い場合にハイサイドプリドライバー１１又は２１の駆動能力を高く設定することができる。

＜第３の実施形態＞
図１０は、本発明の第３の実施形態に係る電子機器の構成例を示す回路図である。第３の実施形態においては、図１に示すレジスター３０及び駆動能力設定回路４０の替りに駆動電流測定回路９０及び駆動能力設定回路４０ｂを含む駆動制御回路２０１ｂが用いられる。なお、駆動制御回路２０１ｂの少なくとも一部は、ディスクリート部品で構成されても良い。その他の点に関しては、第３の実施形態は、第１の実施形態と同様でも良い。

駆動電流測定回路９０は、ハイサイドのトランジスターＱＰ１又はＱＰ２に流れる電流を測定する。例えば、駆動電流測定回路９０は、抵抗Ｒ１の両端間に発生する電圧を第１〜第３の所定の電圧と比較して、比較結果を表す第１〜第３の測定結果信号をそれぞれ生成する第１〜第３のコンパレーターを含んでいる。駆動電流測定回路９０は、第１〜第３の測定結果信号を駆動能力設定回路４０ｂに出力する。

駆動能力設定回路４０ｂは、駆動電流測定回路９０から出力される第１〜第３の測定結果信号に従って、ハイサイドプリドライバー１１又は２１の駆動能力を設定する。例えば、駆動能力設定回路４０ｂは、第１〜第３の測定結果信号をデコードして、図２及び図６〜図７に示す制御信号Ａ１〜Ａ４の内の少なくとも１つをハイレベルに活性化し、又は、図８に示す制御信号Ａ５〜Ａ８の内の少なくとも１つをハイレベルに活性化する。

一例として、駆動能力設定回路４０ｂは、抵抗Ｒ１の両端間電圧が第１の所定の電圧以下である場合に制御信号Ａ１を活性化し、抵抗Ｒ１の両端間電圧が第１の所定の電圧よりも大きく第２の所定の値以下である場合に制御信号Ａ２を活性化する。また、駆動能力設定回路４０ｂは、抵抗Ｒ１の両端間電圧が第２の所定の電圧よりも大きく第３の所定の値以下である場合に制御信号Ａ３を活性化し、抵抗Ｒ１の両端間電圧が第３の所定の電圧よりも大きい場合に制御信号Ａ４を活性化する。

それにより、駆動能力設定回路４０ｂは、ハイサイドのトランジスターＱＰ１又はＱＰ２に流れる電流が小さい場合にハイサイドプリドライバー１１又は２１の駆動能力を低く設定し、ハイサイドのトランジスターＱＰ１又はＱＰ２に流れる電流が大きい場合にハイサイドプリドライバー１１又は２１の駆動能力を高く設定することができる。

以上の実施形態においては、モーターを駆動するモータードライバーについて説明したが、本発明は、モーター以外にもインダクター等の様々な素子やデバイスを駆動する場合に適用することができる。このように、本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。

１００…モーター、２００…半導体装置、２０１、２０１ａ、２０１ｂ…駆動制御回路、２０２…駆動回路、３００…処理回路、１１、２１…ハイサイドプリドライバー、１２、２２…ローサイドプリドライバー、３０…レジスター、４０、４０ａ、４０ｂ…駆動能力設定回路、５０…コンパレーター、６０…スイッチング制御回路、７０…レギュレーター、７１…オペアンプ、８０…周波数測定回路、９０…駆動電流測定回路、１１０…定電流源、１１１〜１１４…ＡＮＤ回路、ＱＰ１〜ＱＰ７４…ＰチャネルＭＯＳトランジスター、ＱＮ１〜ＱＮ７１…ＮチャネルＭＯＳトランジスター、Ｒ１〜Ｒ７５…抵抗

Claims (10)

1. 第１の電源ノードと駆動ノードとの間に接続された第１のトランジスター、及び、前記駆動ノードと第２の電源ノードとの間に接続された第２のトランジスターを含む駆動回路を制御する駆動制御回路であって、
   前記第１のトランジスターを駆動する第１の駆動信号を出力する第１のプリドライバーと、
   前記第２のトランジスターを駆動する第２の駆動信号を出力する第２のプリドライバーと、
   駆動能力設定データを保持するレジスターと、
   前記レジスターに保持されている駆動能力設定データに従って、前記第１のプリドライバーの駆動能力を設定する駆動能力設定回路と、
   を備える駆動制御回路。
2. 前記第１のプリドライバーが、前記第１の電源ノードと前記第１のプリドライバーの出力ノードとの間に接続されたＰチャネルトランジスターと、前記出力ノードと前記第２の電源ノードとの間に並列接続された複数のＮチャネルトランジスターとを含み、
   前記駆動能力設定回路が、前記レジスターに保持されている駆動能力設定データに従って、前記複数のＮチャネルトランジスターの内から少なくとも１つのＮチャネルトランジスターを選択することにより、前記第１のプリドライバーの駆動能力を設定する、請求項１記載の駆動制御回路。
3. 前記複数のＮチャネルトランジスターが、互いに異なる駆動能力を有する、請求項２記載の駆動制御回路。
4. 互いに異なる抵抗値を有する第１の抵抗と第２の抵抗とをさらに備え、
   前記複数のＮチャネルトランジスターの内の第１のＮチャネルトランジスターが、前記第１の抵抗を介して前記出力ノードと前記第２の電源ノードとの間に接続され、
   前記複数のＮチャネルトランジスターの内の第２のＮチャネルトランジスターが、前記第２の抵抗を介して前記出力ノードと前記第２の電源ノードとの間に接続されている、請求項２記載の駆動制御回路。
5. 互いに異なる大きさの定電流を供給する第１の定電流源と第２の定電流源とをさらに備え、
   前記複数のＮチャネルトランジスターの内の第１のＮチャネルトランジスターが、前記第１の定電流源を介して前記出力ノードと前記第２の電源ノードとの間に接続され、
   前記複数のＮチャネルトランジスターの内の第２のＮチャネルトランジスターが、前記第２の定電流源を介して前記出力ノードと前記第２の電源ノードとの間に接続されている、請求項２記載の駆動制御回路。
6. 前記第１の電源ノードから供給される電源電位と前記第２の電源ノードから供給される電源電位との間の電源電位を選択的に生成して第３の電源ノードに供給するレギュレーターをさらに備え、
   前記第１のプリドライバーが、前記第１の電源ノードと前記第１のプリドライバーの出力ノードとの間に接続されたＰチャネルトランジスターと、前記出力ノードと前記第３の電源ノードとの間に接続されたＮチャネルトランジスターとを含み、
   前記駆動能力設定回路が、前記レジスターに保持されている駆動能力設定データに従って、前記レギュレーターによって生成される電源電位を選択することにより、前記第１のプリドライバーの駆動能力を設定する、請求項１記載の駆動制御回路。
7. 前記駆動回路が、前記第１の電源ノードと第２の駆動ノードとの間に接続された第３のトランジスター、及び、前記第２の駆動ノードと前記第２の電源ノードとの間に接続された第４のトランジスターをさらに含み、
   前記駆動制御回路が、前記第３のトランジスターを駆動する第３の駆動信号を出力する第３のプリドライバーと、前記第４のトランジスターを駆動する第４の駆動信号を出力する第４のプリドライバーとをさらに備え、
   前記駆動能力設定回路が、前記レジスターに保持されている駆動能力設定データに従って、前記第３のプリドライバーの駆動能力を設定する、請求項１〜６のいずれか１項記載の駆動制御回路。
8. 請求項１〜７のいずれか１項記載の駆動制御回路と、
   前記駆動制御回路によって制御される前記駆動回路と、
   を備える半導体装置。
9. モーターと、
   請求項１〜７のいずれか１項記載の駆動制御回路と、
   前記モーターを駆動する前記駆動回路と、
   前記駆動制御回路の前記レジスターに駆動能力設定データを書き込む処理回路と、
   を備える電子機器。
10. 複数のモーターを備えると共に、
    前記複数のモーターをそれぞれ駆動するために、請求項１〜７のいずれか１項記載の駆動制御回路と前記駆動回路とを各々が含む複数の組を備える電子機器。

Images