JP2018130004A

JP2018130004A - 直流電源装置

Info

Publication number: JP2018130004A
Application number: JP2017037521A
Authority: JP
Inventors: 康博恵良本; Yasuhiro Eramoto; 田中　彰; Akira Tanaka; 彰田中; 聡隆加藤; Satotaka Kato
Original assignee: Toshiba IT and Control Systems Corp
Current assignee: Toshiba IT and Control Systems Corp
Priority date: 2017-02-10
Filing date: 2017-02-10
Publication date: 2018-08-16

Abstract

【課題】直流入力電源から直流電圧電源を要する負荷装置との間に介在する直流電源装置において、太陽光発電や蓄電装置等の主回路と電力系統間の絶縁を要するシステムや医療用の高電圧システム等での絶縁を要する装置では、高周波スイッチング化の要望に対してスイッチング損失が大きく、特に中小負荷に対する損失が大きく、小型のＤＣ／ＤＣ変換直流電源装置が得にくい状況であったが本発明により市場性のある小型、低価格な電源を提供する。【解決手段】直流電源装置の定格負荷時等の比較的大きな負荷に対してはゼロ電圧スイッチング手法により損失の低減は可能であったが中小負荷での損失が増大し、先行技術文献１等の対策手法が考察されているが高電圧の主回路等では追加装置が大きく高価であったが、本開発手段では補助ゼロ電圧スイッチング回路を１次側フルブリッジに付加することで、低価格、且つ小型な直流電源装置を実現している。【選択図】図１

Description

本発明は、昇圧または降圧直流電源装置である直流電源装置に関する。

従来から昇圧または降圧の直流電源装置に用いられるＤＣ／ＤＣ変換器として、フルブリッジ型である４個のスイッチング素子を交互にＯＮ／ＯＦＦさせて、高周波トランスの１次側に双方向の電圧を印加する技術が知られている。この従来技術は直流入力電源から昇圧または降圧回路を介して異電圧直流出力を負荷装置に供給するもので、低損失半導体素子や高周波スイッチング化することで小型化や省電力損失化を図っているものである。

従来の昇圧または降圧ＤＣ／ＤＣ変換器を、一般的な機能ブロック図で表現すると、図４に示すような構成になっている。図４において、１は直流入力電源、２は入力平滑用コンデンサ、３はフルブリッジ変換器、４は昇圧または降圧用高周波トランス、５はフルブリッジ整流器、６は出力平滑用コンデンサ、７は負荷装置である。８は出力電圧基準、９は絶縁回路、１０は加減算器、１１は演算増幅器、１２は公知のＰＷＭ発生器、１３はスイッチング素子駆動用増幅器である。フルブリッジ変換器３は２１〜２４のスイッチング素子である４個の主回路素子と２５〜２８のゼロ電圧スイッチング用コンデンサで構成されており、フルブリッジ整流器５は２９〜３２の整流素子である４個の素子で構成されている。

次に動作について説明する。出力電圧基準８は出力電圧相当の正規化された基準であり、この出力電圧基準に対して、出力電圧は絶縁器９により主回路と絶縁され、制御用に正規化されて、加減算器１０で加減算され、その差分が電圧誤差として演算増幅器１１で増幅される。その演算増幅器１１の出力はＰＷＭ発生器１２に入力され、ＰＷＭ変換される。４個のＰＷＭ変換信号はスイッチング素子駆動用増幅器１３にて絶縁増幅されて主回路フルブリッジ変換器３のスイッチング素子をＰＷＭ駆動する。スイッチング素子２１〜２４は、例えば公知のＩＧＢＴやＭＯＳ−ＦＥＴ等で構成されＰＷＭ駆動、即ち、ＯＮ／ＯＦＦスイッチング制御する。

この結果、出力電圧は出力電圧基準に応じた一定電圧制御が構成され、一定な出力電圧に制御されることになる。

また、フルブリッジ変換器３の主回路スイッチング素子２１と２２、及び２３と２４上下の素子駆動信号間には、スイッチング素子の動作遅れ時間を考慮して公知の技術であるデッドタイム回路を備えている（不図示）。

フルブリッジ変換器３のスイッチング素子２１〜２４はＯＮ及びＯＦＦ動作時のスイッチング損失と素子がＯＮ状態時に発生する導通損失の大きく分けて２つの損失が生じることは公知の事象で、この損失の削減として種々の改善策が考案されている。

特にトランスの小型化の要請を受けてトランスの高周波化が進み、スイッチング損失の改善が重要、且つ急務であり、ＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）制御手法としての位相シフト制御や２５〜２８のコンデンサを利用したゼロ電圧スイッチングによる損失の抑制を主とした技術が開示されている（例えば、特許文献１）。

特開２０１４−１８０１１１号公報

特許文献１に示された特徴はゼロ電圧スイッチングを目的とした位相シフト制御方式の軽負荷時に次のスイッチング動作時まで負荷電流が維持出来ず、ゼロ電圧スイッチングが成立しないことに対して、フルブリッジ構成されたスイッチング回路と共振リアクトルを介して接続されたトランスの１次巻線と、２次巻線に同期整流用素子を設けた短絡ループを形成させて１次電流を増加させて負荷電流が継続するようにしてゼロ電圧スイッチングを実現させる方法である。

従って、負荷変動範囲の大きいシステムでは軽負荷対応のためにトランスの２次巻線に設けた短絡用素子の容量を大きくする等の必要があり、また２次巻線側が高圧である場合には短絡用素子の絶縁強化のために外形が大きくなる等の問題があり、小型化や低価格化に課題を有する。

従って、本発明は、上記課題を解決する昇降圧用の直流電源装置を提供することを目的とする。

上記目的を達成するため、請求項１記載の発明は、入力直流電源と、前記入力直流電源の直流電圧が印加される入力平滑用コンデンサと、前記入力平滑用コンデンサの正負間に接続されたフルブリッジ変換器であって、前記フルブリッジ変換器を構成する４個のスイッチング素子と、前記４個のそれぞれのスイッチング素子に並列に接続されたダイオードとゼロ電圧スイッチング用コンデンサと、前記フルブリッジ変換器の出力に接続されたトランスの１次巻線と、前記トランスの２次巻線出力に接続された整流器と、前記整流器の出力に並列に接続された出力平滑用コンデンサと、前記出力平滑用コンデンサの正負極を負荷装置へ出力し、前記フルブリッジ変換器を構成する前記４個のスイッチング素子を位相シフト制御することで前記負荷装置への出力電圧を一定に制御する直流電源装置において、前記フルブリッジ変換器の遅れ主アームに並列に補助アームを設け、前記遅れ主アームと前記補助アームとの中間点間に補助リアクトルを設けた補助回路を設け、前記遅れ主アームの一方のスイッチング素子のスイッチングＯＦＦと同時に相反する前記補助アームの補助素子をスイッチングＯＮし、一定時間後に当該補助素子をスイッチングＯＦＦさせ、この間に、前記補助リアクトルに、前記遅れ主アームの一方のスイッチング素子に並列に接続された前記ゼロ電圧スイッチング用コンデンサを介して共振電流を流し、前記遅れ主アームの他方のスイッチング素子のコレクタ・エミッター間電圧を低減させた状態で当該スイッチング素子をスイッチングＯＮすることを要旨とする

上記目的を達成するため、請求項２記載の発明は、入力直流電源と、前記入力直流電源の直流電圧が印加される入力平滑用コンデンサと、前記入力平滑用コンデンサの正負間に接続されたフルブリッジ変換器であって、前記フルブリッジ変換器を構成する４個のスイッチング素子と、前記４個のそれぞれのスイッチング素子に並列に接続されたダイオードとゼロ電圧スイッチング用コンデンサと、前記フルブリッジ変換器の出力に接続されたトランスの１次巻線と、前記トランスの２次巻線出力に接続された整流器と、前記整流器の出力に並列に接続された出力平滑用コンデンサと、前記出力平滑用コンデンサの正負極を負荷装置へ出力し、前記フルブリッジ変換器を構成する前記４個のスイッチング素子を位相シフト制御することで前記負荷装置への出力電圧を一定に制御する直流電源装置において、前記遅れ主アームの一方のスイッチング素子がＯＦＦしてから他方がＯＮするまでのデッドタイム時間より前に、前記遅れ主アームの一方のスイッチング素子に相反する前記補助アームの補助素子をスイッチングＯＮさせて、前記補助リアクトルに、前記遅れ主アームの他方のスイッチング素子に並列に接続された前記ゼロ電圧スイッチング用コンデンサを介して共振電流を流して前記遅れ主アームの他方のスイッチング素子のコレクタ・エミッター間電圧を低減させた状態で当該スイッチング素子をスイッチングＯＮすることを要旨とする。

本発明は上記のような課題を解決するためになされたものであり、簡単な回路の追加で負荷変動に影響されることなくゼロ電圧スイッチングが可能となり、スイッチング損失の低減を全負荷範囲で維持出来る。従って、高効率で小型軽量、且つ低価格な直流電源装置を提供することが出来る。

本発明の実施形態１に係る直流電源装置を示す回路図である。本発明の実施形態１及び２に係るタイミングチャート図である。本発明の実施形態３及び４に係るタイミングチャート図である。従来の直流電源装置を示す回路図である。

（第１の実施形態）
以下、直流電源装置の第１の実施の形態について図面を参照しつつ詳細に説明する。図１は本実施形態に係る直流電源装置の回路図である。図１において、図４に示す従来例と同一部分は同一符号を付してその説明は省略する。

あらたな符号として、１４、１５と、３３、３４が追記されている。１４は補助ＰＷＭ発生器、１５はスイッチング素子駆動用増幅器で１３と同じ機能を有している。３３と３４はゼロ電圧スイッチング用補助スイッチング素子で、３５は補助リアクトルである。

従来回路の主回路素子２３と２４の主アームに対して、新たな３３と３４の補助アームを並列に設け、両アームの中間点間は補助リアクトル３５を介して接続する構成としている。

更に動作を良く理解するために図２を参照するが、図２は本実施形態に係わるフルブリッジ変換器の回路素子２１〜２４のゲート電圧波形と、付加された補助スイッチング素子３３と３４のスイッチング動作のタイミングチャート図である。

次に動作について説明する。先行技術文献１で述べられているように、位相シフト制御方式に於いて、定格負荷に近い状態等の負荷が比較的大きい場合は負荷電流が継続してゼロ電圧スイッチングが成立するが、軽負荷時に次のスイッチング動作時まで負荷電流が維持出来ず、ゼロ電圧スイッチングが成立しないことは先述した。本実施形態は係る軽負荷時にも図１に示した付加回路でゼロ電圧スイッチングを可能ならしめるもので、その動作について主に説明する。

図２に示すように位相シフト制御に基づくフルブリッジ変換器素子の２１と２２の主アーム（以後、進み主アームと称す）と２３と２４の主アーム（以後、遅れ主アームと称す）の位相差で正負の矩形波電圧が、図２のトランスの１次巻線電圧波形に示すように出力され、併せて図２のトランスの１次巻線電流波形に示すような電流が流れる。即ち、フルブリッジ３の進み主アームの素子２２のゲート電圧が正に印加され、その後に遅れ主アームの素子２３に正のゲート電圧が印加されると素子２３と２２がスイッチングＯＮの状態となり、出力電圧は負の矩形波電圧が出力され、トランス４の１次巻線に印加される。その結果、トランス４の１次巻線電流は負の方向に電流が流れる。位相シフト制御に基づく位相シフトＰＷＭ後に進み主アーム側の素子２２のゲート電圧がゼロ（Ｖ）以下になると素子２２はスイッチングＯＦＦの状態になり出力電圧はゼロ（Ｖ）となる。しかし、トランスの１次巻線電流はトランス４の漏れインダクタンスによる持続電流が流れ、図２に示す進み主アームのデッドタイムであるｔ１後に素子２１のゲート電圧が正になり素子２１をＯＮ状態にする。

但し、この時遅れ主アームの素子２３がスイッチングＯＮ状態になっているが、前記持続電流がトランスの１次巻線から素子２１のＦＷＤ（ＦｒｅｅＷｈｅｅｌｉｎｇＤｉｏｄｅ）を介して素子２３を通して流れ続ける。従って素子２１のＯＮに至るスイッチング損失はゼロ電圧スイッチングとなるので損失は生じないことになる。

次に位相シフト制御に基づく時間後（素子２１がＯＮしてから素子２３がＯＦＦするまでの時間）に遅れ主アームの素子２３のゲート電圧がゼロ（Ｖ）以下になり素子２３がＯＦＦする。

この時負荷電流が定格に近い状態であると電流が維持されているので素子２３がスイッチングＯＦＦすると持続電流はトランス４の１次巻線から素子２１のＦＷＤを通してＤＣ電源の平滑コンデンサ２を介し、素子２４のＦＷＤを通してトランス４の１次巻線に戻る経路の還流電流が流れるが、素子２３に並列に接続されたゼロ電圧スイッチング用コンデンサ２７に充電電流が流れて素子２３のＯＦＦ時の素子間電圧が低電圧に抑制されるのでゼロ電圧スイッチング相当となり電圧・電流積であるスイッチング損失が抑制されることになる。

一方、前記還流電流は素子２３に並列接続されたゼロ電圧スイッチング用コンデンサを充電する動作と並行して素子２４に並列接続されたゼロ電圧スイッチング用コンデンサ２８に充電されていた電荷は放電されて、前記素子２４のＦＷＤを通して流れるようになる。

素子２３のゲート電圧のＯＦＦ後のデッドタイム（ｔ１）後に素子２４のゲート電圧が正電圧となりスイッチングＯＮすることになるが前記持続還流電流が素子２４のＦＷＤを介して流れているので素子２４のスイッチングＯＮ動作はゼロ電圧スイッチングすることになるのでスイッチングＯＮ損失は略ゼロ状態となる。

以上のような定格負荷に近い状態でのゼロ電圧スイッチングは先行文献１に詳細に記述されているので記述のみとして図示を省略している。

一方、図２の波形は本実施形態に鑑みた軽負荷時の波形を示している。負荷電流が軽負荷時にはスイッチング周期に対するＰＷＭによる出力電圧を供給する素子のＯＮ比率がＯＦＦ比率に比較して小さくなる、即ちＯＮ時間が短くなるのでトランス４の１次巻線電流も小さくなるが、トランス４の漏れインダクタンスにより、前記素子２２のＯＦＦ時の還流電流は持続しているので素子２２のＯＦＦ時のゼロ電圧スイッチング及びデッドタイム（ｔ１）後の素子２１のＯＮ時のゼロ電圧スイッチングは成立する。しかし、前記素子２３がＯＦＦするまでのＯＦＦ時間が長くなるので還流電流が維持出来なくなり素子２３がＯＦＦする時には還流電流はゼロとなっている。

素子２３がＯＦＦする時には電流がゼロなのでゼロ電流スイッチングとなりスイッチング損失である電圧・電流積はゼロとなりスイッチングＯＦＦ損失は発生しないことになる。

しかし、デッドタイム（ｔ１）後に素子２４がＯＮするが、この時素子２３に並列接続されたゼロ電圧スイッチング用コンデンサ２７は放電された状態にあり、且つ素子２４に並列に接続されたコンデンサ２８は充電されたままの状態にあるので、素子２４がＯＮすると前記コンデンサ２７の充電と後記コンデンサ２８の放電動作となるので、上下素子のゼロ電圧スイッチング用のコンデンサ２７、２８の２個分の損失が発生することになり、高周波スイッチング化されて、更に損失が増大することは特許文献１にも述べられており、本明細書でも上述している。

この損失は実用的な定数からすると進み主アーム側は軽負荷時でも前述のように漏れインダクタンスの数値よりゼロ電圧スイッチングが成立するが、遅れ主アーム側の損失は負荷電流に依存することが解る。

本実施形態では図１に示すように遅れ主アーム側に補助ゼロ電圧スイッチング回路を付加して、遅れ主アーム側の上下素子のデッドタイム（ｔ１）間に補助ゼロ電圧スイッチング電流を印加することで、還流電流が持続しないことによるゼロ電圧スイッチング用コンデンサ２７２８の充放電の状態をあたかも還流電流が持続していたかのような状態にさせるものである。

以下に具体的な動作について述べる。図２を参考に前述状態と同じタイミングから説明する。即ち、素子２３のゲート電圧がゼロ（Ｖ）以下になると同時に補助ＰＷＭ発生器１４から素子３４を駆動する正のゲート電圧を、少なくとも遅れ主アームの上下デッドタイム時間以上であるｔ２時間の間、増幅器１５を介して供給する。
補助素子３４がスイッチングＯＮすると素子２３に並列に接続されているゼロ電圧スイッチング用コンデンサ２７は補助リアクトル３５を介して充電され、併せて、素子２４に並列に接続されているゼロ電圧スイッチング用コンデンサ２８が補助リアクトル３５を介して放電される共振電流が流れる。

この共振電流の周期をデッドタイム時間とほぼ等価にすることで遅れ主アーム側の充放電が完了することになり、ゼロ電圧スイッチングが形成されることになり、スイッチング損失が大幅に抑制されることになる。

また、本補助ゼロ電圧スイッチング回路は負荷電流に関係なく常に動作し定格負荷に近い負荷電流状態でも動作することになるが本動作による弊害が無いことを以下に説明する。

前述同様に同じタイミング以降を説明する。定格負荷電流に近い状態で遅れ主アームである素子２３がスイッチングＯＦＦする時に還流電流は持続しているので、素子２３に並列に接続されたゼロ電圧スイッチング用コンデンサ２７には充電電流が流れ、他方、素子２４に並列に接続されたゼロ電圧スイッチング用コンデンサ２８は放電電流が流れる。

併せて、補助素子３４がスイッチングＯＮすることになるので、前述の充放電動作を加速させることになり弊害は無い。

本説明はフルブリッジ出力が負電圧出力から正電圧出力に変化する動作について説明したが正電圧出力から負電圧出力に変化する動作も、素子２３を２４に、素子２４を２３に置き換え、補助素子３４を３３に置き換えて、出力電流を正負逆に置き換えることで動作を理解でき、同じ動作であることが理解できて問題無いことが解る。

（第２の実施形態）
第２の実施形態は、第１の実施形態に係る直流電源装置において、基本的な回路構成は第１の実施形態と同じであるが補助ＰＷＭ発生器１４より出力される補助素子３３と３４の駆動信号のＯＦＦするタイミングが異なる。

ゼロ電圧スイッチング用補助素子３３と３４の駆動信号を発生させるタイミングは図２の補助素子３３３４の駆動信号３３−Ｖｇｅ３４−Ｖｇｅに示されているが、第２の実施形態はＯＦＦするタイミングを遅れ主アームのデッドタイム（ｔ１）後の反対側主素子がＯＮするタイミングに併せてＯＦＦする、またはそれよりも早くＯＦＦするようにしたことを特徴としている。

これはゼロ電圧スイッチング用コンデンサ２７２８の充放電状態に係わるが、補助トランス３５のインダクタンス容量と前記コンデンサ２７２８の容量から適切な時間を決めることになる。

第３の実施形態は、第１と第２の実施形態に係る直流電源装置において、基本的な回路構成は第１の実施形態と同じであるが補助ＰＷＭ発生器１４より出力される補助素子３３と３４の駆動信号のＯＮするタイミングが異なる。

実施タイミングチャートを図３に示す。ゼロ電圧スイッチング用補助素子３３と３４の駆動信号を発生させるタイミングを図３の補助素子３３３４の駆動信号３３−Ｖｇｅ３４−Ｖｇｅのｔ３時間に示すように遅れ主アーム側の主素子のＯＦＦ信号が発生するタイミングの少なくともデッドタイム時間（ｔ１時間）前から発生させ、遅れ主アームのデッドタイム（ｔ１）後にＯＮする時間まで持続するようにしたことを特徴としている。

従って、軽負荷時の還流電流が維持できない場合に遅れ主アームのＯＦＦ動作が始まるデッドタイム時間（ｔ３時間）前である主素子のＯＮ中に、ゼロ電圧スイッチング用補助素子がＯＮするので、補助リアクトル３５に電流が流れ補助リアクトルにエネルギーがチャージされ、更に主素子のＯＦＦ後に、主素子に並列に接続されたゼロ電圧スイッチング用コンデンサの充放電状態が反転する充放電共振電流が補助リアクトル３５に流れることになる。

この時、充放電が終了すると遅れ主アームの主素子と補助素子のＦＷＤを通り、主回路平滑コンデンサ２に回生される。

上述のようにゼロ電圧スイッチング用コンデンサの充放電がほぼ終了した状態でスイッチングＯＮするのでより確実にゼロ電圧スイッチングが成立してスイッチング損失が抑制されることになる。

（第４の実施形態）
第４の実施形態は、第１から第３の実施形態に係る直流電源装置において、基本的な回路構成は第３の実施形態と同じであるが補助ＰＷＭ発生器１４より出力される補助素子３３と３４の駆動信号のＯＮするタイミングが異なる。

ゼロ電圧スイッチング用補助素子３３と３４の駆動信号を発生させるタイミングは図３の補助素子３３３４の駆動信号３３−Ｖｇｅ３４−Ｖｇｅに示されているが。ＯＮするタイミングを遅れ主アームのＯＦＦするデッドタイム時間（ｔ１時間）より小さくした時間（ｔ３）にＯＮするようにしたことを特徴としている。

これはゼロ電圧スイッチング用コンデンサ２７２８の充放電状態に係わるが、補助トランス３５の容量と前記コンデンサ２７２８の容量から適切な時間を決めることになる。

（その他の実施形態）
本明細書において、本発明に係わる複数の実施の形態を説明したが、これらの実施の形態は例として提示したものであって、発明の範囲を限定することを意図していない。具体的には、各実施の形態全てまたはいずれかを組み合わせたものも包含される。これらの実施の形態は、その他の様々な形態で実施されることが可能であり、発明の範囲を逸脱しない範囲で、種々の省略や置き換え、変更を行うことが出来る。これらの実施の形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１直流入力電源
２入力平滑用コンデンサ
３フルブリッジ変換器
４昇圧または降圧高周波トランス
５フルブリッジ整流器
６出力平滑用コンデンサ
７負荷装置
８出力電圧基準
９絶縁回路
１０加減算器
１１演算増幅器
１２ＰＷＭ発生器
１３スイッチング素子駆動用増幅器
１４補助ＰＷＭ発生器
１５スイッチング素子駆動用増幅器
２１〜２４スイッチング素子
２５〜２８ゼロ電圧スイッチング用コンデンサ
２９〜３２整流素子
３３、３４ゼロ電圧スイッチング用補助スイッチング素子
３５補助リアクトル

Claims

入力直流電源と、
前記入力直流電源の直流電圧が印加される入力平滑用コンデンサと、
前記入力平滑用コンデンサの正負間に接続されたフルブリッジ変換器であって、前記フルブリッジ変換器を構成する４個のスイッチング素子と、
前記４個のそれぞれのスイッチング素子に並列に接続されたダイオードとゼロ電圧スイッチング用コンデンサと、
前記フルブリッジ変換器の出力に接続されたトランスの１次巻線と、
前記トランスの２次巻線出力に接続された整流器と、
前記整流器の出力に並列に接続された出力平滑用コンデンサと、
前記出力平滑用コンデンサの正負極を負荷装置へ出力し、前記フルブリッジ変換器を構成する前記４個のスイッチング素子を位相シフト制御することで前記負荷装置への出力電圧を一定に制御する直流電源装置において、
前記フルブリッジ変換器の遅れ主アームに並列に補助アームを設け、前記遅れ主アームと前記補助アームとの中間点間に補助リアクトルを設けた補助回路を設け、
前記遅れ主アームの一方のスイッチング素子のスイッチングＯＦＦと同時に相反する前記補助アームの補助素子をスイッチングＯＮし、一定時間後に当該補助素子をスイッチングＯＦＦさせ、この間に、前記補助リアクトルに、前記遅れ主アームの一方のスイッチング素子に並列に接続された前記ゼロ電圧スイッチング用コンデンサを介して共振電流を流し、前記遅れ主アームの他方のスイッチング素子のコレクタ・エミッター間電圧を低減させた状態で当該スイッチング素子をスイッチングＯＮすることを特徴とする直流電源装置。
入力直流電源と、
前記入力直流電源の直流電圧が印加される入力平滑用コンデンサと、
前記入力平滑用コンデンサの正負間に接続されたフルブリッジ変換器であって、前記フルブリッジ変換器を構成する４個のスイッチング素子と、
前記４個のそれぞれのスイッチング素子に並列に接続されたダイオードとゼロ電圧スイッチング用コンデンサと、
前記フルブリッジ変換器の出力に接続されたトランスの１次巻線と、
前記トランスの２次巻線出力に接続された整流器と、
前記整流器の出力に並列に接続された出力平滑用コンデンサと、
前記出力平滑用コンデンサの正負極を負荷装置へ出力し、前記フルブリッジ変換器を構成する前記４個のスイッチング素子を位相シフト制御することで前記負荷装置への出力電圧を一定に制御する直流電源装置において、
前記遅れ主アームの一方のスイッチング素子がＯＦＦしてから他方がＯＮするまでのデッドタイム時間より前に、前記遅れ主アームの一方のスイッチング素子に相反する前記補助アームの補助素子をスイッチングＯＮさせて、前記補助リアクトルに、前記遅れ主アームの他方のスイッチング素子に並列に接続された前記ゼロ電圧スイッチング用コンデンサを介して共振電流を流して前記遅れ主アームの他方のスイッチング素子のコレクタ・エミッター間電圧を低減させた状態で当該スイッチング素子をスイッチングＯＮすることを特徴とする直流電源装置。