JP2018129483A - 受光素子 - Google Patents

受光素子 Download PDF

Info

Publication number
JP2018129483A
JP2018129483A JP2017023407A JP2017023407A JP2018129483A JP 2018129483 A JP2018129483 A JP 2018129483A JP 2017023407 A JP2017023407 A JP 2017023407A JP 2017023407 A JP2017023407 A JP 2017023407A JP 2018129483 A JP2018129483 A JP 2018129483A
Authority
JP
Japan
Prior art keywords
type region
absorption layer
light absorption
receiving element
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017023407A
Other languages
English (en)
Other versions
JP6335349B1 (ja
Inventor
英輝 小野
Hideki Ono
英輝 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Photonics Electronics Technology Research Association
Original Assignee
Oki Electric Industry Co Ltd
Photonics Electronics Technology Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Photonics Electronics Technology Research Association filed Critical Oki Electric Industry Co Ltd
Priority to JP2017023407A priority Critical patent/JP6335349B1/ja
Application granted granted Critical
Publication of JP6335349B1 publication Critical patent/JP6335349B1/ja
Publication of JP2018129483A publication Critical patent/JP2018129483A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Abstract

【課題】横型PIN−PDの構造をとりつつ、逆方向リーク電流を抑制できる受光素子を提供する。【解決手段】光導波路コア30と、光吸収層40と、光導波路コア及び光吸収層を包含するクラッドとを備える。光導波路コアには、不純物が導入されないi型領域75を挟んで対向する、p型不純物が導入されたp型領域71及びn型不純物が導入されたn型領域73が形成されている。光吸収層は、光導波路コア上に、p型領域、i型領域及びn型領域に渡って形成されている。光吸収層の表面部には、p型不純物又はn型不純物が導入された光吸収層不純物領域41が形成されている。【選択図】図1

Description

この発明は、受光素子に関する。
近年、小型化や量産性に有利な光デバイスの開発に当たり、Si(シリコン)を導波路の材料として用いるSi導波路が注目を集めている。
Si導波路では、実質的に光の伝送路となる光導波路コアを、Siを材料として形成する。そして、Siよりも屈折率の低い例えば酸化シリコン(SiO)等を材料としたクラッドで、光導波路コアの周囲を覆う。このような構成により、光導波路コアとクラッドとの屈折率差が極めて大きくなるため、光導波路コア内に光を強く閉じ込めることができる。その結果、曲げ半径を例えば1μm程度まで小さくした、小型の曲線導波路を実現することができる。そのため、電子回路と同程度の大きさの光回路を作成することが可能であり、光デバイス全体の小型化に有利である。
また、Si導波路では、CMOS(Complementary Metal Oxide Semiconductor)等の半導体装置の製造過程を流用することが可能である。そのため、チップ上に電子機能回路と光機能回路とを一括形成する光電融合(シリコンフォトニクス)の実現が期待されている。
ここで、Si導波路に集積する受光素子として、横型PIN構造のフォトダイオード(例えば非特許文献1参照)及び縦型PIN構造のフォトダイオード(例えば非特許文献2参照)がある。
横型PIN構造のフォトダイオード(横型PIN−PD)では、光導波路コアにp型不純物が導入されたp型領域及びn型不純物が導入されたn型領域が、不純物が導入されないi型領域を挟んで、支持基板の上面に対し水平方向に並んで形成される。そして、光導波路コア上に、p型領域及びn型領域に渡って、例えばゲルマニウム(Ge)を材料とした光吸収層が形成される。
一方、縦型PIN構造のフォトダイオード(縦型PIN−PD)では、p型領域、i型領域及びn型領域が、支持基板に対し垂直方向に並んで形成される。そして、縦型PIN−PDでは、光吸収層の上部に金属電極が装荷される。このため、光吸収層を伝播する光が、金属電極によって散乱又は吸収される。その結果、縦型PIN−PDでは、光吸収効率を高くすることが困難である。
従って、高い受光感度が求められる用途においては、縦型PIN−PDよりも横型PIN−PDが優位である。
OPTICS EXPRESS,Vol.22,No.9,2014、pp.11367 IEEE ELECTRON DEVICE LETTERS,Vol.29,No.5,2008,pp.445
しかしながら、横型PIN−PDは、縦型PIN−PDと比べて、逆方向リーク電流が大きくなりやすいという問題がある。この理由は以下のとおりである。
横型PIN−PD及び縦型PIN−PDでは、ともに光吸収層はエピタキシャル成長によって形成される。エピタキシャル成長された光吸収層は、表面部(上面部、前後左右側面部及び下面部)に結晶欠陥、及び結晶欠陥に伴う欠陥準位が多く存在する。
そして、光電流を得るために、PIN−PDには逆バイアスが印加される。縦型PIN−PDでは、電気力線の大部分が光吸収層の内部を通過する。一方で、横型PIN−PDでは、電気力線の大部分が、光吸収層の表面部を通過する。この結果、逆バイアス印加に伴うキャリアが、縦型PIN−PDでは光吸収層の内部を移動するのに対し、横型PIN−PDでは光吸収層の表面部を移動する。上述したように、光吸収層の表面部は、内部に比べて欠陥準位が多い。このため、横型PIN−PDでは、欠陥準位を伝達してキャリアが移動しやすくなるため、逆方向リーク電流が大きくなりやすい。
逆方向リーク電流が大きいと、受光レベルが0であっても相応の電流が流れるため、消費電力が増加する。また、受光レベルが0であるときの雑音(ショット雑音や熱雑音)の増加により、受光器出力のSN(signal to noise)比が悪化する。さらに、受信エラーが増加するといった問題がある。
そこで、この発明の目的は、横型PIN−PDの構造をとりつつ、逆方向リーク電流を抑制できる受光素子を提供することにある。
上述した目的を達成するために、この発明による受光素子は、光導波路コアと、光吸収層と、光導波路コア及び光吸収層を包含するクラッドとを備えている。光導波路コアには、不純物が導入されないi型領域を挟んで対向する、p型不純物が導入されたp型領域及びn型不純物が導入されたn型領域が形成されている。光吸収層は、光導波路コア上に、p型領域、i型領域及びn型領域に渡って形成されている。光吸収層の表面部には、p型不純物又はn型不純物が導入された光吸収層不純物領域が形成されている。
この発明の受光素子では、光吸収層不純物領域とp型領域との間、及び光吸収層不純物領域とn型領域との間にi型領域が形成される。そして、逆方向バイアスが印加された際には、光吸収層不純物領域とn型領域との間のi型領域にはほとんどバイアス電界が印加されない。この結果、光吸収層の表面部全体としてバイアス電界の印加が抑えられ、逆方向リーク電流を抑制することができる。従って、この発明の受光素子では、横型PIN−PDの構造をとりつつ、逆方向リーク電流を小さく抑えることができる。
(A)は第1の受光素子を示す概略平面図であり、(B)は第1の受光素子を示す概略端面図である。 (A)及び(B)は、第1の受光素子のエネルギーバンドダイアグラムを示す図である。 第1の受光素子及び従来型受光素子の暗電流の測定結果を示す図である。 第1の受光素子において、光吸収層n型領域を前側面及び後側面に渡って形成した場合の構成例を示す概略平面図である。 (A)〜(D)は、第1の受光素子の製造方法を説明する工程図である。 (A)〜(C)は、第1の受光素子の製造方法を説明する工程図である。 (A)〜(C)は、第1の受光素子の製造方法を説明する工程図である。 第2の受光素子を示す概略端面図である。 (A)及び(B)は、第2の受光素子のエネルギーバンドダイアグラムを示す図である。 (A)〜(C)は、第2の受光素子の製造方法を説明する工程図である。
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
(第1の受光素子)
図1を参照して、この発明の第1の実施の形態による受光素子(以下、第1の受光素子とも称する)について説明する。図1(A)は、第1の受光素子を示す概略平面図である。なお、図1(A)では、後述する上部クラッド及び電極を省略して示してある。図1(B)は、図1(A)に示す構造体をI−I線で切り取った概略端面図である。
なお、以下の説明では、各構成要素について、光の伝播方向(図中、矢印Rで示す。)に沿った方向を長さ方向とする。また、支持基板の厚さに沿った方向を厚さ方向とする。また、長さ方向及び厚さ方向に直交する方向を幅方向とする。
第1の受光素子100は、支持基板10、下部クラッド20、光導波路コア30、光吸収層40、上部クラッド50並びに電極61及び63を備えて構成されている。
支持基板10は、例えば単結晶Siを材料とした平板状体で構成されている。
下部クラッド20は、支持基板10上に、支持基板10の上面を被覆して形成されている。下部クラッド20は、例えばSiOを材料として形成されている。
光導波路コア30は、下部クラッド20よりも高い屈折率を有する例えばSiを材料として形成されている。その結果、光導波路コア30は、実質的な光の伝送路として機能し、入力された光が光導波路コア30の平面形状に応じた伝播方向に伝播する。また、光導波路コア30は、伝播する光が支持基板10へ逃げるのを防止するために、支持基板10から例えば少なくとも3μm以上離間して形成されているのが好ましい。従って、上述した下部クラッド20の厚さは、例えば少なくとも3μm以上であるのが好ましい。
また、光導波路コア30は、入力部31及び幅導波路部33を含んで構成されている。入力部31及び幅導波路部33は、光伝播方向Rに沿ってこの順に直列に接続されている。
入力部31の一端31aは、当該受光素子100における、光の入力端として使用される。また、入力部31は、他端31bで幅導波路部33と接続される。なお、図1(A)に示す構成例では、入力部31は、一端31aから他端31bまで連続的に幅が拡大するテーパ形状で形成されている。
幅導波路部33は、例えば一定幅で形成されている。
幅導波路部33には、p型不純物が導入されたp型領域71、及びn型不純物が導入されたn型領域73が形成されている。p型不純物としては、例えばホウ素(B)又はアルミニウム(Al)等を用いることができる。また、n型不純物としては、例えばリン(P)又はヒ素(As)等を用いることができる。また、p型領域71及びn型領域73間には、不純物が導入されないi型領域75が設定されている。従って、p型領域71及びn型領域73は、i型領域75を挟んで対向して配置されている。また、p型領域71、i型領域75及びn型領域73は、幅方向に沿って並んで形成されている。図1(A)に示す構成例では、i型領域75に対して左側にp型領域71が、また、右側にn型領域73が形成されている。
さらに、p型領域71内には、p型領域71内の他の領域よりも高濃度でp型不純物が導入された高濃度p型領域81が形成されている。また、n型領域73内には、n型領域73内の他の領域よりも高濃度でn型不純物が導入された高濃度n型領域83が形成されている。
光吸収層40は、幅導波路部33のi型領域75上に形成されている。光吸収層40は、上面40a、下面40b、光伝播方向Rに沿った左側面40c及び右側面40d、並びに幅方向に沿った前側面40e及び後側面40fを含む表面を有している。光吸収層40の下面40bの幅は、i型領域75の幅よりも大きく設定されている。従って、光吸収層40は、p型領域71、i型領域75及びn型領域73に渡って形成されている。光吸収層40は、例えばゲルマニウム(Ge)又はシリコンゲルマニウム(SiGe)を材料として形成されている。
また、光吸収層40の上面部40aaには、p型不純物又はn型不純物が導入された光吸収層不純物領域41が形成されている。なお、ここでは、光吸収層不純物領域41として、n型不純物が導入されている構成例について説明する。そこで、光吸収層不純物領域41を、光吸収層n型領域41とも称する。
上部クラッド50は、下部クラッド20上に、光導波路コア30及び光吸収層40を被覆して形成されている。従って、光導波路コア30及び光吸収層40は、クラッド(すなわち下部クラッド20及び上部クラッド50)によって、包含されている。上部クラッド50は、光導波路コア30よりも低い屈折率を有する例えばSiO、SiON、SiN、SiO(Xは正の整数)又はGeOを材料として形成されている。
電極61は、幅導波路部33の高濃度p型領域81と接続されている。電極61は、上部クラッド50の上面から高濃度p型領域81の上面まで、上部クラッド50を貫通して形成されている。また、電極63は、幅導波路部33の高濃度n型領域83と接続されている。電極63は、上部クラッド50の上面から高濃度n型領域83の上面まで、上部クラッド50を貫通して形成されている。電極61及び63は、SiやGeとオーミック接触を実現できる材料、例えばアルミニウム(Al)又は銅(Cu)を材料として形成されている。
図2を参照して、第1の受光素子100の作用について説明する。図2(A)及び(B)は、p型領域71から、光吸収層40の左側面部40cc、上面部40aa及び右側面部40ddを含む第1表面部91を経てn型領域73に至る部分のエネルギーバンドダイアグラムを示す図である。図2(A)及び(B)では、縦軸にエネルギー準位を、横軸に第1の受光素子100の幅方向に沿った幾何学的な距離をそれぞれ示している。図2(A)及び(B)において、価電子帯を201、フェルミレベルを203及び伝導帯を205でそれぞれ示してある。また、横軸に付した符号の位置は、図1において共通の符号を付した構成要素の位置に対応する。図2(A)は、バイアスを印加していない状態のエネルギーバンドダイアグラムを、図2(B)は、p型領域71及びn型領域73に逆方向バイアスを印加した状態のエネルギーバンドダイアグラムを、それぞれ示している。
図2(A)に示すように、第1の受光素子100では、光吸収層40の上面部40aaに光吸収層n型領域41が形成されることによって、p型領域71及び光吸収層n型領域41間、並びに光吸収層n型領域41及びn型領域73間に、i型領域が形成される。このため、図2(B)に示すように、逆方向バイアスが印加された場合、p型領域71及び光吸収層n型領域41間のi型領域にバイアス電界が印加される一方、光吸収層n型領域41及びn型領域73間のi型領域にはほとんどバイアス電界が印加されない。
ここで、上述したように、光吸収層40の表面部には欠陥準位が多く、欠陥準位を伝達してキャリアが移動しやすくなることが、逆方向リーク電流の要因となる。従って、第1表面部91は、逆方向リーク電流のリークパスの1つである。
しかし、第1の受光素子100では、光吸収層n型領域41及びn型領域73間のi型領域へのバイアス電界の印加を抑制できることから、第1表面部91全体としてバイアス電界の印加が抑えられる。従って、第1の受光素子100では、第1表面部91をリークパスとした逆方向リーク電流を抑制することができる。
このように、第1の受光素子100では、p型領域71、i型領域75及びn型領域73が幅方向に沿って並んだ横型PIN−PDの構造をとりつつ、逆方向リーク電流を小さく抑えることができる。
(特性評価)
発明者は、第1の受光素子100の特性を評価する実験を行った。この実験では、従来構造の受光素子として、第1の受光素子100から光吸収層n型領域41を除いた受光素子(従来型受光素子)を用意した。そして、第1の受光素子100及び従来型受光素子の暗電流を測定し、比較した。
実験に用いた第1の受光素子100では、支持基板10は、Siを材料として525μmの厚さで形成した。また、下部クラッド20は、SiOを材料として3μmの厚さで形成した。また、光導波路コア30は、Siを材料として300nmの厚さで形成した。また、i型領域75は、1.2μmの幅とした。また、光吸収層40は、Geを材料として、4μmの幅、60μmの長さ及び1μmの厚さで形成した。また、上部クラッド50は、SiOを材料として1μmの厚さで形成した。また、p型領域71は、ホウ素(B)を1×1019cm−3の濃度で導入して形成した。また、高濃度p型領域81は、ホウ素(B)を1×1020cm−3の濃度で導入して形成した。また、n型領域73は、リン(P)を1×1019cm−3の濃度で導入して形成した。また、高濃度n型領域83は、リン(P)を1×1020cm−3の濃度で導入して形成した。また、光吸収層n型領域41は、リン(P)を1×1020cm−3の濃度で導入して形成した。
従来型受光素子は、光吸収層40に不純物を導入しないこと以外は、第1の受光素子100と同様の設計条件とした。
実験の結果を図3に示す。図3は、第1の受光素子100及び従来型受光素子の暗電流の測定結果を示す図である。図3において、縦軸は電流をA単位で、及び横軸に電圧をV単位でとって示してある。また、図3において、曲線301は第1の受光素子100の電流を、及び曲線303は従来型受光素子の電流を示している。
図3に示すように、逆方向バイアスを1V印加した場合の従来型受光素子では暗電流が2.723μAであったのに対し、第1の受光素子100では暗電流が403.6nAであった。従って、第1の受光素子100では、従来型受光素子と比較して暗電流を約1桁小さく抑えることができる。
ここで、第1の受光素子100では、光吸収層40の上面部40aaに形成する光吸収層n型領域41を、前側面40eから後側面40fに渡って形成することもできる。この場合の構成例(受光素子150)の概略平面図を図4に示す。
受光素子150では、光吸収層n型領域42が、光吸収層40の上面部40aaから、前側面40eとi型領域75との境界及び後側面40fとi型領域75との境界に至る領域にまで形成されている。
受光素子150では、光吸収層40のファセット領域(前側面部及び後側面部)にも、i型領域が形成されるため、ファセット領域をリークパスとした逆方向リーク電流をも抑制することができる。従って、図1(A)の構成例に係る第1の受光素子100と比べて、さらに逆方向リーク電流を小さく抑えることができる。
なお、受光素子150では、光吸収層n型領域42を長さ方向に延長した、i型領域75の領域にも不純物領域87及び89が形成されている。これら不純物領域87及び89は、受光素子150の製造工程において、光吸収層n型領域42の形成に伴って形成されるものである。しかし、受光素子150では、前側面40e及び後側面40fに渡って光吸収層n型領域42が形成されていればよく、必ずしも不純物領域87及び89が形成されていなくてもよい。
(製造方法)
第1の受光素子100は、例えばSOI(Silicon On Insulator)基板を利用することによって、簡易に製造することができる。以下、図5〜図7を参照して、第1の受光素子100の製造方法について説明する。図5(A)〜図7(C)は、第1の受光素子100の製造方法を説明する工程図であり、それぞれ、各製造段階で得られた構造体の概略的端面図である。これら図5〜図7に示す端面は、図1(B)に示す端面に位置的に対応する。
まず、支持基板層10、SiO層(下部クラッド)20、及びSi層430が順次積層されて構成されたSOI基板を用意する(図5(A))。
次に、例えばフォトリソグラフィ及びドライエッチングにより、Si層430をパターニングすることによって、光導波路コア30を形成する(図5(B))。
次に、フォトリソグラフィにより、下部クラッド20及び光導波路コア30を被覆するレジストパターン401を形成する。レジストパターン401には、光導波路コア30のp型領域71形成位置の上面を露出させる開口部402が形成されている。この開口部402を利用し、光導波路コア30にp型不純物を導入することによって、p型領域71を形成する(図5(C))。その後、レジストパターン401を除去する。
次に、フォトリソグラフィにより、下部クラッド20及び光導波路コア30を被覆するレジストパターン403を形成する。レジストパターン403には、p型領域71内における高濃度p型領域81形成位置の上面を露出させる開口部404が形成されている。この開口部404を利用し、p型領域71にさらにp型不純物を導入することによって、高濃度p型領域81を形成する(図5(D))。その後、レジストパターン403を除去する。
次に、フォトリソグラフィにより、下部クラッド20及び光導波路コア30を被覆するレジストパターン405を形成する。レジストパターン405には、光導波路コア30のn型領域73形成位置の上面を露出させる開口部406が形成されている。この開口部406を利用し、光導波路コア30にn型不純物を導入することによって、n型領域73を形成する(図6(A))。その後、レジストパターン405を除去する。
次に、フォトリソグラフィにより、下部クラッド20及び光導波路コア30を被覆するレジストパターン407を形成する。レジストパターン407には、n型領域73内における高濃度n型領域83形成位置の上面を露出させる開口部408が形成されている。この開口部408を利用し、n型領域73にさらにn型不純物を導入することによって、高濃度n型領域83を形成する(図6(B))。その後、レジストパターン407を除去する。
次に、下部クラッド20上に光導波路コア30を被覆するSiO膜409を形成する。そして、例えばフォトリソグラフィ及びドライエッチングにより、SiO膜409を部分的に除去する。これによって、光吸収層40の形成位置において、光導波路コア30の上面を露出させる選択成長窓410を形成する(図6(C))。
次に、選択成長窓410に、エピタキシャル成長技術を用いて、例えばGe層を選択成長させることによって、光吸収層40を形成する(図7(A))。
次に、フォトリソグラフィにより、SiO膜409及び光吸収層40を被覆するレジストパターン411を形成する。レジストパターン411には、光吸収層40の光吸収層n型領域41形成位置の上面を露出させる開口部412が形成されている。この開口部412を利用し、光吸収層40にn型不純物を導入することによって、光吸収層n型領域41を形成する(図7(B))。その後、レジストパターン411を除去する。
なお、図4を参照して説明した、光吸収層n型領域42を、前側面40e及び後側面40fに渡って形成する構成を製造する場合には、光導波路コア30の、光吸収層40の前後の領域の上面まで露出するように、レジストパターン411の開口部412を形成する。
次に、SiO膜409上に光吸収層40を被覆するSiO層をさらに形成する。これによって、SiO膜409とさらに形成したSiO層から上部クラッド50を形成する(図7(C))。
次に、上部クラッド50に、高濃度p型領域81及び高濃度n型領域83の上面をそれぞれ露出させるコンタクトホールを開口する。そして、このコンタクトホールを埋め込む電極61及び63を形成して、第1の受光素子100を得る(図1参照)。
(第2の受光素子)
図8を参照して、この発明の第2の実施の形態による受光素子(以下、第2の受光素子とも称する)について説明する。図8は、第2の受光素子を示す概略的端面図である。図8に示す端面は、図1(B)に示す端面と位置的に対応している。なお、第2の受光素子は、光吸収層における光吸収層不純物領域の形成箇所において、上述した第1の受光素子と相違する。その他の構成要素については、第1の受光素子と同様であるため、共通する構成要素には同一の符号を付し、その説明を省略する。
第2の受光素子200では、光吸収層40の下面部40bbに、p型不純物又はn型不純物が導入された光吸収層不純物領域43が形成されている。なお、ここでは、光吸収層不純物領域43として、n型不純物が導入されている構成例について説明する。そこで、光吸収層不純物領域43を、光吸収層n型領域43とも称する。光吸収層n型領域43は、前側面40eから後側面40f(図1(A)参照)に渡って形成することができる。
なお、第2の受光素子200では、i型領域75の、光吸収層n型領域43の下側の領域にも不純物領域85が形成されている。この不純物領域85は、第2の受光素子200の製造工程において、光吸収層n型領域43を形成するために形成されるものである。しかし、第2の受光素子200では、光吸収層40の下面部40bbに光吸収層n型領域43が形成されていればよく、必ずしも不純物領域85が形成されていなくてもよい。
図9を参照して、第2の受光素子200の作用について説明する。図9(A)及び(B)は、p型領域71から、光吸収層40の下面部40bbを経てn型領域73に至る部分のエネルギーバンドダイアグラムを示す図である。図9(A)及び(B)では、縦軸にエネルギー準位を、横軸に第2の受光素子200の幅方向に沿った幾何学的な距離をそれぞれ示している。図9(A)及び(B)において、価電子帯を901、フェルミレベルを903及び伝導帯を905でそれぞれ示してある。また、横軸に付した符号の位置は、図8において共通の符号を付した構成要素の位置に対応する。図9(A)は、バイアスを印加していない状態のエネルギーバンドダイアグラムを、図9(B)は、p型領域71及びn型領域73に逆方向バイアスを印加した状態のエネルギーバンドダイアグラムを、それぞれ示している。
図9(A)に示すように、第2の受光素子200では、光吸収層40の下面部40bbに光吸収層n型領域43が形成されることによって、p型領域71及び光吸収層n型領域43間、並びに光吸収層n型領域43及びn型領域73間に、i型領域が形成される。このため、図9(B)に示すように、逆方向バイアスが印加された場合、p型領域71及び光吸収層n型領域43間のi型領域にバイアス電界が印加される一方、光吸収層n型領域43及びn型領域73間のi型領域にはほとんどバイアス電界が印加されない。
ここで、上述したように、光吸収層40の表面部には欠陥準位が多く、欠陥準位を伝達してキャリアが移動しやすくなることが、逆方向リーク電流の要因となる。従って、光吸収層40の下面部40bbは、逆方向リーク電流のリークパスの1つである。
しかし、第2の受光素子200では、光吸収層n型領域43及びn型領域73間のi型領域へのバイアス電界の印加を抑制できることから、光吸収層40の下面部40bb全体としてバイアス電界の印加が抑えられる。従って、第2の受光素子200では、光吸収層40の下面部40bbをリークパスとした逆方向リーク電流を抑制することができる。
このように、第2の受光素子200では、p型領域71、i型領域75及びn型領域73が幅方向に沿って並んだ横型PIN−PDの構造をとりつつ、逆方向リーク電流を小さく抑えることができる。
(製造方法)
第2の受光素子200は、例えばSOI基板を利用することによって、簡易に製造することができる。以下、図10を参照して、第2の受光素子200の製造方法について説明する。図10(A)〜(C)は、第2の受光素子200の製造方法を説明する工程図であり、それぞれ、各製造段階で得られた構造体の概略的端面図である。これら図10に示す端面は、図8に示す端面に位置的に対応する。なお、第2の受光素子200の製造方法は、高濃度n型領域83の形成まで、及び光吸収層40の形成後は、上述した第1の受光素子100の製造方法と同様であるため、重複する説明を省略する。
第2の受光素子200の製造方法では、高濃度n型領域83の形成後、フォトリソグラフィにより、下部クラッド20及び光導波路コア30を被覆するレジストパターン901を形成する。レジストパターン901には、i型領域75内における不純物領域85形成位置の上面を露出させる開口部902が形成されている。この開口部902を利用し、i型領域75にn型不純物を導入することによって、不純物領域85を形成する(図10(A))。その後、レジストパターン901を除去する。
次に、下部クラッド20上に光導波路コア30を被覆するSiO膜903を形成する。そして、例えばフォトリソグラフィ及びドライエッチングにより、SiO膜903を部分的に除去する。これによって、光吸収層40の形成位置において、光導波路コア30の上面を露出させる選択成長窓904を形成する(図10(B))。
次に、選択成長窓904に、エピタキシャル成長技術を用いて、例えばGe層を選択成長させることによって、光吸収層40を形成する。この際、不純物領域85から不純物(ここではn型不純物)が光吸収層40に拡散する。その結果、光吸収層40の下面部40bbに光吸収層n型領域43が形成される(図10(C))。
その後、上述した第1の受光素子100の製造方法と同様に、上部クラッド50並びに電極61及び63を形成して、第2の受光素子200を得る(図8参照)。
(変形例)
第1の受光素子100及び第2の受光素子200では、光吸収層不純物領域41、42又は43を、光吸収層40の上面部40aa又は下面部40bbに形成する構成について説明したが、光吸収層不純物領域は、上面部40aa及び下面部40bbの双方に形成することもできる。また、光吸収層不純物領域は、上面部40aa及び下面部40bb以外に、光吸収層40の例えば左右側面部40cc、40ddに形成することもできる。
また、第1の受光素子100及び第2の受光素子200では、光吸収層不純物領域41、42又は43を、n型不純物を導入した領域として形成した場合について説明したが、光吸収層不純物領域41、42又は43は、p型不純物を導入した領域として形成することもできる。
また、第1の受光素子100及び第2の受光素子200の構成は、アバランシェフォトダイオードに対しても適用することができる。
また、第1の受光素子100及び第2の受光素子200の構成は、光導波路コア30及び光吸収層40間の光の結合が、エバネッセント結合タイプのフォトダイオードのみならず、バットカップリングタイプのフォトダイオードに対しても適用することができる。
また、第1の受光素子100及び第2の受光素子200では、光導波路コア30の幅導波路部33上に直接光吸収層40を形成する構成例について説明したが、幅導波路部33及び光吸収層40間に、例えばSiGeを材料としたバッファ層を介在させることもできる。また、光吸収層40及び上部クラッド50間に保護膜を介在させることもできる。
10:支持基板
20:下部クラッド
30:光導波路コア
40:光吸収層
41,42,43:光吸収層不純物領域
50:上部クラッド
61,63:電極
71:p型領域
73:n型領域
75:i型領域
81:高濃度p型領域
83:高濃度n型領域
100,150:第1の受光素子
200:第2の受光素子
上述した目的を達成するために、この発明による受光素子は、光導波路コアと、光吸収層と、光導波路コア及び光吸収層を包含するクラッドとを備えている。光導波路コアには、不純物が導入されないi型領域を挟んで対向する、p型不純物が導入されたp型領域及びn型不純物が導入されたn型領域が形成されている。光吸収層は、光導波路コア上に、p型領域、i型領域及びn型領域に渡って形成されている。光吸収層の表面部の、p型領域及びn型領域のいずれにも接触しない位置には、p型不純物又はn型不純物が導入された光吸収層不純物領域が形成されている。

Claims (7)

  1. 光導波路コアと、
    光吸収層と、
    前記光導波路コア及び前記光吸収層を包含するクラッドと
    を備え、
    前記光導波路コアには、不純物が導入されないi型領域を挟んで対向する、p型不純物が導入されたp型領域及びn型不純物が導入されたn型領域が形成されており、
    前記光吸収層は、前記光導波路コア上に、前記p型領域、前記i型領域及び前記n型領域に渡って形成され、
    前記光吸収層の表面部には、p型不純物又はn型不純物が導入された光吸収層不純物領域が形成されている
    ことを特徴とする受光素子。
  2. 前記光吸収層不純物領域が、前記光吸収層の上面部に形成されている
    ことを特徴とする請求項1に記載の受光素子。
  3. 前記光吸収層不純物領域が、前記光吸収層の前側面から後側面に渡って形成されている
    ことを特徴とする請求項2に記載の受光素子。
  4. 前記光吸収層不純物領域が、前記光吸収層の下面部に形成されている
    ことを特徴とする請求項1に記載の受光素子。
  5. 前記光吸収層不純物領域が、前記光吸収層の前側面から後側面に渡って形成されている
    ことを特徴とする請求項4に記載の受光素子。
  6. 前記光吸収層不純物領域が、前記光吸収層の上面部及び下面部にそれぞれ形成されている
    ことを特徴とする請求項1に記載の受光素子。
  7. 前記上面部に形成されている前記光吸収層不純物領域及び前記下面部に形成されている前記光吸収層不純物領域の一方又は双方が、前記光吸収層の前側面から後側面に渡って形成されている
    ことを特徴とする請求項6に記載の受光素子。
JP2017023407A 2017-02-10 2017-02-10 受光素子 Expired - Fee Related JP6335349B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017023407A JP6335349B1 (ja) 2017-02-10 2017-02-10 受光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017023407A JP6335349B1 (ja) 2017-02-10 2017-02-10 受光素子

Publications (2)

Publication Number Publication Date
JP6335349B1 JP6335349B1 (ja) 2018-05-30
JP2018129483A true JP2018129483A (ja) 2018-08-16

Family

ID=62236432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017023407A Expired - Fee Related JP6335349B1 (ja) 2017-02-10 2017-02-10 受光素子

Country Status (1)

Country Link
JP (1) JP6335349B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140153A (ja) * 2018-02-06 2019-08-22 沖電気工業株式会社 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法
WO2020044952A1 (ja) * 2018-08-28 2020-03-05 日本電信電話株式会社 半導体受光器
JP2020170819A (ja) * 2019-04-05 2020-10-15 富士通株式会社 光半導体素子及び光伝送装置
WO2022219710A1 (ja) * 2021-04-13 2022-10-20 日本電信電話株式会社 受光素子およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509808B (zh) * 2018-11-21 2020-01-14 温州大学 一种SiC/Si异质结侧向型光敏IMPATT二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070104441A1 (en) * 2005-11-08 2007-05-10 Massachusetts Institute Of Technology Laterally-integrated waveguide photodetector apparatus and related coupling methods
US7340709B1 (en) * 2004-07-08 2008-03-04 Luxtera, Inc. Method of generating a geometrical rule for germanium integration within CMOS
JP2015220290A (ja) * 2014-05-15 2015-12-07 富士通株式会社 Ge系半導体装置、その製造方法及び光インターコネクトシステム
JP2016111363A (ja) * 2014-12-01 2016-06-20 ラクステラ・インコーポレイテッドLuxtera,Inc. ゲルマニウム層コンタクトが無いシリコン上ゲルマニウム光検出器のための方法及びシステム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7340709B1 (en) * 2004-07-08 2008-03-04 Luxtera, Inc. Method of generating a geometrical rule for germanium integration within CMOS
US20070104441A1 (en) * 2005-11-08 2007-05-10 Massachusetts Institute Of Technology Laterally-integrated waveguide photodetector apparatus and related coupling methods
JP2015220290A (ja) * 2014-05-15 2015-12-07 富士通株式会社 Ge系半導体装置、その製造方法及び光インターコネクトシステム
JP2016111363A (ja) * 2014-12-01 2016-06-20 ラクステラ・インコーポレイテッドLuxtera,Inc. ゲルマニウム層コンタクトが無いシリコン上ゲルマニウム光検出器のための方法及びシステム

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140153A (ja) * 2018-02-06 2019-08-22 沖電気工業株式会社 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法
WO2020044952A1 (ja) * 2018-08-28 2020-03-05 日本電信電話株式会社 半導体受光器
JP2020035805A (ja) * 2018-08-28 2020-03-05 日本電信電話株式会社 半導体受光器
JP7010173B2 (ja) 2018-08-28 2022-01-26 日本電信電話株式会社 半導体受光器
US11417783B2 (en) 2018-08-28 2022-08-16 Nippon Telegraph And Telephone Corporation Semiconductor light receiver
JP2020170819A (ja) * 2019-04-05 2020-10-15 富士通株式会社 光半導体素子及び光伝送装置
US11837676B2 (en) 2019-04-05 2023-12-05 Fujitsu Optical Components Limited Optical semiconductor device and optical transmission apparatus
JP7443672B2 (ja) 2019-04-05 2024-03-06 富士通オプティカルコンポーネンツ株式会社 光半導体素子及び光伝送装置
WO2022219710A1 (ja) * 2021-04-13 2022-10-20 日本電信電話株式会社 受光素子およびその製造方法
JP7568072B2 (ja) 2021-04-13 2024-10-16 日本電信電話株式会社 受光素子およびその製造方法

Also Published As

Publication number Publication date
JP6335349B1 (ja) 2018-05-30

Similar Documents

Publication Publication Date Title
JP6335349B1 (ja) 受光素子
US9735296B2 (en) Semiconductor light receiving device
JP5232981B2 (ja) SiGeフォトダイオード
JP6118834B2 (ja) モード変換素子及び光機能素子
JP6048578B2 (ja) 半導体受光素子及びその製造方法
JP6184539B2 (ja) 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法
JP5565148B2 (ja) 半導体光素子
US9219184B2 (en) Avalanche photodiodes with defect-assisted silicon absorption regions
CN107924961B (zh) 光检测器
JP5812002B2 (ja) 受光素子及びそれを備えた光通信デバイス、並びに受光素子の製造方法及び光通信デバイスの製造方法
JP6527611B1 (ja) 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法
CN111129168B (zh) 一种光电探测器
JP5370857B2 (ja) ゲルマニウム受光器およびその製造方法
JP2011242487A (ja) 導波路型光デバイス
KR20150088627A (ko) 수광 소자
JP2007013065A (ja) 近赤外光検出素子
CN111129201A (zh) 一种光电探测器
JP5480512B2 (ja) 光検出器およびそれを備えた光集積回路装置
JP6726248B2 (ja) 半導体受光素子、及び光電融合モジュール
JP6127103B2 (ja) 半導体受光素子及びその製造方法
JP5150216B2 (ja) 導波路型光検出装置およびその製造方法
JP7443672B2 (ja) 光半導体素子及び光伝送装置
JP2019054029A (ja) 受光器、バランス型受光器、受光器の製造方法
JP7125822B2 (ja) 光半導体素子及び光伝送装置
JP7275843B2 (ja) 光半導体素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180427

R150 Certificate of patent or registration of utility model

Ref document number: 6335349

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees