CN109509808B - 一种SiC/Si异质结侧向型光敏IMPATT二极管及其制备方法 - Google Patents
一种SiC/Si异质结侧向型光敏IMPATT二极管及其制备方法 Download PDFInfo
- Publication number
- CN109509808B CN109509808B CN201811390240.1A CN201811390240A CN109509808B CN 109509808 B CN109509808 B CN 109509808B CN 201811390240 A CN201811390240 A CN 201811390240A CN 109509808 B CN109509808 B CN 109509808B
- Authority
- CN
- China
- Prior art keywords
- sic
- type
- well
- heterojunction
- impatt diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 239000013078 crystal Substances 0.000 claims abstract description 56
- 239000000463 material Substances 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims abstract description 22
- 239000011241 protective layer Substances 0.000 claims abstract description 10
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 9
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 9
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 9
- 230000001590 oxidative effect Effects 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 82
- 239000002184 metal Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 229910045601 alloy Inorganic materials 0.000 claims description 27
- 239000000956 alloy Substances 0.000 claims description 27
- 239000011800 void material Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- 230000007797 corrosion Effects 0.000 claims description 7
- 238000005260 corrosion Methods 0.000 claims description 7
- 238000005566 electron beam evaporation Methods 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 229910001258 titanium gold Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910017150 AlTi Inorganic materials 0.000 claims description 3
- 229910010038 TiAl Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 238000005286 illumination Methods 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 179
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 102
- 229910052710 silicon Inorganic materials 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000000342 Monte Carlo simulation Methods 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
- H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/0328—Inorganic materials including, apart from doping materials or other impurities, semiconductor materials provided for in two or more of groups H01L31/0272 - H01L31/032
- H01L31/0336—Inorganic materials including, apart from doping materials or other impurities, semiconductor materials provided for in two or more of groups H01L31/0272 - H01L31/032 in different semiconductor regions, e.g. Cu2X/CdX hetero- junctions, X being an element of Group VI of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明公开了一种SiC/Si异质结侧向型光敏IMPATT二极管及其制备方法，首先确定SiC晶型及材料参数，结合目标IMPATT二极管的工作频率，计算出n型区及p型区的宽度；其次选择一定厚度的p型Si单晶片，根据计算的n型区、p型区宽度，在所选Si单晶片上分别制备出n阱、n+阱和p+阱，在n阱、n+阱中生长该晶型SiC，p+阱中生长Si；然后氧化出SiO2保护层，再涂覆适当厚度的遮光层，蚀刻出形成电极的第一、第二空隙和用于引入光照调控IMPATT二极管性能的第三空隙；最后生成电极，得到目标IMPATT二极管。本发明具有单片集成和串联组合的优势，容易实现光照IMPATT二极管的雪崩区，影响其性能。
Description
技术领域
本发明涉及电子晶体管技术领域，尤其涉及一种SiC/Si异质结侧向型光敏IMPATT(碰撞雪崩渡越时间，Impact Avalanche and Transist-Time)二极管及其制备方法。
背景技术
碳化硅(SiC)拥有比硅(Si)都是间接带隙半导体，SiC拥有比Si更高的禁带宽度、更高的临界击穿场强、更快的载流子饱和漂移速度以及更高的热导率，更适用于高频大功率的IMPATT二极管。SiC/Si异质结能够发挥两种材料的彼此优势又弥补各自缺陷，可利用其改善半导体器件的性能。
例如，文献[Ghosh M.,et al.,Journal of Computational Electronics,2016,15(4):1370-1387.]仿真了雪崩产生区为Si/3C-SiC多量子阱、漂移区为Si单晶的轴向IMPATT二极管在0.094THz的大信号性能。结果显示，Si/3C-SiC异质结多量子阱中3C-SiC的载流子浓度高于Si相应值的器件具有更高的输出功率Po、直流-交流功率转换效率η，因为这种器件的击穿电压VB、雪崩电压VA比较低，而负电导峰值的绝对值|-Gp|比较高。又如，文献[Bi X.,et al.,Solid-State Electronics,2008,52(5):688-694.]利用蒙特卡洛方法模拟了SiGe为p+/n+型雪崩产生区、Si单晶为双漂移区的MITATT(混合隧穿雪崩渡越时间，millimeter-wave mixed tunnel-avalanche transit-time)异质结轴向器件。由于p+/n+结的隧穿效应，在0.4THz频率时大信号输出功率Po只有0.19mW，直流-交流功率转换效率η只有0.57％。可见，异质结在提高输出功率Po、直流-交流功率转换效率η而抑制噪声上有优势。这些轴向n+-n-p-p+型IMPATT、MITATT二极管的结构容易制造，但是难以把光耦合进入器件的雪崩产生区，光生载流子不易与雪崩产生的载流子混合在一起，因而难以实现光对IMPATT、MITATT二极管性能的控制。此外，轴向n+npp+型IMPATT、MITATT二极管难以单片集成，需要特别复杂的技术来串联轴向IMPATT、MITATT二极管合成功率组合电路。
最近研制的Si/3C-SiC异质结展示了优良的应用前景[Li L.B.,et al.,Materials Letters,2016,163(1):47-50.]，轴向3C-SiC/Si异质结侧向型光敏IMPATT二极管在0.3THz、0.5THz频率时拥有比Si同质结器件更加优异的大信号性能[Banerjee S.,etal.,Progress in Electromagnetics Research Symposium,Stockholm,Sweden,2013:462-466.]，但是还没有SiC/Si异质结侧向型光敏IMPATT二极管的报道。以Si单晶片为衬底的平面SiC/Si异质结侧向型光敏IMPATT二极管具有单片集成和串联组合的固有优越性，容易实现光照器件进入雪崩产生区，使得光生载流子与雪崩产生的载流子混合在一起，改变了载流子的输运，控制器件的输出功率、频率、注入闭锁。
发明内容
本发明实施例的目的在于提供一种SiC/Si异质结侧向型光敏IMPATT二极管及其制备方法，具有单片集成和串联组合的固有优越性，能易实现光照器件进入雪崩产生区，使光生载流子与雪崩产生的载流子相混合，实现光对器件性能的控制。
为了解决上述技术问题，本发明实施例提供了一种n+-n-p-p+型SiC/Si异质结侧向型光敏IMPATT二极管制备方法，所述方法包括以下步骤：
步骤a1、确定n型掺杂SiC的晶型及其对应的材料参数、p型掺杂Si晶片的材料参数，并将所确定的SiC、Si材料参数与目标IMPATT二极管的工作频率相结合，计算出目标IMPATT二极管的n型区及p型区宽度；
步骤a2、选择具有厚度的p型Si晶片，并在所选Si晶片上确定SiC/Si异质结的位置，且进一步在所选Si晶片上，选定所述SiC/Si异质结位置一侧的某一区域作为第一蚀刻区，蚀刻所述第一蚀刻区得到长度及深度均与n型区宽度相等的n阱；
步骤a3、利用金属有机物化学气相沉积(MOCVD)技术，在所述n阱中生长所确定晶型的n型掺杂SiC，形成n/p型的SiC/Si异质结；
步骤a4、在所选Si晶片上，选定所述n阱两侧的两个区域分别作为第二蚀刻区和第三蚀刻区，蚀刻所述第二蚀刻区得到与n区同样深的n+阱；在所述n阱另一侧，蚀刻与n阱相距p区宽度的所述第三蚀刻区，得到与n区同样深的p+阱；其中，所述第二蚀刻区与所述第一蚀刻区相连；
步骤a5、利用金属有机物化学气相沉积(MOCVD)技术，在所述n+阱中生长所确定晶型的n+型掺杂SiC，以及在所述p+阱中生长p+型掺杂Si，形成n+-n-p-p+型SiC/Si异质结；
步骤a6、在所述n+-n-p-p+型SiC/Si异质结的表面氧化出具有厚度的SiO2保护层，并选择位置对所述SiO2层进行蚀刻，得到位于所述n+阱上方的第一空隙、位于所述p+阱上方的第二空隙，以及位于所述n+阱和所述p+阱之间区域上方的第三空隙；
步骤a7、利用电子束蒸发技术，采用导电金属或合金，分别在所述第一空隙、第二空隙中形成正、负电极，即得到目标IMPATT二极管。
所述SiC的晶型包括3C-SiC、4H-SiC和6H-SiC；其中，
当所确定SiC的晶型为3C-SiC时，得到的目标IMPATT二极管为n+-n-p-p+型n型3C-SiC/p型Si异质结侧向型光敏IMPATT二极管；
当所确定SiC的晶型为4H-SiC时，得到的目标IMPATT二极管为n+-n-p-p+型n型4H-SiC/p型Si异质结侧向型光敏IMPATT二极管；
当所确定SiC的晶型为6H-SiC时，得到的目标IMPATT二极管为n+-n-p-p+型n型6H-SiC/p型Si异质结侧向型光敏IMPATT二极管。
其中，所述遮光层采用不透光、不导电、耐腐蚀的树脂制成；与n型SiC形成欧姆接触的所述导电金属包括Ni、Ti、W、Mo；与n型SiC形成欧姆接触的所述导电合金包括TiAl、TiW合金；与p型Si形成欧姆接触的所述导电金属包括Al、Cu、Au；与p型Si形成欧姆接触的所述导电合金包括TiAu、NiAu合金。
本发明实施例提供了另一种p+-p-n-n+型SiC/Si异质结侧向型光敏IMPATT二极管制备方法，所述方法包括以下步骤：
步骤b1、确定p型掺杂SiC的晶型及其对应的材料参数、n型掺杂Si晶片的材料参数，并将所确定的SiC、Si材料参数与目标IMPATT二极管的工作频率相结合，计算出目标IMPATT二极管的p区及n区的宽度；
步骤b2、选择具有厚度的n型掺杂Si晶片，并在所选Si晶片上确定SiC/Si异质结的位置，且进一步在所选Si单晶片上，选定所述SiC/Si异质结位置一侧的某一区域作为第一蚀刻区，蚀刻所述第一蚀刻区得到长度及深度均与p区宽度相当的p阱；
步骤b3、利用金属有机物化学气相沉积(MOCVD)技术，在所述p阱中生长所确定晶型的p型掺杂SiC，形成p/n型的SiC/Si异质结；
步骤b4、在所选Si晶片上，选定所述p阱两侧的某两个区域分别作为第二蚀刻区和第三蚀刻区，蚀刻所述第二蚀刻区得到与所述p阱同样深的p+阱，在所述p阱的另一侧，蚀刻所述第三蚀刻区，得到与所述p阱同样深的n+阱；其中，所述第二蚀刻区与所述第一蚀刻区相连；
步骤b5、利用金属有机物化学气相沉积(MOCVD)技术，在所述p+阱中生长所确定晶型的p+型掺杂SiC，以及在所述n+阱中生长n+型掺杂Si，形成p+-p-n-n+型SiC/Si异质结；
步骤b6、在所述p+-p-n-n+型的SiC/Si异质结的上表面氧化出具有厚度的SiO2保护层，并选择位置对对所述SiO2层进行蚀刻，蚀刻得到位于所述p+阱上方的第一空隙、位于所述n+阱上方的第二空隙，以及位于所述p+阱和所述n+阱之间区域上方的第三空隙；
步骤b7、利用电子束蒸发技术，采用导电金属或合金，分别在所述第一、第二空隙中形成负、正电极，即得到目标IMPATT二极管。
其中，所述SiC的晶型包括3C-SiC、4H-SiC和6H-SiC；其中，
当所确定SiC的晶型为3C-SiC时，得到的目标IMPATT二极管为p+-p-n-n+型p型3C-SiC/n型Si异质结侧向型光敏IMPATT二极管；
当所确定SiC的晶型为4H-SiC时，得到的目标IMPATT二极管为p+-p-n-n+型p型4H-SiC/n型Si异质结侧向型光敏IMPATT二极管；
当所确定SiC的晶型为6H-SiC时，得到的目标IMPATT二极管为p+-p-n-n+型p型6H-SiC/n型Si异质结侧向型光敏IMPATT二极管。
其中，所述遮光层采用不透光、不导电、耐腐蚀的树脂制成；与p型SiC形成欧姆接触的所述导电金属包括Ni、Pd；与p型SiC形成欧姆接触的所述导电合金包括AlTi、AuAlTi；与n型Si形成欧姆接触的所述导电金属包括Al、Cu、Au；与n型Si形成欧姆接触的所述导电合金包括TiAu、NiAu合金。
本发明实施例还提供了一种SiC/Si异质结侧向型光敏IMPATT二极管制备方法，其采用前述的SiC/Si异质结侧向型光敏IMPATT二极管制备方法制备而成。
实施本发明实施例，具有如下有益效果：
本发明以Si单晶片为衬底的平面SiC/Si异质结侧向型光敏IMPATT二极管，具有单片集成和串联组合的固有优越性，容易实现光照器件进入雪崩产生区，使得光生载流子与雪崩产生的载流子混合在一起，改变了载流子的输运，控制器件的输出功率、频率、注入闭锁。
附图说明
为了更清楚地说明本发明实施例或现有技术中的方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，根据这些附图获得其它的附图仍属于本发明的范畴。
图1为本发明实施例一中提供的一种n+-n-p-p+型SiC/Si异质结侧向型光敏IMPATT二极管制备方法的流程图；
图2为本发明实施例一中提供的一种SiC/Si异质结侧向型光敏IMPATT二极管制备方法的一应用场景图；
图3为本发明实施例一中提供的一种SiC/Si异质结侧向型光敏IMPATT二极管制备方法的另一应用场景图；
图4为本发明实施例二中提供的一种p+-p-n-n+型SiC/Si异质结侧向型光敏IMPATT二极管制备方法的流程图；
图5为本发明实施例二中提供的一种SiC/Si异质结侧向型光敏IMPATT二极管制备方法的一应用场景图；
图6为本发明实施例二中提供的一种SiC/Si异质结侧向型光敏IMPATT二极管制备方法的另一应用场景图；
图7为本发明实施例二中制备所得p+-p-n-n+型p型4H-SiC/n型Si、p型6H-SiC/n型Si及p型3C-SiC/n型Si异质结侧向型光敏IMPATT二极管无光照的导纳-频率关系；
图8为本发明实施例二中制备所得p+-p-n-n+型p型4H-SiC/n型Si、p型6H-SiC/n型Si及p型3C-SiC/n型Si异质结侧向型光敏IMPATT二极管光照后的导纳-频率关系；
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用于解释本发明，并不用于限定本发明。
如图1所示，为本发明实施例一中，提供的一种SiC/Si异质结侧向型光敏IMPATT二极管制备方法，所述方法包括以下步骤：
步骤a1、确定n型掺杂SiC的晶型及其对应的材料参数、p型掺杂Si晶片的材料参数，并将所确定的SiC、Si材料参数与目标IMPATT二极管的工作频率相结合，计算出目标IMPATT二极管的n型区及p型区宽度；
步骤a2、选择具有厚度的p型Si晶片，并在所选Si晶片上确定SiC/Si异质结的位置，且进一步在所选Si晶片上，选定所述SiC/Si异质结位置一侧的某一区域作为第一蚀刻区，蚀刻所述第一蚀刻区得到长度及深度均与n型区宽度相等的n阱；
步骤a3、利用金属有机物化学气相沉积(MOCVD)技术，在所述n阱中生长所确定晶型的n型掺杂SiC，形成n/p型的SiC/Si异质结；
步骤a4、在所选Si晶片上，选定所述n阱两侧的两个区域分别作为第二蚀刻区和第三蚀刻区，蚀刻所述第二蚀刻区得到与n区同样深的n+阱；在所述n阱另一侧，蚀刻与n阱相距p区宽度的所述第三蚀刻区，得到与n区同样深的p+阱；其中，所述第二蚀刻区与所述第一蚀刻区相连；
步骤a5、利用金属有机物化学气相沉积(MOCVD)技术，在所述n+阱中生长所确定晶型的n+型掺杂SiC，以及在所述p+阱中生长p+型掺杂Si，形成n+-n-p-p+型SiC/Si异质结；
步骤a6、在所述n+-n-p-p+型SiC/Si异质结的表面氧化出具有厚度的SiO2保护层，并选择位置对所述SiO2层进行蚀刻，得到位于所述n+阱上方的第一空隙、位于所述p+阱上方的第二空隙，以及位于所述n+阱和所述p+阱之间区域上方的第三空隙；
步骤a7、利用电子束蒸发技术，采用导电金属或合金，分别在所述第一空隙、第二空隙中形成正、负电极，即得到目标IMPATT二极管。
应当说明的是，n阱和n+阱中生长的SiC的晶型及其对应的浓度，以及p+阱中生长的Si浓度，都可以根据目标IMPATT二极管的设计要求可调。同时，在步骤a6中，选择位置对SiO2层进行蚀刻形成的第三空隙，可以位于第一空隙和所述第二空隙之间，靠近n/p结附近(如图3所示)，以便引入光照IMPATT二极管的雪崩产生区，控制IMPATT二极管的性能。
在本发明实施例一中，SiC的晶型包括3C-SiC、4H-SiC和6H-SiC；其中，
当所确定SiC的晶型为3C-SiC时，得到的目标IMPATT二极管为n+-n-p-p+型的n型3C-SiC/p型Si异质结侧向型光敏IMPATT二极管；
当所确定SiC的晶型为4H-SiC时，得到的目标IMPATT二极管为n+-n-p-p+型的n型4H-SiC/p型Si异质结侧向型光敏IMPATT二极管；
当所确定SiC的晶型为6H-SiC时，得到的目标IMPATT二极管为n+-n-p-p+型的n型6H-SiC/p型Si异质结侧向型光敏IMPATT二极管。
在本发明实施例一中，所述遮光层采用不透光、不导电、耐腐蚀的树脂制成；与n型SiC形成欧姆接触的所述导电金属包括Ni、Ti、W、Mo；与n型SiC形成欧姆接触的所述导电合金包括TiAl、TiW合金；与p型Si形成欧姆接触的所述导电金属包括Al、Cu、Au；与p型Si形成欧姆接触的所述导电合金包括TiAu、NiAu合金。
以n型3C-SiC/p型Si异质结的侧向型光敏IMPATT二极管作为目标IMPATT二极管为例，对本发明实施例一中的一种SiC/Si异质结侧向型光敏IMPATT二极管制备方法的应用场景做进一步说明：
第一步、根据设计频率、材料参数计算得到n+-n-p-p+型n型3C-SiC/p型Si异质结侧向光敏IMPATT二极管n区、p区的宽度；按照经验公式Wn(p)＝0.5vsn(sp)/fd，计算fd＝0.85THz的n+-n-p-p+型n型SiC/(p)Si异质结侧向型光敏IMPATT二极管内n区、p区的长度；其中，Wn(p)为n区、p区的宽度，vsn(sp)为电子、空穴饱和漂移速度，fd为工作频率；
第二步、在选定足够厚的p型Si单晶片上确定n型3C-SiC/p型Si异质结的位置，在确定结位置的一侧，确定第一蚀刻区，按照设计的n区宽度，利用化学方法刻蚀第一蚀刻区，得到n区宽度相当的n阱，且n阱的深度与n区长度相当。
第三步、利用金属有机物化学气相沉积(MOCVD)技术，在n阱中生长n型3C-SiC，形成n型SiC/p型Si异质结；
第四步、按照设计的n区、p区的宽度，在异质结中垂线的结的两侧分别确定第二蚀刻区和第三蚀刻区，分别对应刻蚀出n+阱、p+阱，n+阱的深度与n区宽度相当、p+阱的深度与p区宽度相当；
第五步、利用金属有机物化学气相沉积(MOCVD)技术，在n+阱中生长(n+)3C-SiC，在p+阱中生长(p+)Si，形成n+-n-p-p+型SiC/Si异质结；
第六步、在已经形成的n+-n-p-p+型SiC/Si异质结表面，氧化出适当厚的SiO2保护层；涂覆不透光、不导电、耐腐蚀的树脂制成所述遮光层；。利用掩膜刻蚀技术，对准(n+)3C-SiC刻蚀掉遮光层、SiO2层得到第一空隙；对准(p+)Si刻蚀掉遮光层、SiO2层得到第二空隙，以及靠近p/n结的p区或者n区一侧的适当范围刻蚀掉遮光层、SiO2层得到第三空隙；其中，p/n结附近刻蚀掉的窗口，作为光线的引入口，以便光照对IMPATT二极管的性能进行调控；
第七步、利用电子束蒸发技术，分别在对准(n+)3C-SiC、(p+)Si电极的SiO2刻蚀坑，沉积Ni、TiAu，形成电极，以便连接外电源的正极+、负极-；即完成n+-n-p-p+型SiC/Si异质结侧向型光敏IMPATT二极管的制造。
同时，上述n型3C-SiC/p型Si异质结的侧向型光敏IMPATT二极管的光敏原理具体为，根据器件内的空穴、电子电流密度Jp(x)、Jn(x)，定义P(x)＝[Jp(x)-Jn(x)]/[Jp(x)+Jn(x)]，在n+/n、p/p+结x＝0、x＝w处的边界条件分别为：P(x＝0)＝(2/Mp-1)，P(x＝w)＝(1-2/Mn)；
空穴、电子电流的倍增因子Mp、Mn分别为：
其中，式(1)和(2)等号右边分母的第1、2、3项分别为热电流、光生载流子的漂移电流、光生载流子的扩散电流。无光照时，没有光生载流子，因此第2、3项均为0。
p区原来的少子为电子。光照p区Si产生的电子-空穴对空穴电流的倍增因子Mp基本无影响，而导致电子电流的倍增因子M″n大大减小，改变了p区的电导。另外，在n+/n、p/p+结x＝0、x＝w处的边界条件分别变为：P(x＝0)＝-1，P(x＝w)＝1-2/M″n。
n区原来的少子为空穴。光照n区3C-SiC产生的电子-空穴对电子电流的倍增因子Mn基本无影响，而引起空穴电流的倍增因子M″p大大减小，改变了p区的电导。另外，在n+/n、p/p+结x＝0、x＝w处的边界条件分别变为：P(x＝0)＝2/M″n-1，P(x＝w)＝1。
因为Si材料的电子电离率大于空穴电离率，而3C-SiC材料的电子电离率小于空穴电离率，所以光分别照射p区Si、n区3C-SiC对n+-n-p-p+型双漂移区SiC/Si异质结侧向型光敏IMPATT二极管性能的影响效果不同。
另外，SiC有不同晶型，光照不同晶型SiC时对器件性能的影响也不同。Si、3C-SiC、4H-SiC、6H-SiC的带隙Eg分别为1.12eV、2.20eV、3.25eV、3.03eV，根据材料吸收光的波长λ限制的要求λ≤1.24/Eg，Si、3C-SiC、4H-SiC、6H-SiC的吸收光波长λ限分别为1.11μm、0.52μm、0.38μm、0.41μm。所以，采用近紫外——可见光照射SiC/Si异质结侧向型光敏IMPATT二极管的SiC区进而调控其性能是可行的。
因为3C-SiC的空穴、电子电离率明显高于4H-SiC、6H-SiC的对应值，且接近Si的值，导致n型3C-SiC/p型Si异质结IMPATT二极管比较n型4H-SiC/p型Si、n型6H-SiC/p型Si器件更容易击穿。三种SiC的空穴、电子电离率的差异也引起三种SiC/Si异质结器件输出交流电流大小的差异，这导致了n型4H-SiC/p型Si、n型6H-SiC/p型Si、n型3C-SiC/p型Si异质结IMPATT二极管的峰值负电导-Gp值不同。因此，在设计频率fd处，n型6H-SiC/p型Si器件-Gp的最小，n型3C-SiC/p型Si二极管的-Gp值最大。如图7、图8所示，分别为光照前、后n+-n-p-p+型不同SiC/Si异质结侧向型光敏IMPATT二极管的导纳-频率关系。
综合考虑VB、Gp两方面因素，n型3C-SiC/p型Si器件的输出功率、转换效率最高，而n型6H-SiC/p型Si二极管的输出功率、转换效率最低。
如图4所示，为本发明实施例二中，提供的另一种p+-p-n-n+型SiC/Si异质结侧向型光敏IMPATT二极管制备方法，所述方法包括以下步骤：
步骤b1、确定p型掺杂SiC的晶型及其对应的材料参数、n型掺杂Si晶片的材料参数，并将所确定的SiC、Si材料参数与目标IMPATT二极管的工作频率相结合，计算出目标IMPATT二极管的p区及n区的宽度；
步骤b2、选择具有厚度的n型掺杂Si晶片，并在所选Si晶片上确定SiC/Si异质结的位置，且进一步在所选Si单晶片上，选定所述SiC/Si异质结位置一侧的某一区域作为第一蚀刻区，蚀刻所述第一蚀刻区得到长度及深度均与p区宽度相当的p阱；
步骤b3、利用金属有机物化学气相沉积(MOCVD)技术，在所述p阱中生长所确定晶型的p型掺杂SiC，形成p/n型SiC/Si异质结；
步骤b4、在所选Si晶片上，选定所述p阱两侧的某两个区域分别作为第二蚀刻区和第三蚀刻区，蚀刻所述第二蚀刻区得到与所述p阱同样深的p+阱，在所述p阱的另一侧，蚀刻所述第三蚀刻区，得到与所述p阱同样深的n+阱；其中，所述第二蚀刻区与所述第一蚀刻区相连；
步骤b5、利用金属有机物化学气相沉积(MOCVD)技术，在所述p+阱中生长所确定晶型的p+型掺杂SiC，以及在所述n+阱中生长n+型掺杂Si，形成p+-p-n-n+型SiC/Si异质结；
步骤b6、在所述p+-p-n-n+型SiC/Si异质结的上表面氧化出具有厚度的SiO2保护层，并选择位置对对所述SiO2层进行蚀刻，蚀刻得到位于所述p+阱上方的第一空隙、位于所述n+阱上方的第二空隙，以及位于所述p+阱和所述n+阱之间区域上方的第三空隙；
步骤b7、利用电子束蒸发技术，采用导电金属或合金，分别在所述第一、第二空隙中形成负、正电极，即得到目标IMPATT二极管。
应当说明的是，p阱和p+阱中生长的SiC的晶型及其对应的浓度，以及n+阱中生长的Si浓度，都可以根据目标IMPATT二极管的设计要求可调。同时，在步骤b6中，选择位置对SiO2层进行蚀刻形成的第三空隙，可以位于第一空隙和所述第二空隙之间，靠近p/n结附近(如图4、图5所示)，以便引入光照IMPATT二极管的雪崩产生区，控制IMPATT二极管的性能。
在本发明实施例二中，SiC的晶型包括3C-SiC、4H-SiC和6H-SiC；其中，
当所确定SiC的晶型为3C-SiC时，得到的目标IMPATT二极管为p+-p-n-n+型p型3C-SiC/n型Si异质结侧向型光敏IMPATT二极管；
当所确定SiC的晶型为4H-SiC时，得到的目标IMPATT二极管为p+-p-n-n+型p型4H-SiC/n型Si异质结侧向型光敏IMPATT二极管；
当所确定SiC的晶型为6H-SiC时，得到的目标IMPATT二极管为p+-p-n-n+型p型6H-SiC/n型Si异质结侧向型光敏IMPATT二极管。
在本发明实施例二中，所述遮光层采用不透光、不导电、耐腐蚀的树脂制成；与p型SiC形成欧姆接触的所述导电金属包括Ni、Pd；与p型SiC形成欧姆接触的所述导电合金包括AlTi、AuAlTi；与n型Si形成欧姆接触的所述导电金属包括Al、Cu、Au；与n型Si形成欧姆接触的所述导电合金包括TiAu、NiAu合金。
相应于本发明实施例一中提供的一种SiC/Si异质结侧向型光敏IMPATT二极管制备方法应用制备得到的n型3C-SiC/p型Si异质结的侧向型光敏IMPATT二极管，本发明实施例二中提供的一种SiC/Si异质结侧向型光敏IMPATT二极管制备方法应用制备得到的p型3C-SiC/n型Si异质结的侧向型光敏IMPATT二极管具有相似性，以及二者的光敏原理完全相同，因此在此不再赘述。
文献[Aritra Acharyya,et al.,Journal of Computational Electronics,2014,13(3):739-752.]设计的0.5THz频率Si材料同质结IMPATT二极管的经典漂移-扩散模型的转换效率为2.22％，本发明设计的p型3C-SiC/n型Si异质结侧向型光敏IMPATT二极管在0.85THz时转换效率为8.33％，显示了明显优势。
如图7、图8所示的设计结果表明，本发明实施例二制备所得的p+-p-n-n+型SiC/Si异质结侧向型光敏IMPATT二极管，光敏效果明显，光照后器件的|-Gp|下降，输出功率下降，优化频率提高。这种有效的光敏高频振荡源可应用于太赫兹通信系统、光电集成电路、相控阵天线。
实施本发明实施例，具有如下有益效果：
本发明以Si单晶片为衬底的平面SiC/Si异质结侧向型光敏IMPATT二极管，具有单片集成和串联组合的固有优越性，容易实现光照器件进入雪崩产生区，使得光生载流子与雪崩产生的载流子混合在一起，改变了载流子的输运，控制器件的输出功率、频率、注入闭锁。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，所述的程序可以存储于一计算机可读取存储介质中，所述的存储介质，如ROM/RAM、磁盘、光盘等。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的思路和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种SiC/Si异质结侧向型光敏IMPATT二极管的制备方法，其特征在于，所述方法包括以下步骤：
步骤a1、确定n型掺杂SiC的晶型及其对应的材料参数、p型掺杂Si晶片的材料参数，并将所确定的SiC、Si材料参数与目标IMPATT二极管的工作频率相结合，计算出目标IMPATT二极管的n型区及p型区宽度；
步骤a2、选择具有厚度的p型Si晶片，并在所选Si晶片上确定SiC/Si异质结的位置，且进一步在所选Si晶片上，选定所述SiC/Si异质结位置一侧的某一区域作为第一蚀刻区，蚀刻所述第一蚀刻区得到长度及深度均与n型区宽度相等的n阱；
步骤a3、利用金属有机物化学气相沉积技术，在所述n阱中生长所确定晶型的n型掺杂SiC，形成n/p型的SiC/Si异质结；
步骤a4、在所选Si晶片上，选定所述n阱两侧的两个区域分别作为第二蚀刻区和第三蚀刻区，蚀刻所述第二蚀刻区得到与n区同样深的n+阱；在所述n阱另一侧，蚀刻与n阱相距p区宽度的所述第三蚀刻区，得到与n区同样深的p+阱；其中，所述第二蚀刻区与所述第一蚀刻区相连；
步骤a5、利用金属有机物化学气相沉积技术，在所述n+阱中生长所确定晶型的n+型掺杂SiC，以及在所述p+阱中生长p+型掺杂Si，形成n+-n-p-p+型SiC/Si异质结；
步骤a6、在所述n+-n-p-p+型SiC/Si异质结的表面氧化出具有厚度的SiO2保护层，并选择位置对所述SiO2保护层进行蚀刻，得到位于所述n+阱上方的第一空隙、位于所述p+阱上方的第二空隙，以及位于所述n+阱和所述p+阱之间区域上方的第三空隙；
步骤a7、利用电子束蒸发技术，采用导电金属或导电合金，分别在所述第一空隙、第二空隙中形成正、负电极，即得到目标IMPATT二极管。
2.如权利要求1所述的SiC/Si异质结侧向型光敏IMPATT二极管的制备方法，其特征在于，所述SiC的晶型包括3C-SiC、4H-SiC和6H-SiC；其中，
当所确定SiC的晶型为3C-SiC时，得到的目标IMPATT二极管为n+-n-p-p+型n型3C-SiC/p型Si异质结侧向型光敏IMPATT二极管；
当所确定SiC的晶型为4H-SiC时，得到的目标IMPATT二极管为n+-n-p-p+型n型4H-SiC/p型Si异质结侧向型光敏IMPATT二极管；
当所确定SiC的晶型为6H-SiC时，得到的目标IMPATT二极管为n+-n-p-p+型n型6H-SiC/p型Si异质结侧向型光敏IMPATT二极管。
3.如权利要求1所述的SiC/Si异质结侧向型光敏IMPATT二极管的制备方法，其特征在于，还包括遮光层采用不透光、不导电、耐腐蚀的树脂制成；与n型SiC形成欧姆接触的所述导电金属包括Ni、Ti、W、Mo；与n型SiC形成欧姆接触的所述导电合金包括TiAl、TiW合金；与p型Si形成欧姆接触的所述导电金属包括Al、Cu、Au；与p型Si形成欧姆接触的所述导电合金包括TiAu、NiAu合金。
4.一种SiC/Si异质结侧向型光敏IMPATT二极管的制备方法，其特征在于，所述方法包括以下步骤：
步骤b1、确定p型掺杂SiC的晶型及其对应的材料参数、n型掺杂Si晶片的材料参数，并将所确定的SiC、Si材料参数与目标IMPATT二极管的工作频率相结合，计算出目标IMPATT二极管的p区及n区的宽度；
步骤b2、选择具有厚度的n型掺杂Si晶片，并在所选Si晶片上确定SiC/Si异质结的位置，且进一步在所选Si单晶片上，选定所述SiC/Si异质结位置一侧的某一区域作为第一蚀刻区，蚀刻所述第一蚀刻区得到长度及深度均与p区宽度相当的p阱；
步骤b3、利用金属有机物化学气相沉积技术，在所述p阱中生长所确定晶型的p型掺杂SiC，形成p/n型的SiC/Si异质结；
步骤b4、在所选Si晶片上，选定所述p阱两侧的某两个区域分别作为第二蚀刻区和第三蚀刻区，蚀刻所述第二蚀刻区得到与所述p阱同样深的p+阱，在所述p阱的另一侧，蚀刻所述第三蚀刻区，得到与所述p阱同样深的n+阱；其中，所述第二蚀刻区与所述第一蚀刻区相连；
步骤b5、利用金属有机物化学气相沉积技术，在所述p+阱中生长所确定晶型的p+型掺杂SiC，以及在所述n+阱中生长n+型掺杂Si，形成p+-p-n-n+型SiC/Si异质结；
步骤b6、在所述p+-p-n-n+型SiC/Si异质结的上表面氧化出具有厚度的SiO2保护层，并选择位置对所述SiO2保护层进行蚀刻，蚀刻得到位于所述p+阱上方的第一空隙、位于所述n+阱上方的第二空隙，以及位于所述p+阱和所述n+阱之间区域上方的第三空隙；
步骤b7、利用电子束蒸发技术，采用导电金属或导电合金，分别在所述第一、第二空隙中形成负、正电极，即得到目标IMPATT二极管。
5.如权利要求4所述的SiC/Si异质结侧向型光敏IMPATT二极管的制备方法，其特征在于，所述SiC的晶型包括3C-SiC、4H-SiC和6H-SiC；其中，
当所确定SiC的晶型为3C-SiC时，得到的目标IMPATT二极管为p+-p-n-n+型3C-SiC/Si异质结侧向型光敏IMPATT二极管；
当所确定SiC的晶型为4H-SiC时，得到的目标IMPATT二极管为p+-p-n-n+型4H-SiC /Si异质结侧向型光敏IMPATT二极管；
当所确定SiC的晶型为6H-SiC时，得到的目标IMPATT二极管为p+-p-n-n+型6H-SiC/Si异质结侧向型光敏IMPATT二极管。
6.如权利要求5所述的SiC/Si异质结侧向型光敏IMPATT二极管的制备方法，其特征在于，还包括遮光层采用不透光、不导电、耐腐蚀的树脂制成；与p型SiC形成欧姆接触的所述导电金属包括Ni、Pd；与p型SiC形成欧姆接触的所述导电合金包括AlTi、AuAlTi；与n型Si形成欧姆接触的所述导电金属包括Al、Cu、Au；与n型Si形成欧姆接触的所述导电合金包括TiAu、NiAu合金。
7.一种SiC/Si异质结侧向型光敏IMPATT二极管，其特征在于，其采用如权利要求1-3中任一项所述的SiC/Si异质结侧向型光敏IMPATT二极管制备方法制备而成；或采用如权利要求4-6中任一项所述的SiC/Si异质结侧向型光敏IMPATT二极管制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811390240.1A CN109509808B (zh) | 2018-11-21 | 2018-11-21 | 一种SiC/Si异质结侧向型光敏IMPATT二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811390240.1A CN109509808B (zh) | 2018-11-21 | 2018-11-21 | 一种SiC/Si异质结侧向型光敏IMPATT二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109509808A CN109509808A (zh) | 2019-03-22 |
| CN109509808B true CN109509808B (zh) | 2020-01-14 |
Family
ID=65749356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811390240.1A Active CN109509808B (zh) | 2018-11-21 | 2018-11-21 | 一种SiC/Si异质结侧向型光敏IMPATT二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109509808B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112214954B (zh) * | 2020-10-10 | 2021-07-13 | 温州大学 | 一种SiC异构结微波二极管噪声的评价方法及系统 |
| CN113013260B (zh) * | 2021-02-23 | 2022-08-23 | 温州大学 | 一种光敏型SiC异构结多势垒变容二极管 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE507585T1 (de) * | 2000-10-19 | 2011-05-15 | Quantum Semiconductor Llc | Verfahren zur herstellung von mit cmos integrierten heteroübergang-photodioden |
| WO2014011964A1 (en) * | 2012-07-12 | 2014-01-16 | Sensor Electronic Technology, Inc. | Metallic contact for optoelectronic semiconductor device |
| US9412879B2 (en) * | 2013-07-18 | 2016-08-09 | Texas Instruments Incorporated | Integration of the silicon IMPATT diode in an analog technology |
| CN103928562B (zh) * | 2014-05-04 | 2016-01-06 | 厦门大学 | 横向p-i-n结构Ge光电探测器的制备方法 |
| JP6335349B1 (ja) * | 2017-02-10 | 2018-05-30 | 沖電気工業株式会社 | 受光素子 |
-
2018
- 2018-11-21 CN CN201811390240.1A patent/CN109509808B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109509808A (zh) | 2019-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3990101A (en) | Solar cell device having two heterojunctions | |
| CN106784123B (zh) | 单行载流子光电探测器及其制作方法 | |
| KR101052030B1 (ko) | 전자기 방사 컨버터 | |
| Huang et al. | Energy band engineering of InGaN/GaN multi-quantum-well solar cells via AlGaN electron-and hole-blocking layers | |
| Klem et al. | Mesa-isolated InGaAs photodetectors with low dark current | |
| CN106449855A (zh) | 单行载流子光电探测器及其制作方法 | |
| CN102214705A (zh) | AlGaN极化紫外光电探测器及其制作方法 | |
| Maeda et al. | Measurement of avalanche multiplication utilizing Franz-Keldysh effect in GaN pn junction diodes with double-side-depleted shallow bevel termination | |
| CN109509808B (zh) | 一种SiC/Si异质结侧向型光敏IMPATT二极管及其制备方法 | |
| KR20110010646A (ko) | 전자기 방사 변환기 및 배터리 | |
| Harmon et al. | Minority‐carrier mobility enhancement in p+ InGaAs lattice matched to InP | |
| CN109616552B (zh) | GaN/SiC异质结侧向型光控IMPATT二极管及其制备方法 | |
| CN110660882A (zh) | 一种新型栅控PIN结构GaN紫外探测器及其制备方法 | |
| CN106784125A (zh) | Ga2O3/SiC异质结光电PNP晶体管及其制备方法 | |
| JP2014099527A (ja) | アバランシェフォトダイオードおよびその製造方法 | |
| JP3255661B2 (ja) | 電子遷移効果装置及びその製造方法 | |
| JP2006040919A (ja) | アバランシェフォトダイオード | |
| Markvart | Relationship between dark carrier distribution and photogenerated carrier collection in solar cells | |
| US20150083205A1 (en) | Photoelectric conversion element | |
| JP2010045157A (ja) | テラヘルツ電磁波放射素子およびテラヘルツ電磁波発生方法 | |
| Tizno et al. | Radial tunnel diodes based on InP/InGaAs core-shell nanowires | |
| Huang et al. | Analysis of the High Conversion Efficiencies β‐FeSi2 and BaSi2 n‐i‐p Thin Film Solar Cells | |
| Beck et al. | Quasi-direct UV/blue GaP avalanche photodetectors | |
| Li et al. | Minimized open-circuit voltage reduction in GaAs/InGaAs quantum well solar cells with bandgap-engineered graded quantum well depths | |
| Tian et al. | Theoretical study of characteristics in GaN metal–semiconductor–metal photodetectors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20190322 Assignee: Intelligent lock Research Institute of Wenzhou University Assignor: Wenzhou University Contract record no.: X2020330000086 Denomination of invention: A SiC / Si Heterojunction lateral photosensitive IMPATT diode and its preparation method Granted publication date: 20200114 License type: Common License Record date: 20201030 |