KR20110010646A - 전자기 방사 변환기 및 배터리 - Google Patents

전자기 방사 변환기 및 배터리 Download PDF

Info

Publication number
KR20110010646A
KR20110010646A KR1020107028663A KR20107028663A KR20110010646A KR 20110010646 A KR20110010646 A KR 20110010646A KR 1020107028663 A KR1020107028663 A KR 1020107028663A KR 20107028663 A KR20107028663 A KR 20107028663A KR 20110010646 A KR20110010646 A KR 20110010646A
Authority
KR
South Korea
Prior art keywords
electromagnetic radiation
conductive
regions
radiation transducer
deflection
Prior art date
Application number
KR1020107028663A
Other languages
English (en)
Other versions
KR101111215B1 (ko
Inventor
브로냐 초이
주리 드미트리에비치 부디쉬브스키
발레르얀 에두아르도비치 초이
타트야냐 세그에브나 초이
Original Assignee
브로냐 초이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브로냐 초이 filed Critical 브로냐 초이
Publication of KR20110010646A publication Critical patent/KR20110010646A/ko
Application granted granted Critical
Publication of KR101111215B1 publication Critical patent/KR101111215B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 반도체 전자기기에 관한 것이고 광학적으로 가시 및 광학적으로 불가시 범위 모두에서 입사하는 방사를 기전력으로 직접 변환하는 고 효율 광대역 전자기 방사 변환기를 생산하기 위해 사용된다. 본 발명의 전자기 방사 변환기는 그 위에 형성된 제 1전도형인 N=1 불연속 국부 영역을 갖는 반도체 기판을 포함하고, 상기 기판이 제 2전도형이기 때문에, 제 1전도형인 상기 언급된 영역이 전류 노드로 결합된 N=1 p-n접합을 기판과 함께 형성한다. 또한, 반발하는 아이소타입의 장벽을 소수 전하 캐리어에 발생하는 아이소타입의 접합이 제 1전도형의 영역 위에서 기판의 전면상에 형성된다. 변환기의 본 발명의 설계에 의해 그것은 더 넓은 전자기 방사 주파수 범위에서 동작하여, 종래 기술에 공지된 변환기와 비교해서 성능 지수 및 전력의 증가를 촉진하여, 고 정확성 및 안정도를 그 출력 특성에서 이루게 한다. 상기 형태의 변환기에서 형성된 배터리가 또한 개시된다.

Description

전자기 방사 변환기 및 배터리{ELECTROMAGNETIC RADIATION CONVERTER AND A BATTERY}
본 발명은 광학적이며 가시적이고 비가시적인 IR, UV, X-레이 및 상부 주파수 대역 모두내에서 입사되는 방사를 전자기력(EMF)으로 직접 변환하기 위한 광대역 전자기 방사(EMR) 변환기뿐만 아니라 그것을 기반으로 한 배터리 및 모듈에 관한 것이다.
현재 공지된 반도체 기반의 광전 변환기(PEC)(Alferov Zh.I., Andreev V.M., Rumyantsev V.D. /Development Trends and Prospects of Solar Power Engineering. //Semiconductor Physics and Technology, 2004, Vol. 38, Issue 8, PP 937-948; Meitin M. / Photovoltaics: Materials, Technologies, Prospects // Electronics: Science, Technology, Business, 2000, No. 6, PP 40-46; Konstantinov P.B., Kontsevoy Yu.A., Maksimov Yu.A., Silicon Solar Cells, Moscow, MIREA Publishers, 2005, 70 PP를 참조하시요)는 솔라 EMR의 협대역 스펙트럴 대역을 변환시킬 수 있다. 그것은 제한된 IR 주파수 대역(1014Hz보다 약간 아래) 및 UV 주파수 대역((1015Hz보다 약간 위) 부분을 포함하는 가시 주파수 대역(1014-1015Hz)을 포함하고, 그 가시 주파수 대역은 양호한 계측 조건(Alferov Zh.I., Andreev V.M., Rumyantsev V.D. /Development Trends and Prospects of Solar Power Engineering. //Semiconductor Physics and Technology, 2004, Vol. 38, Issue 8, PP 937-948)에서 일광 시간 동안 지구 표면에 도달한다. 그러므로, 그 지구 표면에 도달하는 상당한 EMR 부분이 변환 범위 외부에 있다.
동시에, 장파장, 즉 솔라 EMR 스펙트럼의 IR 부분(1014Hz보다 아래)은 43.5%에 달하는 상당한 부분을 구성한다. 그러므로, 그 EMR 스펙트럼 IR 부분은 솔라 전력 공학 분야에 특별한 관심이었는 데 왜냐하면 방사 에너지 형태의 4μm 파장을 갖는 IR 스펙트럼의 상당한 부분이 손실없이 지구 표면에 자유롭게 도달하기 때문이다.
EMR 스펙트럼의 단파장 부분, 특히 UV 방사는 솔라 스펙트럼의 적은 부분(약 5%)에도 불구하고 높은 광자 에너지값으로 인해 관심이 덜하다. 가시광선 스펙트럼내의 광자 에너지가 3.3 eV에 도달하는 반면에, 그것은 UV 도메인에서 3.3 내지 120 eV이고, 3.3 내지 5.5 eV의 에너지(지구 오존층이 방해를 하지 않는 경우)를 갖는 광자는 지구 표면에 도달한다. 그러므로, 특히 단파장 영역내에서 스펙트랄 흡수 최대치들중 하나를 갖는 실리콘과 같은 반도체에서 단파장 부분은 공간 기반이며 지구의 SC 구조 모두에 상당한 관심으로 되어왔다.
광전지 효과 및 열전 효과를 기반으로 한 모든 현재의 변환기의 제한 사항은 저 효율이라는 것이다. 아몰퍼스 실리콘으로 제조된 PEC의 현재 가용한 변환 효율이 5-6%이고, 단결정 실리콘으로 제조된 PEC가 12-15%이고, 갈륨 아스나이드로 제조된 PEC가 20-24%이고, 다단계 변환기는 36%이다. 또한, 후자의 비용은 한 자릿수 이상 달라진다. 열전 효과를 기반으로 한 변화기 효율도 3-5%로 되어 낮다. 반도체 솔라 셀의 효율을 제한하는 주요 요인은 다음((Alferov Zh.I., Andreev V.M., Rumyantsev V.D. /Development Trends and Prospects of Solar Power Engineering. //Semiconductor Physics and Technology, 2004, Vol. 38, Issue 8, PP 937-948; Meitin M. / Photovoltaics: Materials, Technologies, Prospects // Electronics: Science, Technology, Business, 2000, No. 6, PP 40-46; Konstantinov P.B., Kontsevoy Yu.A., Maksimov Yu.A., Silicon Solar Cells, Moscow, MIREA Publishers, 2005, 70 PP)과 같고, 즉
1) 변환기 표면으로부터의 EMR 반사;
2) 솔라 셀에서 흡수없이 변환기를 통한 EMR 부분의 투과;
3) 격자-열 진동으로 인한 EMR 광자의 초과 에너지 분산;
4) 변환기에서 발생된 EHP의 표면 및 벌크 재결합;
5) 그 변환기의 내부 저항;
솔라 셀 또는 PEC는 반도체 재료, 예를 들어, 실리콘으로 제조된 웨이퍼(기판)상에 형성된다.
특정한 전도 형태(즉, p- 또는 n-형)를 갖는 웨이퍼에서, 전자-정공 접합은 도펀트로 도핑되어 생성되어 반대 전도 형태를 갖는 표면 층을 형성한다. 그 층의 도펀트 농도는 거기에서 가용한 주요 자유 전하 캐리어로 하여금 중성화되게 하고 반대 전도 형태를 생성하게 되도록 기본(초기) 재료에서 그 농도를 훨씬 초과해야한다.
그런 후에, 하부 및 상부 전기 접촉들은 통상적으로 계속되는 음영 표면에 하부 접촉으로 제조되는 반면에, 노출된 표면에 대한 상부 접촉은 콤(comb) 구조 (변환기에 노출된 표면중 5-10% 음영을 기반으로 서로 3000μm로 이격되고 상대적으로 넓은 버스로 연결된 폭 100-250μm으로 된 스트립)로 형성된다. p- 및 n-형 반도체의 접촉은 그것들 간에 접촉 전기장을 발생시켜서, 솔라 셀의 동작에 기본적인 중요성을 가지게 한다.
반발 필드를 생성하고 오옴 접촉을 개선시키기 위해, 웨이퍼 표면이 음영 표면상에 또한 서브도핑된다.
단일의 단결정으로 결합될 때, p- 및 n-형 반도체는 전자 흐름으로 하여금 n-형 반도체로부터 p-형 반도체로 확산되게 하고, 그 역으로, 호올로 하여금 그 p-형 반도체로부터 그 n-형 반도체로 흐르게 한다. 그런 공정의 결과로서, p-n 접합에 인접한 p-형 반도체 부분은 음 전하를 갖고, 그 역으로, p-n 접합에 인접한 n-형 반도체 부분은 양 전하를 갖는다. 그러므로, p-n 접합부 근처에서, 2배로 충전된 층이 형성되어 전자 및 호올의 확산을 방해한다. 사실상, 그 확산에 의해, 전자는 n-영역으로부터 p-영역으로 흐르는 반면에 그 역으로 그 충전된 층 필드는 전자로 하여금 n-영역으로 다시 가게 한다. 같은 방법으로, p-n 접합의 필드에 의해 호올이 p-영역으로부터 n-영역으로 확산되는 것을 방해한다. 결과적으로, 평형 상태가 설정되는 데 즉, p-n 접합 영역에 전위 장벽을 형성하여, n-반도체로부터의 전자 및 p-반도체로부터의 호올이 어느 정도의 에너지를 소비해야하는 것을 극복한다.
상기 언급했듯이, 종래의 연속적인 단일-접합 변환기들은 p- 또는 n- 전도형 반도체상에 형성된다. 우세한 확산 성분인 전류 및 전자 e- 와 호올 h+의 이동도 차로 인해, p-형 실리콘 기판에는 우선순위가 설정되고 여기에서 소수 전하 캐리어(MCC) 즉 전자의 이동도는 호올의 그것보다 3배 이상이다. 추가의 논의는 p- 또는 n- 전도형 반도체(Ge, Si, GaAs 등)에 대해 확실하나, p- 전도형 실리콘이 h+ 및 e-의 이동도 차로 인해 개시된 설계에서 보통 선호된다. 본 발명의 변환기 실시예의 간단한 논의에서, n- 전도형이 종래에 제 1전도형으로 불리우고, p- 전도 형이 제 2전도형으로 불리운다(따라서, 제 1전도형 영역 및 제 2전도형 영역으로 불리움).
열역학 평형하에서 종래의 단일-접합 n+p-p+-형 구조에서, PEC 또는 SC는 그 고유 특성으로써 공통 p-n 접합을 구비한다. n+ 및 p+ 영역으로부터의 다수 전하 캐리어의 확산으로 인해, 공간-전하 영역(SCR)은 그 인터페이스에서 남겨지고 밀도 E를 갖는 전기장이 발생되고, 그것의 힘 F=qE은 p-영역으로부터 n-영역으로의 호올 h+의 확산 이동 및 n-영역으로부터 p-영역으로의 전자 e-의 확산 이동을 방지한다. 그 경합하는 공정에서 접촉 전위차φc가 증가하게 되어, p- 및 n-영역의 도핑 레벨을 다르게 한다. 대부분의 실리콘 기반의 p-n 접합에서 φc가 고성능 SC를 가능하게 하는 데 매우 충분한 0.5 내지 0.9 볼트이다. 그러나, 접촉 전위차가 높을 수록, 그것은 p-n 접합을 통한 확산 전류를 차단하는 데, 왜냐하면 불평형 소수 전하 캐리어(NeCC)가 높은 전위 장벽(PB)을 극복해야하기 때문이고, 즉 PB의 에너지보다 적은 NeCC의 에너지는 동일하게 극복될 수 없고 반도체 벌크에서 사용할 수 없게 재결합하기 때문이다.
n+층에서 h+ NeCC의 수명은 무시되게 짧고, 확산 조건에 매우 의존하고 SiP 침전물 형태로 과도한 인의 방출 및 형성된 위치어긋남으로 인해 감소한다. 많은 SiP 침전물량을 갖는 표면 근처의 n+ 층은 죽은 층(dead layer)으로 보통 불리우는 데 왜냐하면 그 영역이 전기적으로 불활성이고, 즉 인이 실리콘 격자의 포인트내에 존재하고 있지 않기 때문이다. 그러나, 그 층이 정확하게 전기적으로 불활성이 아니며: 한편으로, 그것은 h+의 짧은 수명으로 인해; 게다가 침전물의 분산으로 인해 , h+의 확산 속도를 느리게 하여 대부분 활성화된 "청색" 스펙트럼 대역의 흡수로 인해 형성된 본 경우에는n+인 NeCC가 광전 전류에 포함되지 않는 데, 즉 n+층은 전자기 방사 스펙트럼의 고 주파수 스펙트럼(Reivi K., Defects and Dopants in Semiconducting Silicon, Moscow, Mir Publishers, 1984, 470 PP)을 차단하는 역할을 한다. n+층에서 자유 다수 전하 캐리어인 많은 전자량은 실리콘의 반사율을 실제로 변경시키고 즉 도핑 레벨이 높을 수록, 반사 지수가 높아진다(Zaveryuikhin B.N., Zaveryuikhina N.N., Tursunkulov O.M. / Changes in the Reflection Factor of Radiation from the Semiconductor Surface within the Spectral Range of λ= 0.2-20μm under the Influence of Ultrasonic Waves //Letters to the Journal of Applied Physics, 2002, Vol. 28, Issue 18, PP 1-12).
즉, n+층에서 많은 전자량은 EMR 단파 스펙트럼의 상당한 부분을 차단하기 때문이다. 그러므로, 그 층이 가능한 한 얇게 제조되어 PEC 효율을 개선하여, PEC 내부 저항을 증가시킨다. 환언해서, 종래 기술의 PEC 효율을 원천적으로 제한하는 경합하는 공정이 그것에 의해 바로 그 구조로 원래 설계된다.
다양한 기술이 그 효율을 제한하는 그 지수들을 제거하는 특허 문헌에 공지되어 있다.
오히려 세련되고 복잡한 기술에 의해 25%에 달하는 실리콘 솔라 셀 효율이 이루어진다(Green M. et al., 25% Efficient Low-Resistivity Si Concentrator Solar Cells, IEE Electron Device Letters. 1986, PP. 583-585.).
동종의 SC를 설계 및 제조할 때, 집전 n+층을 최적화하는 것이 특히 중요하다.
n+층 파라미터를 최적화하는 방법이 공지된다 [Konstantinov P.B., Kontsevoy Yu.A., Maksimov Yu.A., Silicon Solar Cells, Moscow, MIREA Publishers, 2005, 70 PP]. 그 층은 얇게 제조되고, 확산에 의해 SiP 침전물을 회피하고 최적의 도핑 레벨을 확정하기 어려울 때 저 도핑 레벨을 갖는다. 이온-주입 도핑에 의해 인을 결합시켜 상기 장애물을 극복하나, 그것의 발생시 실리콘에서 발생하는 동요는 p-층에서 e- NeCC의 수명을 현저하게 감소시켜서 장파장 적색 스펙트랄 지역을 제한한다. 그러나, n+층의 발생 깊이 및 도핑 레벨은 극히 적은 값으로 감소될 수 없는 데 왜냐하면 소위 "시트" 저항(스프레딩 저항) 및 SC 직렬 저항이 증가하기 때문이다.
JP 3206350 B2, 26.01.1995는 n-층하에서 p+층을 형성하는 것에 의해 접촉 전압 강하φc를 증가시키는 방법을 개시하고, 여기서 SC가 n-층하에서 형성된 p+층 을 갖게 제공되어 전압 강하 즉 개방-회로 전압을 증가시킨다. 그 계산에서 그런 구조 설계가 그 효율을 증가시키게 되지만, 그 개선이 상당하지 않다. Si의 반사 특성에서 수락가능한 도핑 농도N에 대해 계산된 값φc은, NSi -n+ = 1019 및 NSi -p+ = 1018에서 φc = 0.73 V 이고, p-Si 전도율 p=오옴 ·cm에 대응하는 NSi -n+ = 1019 및 NSi-p+ = 1015 에서 φc = 0.53 V 이다.
사실상, 그 차이는 중도핑된 영역의 인터페이스에서 발생-재결합 공정으로 인해 덜 나타난다.
열처리 공정에서 MCC 수명을 증가함에 의해 재결합을 감소시키는 방법(RU 2139601 C1, 04.12.1998) 이 공지되고, 여기서 붕소 및 인이 인가된 소스로부터 동시에 확산하게 되고(게터링); 전면 표면이 텍스쳐되고; 얇은 n+ 집전 영역이 생성되고; 그 효율이 16.6%에 달한다.
집전 층하에서 매립된 n++층을 제공하는 것에 의해 변환기 직렬 저항을 감소시켜서 효율을 개선시키는 방법(Goodrich J., Chaple-Sokol., Allendore G., Frank R., The etched multiple ver-tical junction silicon photovoltaic cell //Solar Cells. 1982. Vol. 6, N 1. P. 87-101]이 공지되고; 그 발명자는 효율18.5%을 이루어냈다.
"포인트 접촉"형 금속배선 패턴을 구현함에 의해 표면 재결합 손실을 감소시켜서 효율23%를 이루는 방법(Aberie A.G., Altermatt P.P., Heizer G, Robinson S.J., Limiting loss mechanism in 23% efficient silicon solar cells /J. Appl. Phys. 1995. VoI. 77, N 7. P/ 3491)이 공지된다.
사진 식각 공정의 표면 텍스쳐링 방법을 사용해서 광 손실을 감소시킴에 의해 효율을 개선하는 방법(DE 10127382 Al, 06.06.2001)이 공지되고, 여기서 긴 MCC 수명 및 높은 품질의 열적 산화막을 갖는 대역(band) 실리콘이 사용되고; 그 효율이 23-25%에 달한다.
또한, 노출된 표면을 1.8을 넘는 굴절 지수를 갖는 Si3N4, TiO2 또는 다른 막을 기반으로 무반사적인 또는 무반사 코팅으로 코팅하거나(Alferov Zh.I., Andreev V.M., Rumyantsev V.D. /Development Trends and Prospects of Solar Power Engineering. //Semiconductor Physics and Technology, 2004, Vol. 38, Issue 8, PP 937-948; Meitin M. / Photovoltaics: Materials, Technologies, Prospects // Electronics: Science, Technology, Business, 2000, No. 6, PP 40-46) 투명 전류-전도 TCO 또는 ITO 층(동시에 무반사 코팅으로 되는)을 사용하고 적층 하에서 와이어 그리드 시스템을 사용해서(Untila G.G., Kost T.N., Zaks M.B., et al. /A New Type of High-Performance Double-Sided Silicon Solar Cells with Front-Side buses and a Wire Grid // Semiconductor Physics and Technology, 2005, Vol. 39, Issue 11, PP. 1393-1398), 효율17.7%를 이룸에 의해 광 손실을 감소시키는 방법이 공지된다.
무반사 코팅으로 광 손실을 감소시키는 것은 양호하게 입증된 기술이다. 그것은 입사 광의 반사를 전적으로 제거하는 데 성공했다. 그러나, 그것은 내부 침투된 EMR의 변환을 상당히 개선시키지 못하고, 그 효율을 기껏해야 몇 퍼센트를 개선시킨다.
수직 홈을 갖는 변환기가 공지되고, 그 변환기가 연속적인 n+영역을 가지며, 불평형 전자가 n+층에 도달하는 데 긴 거리를 이동해야하므로, "청색" 영역내에서 양호한 성능을 갖게 되도록 긴 MCC 수명을 요구하고, 주요 단점으로 복잡한 제조 기술 및 고 비용으로 되고; 그 이루어진 효율이 18.5%에 달한다[Goodrich J., Chaple-Sokol., Allendore G., Frank R., The etched multiple ver-tical junction silicon photovoltaic cell //Solar Cells. 1982. Vol. 6, N 1. P. 87-101].
전면에 반사 반발층 및 후면(음영된)에 콤 접촉 시스템이 구비된 변환기가 공지되고(US 6,998,288 B1, 14.02.2006) , 그 효율은 20%에 달한다. 그 경우에, 도핑 안된 전면층은 NeCC에 의한 집전(current collection) 즉 셀 내부 저항에 포함되어 그것이 얇고 알맞게 도핑된다. 그런 시스템은 기술적으로 구현하기 쉬우나, 다수의 조건과 관련되는 데, 그 다수의 조건은 다수의 엄격한 요구사항(긴 수명 및 높은 균질성)을 충족하는 비싼 기본 재료 즉 지대(zone)-용융된 실리콘이다. 즉, 모든 기술은 NeCC 수명을 보호하기 위해 사용되며 그렇치 않으면 단파 스펙트랄 지역내의 효율이 손실되는 데, 왜냐하면 적은 확산 길이를 고려할 때 형성되는 NeCC의 벌크 재결합이 같은 집전 전극에 의해 도달하기 전에 발생하기 때문이어서 그 기본 반도체 두께는 감소되야하므로 장파장 스펙트랄 지역내에서 손실을 발생한다.
결국에, 다단계 변환기는 공지되고(Alferov Zh.I., Andreev V.M., Rumyantsev V.D. /Development Trends and Prospects of Solar Power Engineering. //Semiconductor Physics and Technology, 2004, Vol. 38, Issue 8, PP 937-948; Meitin M. / Photovoltaics: Materials, Technologies, Prospects // Electronics: Science, Technology, Business, 2000, No. 6, PP 40-46), 그 효율이 36%에 달한다. 상기에서 알 수 있듯이, 대부분의 SCs는 단일-접합 장치를 기반으로 한다. 단일-접합 셀에서, 자유 전하 캐리어는 광자에 의해서만 발생되고 그 광자의 에너지가 금지 대역폭(FBW)를 초과하거나 같다. 그 SC의 광전 응답이 솔라 스펙트럼 대역에 의해 제한되고 그 대역의 에너지가 FBW를 초과하는 반면에 낮은 에너지의 광자가 사용되지 않는다. 이런 제한사항은 다른 FBW를 갖는 2개 이상의 SC로 구성되는 다층 구조를 사용해서 극복될 수 있다. 그 셀들이 다단계 또는 다접합 셀로 불리운다. 그 주요 단점은 복잡한 제조 기술 및 현 기술 상태에서의 고 비용이다. 그러나, 연구원들(Alferov Zh.I., Andreev V.M., Rumyantsev V.D. /Development Trends and Prospects of Solar Power Engineering. //Semiconductor Physics and Technology, 2004, Vol. 38, Issue 8, PP 937-948; Meitin M. / Photovoltaics: Materials, Technologies, Prospects // Electronics: Science, Technology, Business, 2000, No. 6, PP 40-46) 은 다단계 변환기에 대해 밟은 미래를 예견한다.
모든 종래 기술의 변환기 구성은 공통적인 특성 즉 높은 시트 저항으로 인해 그 효율을 제한하는 상대적으로 큰 영역의 연속(끊어진 부분이 없는 솔리드) 집전 n+층을 갖는다. 또한, 모든 변환기에 의해 발생하는 전류가 총 전류의 확산 성분을 포함한다.
저 효율에 의해 그 변환기를 사용해서 발생된 전기 에너지가 고 비용으로 된다. 이론상, 다단계 변환기를 제외하고는 그 효율 레벨은 흡수 에너지의 25%를 초과할 수 없다. 동시에, EMR의 장파장 IR 스펙트랄 지역뿐만 아니라 최고 에너지 UV및 상부 스펙트랄 지역이 변환되지 않는다. 한편, 특히 견고한 UV 및 뢴트겐 방사에 인가시 UF 및 상부 솔라 스펙트랄 지역의 변환이 우주선의 전력 부족에 중요한 해결책을 제시하고; 장파장 EMR의 저 주파수(LF)의 변환이 세계의 에너지 수요에 해결책을 제시하고, 일반적으로, 변환가능한 주파수 스펙트럼의 확장은 "대체" 전기 에너지의 가장 중요한 비용을 감소시킨다.
오늘날, "대체" 전기 에너지(즉, EMR 변환에 의해 발생된)의 1와트의 세계 시장 비용은 6-7 USD이다. 그러나, 그 비용의 절반은 실리콘 비용이다. 현재, 독일, 일본, 미국과 같은 소수의 나라만이 대체 솔라 전력 공학 분야에서 큰 진전을 보고 있다. 생산된 "대체" 전기 에너지의 1와트가 3 USD보다 적게 되고, 그 효율이 25%를 초과하고, 세계적인 돌파구가 솔라 전력 공학 분야에서 이루어진다. 그러므로, 종래 기술의 PEC 효율은 한편으로는 입사하는 EMR 변환 스펙트럼의 좁은 범위에 의해, 다른 한편으로 그 변환기 내부에 침투하는 EMR 변환에 대해 저효율 기술, 즉 셀의 높은 내부 저항 및 재결합 공정과 주로 관련된 낮은 내부 변환 지수에 의해 제한된다.
종래 개술의 해결책과 관련된 상기 언급된 결점에 비추어볼 때, 본 발명의 목적은 광대역 주파수(IR로부터 UV 이상) 및 입사하는 EMR의 밀도에서 동작하게 하기 위해 EMR의 높은 내부 변환 지수를 갖는 고성능 광대역 변환기를 제공하는 것이다.
그 변환기들은 종래 기술에서 공지된 것보다 높은 효율 및 전력도 가지며, 출력된 전기 성능의 높은 정확도 및 안정도를 제공해야하고, 방사 및 온도의 상당한 변화 조건하에서 동작가능해야한다. 또한, 그 변환기들은 기술적인 면 및 비용면 모두에서 효율적이어야 하고, 상대적으로 값싸고 반도체 생산의 현 상태에 적용가능해야한다. 동시에, 반도체 재료가 그 변환기들을 제조하는 데 가능한 한 적게 사용되야 한다.
본 발명의 제 1태양에 따라, 상기 목적이 전자기 방사 변환기를 제공하는 것이고, 그 변환기는 그 전면에 배열된 N>1 불연속 국부 제 1전도 형태 영역을 갖는 반도체 기판을 구비하고, 상기 기판은 제 2전도형이어서 상기 제 1 전도형 영역이, 그 기판과 함께, 전류 노드로 결합된 N>1 p-n 접합을 아이소타입의 접합으로써 형성하고 그 아이소타입의 접합이 상기 제 1전도형 영역 외부에서 그 기판 전면상에 형성되는 소수 전하 캐리어에 반발하는 아이소타입의 장벽으로서 역할한다.
특정한 경우에, 그 기판 전면이 적어도 부분적으로 텍스쳐된다.
특정한 경우에, 무반사 코팅이 기판 전면상에 도포된다. 특정한 경우에, 전자기 방사를 흡수하고 불평형 전하 캐리어를 주입하는 국부 센터가 그 기판에 매립되어 불평형 전하 캐리어의 농도 경사도를 생성한다.
특정한 경우에, 도핑되어 함몰된 아이소타입의 편향 영역이 제 1전도형 영역 외부에서 기판 전면상에 형성되어 제 2전도형 영역 또는 영역들에 대한 불평형 전하 캐리어의 농도 경사도를 생성한다.
제 1전도형 영역이 불평형 전하 캐리어의 확산 길이에 비례하는 간격으로 떨어져서 이격된다.
특정한 경우에, 그 기판의 후면은 국부 접촉부 및 후면 전도 전극을 통해 후면 반대 전류 노드로 결합된 국부 아이소타입의 접합을 그 기판 재료와 함께 형성하는 도핑 함몰된 불연속 제 2 전도형 집전 영역을 포함한다.
특정한 경우에, 그 기판은 제 2전류 집전 전극에 의해 제 2후면 전류 노드로 결합된 N개의 불연속 p-n 접합들 및 N>1 불연속 국부 제 1전도형 집전 영역을 그 후면상에서 구비하고 있다.
특정한 경우에, 기판 전면상에서 유전체층이 N개의 불연속 국부 제 1전도형 영역의 에리어에서 최소한 배열된 윈도우로 제공되어 상기 영역과의 제 1전극 접촉을 확정한다.
특정한 경우에, 그 기판 전면상에서 N>1 및 상기 N개의 제 1전도형 영역이 분리된 단일 형태로 구성되어 N개의 분리된 단일 형태의 p-n접합을 형성한다. 특정한 경우에, 그 기판 전면상에서 N=1 및 제 1전도형 영역은 K≥1을 구비하고, 여기서 제 1전도형 부분의 정수가 M≥1의 제 1전도형 연결 소자들을 통해 서로 연결된다. 특정한 경우에, M=1 즉 상기 제 1전도형 영역은 단일 연속 직사각형 스트립 형태로 단일 도핑된 제 1전도형 연결 소자를 구비한다.
다른 특정한 경우에, 상기 제 1전도형 영역은 분리된 단일 형태의 얇은 직사각형 스트립 형태로 M>1 도핑된 제 1전도형 연결 부분을 포함한다. 상기 제 1전도형 영역은 그리드에 배열된 M>1 도핑된 제 1전도형 연결 부분을 포함한다.
특정한 경우에, p-n접합은 거기에 인접해서 집전 영역을 가지며 전면의 측면 및 전면 표면상에 구비된다.
특정한 경우에, 제 2전도형 도핑된 층이 기판 전면상에서 각 N개의 제 1전도형 영역하에서 구비된다.
특정한 경우에, G>1 연속 대체하는 제 2전도형 및 제 1전도형 층의 적층은 기판 전면상에서 각 상기 제 1전도형 영역하에서 구비된다. 동시에, 상기 적층에서 제 1 및 2 전도형 영역이 특히 같은 전도형인 도핑된 연결 소자에 의해 직렬 또는 병렬로 스위치(연결)된다. 동시에, 상기 연결 소자의 일부 또는 전부가 폐쇄 회로를 형성한다.
특정한 경우에, 상기 N개의 제 1전도형 집전 영역과 분리된 X≥1 추가 도핑된 편향 영역은 기판 전면상에 구비된다. 상기 X 도핑된 편향 영역 각각은 제 2전도형이며, X 편향 영역은 제 1 및 2전도형 모두의 영역이거나, 상기 X 도핑된 편향 영역 각각이 제 1전도형이다. 같은 전도형인 상기 도핑된 편향 영역은 같은 전도형연결 부분에 의해 회로로 결합된다. 기판 전면상에서 N개의 제 1전도형 집전 영역들중 적어도 하나가 편향 영역에 의해 형성된 회로내에 배열된다.
특히, 상기 X 도핑된 편향 영역은 연속 폐쇄 회로(링 또는 벨트)로서 구성되고 N개의 집전중 적어도 하나가 상기 연속 폐쇄 회로내에 배열된다.
특정한 경우에, 기판 전면 및 도핑된 편향 영역상에서 N개의 집전 도핑된 제 1전도형 영역들은 F ≤2f에서 서로 이격된 대체 불연속 양자 트래핑 함몰부로 배열되고, 여기서 f는 불평형 전하 캐리어의 확산 길이이고, 상기 트랩은 어떤 함몰부및 편향 영역 - 최근접한 함몰부로부터 F 거리로 제 1전도형 함몰부를 따라 있는 다른 함몰부 - 에서 배치된 제 1전도형 집전 영역의 기판 전면상에 형성된다.
특정한 경우에, 그 변환기는 상기 X 도핑된 제 2전도형 편향 영역들중 적어도 하나 또는 그들 각각에 연결된 추가의 제 3(또는 제 2전면측) 집전 전극을 더 포함한다.
특정한 경우에, 적어도 하나의 편향 필드 전극은 유전체 층 상부에 위치된다. 동시에, 상기 N개의 제 1전도형 집전 영역과 분리된 X≥1 추가 도핑된 편향 영역이 기판 전면상에 구비되고, 적어도 하나의 편향 필드 전극이 상기 X 도핑된 편향 영역들 중 적어도 하나의 에리어에서 유전체 층 상부에 배열된다.
N개의 제 1전도형 영역 각각에 연결된 제 1집전 전극이 확장되고 그것을 연결시킨 상기 제 1전도형 영역을 각기 개별적으로 평면에 겹쳐지게 할 수 있고, 상기 제 1전극이 편향 필드 전극에 연결되어 단일 확장된 집전-편향 전극을 형성한다.
상기 확장된 집전-편향 전극이 광학적으로 투명한(또는 반투명) 전도 재료(예를 들어, Si*, TCO, ITO)로 제조되는 것을 선호하나 반드시 그럴 필요는 없다.
상기 확장된 집전-편향 필드 전극이 광학적으로 투명한(또는 반투명) 전도 재료(예를 들어, Si*, TCO, ITO)로 또한 제조되어 전면을 통해 연속적으로 확장한다.
특정한 경우에, 그 제 1전극이 전면상에서 N개의 집전 영역 각각의 주위를 따라 배열되고 그 편향 영역이 제 1전극의 주위를 따라 배열된다.
또 다른 특정한 경우에, 제 3전극(또는 전면상의 제 1드리프트 전극)은 그 주위를 따라 집전-편향 전극 외부에 형성되어 바이어스 전위 인가시 드리프트 필드를 발생시킨다. 제 1전도형 편향 영역은 드리프트 전극하에서 배열된다. 또한, 필드 드리프트 전극(또는 전면상의 제 2드리프트 전극)은 제 2전도형 편향 영역 위에서 제 1 및 2드리프트 전극들간에 형성된다. 동시에, 전면상의 제 2드리프트 전극은 기판에 전기적으로 우선적으로 연결된다.
특정한 경우에, Y≥1 얇은 전극들이 전면상에 배열되고 전류 노드로 결합되고, 그 전극 이격이 불평형 전하 캐리어의 확산 길이에 비례한다.
특정한 경우에, 전면상의 제 1전도형 영역 및 전면상의 제 2전도형 영역이 마이크로렌즈 또는 마이크로프리즘으로 코팅된다.
특정한 경우에, 제 2전도형 기판의 배면은 연속 제 2전극에 의해 전류 노드로 결합된 W≥1 분리된 제 2전도형 도핑된 편향-집전 영역을 포함한다.
그 배면은 제 4전극에 의해 전류 노드에 각기 연결된 V≥1 제 1전도형 도핑된 편향-집전 영역을 또한 포함한다. 또한, 그 배면은 제 2 및 1 전도형 편향-집전 영역의 주위에 배열되는 추가의 불연속 제 1전도형 편향 영역을 포함하고, 대안적으로, 그 배면은 상기 불연속 제 1전도형 편향 영역들간에 배열되는 추가의 불연속 제 2전도형 편향 영역을 포함한다.
그 변환기는 불평형 전하 캐리어의 확산 길이에 또는 그 길이보다 적게 비례하는 두께의 반도체 기판상에 형성된다.
반도체 기판의 전면 또는 후면상에서, 추가의 전자기 방사의 소스, 예를 들어, 스트론튬-90을 갖는 Z 영역이 배열된다.
본 발명의 제 2태양에 따라, 배터리는 J > 1을 구비하고, 여기서 J는 직렬 및 병렬 전기 회로로 서로 연결되고 직사각형 외부 에지를 갖는 상기 설명된 실시예에 따른 변환기의 정수이다. 특히, 그 변환기들은 6각형으로 된 외부 에지를 갖는다.
본 발명의 제 3태양에 따라, 배터리는 J > 1을 구비하고, 여기서 J는 직렬 및 병렬 전기 회로로 서로 연결되고 위육방(pseudohexagonal) 외부 에지를 갖는 상기 설명된 실시예에 따른 변환기의 정수이다.
본 발명의 부가적인 태양에 따라, 배터리는 J > 1을 구비하고, 여기서 J는 직렬 및 병렬 전기 회로로 서로 연결되고 적층 배열된 상기 설명된 실시예에 따른 얇은 투과 형태의 변환기의 정수이고, 그 변환기들은 적층되어 상부 층 또는 스테이지는 입사하는 방사의 단파 스펙트럼을 변환시키고 적층에서 각 연속되는 하부 멀티스테이지 또는 층은 장파장 스펙트럼을 변환시킨다.
본 개시의 명확한 이해를 위해, 반도체 전도형에 대한 다음과 같은 해석이 본원에 사용되는 데: 제 1전도형은 p-전도성 또는 n-전도성으로 이해되는 반면에 제 2전도형이 제 1전도형과 반대인 각각의 n-전도성 또는 p-전도성으로 이해된다. 방법론적인 태양에서, 본 발명의 목적은 본 발명자에 의해 발견되고 찾아낸 원리적으로 새로운 물리적인 현상, 규칙성 및 특성을 진보된 설계뿐만 아니라 그 설계에서 승인된 기술에 사용함으로써 이루어진다.
특히, 본 발명은 NeCC의 농도 경사도 및 재결합 공정을 제어하는 것을 기반으로 하며 자연적인 재료 특성에서 그 자연적인 불연속 및 이종 구조와 그 특성 및 현상의 목표-지향 사용을 기반으로 한 현상에 관련되며, 그 특성 및 현상은 번치 또는 전류 노드 효과, 불연속 변환기에서 γ형태의 충전된 파티클 효과, 및 다른 현상 및 특성이다.
그 비용 유효성은 효율 개선으로 뿐만 아니라 본 발명에서 기판 재료를 최소량으로 요구하는 최적으로 최소화된 구조, 및 배터리내의 셀 및 그 배열의 최적 구성에 의해 이루어진다.
전자기 방사 변환기의 효율을 개선하는 본원에 사용된 기술이 하기에서 논의된다.
본 발명에 따라, PEC 효율이 변환되는 EMR 스펙트랄 범위의 확장에 의해 및 재결합 손실을 감소시키는 것뿐만 아니라 흡수없이 방사로 인한 손실을 감소시키고, 열 분산으로 인한 손실을 감소시키고 변환기 내부 저항으로 인한 손실을 감소시킴으로써 변환 기술을 상당히 개선시킴에 의해 개선된다.
무반사 코팅으로 인해 입사하는 방사의 반사를 감소시키는 방법은 세계적으로 널리 연구되어왔다. 그러나, 1% 이하의 반사 감소는 3-4%의 효율 개선만 가져왔다. 연속적인 p-n 접합을 갖는 종래의 실리콘 기반의 변환기가 25%를 초과하지 않는 효율을 제공할 수 있다. 그것에 대한 주요 이유는 재결합 손실이고 내부 저항으로 인한 손실이어서, PEC로 하여금 전류 및 전압에서 포화 상태로 되게 한다. 종래의 기술SC에서 본 발명자에 의해 수행된 측정에서, 그 전류-전압 특성은 입사하는 방사의 고 밀도에서 및 낮은 조사 레벨에서 높은 내부 저항으로 인해 정류된다.
최신식의 단일-접합 연속 구조인 SC는 변환기를 침투하는 큰 에너지 흐름에 대적할 수 없다. 그러므로, 그 PEC는 그 효율(출력 전력 대 입사 전력의 비율)에 따르는 낮은 벌크 변환 지수(변환기를 침투하는 전력 대 출력 전력의 비율)를 갖는다. 본 발명자에 의해 수행된 측정에서, 기존의 고성능 실리콘 기반의 변환기의 벌크 변환 지수(ICF)는 기껏해야 25%이다. 그것에서 연속 단일-접합 솔라 셀 효율이 25%를 초과하지 못한다. 그러므로, 발명자 모두의 노력이 벌크 변환 지수 모두를 처음에 증가시키는 것이다. 그렇게 하기 위해, MCC 재결합을 제거하고 PEC 벌크 저항을 감소시키는 것이 무엇보다도 먼저 필요하다.
스펙트랄 범위를 단파 UV EMR 스펙트럼으로 확장해서 효율을 개선시킴
본 방법은 본 발명에 따라 단일-접합 SC의 연속층을 분리하는 것 및 연속(솔리드) 단일-접합 변환기로부터 불연속 다접합 변환기로의 결정적인 교체를 기반으로 한다.
상기 도시했듯이, EMR UV 스펙트럼을 차단하는 주요 이유는 연속 단일-접합 솔라 셀의 전면에 걸쳐 모두 제공된 n+ 층에 많은 양의 전자가 있기 때문이다(Reivi K., Defects and Dopants in Semiconducting Silicon, Moscow, Mir Publishers, 1984, 470 PP). 그러므로, UV 양자가 반도체를 침투하고 흡수되기 위해, 윈도우는 노출되어 그 양자가 SC로 통과되고, 즉 그 연속적인 n-층이 분리되거나 그 변환기 전면이 n+ 층없이 윈도우에 제공되어야한다. 그런 요구 사항은 국부 불연속 p-n 접합 및 분리된 집전 층을 구비한 본 발명의 변환기 구성에 의해 충족되고, 연속해서 제공된 광 윈도우가 분리한다. 국부 불연속 접합들은 변환기 벌크저항을 동시에 및 실제로 감소시킨다. 그것은 번치된 변환기로 불리우는 불연속 변환기에서 통계학적인 효과의 징후 및 NeCC 이동 경로 감소와 관련된다. 최신식의 연속적인 변환기의 높은 벌크저항은 반도체 벌크 및 높은 시트 저항으로 인해 (도 117)의 긴 T자 모양 NeCC 이동 경로와 관련된다. 반대로, 불연속 변환기는 낮은 벌크 저항을 가지나, 충전된 파티클의 γ자 모양 이동 경로로 인한 낮은 시트 저항도 갖는다(도 118). 그러므로, 불연속 변환기가 연속적인 변환기보다 훨씬 낮은 총 벌크 저항을 갖는다.
그러나, EMR 콜드(cold) 스펙트럼의 흡수 범위를 확장하는 상기 언급된 방법은 장파장 스펙트랄 범위로 같게 확장하는 것을 방지한다. EMR의 단파 및 장파 영역으로 확장을 가능하게 하기 위해, 본 발명자는 반도체에서 불연속 다접합(이종접합) 구조를 국부 매립하도록 제안했다.
스펙트랄 범위를 단파 및 장파 UV 및 장파 IR EMR 스펙트럼으로 확장함에 의해 효율을 개선시킴
접합 불연속 구조는, 도펀트 센터(또는 클러스터 또는 지대 또는 나노파티클 또는 완전한 흑체 또는 다른 이종)가 단파 UV로부터 장파 IR로 변화하는 다른 길이의 광자를 흡수 및 주입하기 위해 거기에 국부 매립될 때, 반도체에서 형성된다. 동시에, 그 국부 매립에 의해 집전 셀 및 변환기 외부 회로에 대해 발생된 전하의 확산 및 이동하는 데 필요한 전하 농도 경사도의 영역이 형성된다.
불평형 소수 전하 캐리어(NeCC) 또는 EHP, 즉 n-반도체의 호올 및 p-반도체의 전자는 EMR 흡수시 반도체에 형성된다. 전하 농도 경사도를 고려할 때, 그들은 p-n 접합으로 확산하고, p-n 접합 필드에 의해 계속되고 반대 전도형 반도체로 릴리스되어 거기에서 다수 전하 캐리어로 된다. 그것의 발생시, p형 반도체는 과도한 양전하로 주어지고 n형 반도체는 음전하로 주어진다. 변환기 p- 및 n-영역들간에, 전위차가 발생하고, 즉 다시 말하면 광-EMF 또는 개방-회로 전압이 발생한다.
변환기에서 불평형 소수 전하 캐리어(NeCC) 또는 전자-호올쌍(EHP)의 발생 및 분리 공정은 연속(분리된 에리어없이 솔리드) 도핑되거나 확산 유사 영역 또는 부분을 구비한 전면을 예외없이 갖는 같은 종래 기술의 변환기 모두를 감소시키기 위해 반도체에서 그 표면 및 벌크 재결합 공정을 포함하고, 상기 표면 재결합이 벌크 재결합을 초과한다.
EMR을 반도체에 흡수시키고 EHP를 형성하기 위해, 다음의 조건이 충족되야하는 데, 즉 자체의 흡수E= hv ( h 는 플랑크 상수이고 v 는 입사파 주파수)의 경우에 최소한의 입사파 에너지는 반도체 금지 대역폭(FBW) △E 폭: hv ≥ △E의 에너지 이상이어야한다.
예를 들어, 실리콘 카바이드, 갈륨 아스나이드, 구리를 함유한 인듐 복합체, (-Si-O-Si-)-형태의 결합을 실리콘으로 형성하는 게르마늄 또는 산소, 및 다수의 다른 복합체의 파티클들이 이종 흡수-주입 도펀트 지대로서 국부적으로(동종이 아닌) 매립된다. 그 복합체는 소정의 EMR 파장에서 최대 스펙트랄 흡수를 하게 된다. 광대역 간격 재료는 단파 영역 및 협대역 간격 재료 - EMR 스펙트럼의 장파 영역에서 최대 흡수를 하게 된다. 도시했듯이, 예를 들어, 실험 측정에 의해, 2개의 스펙트랄 흡수 최대치는 종래의 단결정 실리콘에서 나타나는 데, 즉 하나는 0.5 μm 지역에서 나타나고 나머지 하나는 0.7 μm 지역에서 나타난다. 앞의 최대치는 도펀트 최대치와 관련되며 뒤의 최대치는 고유한 실리콘 흡수 최대치에 관련된다. 실리콘에 산소가 존재하므로 EMR 파장 5-6 μm 등에서 최대 스펙트랄 흡수를 가능하게 한다. 산소는 실리콘 정제 공정에서 보통 제거되나, 필요시 본 발명에서 장파 IR EMR 스펙트럼을 흡수한다.
PEC 기판을 다른 FBW를 갖는 불연속 도펀트로 국부 도핑하는 것에 의해 다른 EMR 파장에서 최대 스펙트랄 흡수가 가능하게 된다. 다른 한편으로, 다양한 도펀트를 국부 매립하는 것에 의해 기판 내부에서 세로로 가로지르는 전하 농도 경사도의 센터가 발생되며, 그 도펀트가 전하 확산을 위해 필요하고 PEC 외부 회로에 동일하게 더 진행한다.
그러므로, SC의 연속 단일-접합층을 분리하고 물리적인 방법으로 하나 또는 다른 불연속 대역 도펀트를 매립하는 것에 의해 그 스펙트랄 응답을 증가시키고, 변환되는 EMR 스펙트럼 범위를 확장시키고 NeCC 농도 경사도를 형성한다. 동시에, 양호한 EMR 흡수 및 주입 소스를 구비할 뿐만 아니라 NeCC 농도 경사도의 영역을 구비하는 완전한 흑체는 EMR 흡수-주입 센터를 확정하기 위해 사용된다.
다양한 반도체 재료에 대한 FBW는 실리콘 카바이드(SiC)-△E = 2.5 eV-3.5 eV; 카드뮬 텔루르(CdTe)-△E = 1.44 eV; 갈륨 아스나이드(GaAs)-△E = 1.43 eV; 구리 및 인듐 디셀레나이드(Cu-InSeOB2)-△E = 1 eV; 실리콘-△E = 1.1 eV; 게르마늄 (Ge)-△E = 0.66 eV; InGaAsSb-△E = 0.5-0.6 eV; InAsPSb-△E = 0.36-0.6 V 등에 달한다.
대안적으로, 광대역 PEC를 얻기 위해 실리콘을 기본 재료로 사용한다(다른 반도체가 사용됨). 광대역 PEC를 얻기 위해, 충분히 많은 국부 불연속 p-n 접합수(그 수는 N > 1 및 N→∞이어야함) 및 노출된 불연속 p-전도성(대안적으로는 n-전도성) 영역이 단파 양자의 침투를 위해 p-전도성 실리콘 기판에서 형성되고, 다른 FBW 재료의 파티클과 나노 크기의 파티클들은 공지된 방법으로 매립된다. 특히, 갈륨 아스나이드, 게르마늄 또는 산소 또는 실리콘 카바이드는 매립된다. 그러나, 많은 FBW를 갖는 재료는 기판층 상부로 매립되고 적은 FBW를 갖는 재료는 층 하부로 매립된다.
실리콘보다 많은 FBW를 갖는 갈륨 아스나이드의 불연속 파티클은 깊이 3-5 μm 로 즉 UV 양자의 침투 깊이로 기판 전면상의 상부 표면층으로 매립되고, 게르마늄 또는 산소가 기판 하부층으로 매립된다.
갈륨 아스나이드 또는 다른 광대역 간격 반도체는 EMR 스펙트럼의 단파이지만 고 에너지 UV 영역에 광응답을 얻기 위해 필요로 된다.
깊이 3-5 μm의 갈륨 아스나이드 도펀트로 채워진 근접-표면 실리콘 층 또는 갈륨 아스나이드보다 더 큰 FBW를 갖는 다른 재료는 UV 양자를 흡수하기 위한 일종의 트랩이다. 협대역 간격 재료(예를 들어, 게르마늄, 산소 또는 카드뮴-수은-텔루륨(CMT)합금 등)를 함유한 PEC 기판의 국부 불연속 불순물 봉(filling)은 장파 IR 방사를 위한 트랩으로 역할한다.
EMR이 단파 양자의 침투를 위해 노출된 윈도우로써 그 다접합 실리콘 덩어리 표면상에서 입사할 때, 이종 "대역" 봉은 먼 IR로부터 UV 및 상부로 넓은 EMR 스펙트럼을 흡수한다. 그 덩어리의 EMR 침투 깊이는 입사하는 방사 파장에 따라 변화한다. EMR이 PEC 광수신부 상에 입사할 때, UV 광자가 처음에 흡수된다. 그 후에, 그 광자는 적은 에너지를 가지나 더 깊이 침투한 것은 흡수되고; 그것들은 보라색 광자들이다. 보라색 광자들 뒤에는 청색, 황색, 오랜지색, 적색 등이 이어지고, 기본 실리콘이 EMR 스펙트럼의 IR 영역을 이미 투과하나 그것이 갈륨 아스나이드 층 아래에서 도핑되는 산소 또는 다른 협대역 간격 재료를 함유한 협대역 간격 게르마늄 또는 실리콘 복합체에 의해 흡수된다. 초 협대역 FBW를 갖는 매립된 CMT 합금은 EMR 변환 범위를 중간 및 먼 IR 방사로 더 확장시킬 것이다. 추가의 흡수 센터로 채워지는 제안된 반도체 기판은 EMR을 흡수하고 IR로부터 UV 및 상부까지의 넓은 입사 방사 범위내에서 전자-호올쌍(EHP)을 발생시킨다.
도 119는 순수 실리콘으로 및 산소를 혼합한 "더티(dirty)" 기술 등급의 실리콘으로 제조된 SC의 스펙트랄-응답 특성 실험을 도시한다. 거기에서 알 수 있듯이, 순수 실리콘은 "더티" 실리콘과 비교해 오히려 좁은 변환 범위를 갖는다. 그래서, PEC 기판 재료의 비용은 "더티" 실리콘을 사용해서 한 자릿수만큼만 감소된다.
그러므로, 변환가능한 EMR 파장을 확장하는 것이 반도체 구조의 물리적인 변형 - NeCC의 확산 진행을 위해 필요한 NeCC 농도 경사도 및 기본 반도체의 다접합 구조를 생성하는 도펀트를 매립함에 의해 불연속 국부 접합을 형성시키는 것, 및 변환기의 전류를 형성시키는 것 - 의 획기적으로 새로운 공정으로 본 발명에 따라 이루어진다.
본 발명에 따른 PEC 효율의 추가적인 개선은 기판 표면 및 내부의 구조로 내장 필드를 매립함에 의해 및 집전 버스들간의 거리를 최적화함에 의해 이루어진다.
본 발명의 특정한 실시예 모두는 전면의 연속성 분리가 변환기 구성 - 제 1전도형(p- 또는 n-형)의 도핑된 집전 층(도핑된 집전 영역)과 함께 - 에서 사용될 수 있다는 점에서 종래 기술의 해결책으로 획기적으로 새롭고 구별되고, 반대의 제 2전도형 부분이 EMR(각각의 p- 또는 n-형, 소위 "분리층" 설계)에 노출된 기판 전면상에 있게 된다. 가장 단순한 경우에, 상기 제 2전도형 부분이 전면상에서 제 1전도형 도핑된 집전 영역들간에 배치된 기판부를 포함하고; 그 제 1 및 2 전도형 도핑된 영역이 전면상에 번갈아 배치된다.
본 발명의 변환기의 새로운 특성은 다음과 같은 데, 즉, p-n 접합 저항이 충전된 파티클의 γ자 모양 이동 경로로 인해 제로로 갑자기 감소되고(도 118) N>1 소형의 제 1전도형 불연속 국부 영역이 형성되어 다수인 N개의 불연속 p-n 접합이 형성되고 상기 N개의 분리 영역이 번치(병렬 회로)로 또는 제 1집전 전도 전극을 경유해 제 1전류 노드로 및 PEC 후면측 상에서 전도체를 사용해서 국부 접촉부 및 제 2전도형 중도핑된 포인트 함몰부를 병렬로 연결함에 의해 제 2전류 노드로 결합되어 p+p 아이소타입의 접합을 형성한다.
종래 기술에서 실리콘 기반의 SC인 아이소타입의 n+n p+p 후면 장벽이 사용되어 오옴 접촉부에서 소수 NeCC의 표면 재결합율을 감소시킨다. 그 장벽은 후면으로부터 추가된 도핑 불순물량을 단기간 확산시켜 통상적으로 형성된다. 종래 기술과는 구별되게, 아이소타입의 접합은 한 측면에서 또는 반대 측면보다는 불연속 국부 p-n 접합의 평면에서 본 발명에 따라 변환기에서 형성된다.
아이소타입의 n+n p+p 장벽은 각종 방법: 확산, 이온 주입 도핑 및 그 방법들의 결합에 의해 형성된다. 이외에도, 상승된 농도를 갖는 근접-표면층은 페시베이션 유전체 및/또는 무반사 코팅으로 실장된 전하로 유도되거나, 본 발명에서처럼 전극 필드에 의해 유도된다. 그러므로, 대안적인 제 1 전도형 불연속 영역들간의 연속성 분리에서, 중도핑된 제 2전도형 층은 제 2전도형 영역의 p+p접합을 생성한다. 그 아이소타입의 접합은 소수 전하 캐리어에 대해 반발하는 아이소타입의 장벽을 생성한다.
도 20은 2개의 반대 전류 노드 - N개의 불연속 p-n 접합이 불평형 전하 캐리어의 전류 경로에 제 1전류 노드를 형성하고 그 아이소타입의 접합 및 불연속 후면 국부 접촉과 함께 제 2전도형 중도핑된 불연속 함몰부의 영역이 다수 불평형 전하 캐리어의 전류 경로에 제 2전류 노드를 형성함 - 를 가지며 본 발명에 따른 불연속 번치된 변환기의 예시된 실시예를 도시한다. γ자 모양의 NeCC 이동 경로로 설정된 충전된 파티클의 이동 경로 축소뿐만 아니라 통계학적인 분산(본원에서 더 논의될것임) 및 전류 노드 효과(번치 효과)로 인해 갑작스런 저항 강하가 발생한다(도 118 및 120).
대안적으로, 2개의 반대 전류 노드뿐만 아니라 4개의 반대 전류 노드를 갖는 구성은 본 발명에서 제안되는 데, 전면에 2개의 전류 노드 및 후면에 2개의 전류 노드는 집전 편향 영역(셀)의 병렬 연결에 의해 형성된다. 그 변환기들의 예시된 실시예가 하기에서 더 상세하게 설명된다.
대안적으로, 솔라 셀 설계는 제 2전도형 기본 영역의 전면뿐만 아니라 후면상에 N개의 불연속 접합 및 제 1전도형 집전 영역을 제공함에 의해 반대 전류 노드로써 제안된다.
p-n 접합의 기하학적인 크기가 감소되는 것이 본 발명의 본질이다. 그 접합은 적은 선형 크기(d > σ, 여기서 σ는 극미한 적은 값) 및 N≫1인 그 수(이상적으로, N→∞, 여기서 ∞는 극미한 큰 값)를 가져야하고 불연속으로(서로 결합되지 않게) 및 단일 형태의 방법으로 즉 다시 말하면, 일정한 크기로 구성 및 다른 공정 조건을 형성해야한다.
본 발명의 다양한 실시예에서, 그 변환기들은 종래 기술과 구별되는 다음의 새로운 태양에 의해 특징지어지고, 즉
1) 불연속 "분리층" 변환기의 대체하는 제 1전도형 불연속 국부 영역들간의 연속성 분리에서, 제 2전도형 중도핑된 영역들이 EMR을 변환기 내부에서 액세스하기위해 광 윈도우를 구비하는 아아소타입의 p+ p접합을 제 2전도형 기본 영역과 함께 형성하고 동시에 아이소타입의 편향 영역을 형성하도록 생성되고;
2) EMR 변환 공정이 국부화되고 SSBH(a system of local surface-bulk heterogeneities)가 생성되고, 그것은 IR 영역으로 및 UV 및 X레이 방사로 반대 방향으로 변환기 민감도를 시프트하기 위해, 반대의 n+ 및 p+ 영역을 포함하는, PEC 내부의 표면 및 PEC 내부에서 불연속으로 대체하는 국부 이종을 포함하고;
3) SSBH는 다양한 FBW의 도펀트를 흡수 센터 형태로 포함하고 이종을 국부적으로 매립함에 의해 및 MCC 농도 경사도에 영향을 주기 위해 EMR을 주입함에 의해 형성된다. 가장 단순한 경우에, NeCC 경사도의 증가는 반도체 표면 및 내부의 국부 영역에서 (번치로) EMR을 집중화한 국부 마이크로렌즈에 의해 발생되어 입사하는 방사 밀도를 실제로 증가시키고 PEC 동작을 위해 기본적으로 되는 전류의 확산 성분(dn/dx) 을 강화하는 MCC 농도 경사도를 흡수 영역에서 생성하게 한다. 마이크로렌즈 또는 마이크로프리즘의 시스템 사용은 입사하는 EMR 흐름 밀도를 한 자릿수 이상으로 증가시키고, 변환기 동작의 효율 및 전력을 실제로 증가시킨다. SSBH는 기본 반도체 재료(이 경우에는 p-Si)의 표면 및 벌크구조에서 반대 n+ 및 p+ 영역을 포함하고 대체하는 국부 불연속 표면-벌크 이종을 사용해서 형성되고 불평형 NeCC의 분리를 위해 확산-드리프트 메카니즘을 사용하는 (반도체 또는 기타) 재료에 적용가능하다.
4) 확산 필드(횡축 및 종축 성분)와 함께, 변환기 구성은 변환기 전후면상에서 N개의 제 1전도형 영역 주위에 제 1전도형 벨트(대안으로서, 제 2전도형) 또는 다른 형태(제 1 및 2전도형)로 영역을 포함하는 드리프트 편향 필드 소스를 사용해서 NeCC 모션을 가속화하고 전하 집전율을 전류 콜렉터에서 증가시키고; 확산 필드와 함께, 그 변환기 구성은 변환기 전후면상에서 N개의 제 1전도형 영역 주위에 국부 N개의 제 2전도형 층을 매립(도핑)함에 의해 추가의 드리프트 편향 변환기 필드(및 NeCC 전극상의 집전 필드)를 사용하여 전하의 벌크 및 표면 재결합 모두가 (전후면상에서) 실제로 제거되고;
5) "분리층" 변환기 구성은 기판 전후면상에서 제어 필드 전극을 사용하고;
6) "분리층" 변환기 구성은 제 1전도형 영역하에서 제 2전도형 확산 세분층을 매립함에 의해 접촉 전위차를 증가시키는 방법을 사용하는 데, 왜냐하면 p-n 접합 크기를 국부화한 후 확산 세분층은 방사선으로 하여금 활성 반도체 내부에 침투하지 못하게 할 수 없기 때문이고; N개의 제 2전도형 확산 영역에 더해져서 2개(제 1 및 2)의 전도형들중 G>1 연속 대체하는 층이, 각 n+층하에서 p+층이 거기에 인접해서 제공되고 후자의 다른 n+층이 제공되도록, 배열되면, 전위를 크게 증가시키는 효과가 관찰되고, 대체하는 p-n 접합의 적층을 갖는 상기 확산 세분영역이 직병렬로 스위치된다. 개선된 스위칭의 경우에, N개의 전위 승수는 변환기 구조에서 형성되고 병렬 스위칭의 경우에 N개의 전류 승수가 변환기 구조에서 형성되고;
7) "분리층" 변환기 구성은 표면 에칭으로써 깊은 확산 n+p+ 접합을 사용하고 그 뒤에는 p-n 접합 저항을 상당히 감소시키는 확산(메사플래너(mesaplanar) PEC 구성), 및 변환기 흡수 표면 및 흡수율과 MCC 벌크 농도의 증가가 이루어지고;
8) "분리층" 변환기 구성은 깊은 양자 트랩을 사용하여 고 에너지 단파 EMR 스펙트럼 및 장파 EMR 스펙트럼을 상당히 흡수 및 변환할 뿐만 아니라 p-n 접합 저항을 상당히 감소시키고;
9) 대안으로서, p-n 접합의 내부 벌크 저항을 감소시키기 위해, "분리층" 변환기 구성은 NeCC 확산 길이보다 덜 두꺼운 얇은 반도체 기판을 사용하고, 그것에 의해 (두께 300μm 이상의 종래의 웨이퍼와 비교해)p-n 접합 벌크 저항을 감소시키고 재료 소비를 5-6배 감소시키고 경제적 및 기술적 효과를 개선하고; 스트립 및 그리드 구성 전극은 (저항을 더 감소시키기 위해)변환기의 전후면 구조에서 사용되어 전류 노드(또는 번치) 효과를 생성하고;
10) 대체하는 n+p+ 영역들이 반도체 기판의 2면(전후면)상에 배열되어 확산 및 드리프트 전류 성분이 충분한 정도로 사용되고 MCC 표면 및 벌크 재결합 모두가 변환기에서 완전히 제거되고;
11) "분리층" 변환기 구성은 추가되어 실장되고 영구적인(어느 때라도 동작하는) EMR 소스, 즉 다시 말하면, 약한 방사능 방사 물질, 예를 들어, 스트론튬-90 및 다른 화학 복합체 및 성분을 사용하고;
12) 최적의 6각형 및 위육방 구성은 솔라 베터리 시스템으로 변환기를 배열 및 조립시 사용되어 기판 재료가 절약되고; 배터리가 다른 확산층 깊이로 및 병렬로 또는 개선된 스위칭으로 초박막상에서 투과 형태 SC의 적층으로 적층된다.
본 발명은 본 기술에 공지된 변환기 형태 또는 광전지 셀에 뿐만 아니라 변환기를 형성하는 방법 모두에 적용가능하고, 그 변환기는 어떤 재료상에서 이종접합 형태의 변환기를 포함하고 EMR을 EMF로 변환할 수 있다. 간단하게 하기 위해, 본 발명의 개시 및 그 특정한 예시 실시예는 p-전도성 실리콘 기반의 재료 및 n-전도성(n+ -전도성)의 N개의 전면측 집전 도핑된 영역에 의해 더 설명되지만, n-전도성 기판 및 p-전도성(p+ -전도성)전면측 집전 영역이 본 발명의 구현을 위해 같게 사용됨이 당업자에게는 명백하게 된다.
본 발명의 발명자는 EHP 변환 공정을 국부화하고 SSBH를 생성하도록 의도된 기술을 사용하여 PEC 전류의 확산 성분의 효율을 개선한다. 동시에, 변환기 전류의 확산 성분과는 달리, 본 발명은 드리프트 필드 형태로 부가된 실장 필드를 사용하여 그 변환기 효율이 상당히 개선된다.
모든 경우에, 본 발명의 구현예는 집전 n+층의 연속성을 분리함에 의해 이루어지고, 서로 및 집전 전극에 저항으로 결합하거나 결합하지 않는 임의의 형태 및 구성의 국부 불연속 영역을 포함하나 제한되지 않는다. 집전 n+층은 임의의 형태 및 구성(EMR 변환 공정을 국부화하기 위한 방법을 참고로 상기 설명했듯이)의 불연속 N≥1(대안으로서, N>1) 최소 크기 셀 또는 표면-분배된 콤 구조 또는 불연속 셀의 그리드로서 구성된다. 일반적으로, 불연속 소자 또는 셀은 전극에 의해 단일 전류 노드로 결합된 임의의 구성으로써 국부화된 영역을 포함한다.
한편으로는 변환기 전면상에 제공된 음영 지대가 광감지 흡수 에리어를 감소시키나(그럼으로써 변환기 효율을 손상시킴), 다른 한편으로는 NeCC 농도 경사도를 향상시켜서 전류의 확산 성분량 및 확산 성분 효율을 개선시킨다. 그 음영된 에리어는 최소 크기로 되어야한다(예를 들어, 전류-전도 회로 또는 접촉이 폭방향 크기가 충분히 적은 값인 σ, 즉 다시 말하면 n+ 영역의 크기로 되야 한다). 적은 선형 크기의 경우에, 음영은 EMR 에지 회절로 인해 사실상 존재하지 않는다.
음영 지대는 반사층에서 자유 캐리어의 농도에 의존하는 반사 계수의 증가로 인해 n+ 영역에 의해, 및 변환기 전면 표면의 영역뿐만 아니라 집전 n+ 영역의 금속 버스인 p+ 층을 편향함에 의해 표시된다.
음영이 n+ 영역 또는 p+ 층(고 반사율을 갖는)에서 실행되므로, 효율을 손상시키는 것에 대한 음영 분포가 감소된다. 그러므로, 변환기 효율을 개선시키는 우세한 지수가 음영된 에리어로 인해 이종을 생성하여 변환기 광전 전류의 전하 확산 공정 및 통과에 필요한 전하 캐리어 밀도 경사도(CCDC)를 궁극적으로 형성한다. 음영된 영역은 임의의 구성을 갖는다. 이종 지대는 최소 크기이며 단일 형태의 불연속이며 전도체에 의해 단일 전류 노드로 결합되고, 임의의 구성이며 그 수가 N ≫1이다.
이미 알 수 있듯이, EHP 변환 공정 및 p-n 접합의 내부 저항의 관련된 감소의 국부화는 γ자 모양의 NeCC 이동 경로를 따라 전하 이동 경로를 감소시키고, 제 2전도형 중도핑되어 함몰된 영역의 후면을 전도하는 제 2전극에 의해 병렬 회로로 결합시킴에 의해 다수인 N개의 제 1전도형 영역(여기서 N>1)을 상기 각 N개의 영역에 인접한 제 1전극에 의해 제 1전류 노드로 및 제 2전류 노드로 결합함에 의해 본 발명에 따라 이루어진다. 후면상의 제 2전류 노드는 후면상에 배열된 접합을 병렬 회로로 결합함에 의해 이중면 불연속 변환기에서 형성된다. 후면상에서 제 1전류 노드 또는 번치 및 제 2전류 노드에 인접한 제 1전도형 확산 n-영역의 p-n 접합의 병렬 연결 및 결합의 결과로서, p-n 접합의 총 회로 저항이 실제로 제로로 감소된다. 동시에, γ자 모양의 NeCC 이동 경로의 효과가 크기 위해서는, 한편으로 불연속 접합들간의 거리를 감소시키고 다른 한편으로는 변환기 기본 기판의 두께를 감소시키는 것이다. 최적의 경우에, 그 거리 및 길이가 NeCC 확산 길이 이하로 된다.
내부 저항을 제로에 가까운 값으로 감소시킴에 의해 회로 전류가 증폭되고 전하의 벌크 및 재결합이 감소하고 변환기의 벌크 열 손실이 감소되어 그 전력 및 효율이 궁극적으로 개선된다. 동시에, 제 1전극 및 전극 자체하에서 제 1전도형 영역 각각이 어떤 형태 및 구성을 가지며, 특히 직사각형, 정사각형, (다른 종횡비를 갖는)육각형, (다른 종횡비를 갖는)팔각형 등 일 수 있다.
변환기 총 내부 저항값을 더 감소시키기 위해, N개의 제 1전도형 영역수를 N >> l, 즉 (a) 적어도 10개, (b) 적어도 50개, (c) 적어도 80개, (d) 적어도 100개, (e) 적어도 1,000개, (f) 적어도 10,000개, (g) 적어도 100,000개, (h) 적어도 10,000,000개 등으로 증가시키는 것이 바람직하다. 그렇게 함으로써, 접합 크기는 극히 적은 값으로 되야 하고, 특정한 경우에 포인트-접촉 접합이 제공되야한다.
그러므로, 변환기 내부 저항을 감소시키는 것은 재료 변형을 위한 새로운 물리적인 방법을 사용하는 것을 기반으로 하여, 내부 저항값Rp을 감소시키고 EMR에 대한 변환기 표면 민감도를 증가시킨다. 단순하나 원리상 새로운 물리적인 방법이 번치 또는 전류 노드 효과를 사용하는 것을 기반으로 된다. 번치 또는 전류 노드 효과가 충분히 큰 수인 N > 1(여기서 N가 정수이고, 이상적으로는 N > ∞) 및 분리되고 단일 형태인 셀에 의해 이루어진다. 또한, 증폭 또는 감소 효과를 이루기 위해, 번치 셀(본 경우에는 인접한 확산 영역을 갖는 p-n 접합)은 크기 d로 충분히 적어야하고, 즉 p-n 접합의 기하학적인 크기는 극히 적은 값인 d → σ으로 되야 한다. 또한, 본 발명의 대안적인 실시예에서, p-n 접합 총 내부 저항을 감소시키기 위해서는 반도체 재료의 두께, 특히 300-400μm 내지 70μm 이하를 예로 하는 NeCC 확산 길이에 해당하는 두께인 종래의 실리콘 웨이퍼 두께를 감소시켜야한다.
본 발명자에 의해 수행된 실험에서 도시했듯이, 두께 70μm 이하를 갖는 반도체 재료가 높은 물리적인 특성값으로써 특정한 물리적인 상태로 통과한다. 그것은 일반적인 자연 현상 즉 물리적인 특성의 스케일 효과의 징후이다.
특히 두께 70μm 이하를 갖는 얇은 기판 웨이퍼가 기판의 물리적인 특성 즉 기계적이고, 전기적이고 열적 특성 등의 획기적인 개선을 예시한다.
그러므로, 대안으로서, 기술적 및 경제적 효과를 이루기 위해, 실리콘 웨이퍼 두께는 감소되야한다. 반도체 실리콘의 소모는 100-mm 인 종래의 SC 웨이퍼 무게에 대해 16 g/W에서 3-5 g/W로 낮춰진다. 본 경우에, 에너지 1와트 비용이 재료의 비용 절약의 댓가로 6$/W 에서 3-4 $/W만으로 낮춰진다.
또한, 실리콘 소모는, SCs가 6각형 구성으로 배열되고 조립될 때, 더 감소된다(본 발명의 변환기가 솔라 셀로 어떻게 구성되는 지의 설명을 아래에서 볼수 있다).
본 발명자에 의해 얻어진 통계학적인 실험 데이터에 따라, p-n 접합 내부 저항값의 스프레드가 커짐에 따라, 거기에 인접한 확산 영역의 기하학적인 크기가 적어진다. 그러므로, p-n 접합의 스프레드 및 수N가 커질수록, 그 통계학적인 샘플링(또는 그 통계학적인 번치)에서 제로 또는 제로에 근접한 내부 저항값을 갖는 p-n 접합의 존재 확률이 높아진다. 그런 통계학적인 샘플링에서, 인접한 확산 영역을 갖는 p-n 접합의 저항을 포함하는 셀이 병렬 전기 회로로 연결되고 버스 또는 전류 전극에 의해 단일 전류 노드 또는 번치로 결합되는 경우에, 총 저항이 개별적인 회로 셀의 최소값(즉 다시 말하면, 회로에서 하나 이상의 p-n 접합을 한정하는 검출된 최소 저항값)보다 낮은 강하 법칙에 따르게 된다. 또한, 그 통계학적인 샘플링에서 저항값의 스프레드가 p-n 접합수에 역비례해서 낮아지고, 즉 다시 말하면, 그 샘플링에서 p-n 접합수N가 커지고, 저항값의 스프레드가 적어지고 반도체 장치의 전기 파라미터를 더 안정되게 한다.
그러므로, 본 발명에 따른 반도체 구조의 제조에서, 충분히 적은 기하학적인 크기를 갖는 충분한 다수의 p-n 접합이 알맞게 사용된다. 또한, 저항 및 그 스프레드값을 감소시키는 최대 효과를 이루기 위해, p-n 접합이 불연속이고 단일 형태이어야하고 최소 직경 크기를 가지며, 즉 다시 말하면 포인트-접촉으로 되야한다.
그러므로, 반도체 다이오드 배열의 내부 회로에서 총 저항을 감소시키는 효과를 증대시키기 위해, p-n 접합은 불연속적이며 NeCC 확산 길이 이하인 거리로 이격되어야해서 그 수가 극히 큰 값으로 되며, 즉 다시 말하면, N > ∞이고, 그 접합이 단일 형태이고 분리되며, N개의 p-n 접합 각각의 선형 크기가 충분히 적고 이상적으로는 σ-d→ σ인 극히 적은 값으로 되야한다.
연속적인 후면 전극을 대신해서, 변환기 저항을 상당히 감소시키기 위해, 불연속 포인트 접촉이 또한 사용되거나 횡단 버스 또는 그리드 구성 또는 스트립-그리드 구성 또는 다른 구성으로 제 2전류 노드를 형성하는 얇은 스트립 형태로 접촉하여 제 2전류 노드를 변환기 후면상에 형성한다.
아래 도시했듯이, 다이오드 배열를 갖는 본 발명에 따른 변환기의 상기 요구사항을 충족할 때, p-n 접합의 총 내부 저항이 최소(제로)값으로 된다. 그 결과는 p-n 접합의 총 내부 저항RP의 활성적인 R(R → 0), 용량성 C(C→ 0) 및 유도성 (L → 0)성분을 감소시키는 것에서 나온다. p-n 접합수N(N→∞)가 증가함에 따라 그 변환기의 품질 계수Q는 오히려 큰 값으로 된다. 결과적으로, 변환기 전기 파라미터의 열적 안정도뿐만 아니라 경계 동작 주파수는, 값 R,C,L가 감소함에 따라, 상당히 증가한다. 그 열적 안정도는 p-n 접합을 반도체에 형성하는 온도로 될때까지 증가한다. 동시에, 총 저항이 감소하므로, 내부 변환 지수 및 변환기 출력 전력이 증가한다. 본 발명자의 실험에서 이루어진 내부 변환기 지수가 70-80%를 초과한다. 그러므로, 그 수 N을 증가시키고 분리된 p-n 접합의 기하학적인 크기를 감소시킴에 의해 고성능 변환기를 얻는 것이 가능하다.
EHP 형성 공정의 국부화 및 변환기 내부 저항의 감소의 조건하에서, 발생된 NeCC의 드리프트가 가속되고, 남아있는 모두가 본 발명에 따라 전류 및 전력의 갑작스런 증폭 및 변환기 효율의 개선을 가능하게 하는 같은 p-n 접합의 필드로부터의 드리프트로 적은 전위차를 지향하게 한다.
변환기 드리프트 성분을 증가시키기 위해, 발생되는 전하 캐리어를 효과적으로 분리시키는 것이 우선 필요하다. 방사 양자가 흡수됨에 따라, MCC가 모든 p-Si 벌크내에서 변하는 정도로 형성되어 확산 방법에서 서로로 하여금 집전 n+ 접합에 도달하지 못하게 하고: 그들이 단색 방사의 경우에 소정의 국부 영역에서 형성되는 경우에, 지향된 확산 흐름이 농도차로 인해 설정되고; 넓은 솔라 방사 스펙트럼을 설정하면, MCC가 모든 활성적인 반도체 벌크내에 형성되어 그 드리프트가 드리프트보다 Brownian 모션의 특성에서 더 많다. 그런 후, 제어 전극에 전위를 인가하는 것에 의해 그 모션의 목표로 된 배치가 그 자체를 제시하고, 그것은 다수의 특정한 본 발명의 실시예(설계)에서 정확하게 행해진다. 그러므로, 제 3전극 및 제 4전극이 변환 구조에 추가되어 제어 필드 전극을 포함한다.
그러므로, 전하를 편향시키기 위해 변환기 구성에서 전기장을 가속시키는 추가된 드리프트 및 추가된 편향 필드를 생성하여 변환기에서 전자-호올 표면 및 벌크 재결합을 제거하는 것이 본 발명에서 제안된다. 종래의 연속 단일-접합 변환기에서, 방사 양자를 흡수하는 동안 형성된 MCC가 확산에 의해 분리되어 전류의 확산 성분을 생성한다. 본 발명에 따른 변환기가 p-n 접합 자체-전위(0.3-0.5 V)를 사용해서 MCC에 대한 가속 필드를 발생시키는 집전(전류) 수신 및 편향(및 가이딩) 필드 전극의 시스템으로 형성되고, 즉 다시 말하면, 전류의 드리프트 성분이 확산 성분에 추가되어 MCC 집전율이 전류 전극에서 증가된다. 본 발명에 따른 변환기에서, H+영역(대안으로서 P+영역)주위에 중도핑된 p+층(또는 대안으로서 n+층)을 갖는 벨트가 제공되고, MCC에 대해 편향 및 가이딩 시스템을 포함한다. 중도핑된 벨트 상부에서, 접촉-전극 시스템이 투명 또는 다른 전도 재료로 제조되어 제공되고, 다수의 분리 구성된 변환기를 직렬로 연결하는 것에 의해 그 변환기 자체로부터 0.3-0.5 V 뿐만 아니라 그 이상의 전위를 접촉-전극 시스템에 인가한다. 그러므로, 전위차가 거기에 인가되는 경우에, 그 편향 시스템 또는 셀이 드리프트 및 총 전류값을 변환기 출력에서 조절하는 것에 의해 사실상 제어 필드 전극이고, 즉 다시 말하면, 다른 모든 것에 추가되어, 본 발명에 따른 변환기가 광전류 증폭기로서 동작한다.
본 발명에 따른 재결합을 감소시키는 잠정적인 선택으로서, p+층(또는 p+n+층의 결합)의 편향 벨트가 n+주위에 형성된다. 대안으로서, 전면상의 음영으로 인해 광 손실을 감소시키기 위해, 도핑안된 투명 전도 재료, 예를 들어, 집전 금속 전극에 연결된 폴리실리콘 Si* 또는 TCO 또는 ITO(Untila G.G., Kost T.N., Zaks M.B., et al. /A New Type of High-Performance Double-Sided Silicon Solar Cells with Front-Side buses and a Wire Grid // Semiconductor Physics and Technology, 2005, Vol. 39, Issue 11, PP. 1393-1398)으로 제조된 접촉-전극 시스템이 본 발명의 변환기에 사용된다.
상기에서 알 수 있듯이, NeCC 재결합을 제거하는 다른 최소한의 동등하게 효율적인 방법은 기본 반도체 두께뿐만 아니라 집전 영역 및 셀간의 거리를 최적화한다. 그 목적을 위해, 그 거리 및 기판 두께는 NeCC 확산 길이에 비례해야한다. 그 조건하에서, 전하의 재결합이 발생하지 않고, 그 전하가 각 전류 콜렉터에 도달한다. 재결합을 제거하는 다른 방법은 변환기의 편향-집전 셀로서 사실상 역할하며 변환기의 전후면에 위치한 아이소타입의 접합을 생성한다.
더구나, NeCC의 표면 및 벌크 재결합을 감소할 뿐만 아니라 변환가능한 주파수를 고 에너지 단파 EMR 주파수로 확장하는 것은 상기 설명된 방법 및 효과뿐만 아니라 깊은 양자 트랩을 생성하는 것에 의해 표면에 대해서 뿐만 아니라 PEC 벌크에 대해 단파 주파수의 포획 및 흡수를 확정하는 본 발명에 따라 수행된다.
그 양자 트랩은 상하에 배열된 피라미드(피라미드 정점에서 절단된) 함몰부를 포함한다. 기하학적인 구조의 함몰부가 가능하다. 제 1전도형 집전 층이 피라미드의 후측 내부 표면상에서 도핑된다. 제 1전도형 영역에 인접해서, 집전 전극이 깊이방향으로 트랩을 배열시켜서 변환기 기판의 깊이에서 전하 집전을 확정하고 표면 및 벌크 재결합을 제거한다. 제 1전도형 영역의 피라미드 함몰부들간에, 제 2전도형 영역의 피라미드 함몰부가 F만큼 증가된다. 제 2전도형 기판의 전면상에, 함몰부는, 제 1전도형 영역 및 제 2전도형 영역이 간격으로 또는 F ≤2f(여기서 f는 MCC 확산 길이)만큼 증가되도록 번갈아 배치되도록 하는, 방법으로 배열된다. 그 구성으로 인해, EMR 스펙트럼의 고 에너지 단파 부분을 반도체 기판에 침투시키는 깊이 및 에리어는 증가된다. 동시에, 양자 트랩이 깊어질수록, 변환기 벌크에 대해 단파 양자의 포획 효율이 증대한다. 그런 후, 양자 트랩이 깊어질수록, 변환기 벌크에 의해 포획된 단파 고 에너지 양자가 많아지고 발생된 NeCC 수 및 PEC 효율이 증가한다.
실질적으로, EHP 변환기 공정이 확산 n-영역의 크기(d→극히 적은 값)를 감소시키고 그 수(N→극히 큰 값)를 증가시킴에 의해 국부화될 때, 종래의 실리콘 형태의 반도체로 제조되고 대역 간격 도펀트로 채원진 본 발명에 따른 변환기가 넓은 EMR 주파수 범위에서 IR로부터 UV 영역, X-레이 및 그 이상으로 동작한다.
그러므로, 실시예에서, 추가된 EMR 소스가 본 발명에 따라 변환기로 집적되고, 즉 다시 말하면, EMR 층이 충분히 긴 반수명 주기를 가지며 생물학적인 목적으로 현재 사용되는 방사성 화학 성분들중 하나를 포함한다. 그 목적을 위해, 변환기 전면상으로(또는 대안적으로 후면상으로), 예를 들어, 전류 전도 회로 또는 전극하에서 얇은 층이 반수명 주기 27.7년인 β-방사선을 방출하는 방사성 스트론튬-90을 인가한다. 주기적인 시스템 성분의 다른 동위원소가 예를 들어, 세슘 동위원소-세슘-137을 사용한다. 추가된 내장 소스는, 거기에 기반한 변환기가 실질적으로 "영구히" 동작한다는 점에 기술적으로 흥미롭다.
본 개시에서 사용된 용어, 표기법, 규약 및 정의
EMR - 변환기에서 불평형 전하 캐리어를 발생시킬 수 있는 전자기 방사;
기판(베이스) - 변환기 셀을 기판에서 형성하는 반도체 재료의 웨이퍼. 예로서, p 전도형 기판이 본 개시에서 언급된다.
전면 페이스, 전면, 전면 표면 - EMR에 의해 노출되거나 방사되는 기판면;
배면(또는 음영면 또는 후면) - EMR 노출에 반대인 기판면;
광전 변환기(PEC), 변환기 - EMR을 전류 및 광-EMF로 변환하는 반도체 장치;
변환기 셀 - 공통 기능 특성을 보이는 에리어(영역)인 변환기 구성요소;
집전 셀 - NeCC 전류 집전을 제공하고 외부 전기 회로와 접촉하는 p-n 접합을 기판과 함께 형성하는 변환기의 도핑된 에리어(또는 영역);
편향 셀 - NeCC 편향을 제공하는 p-n 접합을 기판과 함께 형성하고 형성하지 않는 변환기의 도핑된 에리어(또는 영역);
아이소타입의 접합 - 유사한(단일 형태) 전도성을 가지나 다른 불순물 도핑 농도를 갖는 영역 또는 층에 의해 형성된 접합;
필드 전극 - 전기 변위 전위를 인가한 전극;
확산 변환기 - 확산 전류를 기반으로 한 변환기;
확산-드리프트 변환기 - 확산 및 드리프트 전류를 기반으로 한 변환기;
사용된 동의어: 광전지 셀, 솔라 셀(SC), 광셀, 광전지, 광전 변환기(PEC), 전자기 방사 변환기.
2개의 주요 전도 형태 - 반도체 장치를 참고로 논의된 n-전도성 및 p-전도성. 그러므로, 제 1전도형 영역이 n-전도성으로 본원에서 통상적으로 이해되고 제 2전도형 영역이 p-전도성으로 본원에서 통상적으로 이해된다. 따라서, 변환기 영역이 영역들로서 확실하게 이해되는 데 그 영역들 각각이 p-전도성(p-영역)에 의해 또는 대안으로서 n-전도성(n-영역)에 의해 정의된다.
종래 기술(Kartashov E.M., Tsoi В., Shevelev V.V., The Structural and Statistical Kinetics of Polymer Destruction, Moscow, Khimia Publishers, 2002, 736 p.; Тsоi В., Каrtаshоv Е.М. аnd Shеvеlеv V.V., THE SТАТISТIСАL NATURE AND LIFETIME IN POLYMERS AND FIBERS. Utrесht-Воstоn. Вrill Асаdеmiс Рublishеrs/VSР. 2004. 522 р.; Тsоi В., Lavrentiev V.V., / Dielectric Material for Articles Operating in the Microwave Range. // RU 2,273,969) Тsоi В., Lavrentiev V.V., Kartashov E.M., Shevelev V.V., Electric Insulating Material. // RU 2,284,593, 26.10.2004 г.)에 따라, 본원에서 사용했듯이, 통계학적인 번치(또는 적층 또는 케이블) 또는 케이블은 병렬 전기 회로에 모아지고 전도체(공통 전극)를 사용해서 단일 전류 노드인 번치로 결합된 N>1(여기서 N는 정수) 분리된 단일 형태의 개별 구성된 저항기 셀(본 경우에 거기에 인접한 p- 및 n- 영역을 갖는 p-n 접합의 저항기)에 의해 형성된 다수-셀의 통계학적인 셀로서 이해되야한다. 따라서, 전류 노드 또는 번치로 결합된 다수의 접합을 포함한 변환기가 번치된 변환기로 불리운다.
또한, 용어 "단일-형태"가 (같은 농도에서 같은 도펀트를 사용하는)같은 재료의 같은 방법(같은 조건하에서)으로 제조되고 같은 구조에 민감한 물리적인(기계적 , 전기적, 전자기 등) 특성 및 특징뿐만 아니라 같은 기하학적인 크기, 구성 및 형태를 갖는 p-n 접합으로 이해되야 한다. p-n 접합의 균일성은 같은 전도형 영역(p- 또는 n- 영역)의 균일성의 필요한 기준(즉, 등가물)이다. 유사하게, 제 1전극의 용어 "단일형 부분"은 (제 1전극 자체를 사실상 제조하는)같은 재료의 같은 방법으로 제조되고 같은 구조에 민감한 물리적인(기계적 , 전기적, 전자기 등) 특성 및 특징뿐만 아니라 같은 크기 및 형태를 갖는 전극 셀로서 이해되야 한다. 용어 "단일형"은 본원에서 사용되는 데, 왜냐하면 어떤 공정에 있는 최종 제품이 각 파라미터에 대한 허용오차로 인해 제 1전극의 모든 p-n 접합들 및 모든 상기 셀들이 완전히 동일하지 않기 때문이다.
또한, 특성 "분리된"은 접합이 서로 결합되지 않는 다는 것을 의미한다. "분리된" p-n 접합이 교차하거나 겹쳐지지 않는 부분을 갖는 p-n 접합으로서 이해되고, 즉 다시 말하면, 각 p-n 접합이 변환기의 나머지 p-n 접합과 멀리(분리해서) 구비된다. 그것은 같은 전도성을 갖는 상기 영역의 이격(개별성)과 같다. 유사하게, 상기 언급된 제 1전극의 "분리된" 셀이 교차하거나 겹쳐지지 않는 부분을 갖는 셀로서 이해되고, 그것은 그 셀들간의 산소 간격(특히, 전극의 산화된 에리어) 또는 관통 호올(상기 셀들간의 제 1전극에서 부분 함몰부)을 구비함에 의해 이루어진다.
본 발명은 플래너 또는 메사플래너 구성을 갖는 본 발명의 변환기의 각종 실시예를 예시하는 첨부 도면을 참조로 더 설명된다. 본 발명의 변환기는 분리된 연속층을 갖는 불연속 번치된 변환기이고, 발생한 전류 형태에 따라, 예를 들어, 번치된 확산 변환기, 번치된 확산-드리프트 변환기, 번치된 마이크로렌즈-형태의 확산-드리프트 변환기, 이중면으로 번치된 확산-드리프트 변환기, 내장된 방사 소스를 갖는 번치된 마이크로렌즈-형태의 확산-드리프트 변환기, 확산 전류의 횡축 및 종축 성분을 기반으로 한 번치된 변환기가 있다.
불연속 번치된 변환기의 모든 실시예에서 공통적으로 가지고 있는 특성은, 인접하는 집전 영역(셀)을 갖는 불연속 국부 접합이 병렬 회로를 통해 단일 번치 또는 전류 노드로 결합되고 그 특성을 기반으로 번치된 변환기로 불리울 뿐만 아니라 모든 설계가 전면상에 SSBH 시스템을 갖는 "분리된 연속성"을 포함한다는 것이다. 종래의 반도체 재료 및 공정, 특히 사진 식각 공정을 갖는 종래의 단결정 실리콘 및 확산은 사용되어 본 발명의 SC를 제조하는 데, 어떤 반도체라도 사용될 수 있다. 또한, 종래의 두께 300 μm(이하)이거나 대안으로서 직경 100 mm, 150 mm 또는 300 mm 또는 수도우스퀘어(pseudosquare)를 가지며 두께 70 μm 보다 적은 종래의 덩어리 실리콘 웨이퍼가 변환기 제조용으로 적합하다.
도 1은 전면 상에 교차 형태의 버스로 구성된 N > 1 p-n 접합을 갖는 평면 번치된 불연속 확산 변환기의 부분 평면도.
주석: 간단히 하기 위해, 전류 전도 버스 및 회로(5ac)가 도 7-100b에 도시되므로 도시하지 않음.
도 1a는 전면 상에 콤 버스로 구성된 N > 1 p-n 접합을 갖는 평면 번치된 불연속 확산 변환기의 부분 평면도.
도 2는 도 1의 단면 A-A의 도시도.
도 3은 전면 상에서 집전 셀을 교차 형태로 구성시킨 부분 평면도.
도 4는 전면 상에서 집전 셀을 불연속으로 구성시킨 부분 평면도.
도 5는 전면 상에서 집전 셀을 불연속 스트립으로 구성시킨 부분 평면도.
도 6은 전면 상에서 집전 셀을 불연속 그리드로 구성시킨 부분 평면도.
도 7은 전면 상에서 평면 불연속 확산 변환기의 부분 평면도.
도 8은 도 7의 단면 A-A의 도시도.
도 9는 전면 상에서 평면 확산 변환기의 연결 소자(2c)의 부분 평면도.
도 10은 도 9의 단면 A-A의 도시도.
도 11은 전면 상에서 메사플래너 확산 변환기의 연결 소자(2c)의 부분 평면도.
도 12는 도 11의 단면 A-A의 도시도.
도 13은 전면 상에서 확산 변환기의 스트립 연결 소자(2c)의 부분 평면도.
도 14는 전면 상에서 확산 변환기의 그리드 연결 소자(2c)의 부분 평면도.
도 15는 EMR 직접 충돌 에리어내에서 전면, 전면 표면 및 측면 표면에 나타내어진 집전 영역(2) 및 p-n 접합(2a)을 갖는 메사플래너 불연속 확산 변환기의 부분 평면 전면도.
도 16은 도 15의 단면 A-A의 도시도.
도 17은 전면 표면에 나타내어진 집전 영역(2) 및 p-n 접합(2a)을 갖는 결합된 불연속 확산 변환기의 부분 평면 전면도.
도 18은 도 17의 단면 A-A의 도시도.
도 19는 폐쇄 회로를 갖는 그리드 플래너 단층 변환기의 부분 평면 전면도.
도 20은 도 19의 단면 A-A의 도시도.
도 21는 스트립(콤) 플래너 단층 변환기의 부분 평면 전면도.
도 22는 결합된 플래너 단층 변환기의 부분 평면 전면도.
도 23은 폐쇄 회로를 갖는 그리드 플래너 이중층 변환기의 부분 평면
전면도.
도 24는 도 24의 단면 A-A의 도시도.
도 25는 폐쇄 회로를 갖는 그리드 메사플래너 단층 변환기의 부분 평면 전면도.
도 26은 도 25의 단면 A-A의 도시도.
도 27은 폐쇄 회로를 갖는 그리드 메사플래너 이중층 변환기의 부분 평면 전면도.
도 28은 도 27의 단면 A-A의 도시도.
도 29는 폐쇄 회로를 갖는 결합된 그리드 이중층 변환기의 부분 평면
전면도.
도 30은 도 29의 단면 A-A의 도시도.
도 31는 평면 이중층(층(2) 및 층(6)) 확산 변환기의 부분 평면 전면도.
도 32는 도 31의 단면 A-A의 도시도.
도 33은 메사플래너 이중층 확산 변환기의 부분 평면 전면도.
도 34는 도 33의 단면 A-A의 도시도.
도 35는 메사플래너 다층 확산 변환기의 부분 평면 전면도.
도 36은 도 35의 단면 A-A의 도시도.
도 37은 세분표면 접합을 스위칭하는 다층 확산 변환기의 부분 평면
전면도.
도 38은 도 37의 단면 A-A의 도시도.
도 39는 제 1전도형편향 셀의 단층 불연속 평면 변환기의 부분 평면 전면도.
도 40은 도 39의 단면 A-A의 도시도.
도 41은 제 2전도형편향 셀의 변환기의 평면도.
도 42는 도 41의 단면 A-A의 도시도.
도 43은 확장된 제 2전도형편향 영역을 갖는 단층 불연속 평면 변환기의 부분 평면 전면도.
도 44는 도 43의 단면 A-A의 도시도.
도 45는 폐쇄 회로를 형성하는 제 2전도형 편향 영역의 불연속 평면 변환기의 부분 평면 전면도.
도 46은 도 45의 단면 A-A의 도시도.
도 47은 결합된(제 1 및 2전도형) 편향 영역을 갖는 평면 불연속 변환기의 부분 평면 전면도.
도 48은 도 47의 단면 A-A의 도시도.
도 49는 이중 에칭을 갖는 결합 변환기의 부분 평면 전면도.
도 50은 도 49의 단면 A-A의 도시도.
도 51은 이중 에칭 및 제 2전도형 편향 p+ 영역(13)을 갖는 결합 변환기의 부분 평면 전면도.
도 52는 도 51의 단면 A-A의 도시도.
도 53은 에칭된 집전 전극을 갖는 결합된 변환기의 부분 평면 전면도.
도 54는 도 53의 단면 A-A의 도시도.
도 55는 에칭된 집전 전극 및 제 2전도형 편향 p+ 영역을 갖는 결합된 변환기의 부분 평면 전면도.
도 56은 도 55의 단면 A-A의 도시도.
도 57은 이중 에칭을 갖는 결합된 변환기의 부분 평면 전면도.
도 58은 도 57의 단면 A-A의 도시도.
도 59는 에칭된 집전 전극을 갖는 결합된 변환기의 부분 평면 전면도.
도 60은 도 59의 단면 A-A의 도시도.
도 61은 제 2전도형으로 확장된 편향 영역의 단층 불연속 평면 변환기의 추가된 제 3집전 전극(또는 제 2전면)을 폐쇄 회로 형태로 도시한 부분 평면
전면도.
도 62는 도 61의 단면 A-A의 도시도.
도 63은 평면 확산 변환기의 비-투명으로 확장된 집전 편향 필드 전극(10)의 부분 평면 전면도.
도 64는 도 63의 단면 A-A의 도시도.
도 65는 평면 확산 변환기의 광 투명한 전도 재료로 제조되는 확장된 편향 필드 전극(11)의 부분 평면 전면도.
도 66은 도 65의 단면 A-A의 도시도.
도 67은 평면 확산 변환기의 연속 투명 편향 전극(11)의 부분 평면 전면도.
도 68은 도 67의 단면 A-A의 도시도.
도 69는 제 1 및 2전도형 편향 영역(12 및 13)위에 있는 투명 편향 필드 전극의 부분 평면 전면도.
도 70은 도 69의 단면 A-A의 도시도.
도 71은 평면 확산 변환기의 집전 영역 주위를 따라 배치한 편향 필드 전극의 부분 평면 전면도.
도 72는 도 71의 단면 A-A의 도시도.
도 73은 제 1 및 2전도형으로 확장된 편향 영역을 갖는 평면 확산 변환기의 집전 영역 주위를 따라 배치한 편향 필드 전극(5a)을 폐쇄 회로 형태로 도시한 부분 평면 전면도.
도 74는 도 73의 단면 A-A의 도시도.
도 75는 노출된 연속 집전 셀의 부분 평면 전면도.
도 76은 도 75의 단면 A-A의 도시도.
도 77은 스트립 집전 셀의 부분 평면 전면도.
도 78은 그리드 집전 셀의 부분 평면 전면도.
도 79는 확장된 집전-편향 전극(11) 및 제 3전극(11a)(또는 전면상의 제 1드리프트 필드 전극)을 갖는 확산-드리프트 변환기의 부분 평면 전면도.
도 80은 도 79의 단면 A-A의 도시도.
도 81은 제 1전도형 편향 영역(12)위에 배열된 편향 필드 전극(11) 및 드리프트 필드 전극(11a)을 갖는 확산-드리프트 변환기의 부분 평면 전면도.
도 82는 도 81의 단면 A-A의 도시도.
도 83은 제 1전도형 편향 영역(12) 및 제 2전도형 편향 영역(7)위에 배열된 편향 필드 전극(11) 및 드리프트 전극(11a)을 갖는 확산-드리프트 변환기의 부분 평면 전면도.
도 84는 도 83의 단면 A-A의 도시도.
도 85는 편향 영역(7 및 12) 위에 배열된 편향 필드 전극(11) 및 2개의 드리프트 전극(11a 및 11b)을 갖는 확산-드리프트 변환기의 부분 평면 전면도.
도 86은 도 85의 단면 A-A의 도시도.
도 87은 편향 영역(7 및 12) 위에 배열된 편향 필드 전극(11) 및 2개의 드리프트 전극(11a 및 9)을 갖는 확산-드리프트 변환기의 부분 평면 전면도이고, 여기서 그 제 3집전 전극(9)가 사용됨.
도 88은 도 87의 단면 A-A의 도시도.
도 89는 불연속 확산 변환기의 포커싱 마이크로렌즈의 부분 평면 전면도.
도 90은 불연속 변환기의 분산 마이크로렌즈의 부분 평면 전면도.
도 91은 연속 전극(5b)에 의해 전류 노드로 결합된 불연속 편향 집전 영역(3)을 갖는 변환기의 부분 하부 후면도.
도 92는 도 91의 단면 A-A의 도시도.
도 93은 제 2전극(17) 및 제 4전극(20)을 갖는 변환기의 부분 하부 후면도.
도 94는 도 93의 단면 A-A의 도시도.
도 95는 확장된 제 2전극(17a) 및 확장된 제 4전극(20a) 및 연결 영역(3a 및 18a)을 갖는 변환기의 부분 하부 후면도.
도 96은 도 95의 단면 A-A의 도시도.
도 97은 n+제 1전도형 편향 영역 및 확장된 제 2전극(17a) 및 확장된 제 4전극(20a)을 갖는 변환기의 부분 하부 후면도.
도 98은 도 97의 단면 A-A의 도시도.
도 99은 p+ 제 2전도형 편향 영역(3, 22p) 및 n+ 제 1전도형 영역(22) 및 후면 확장된 전극(17a 및 20a)을 갖는 변환기의 부분 하부 후면도.
도 100은 도 99의 단면 A-A의 도시도.
도 100a는 확산 전류의 횡축 및 수직축 성분을 사용하는 번치된 변환기의 부분 전면도.
도 100b는 도 100a의 단면 A-A의 도시도.
도 101는 정사각형의 도시도.
도 102는 수도우스퀘어의 도시도.
도 103은 육각형의 도시도.
도 104는 위육방의 도시도.
도 105는 SC의 회로 구성 도시도.
도 106은 SC의 수도우스퀘어 구성 도시도.
도 107은 SC의 육각형 구성 도시도.
도 108는 SC의 위육방 구성 도시도.
도 109는 기하학적인 손실을 솔라 셀 에리어의 함수로서 도시하고, 그 손실은, 수도우스퀘어-Si sq, 위육방-Si hex의 차단으로 인한 웨이퍼 표면 에리어의 손실과, 수도우스퀘어-SC sq, 위육방 구성-SC hex으로 인한 웨이퍼 표면 에리어의 손실이다.
도 109a는 투과 형태의 변환기를 전기 회로로 직렬 연결한 다단계 배터리 도시도.
도 109b는 투과 형태의 변환기를 전기 회로로 병렬 연결한 다단계 배터리 도시도.
도 110은 다이오드 배열의 p-n 접합에 대한 통계학적인 저항 분포 곡선도.
도 111은 적색 방사에 노출된 본 발명의 변환기 및 제어의 일반적인 전류-전압 특성도.
도 112는 솔라 방사 스펙트럼AMO 0(곡선 29) 및 제조된 변환기의 감소된 스펙트랄 특성을 도시하고, 여기서 그 스펙트랄 특성은, 연속 전면을 갖는 제어 PEC에 대한 곡선 30과, 본 발명에 따른 번치된 확산 변환기에 대한 곡선 31과, 본 발명에 따른 번치된 확산 변환기에 대한 곡선 32이다.
도 113은 제어에 대한 단락-회로 전류Isc 및 실험 견본(곡선 34-36)의 함수를 도시하고, 여기서 곡선 33은 연속 p-n 접합, 폭 200μm의 집전 버스, 2000μm의 집전 버스들간의 거리 및 8.4%의 금속배선 음영 계수를 갖는 예시된 종래의 제어 견본이고, 곡선 34는 폭 18μm의 집전 버스, 200μm의 집전 버스들간의 거리 및 8.2%의 금속배선 음영 계수를 갖는 도 100a 및 100b의 실시예에 따른 연속 집전층을 갖는 견본이고, 곡선 35는 폭 18μm의 집전 버스, 200μm의 집전 버스들간의 거리 및 18%의 금속배선 음영 계수를 갖는 도 4에 도시된 금속배선에 의해 완전 커버된 도 3의 실시예에 따른 교차 형태의 집전층(2)을 갖는 견본이고, 곡선 36은 부분 노출된 불연속 교차 형태의 셀을 갖는 도 3의 실시예이다.
도 114는 불연속 번치된 변환기에 대한 입사 전력의 함수로서 내부 변환 계수의 도시도.
도 115는 백색 방사에 대한 노출시의 전류-전압 특성도이고 그 입사 전력은 3000 W/m2이다. 그 측정 온도가 70-80℃이다.
도 116은 백색 스펙트럼에서 전력 곡선을 도시한다. 그 입사 전력은 3000 W/m2이고, 그 측정 온도가 70-80℃이다.
도 117은 연속 단일-접합 PEC에서 T자 모양의 NeCC 이동 경로 도시도.
도 118은 번치된 불연속 PEC에서 γ자 모양의 NeCC 이동 경로 도시도.
도 119는 순수 실리콘을 기반으로 한 실리콘 솔라 셀 및 산소 및 다른 도펀트로 혼합된 "더티" 기술적인 실리콘의 스펙트랄 응답 도시도.
도 120은 2개의 반대 전류 노드를 갖는 불연속 번치된 변환기의 예를 도시하고, 그 전류 노드는, 불평형 전하 캐리어의 전류 경로에 대해 제 1전류 노드를 형성하는 p-n 접합과; 후면상에서 아이소타입의 p+-p접합 및 불연속 국부 접촉과 함께 다수 불평형 전하 캐리어의 전류 경로에 대해 제 2전류 노드를 형성하는 제 2전도형 불연속 중도핑되어 함몰된 영역이다.
표 1: 직경 100mm인 종래의 웨이퍼를 절단한 SC의 최적 크기
표 2: 번치된 다이오드 배열의 저항 R, 정전 용량 C, 유도 용량 L 및 품질 계수 Q의 값.
표 3: 본 발명에 따른 SC 특성.
도면에서, 다음의 소자는 각 참조 번호에 의해 표시되고, 즉
1 - 기판; 반도체 재료로 제조된 웨이퍼;
1a - 전면(FS)(또는 전면 페이스);
1b - 후(또는 음영)면(RS);
2 - 집전 n+셀;
2a - p-n 접합;
2a - FS 플래너 표면상에 나타나는 플래너 p-n 접합;
2b - 마스크를 통해 Si 기판을 에칭함에 의해 형성된 전면 측면 표면상에 나타내어진 메사플래너 p-n 접합;
2c - p-n 접합을 거기에 형성함이 없이 셀(2)을 집적하는 도핑된 에리어인 영역(2)에 대한 FS n+ 연결 소자;
3-1 - 기판의 전도성과 같은 전도성을 갖는 편향 중도핑된 영역;
p+p - 기본 영역을 갖는 아이소타입의 접합;
3 - 음영면상의 편향 및 집전 p+셀; 기판의 전도성과 같은 전도성을 가지나 불평형 다수 전하 캐리어 기판 배면에 의해 집전을 제공하는 중도핑 레벨을 갖는 영역;
3a - 불연속 셀로서 구성되어 기판의 전도성과 같은 전도성을 갖는 국부 편향 p+ 영역;
4 - 유전체; EMR에 투명한 유전체 층;
4a - 집전 n+셀(2)에 대한 접촉부; 유전체(4)의 윈도우;
5a - FS n+ 층(2)에 대한 Me(금속)인 제 1(제 1전면 또는 전면)전극; 외부 전기 회로를 갖는 접촉을 제공하는 셀(2)에 대한 금속 전극;
5ac - 집전 셀, 전류 전도 회로 또는 버스;
5b - RS p+ 영역(3)에 대한 Me(금속)인 제 2(제 1음영 또는 그 음영면상에 제공된)전극; 외부 전기 회로를 갖는 접촉을 제공하는 셀(3)에 대한 금속 전극; 그 음영 전극이 연속 또는 그리드 또는 스트립 또는 스트립 및 그리드일 수 있다.
5ab - 다층 변환기에서 접합의 스위칭(또는 연결) 소자;
6 - p-n 접합의 접촉 전위차를 증가시키는 추가된 p+층인 n+ p+ 도핑 세분영역; 기판에 대해 증가된 도펀트 농도를 갖는 추가 도핑된 영역;
7 - 전면 편향 에리어(p+ 층); 제 2편향 셀; 기판에 대해 높은 도펀트 농도를 가지고, p-n 접합을 기판으로 형성하지 않고 불평형 전하 캐리어의 집전을 제공하지 않는 변환기 에리어;
8 - 에리어(7)에 대한 FS p+ 연결 소자 - 그것과 함께 기판의 전도 형태와 같은 전도형 영역을 형성함 - ; 그것과 함께 p-n 접합을 형성함이 없이 셀(7(13))을 집적하는 도핑된 에리어;
9 - 제 3 Me 전극; 전면으로부터의 집전 및 외부 전기 회로를 갖는 접촉을 제공하는, 셀(7)에 대한, 금속 전극;
10 - p-n 접합 영역(2a)에서 편향 필드를 생성하는, FS n+ (2)에 대한, 확장된 제 1 Me 전극;
11 - 집전 셀위의 편향 필드 전극; p-n 접합 영역(2a)에서 편향 필드를 생성하는 전극(5a)과 전기 접촉을 하고 선택적으로 연속 제조되는, 집전 n+셀위의, 확장된 제 1폴리실리콘Si* 전극; 집전 소자(2) 및 p-n 접합 영역(2a)을 초과하고 제 1전극(5a)와 전기적으로 결합된 전류 전도 에리어;
11a - 인가된 바이어스를 선택적으로 갖는, n+에 대한, 필드 전극;
11b - 인가된 바이어스를 선택적으로 갖는, p+에 대한, 필드 전극;
12 - 불연속 이종 형태의 편향 n+ 에리어;
13 - 불연속 이종 형태의 편향 p+ 에리어;
14 - 전면 편향 p+ 에리어(7)에 대한 접촉부인 제 3전극;
15 - Si*위의 유전체;
16 - 격리 유전체
16b - 국부 영역 형태로 유전체(16)의 p+(3)에 대한 접촉부; 재결합 손실을 감소시키는, 유전체(16)의 p+(3)에 대한 포인트 접촉부;
17 - 국부 영역 형태로 RS p+(3)에 대한 제 2 Me 전극; 선택적으로 스트립 형태로 p+ (3)에 대한 제 2 Me 전극;
17a - 편향 필드를 생성하는 확장된 제 2전극;
18 - 기판과 반대인 전도성을 갖는 집전 n+에리어 - 그것과 함께 p-n 접합을 형성함 - ;
18a - 에리어(18)에 대한 RS 연결 n+셀 - 그것과 함께 기판과 반대인 전도성을 갖는 영역을 형성함 - ;
19 - 유전체(16)에서 n+(18)에 대한 접촉부;
20 - RS로부터 집전을 제공하는, n+(18)에 대한, 제 4 Me 전극;
20a - 편향 필드를 생성하는 확장된 제 4전극;
21 - 벌크-표면 이종 시스템(SBSH)의 시스템인 FS 마이크로렌즈;
22 - 불연속 이종 형태인 RS 편향 n+ 셀;
22p - 불연속 이종 형태인 RS 편향 p+ 셀;
23 - 1개의 p-n 접합 N=1을 갖는 실리콘 변환기 - 그 변환기 각각은 300 sq. μm의 에리어S를 가짐 - ;
24 - 100개의 p-n 접합 N=100을 갖는 실리콘 변환기 - 그 변환기 각각은 300 sq. μm의 에리어S를 가짐 - ;
25 - 1개의 p-n 접합 N=1을 갖는 실리콘 변환기 - 그 변환기 각각은 30 sq. μm의 에리어S를 가짐 - ;
26 - 100개의 p-n 접합 N=100을 갖는 실리콘 변환기 - 그 변환기 각각은 30 sq.μm의 에리어S를 가짐 - ;
제조 방법
변환기들은 도 1-100b에 도시된 실시예에 따라 종래의 반도체 기술 및 종래의 반도체 기판 재료를 사용해서 제조된다. 예를 들어, 도 1a, 1-2는 본 발명의 실시예에 따른 변환기를 개략적으로 도시한다. EMR 흐름(특히, 종래의 직경 100mm 및두께 270-460μm를 갖는 단결정 실리콘으로 제조된)을 검출하고 스크린 프린팅 또는 반도체 공학에서 사용해왔던 사진 식각 공정(포토마스크를 사용하는)을 포함하나 그것으로 제한하지 않는 다른 방법에 의해 매립 도펀트(특히, 3가 붕소의 매립 도펀트 또는 다른 3가 확산제)로 인한 p-전도성 또는 (매립, 특히 5가 인, 비소, 안티몬 또는 다른 5가 확산제로 인한) n-전도성을 갖는 플래너 기판(1)의 전면(1a)상에서, 윈도우는 기판(제 1전도 형태)의 전도성과 반대인 전도성을 생성하는 도펀트를 주입하는 마스킹 유전체, 예를 들어 SiO2에서 노출되어 N개의 전도형 집전 영역(2)이 조성, 크기 및 다른 특성에서 단일-형태로 형성된다. 설계 해결책에 따라, 영역(2)이 다른 구성 즉 정사각형, 원형, 육각형 등으로 된다. 도 1a 및 1에서, 없어지는 적은 크기인 영역(2)의 불연속 정사각형 구성이 예시된다. 영역(2)은 산화물 또는 다른 유전체 격리층(4)에 의해 서로 분리되고, 종래의 무반사 코팅이 동일하게 사용하기 적합하다.
또한, 영역(2)위의 기판 전면상에, 접촉부(4a)가 예를 들어, 사진 식각 공정에 의해 노출되고 제 1전극(5a)은 외부 전기 회로에 접촉시키는 전류-전도 버스(5ac)로써 형성된다. 그러므로, 버스(5ac)를 갖는 제 1전극(5a)은 거기에 인접한 N개의 제 1전도형 n-영역을 갖는 p-n 접합(2a)을 단일 전류 노드(N)로 결합한다.
기판 후면상에서, 제 2전도형 편향 및 집전 p+셀(3)이 같은 방법으로 생산되는 데, 즉 다시 말하면 그 방법은 기판 후면상에서 불평형 다수 전하 캐리어의 집전을 제공하기 위해 기판의 전도성과 같은 전도성을 가지나 더 높은 도핑을 갖는 영역이고; 집전 셀(3)에 인접해서 제 2전극(5b)이 배열되고, 그것이 스퍼터링, 화학적 증착 또는 실크-스크리닝 기술에 의해 생산되고 선택적으로 연속적이고 스트립, 그리드 또는 스트립 및 그리드로 제조된다.
확산-드리프트 변환기는 EMR을 EMF로 변환하는 반도체 장치를 포함하고, 그것은, "분리층"이 전면상에 제공되는 종래 기술과는 기본적으로 다르고, 또한, 그 전면, 벌크 및 후면은 전류 노드로 결합된 SSBH(system of surface-bulk heterogeneities )를 나타낸다. 상기에서 알 수 있듯이, 모든 종래 기술의 PECs는 2개의 성분 - 확산 및 드리프트를 기반으로 되어 SC의 전력 변환 효율이 상당히 개선된다.
상기에서 이미 언급했듯이, 모든 논쟁이 p- 또는 n- 전도형 반도체(Ge, Si, GaAs 등)에 관한 것이나, h+ 호올 및 e- 전자의 이동도 차로 인해, p-전도형 실리콘 기반 PEC가 본원에서 논의된다. 하기에서 논의된 본 발명에 따른 번치된 변환기는 확산 및 확산-드리프트로 분할되고, 그것이 변환기 전후면상에서 셀의 다른 설계 및 구성으로 세분그룹으로 다시 분할된다.
예1. 번치된 확산 변환기, 전면
1.1 불연속 확산 변환기
전자기 방사 변환기(도 1a 및 1)는 제 2전도형 p-반도체 기판(1)(베이스)의 조사(페이스, 전면)면(1a)상에서 유전체 층에 의해 서로 분리된 제 2전도형 국부(불연속, 선형 크기가 적은) 집전 n+ 영역(2)을 소위 변환 지대인 p-n 접합(2a)을 형성하는 기판과 함께 갖고 그 변환 지대에서 전하 분리를 발생시켜서 접촉 전위차를 형성한다. 제 1집전 전도 전극(5a)은 거기에 인접 관계로 제 1전도형 집전 영역에 연결된다. 제 1(전면) 집전 전도 전극(5a)은 제 1전도형 집전 영역(2)을 병렬 전기 회로 및 번치, 즉 다시 말하면, 단일 전류 노드로 집적한다(본 발명의 변환기 모두가 그 특성을 기반으로 번치된 변환기이다). 버스를 전도시키는 전극(5a)은 유전체 층(4)에 의해 기판에서 격리된다.
후면상에서, 도핑된 편향 p+영역(3)이 거기에 인접한 제 2(후면)집전 전도 접촉부인 전극(56)(도 2)으로 형성되며, 단일 전류 노드를 갖는 콤 또는 그리드로서 선택적으로 형성되어 저항을 더 감소시킨다.
그러므로, 그 변환기에서 제 1전도형 집전 n+층은 연속적이지 않으나 EMR 투과 지대를 형성하고 단파 부분을 포함하는 입사 방사에 대한 변환기 벌크에 액세스를 제공하는 전면(1a)인 제 2(기본) 전도형 p+영역(3-1로 도면에 도시)상에 남아있는 노출된 광 윈도우를 갖는 연속성 분리인 대체하는 n+ 및 p+ 불연속이며 적은 크기의 영역으로서 구성된다. n+영역(2) 및 제 1전극(5a)하에서 음영 지대의 형성은 중요하지 않은 데, 왜냐하면, 중요하지 않은 음영 크기로 인해, 전자기파 에지 회절이 발생하고, 다른 한편으로, 적은 음영 지대가 농도 경사도를 증가시키고 집전 영역(2)으로 향하게 되기 때문이고, 결과적으로 전하 분리, 즉 다시 말하면 전류의 확산 성분이 활성화된다.
각 제 1전도형 집전 셀(2)이 미분에 의해 분리된 전류 노드로 변형된다. 노드 도함수가 최신식의 사진 식각 공정의 해상도 제한까지 미분된다. 미분 레벨이 높을 수록, PEC 효율이 높아진다.
전류 노드로의 집전 셀(2) 및 그 결합물이 다양한 구성을 갖는다. 도 3은 집전 셀(2)을 예시하고 여기서 n+영역은 부분적으로 금속 배선부(5a)위에 있고 특히 단파 및 장파 방사에 음영 지대를 형성하지 않는다.
도 4는 금속 배선부(5a)를 통해 전류 노드로 결합된 집전 셀(2)의 불연속 구성을 도시한다. 중요하지 않은 음영 지대가 금속 버스의 적은 크기로 설정된 EMR 회절에 의해 및 높은 MCC 농도 경사도에 의해 보상되어 거기에 인접한 제 1전도형 영역의 단일 전류 노드로 결합된 p-n 접합의 적은 불연속 값으로 인해 내부 저항이 감소하고 크기 및 구성이 표준화되고 집전 영역의 수N →∞가 증가한다.
집전 영역 및 거기에 연결된 전극이 다른 구성을 갖는다. 도 5는 집전 셀의 불연속 스트립 구성을 예시한다. 도 6은 집전 셀의 불연속 그리드 구성을 예시하고 여기서 반도체 기판의 전면부상의 p-영역이 국부적으로 된다.
그 셀이 금속 배선부를 결합할 뿐만 아니라 투명 전류 전도 재료, 예를 들어 폴리실리콘 또는 TCO, 또는 ITO를 사용하는 것을 포함하나 그것을 제한하지 않는 공지된 방법에 의해 결합된다.
일반적인 경우에, 그 번치된 불연속 변환기는 각종 다른 목적의 셀을 갖는 SSBH(a system of the surface-bulk heterogeneities)를 포함한다.
다음에서, 2개의 소자로 된 p-n 접합을 갖는 PEC 셀의 일부만이 간단히 하기 위해 도시된다. 그러나, 반도체 기판은 일반적으로 충분한 다수의 접합:인접한 집전 영역을 갖는 전류 노드상으로 연결 버스 또는 셀(5ac)에 의해 결합된 N ≥1(양호하게는 N≫1 및 N →∞)을 포함한다. 단순성을 위해, 도 7-100b는 전면 전극(5a)의 평면 또는 연결 버스(5ac)를 통해 전류 노드로 결합을 도시하지 않는다.
또한, 본 발명에 따른 구조에서 집전 셀들간의 거리가 불평형 전하 캐리어의 확산 길이에 비례한다는 것을 다음에서 이해될 것이다.
그 변환기들은 부드럽거나 거친 표면을 갖는 두께 70μm이하의 얇은 웨이퍼상에서 및 두께 300-450μm의 종래의 웨이퍼를 예로 하는 두께 70μm이상의 덩어리로 된 부드럽거나 텍스쳐된 웨이퍼상에서 형성된다. 단순성을 위해, 표면 텍스쳐는 도면에서 도시되지 않았다. 웨이퍼 두께가 변환기 구조에 따른다.
두께 70μm이상의 덩어리 웨이퍼가 확산-드리프트 이중면 변환기에 사용하기에 적합하다.
1.1.1.불연속 확산 단층 변환기
1.1.1.1.표면( 플래너 ) PEC
이런 형태의 변환기가 반도체 기판에 형성된 단일층 형태로 집전 셀을 갖는다. 그 변환기는 긴 연속 전면을 갖는 기존의 변환기와 비교해 제조하기 쉽고 높은 효율을 갖는다. 플래너 불연속 확산 변환기의 셀은 도 7(평면도) 및 도 8(단면 A-A)에 도시된다. 반도체 웨이퍼의 전면(1a)상에는, 제 1전도형 영역(2)이 마스크 도핑에 의해 및 제 2전도형 반도체 기판의 전면으로 p-n 접합부(2a)를 있게 함에 의해 생성된다. 단순성을 위해, 집전 셀이 이하에서 개략적으로 도시되고 다양한 형태 및 구성을 갖는다.
1.1.1.2. PEC 의 연결 소자
집전 셀의 패킹 밀도를 높게 설정하면, 변환기 표면의 음영 정도가 증가하여 결과적으로 효율이 손상된다. 그것은 집전 영역으로 역할하는 영역의 결합을 방지하는 것이 목적이나 동시에 변환기 벌크로부터 방사선의 침투 방지를 하지 못하게 한다.
도 9-10(플래너 실시예) 및 도 11-12(메사플래너 실시예)에 도시했듯이, 집전 셀(2)이 금속 배선으로 코팅되지 않은 즉 외부 방사에 투명한 연결 소자를 나타내면서 같은 전도성을 갖는 연속의 얕게 경도핑된 영역으로써 서로 연결된다.
그 영역은 중요하지 않은 음영 정도를 생성하여, 한편으로는 PEC를 통한 발광 흐름이 증가하고, 다른 한편으로는 셀(2)의 깊이 및 도핑 정도에 의해 한정된 내부 저항이 낮게 된다. 연결 소자는 스트립 또는 그리드 또는 육각형 또는 다른 구성을 예로 하는 임의의 구성을 갖는다. 후자의 경우에, 그 깊이 및 도핑 정도는 기본적인 중요사항으로 되지 않는데 왜냐하면 그것은 변환기의 흡수 및 변환 용량에 영향을 미치지 않기 때문이다.
연결 소자가 다양한 구성 및 확장을 갖는다.
도 13-14는 연결 소자의 스트립 및 그리드 구성을 도시한다. 후자의 경우에, 불연속 집전 셀의 예에서처럼, 그 깊이 및 도핑 정도가 기본적인 중요사항으로 되지 않는다.
그 소자들이 편향 셀로 추가된다.
그 형태의 변환기들은 플래너 구성으로 구조적으로 제한되지 않으며 메사플래너 및 결합 변환기로서 구현된다.
1.1.1.3.벌크( 메사플래너 )PEC
도 15-16은 벌크(메사플래너) 변환기를 도시하고 여기서 인접한 집전 영역을 갖는 p-n 접합부(2a)는 반도체 기판 벌크로부터 변환기 전면의 전면 표면 및 측면상의 EMR 지향 충돌 지대 외부로 있게 된다. 이 목적을 위해, 전면(1a)을 연속해서 또는 국부적으로 도핑한 후, 마스크는, p-n 접합부가 전면의 측면 표면과 각을 지어 형성하는, 방법으로 전면으로부터 같은 반도체를 통해 에칭하기 위해 생성된다. 결과적으로, EMR 충돌 에리어가 상당히 증가한다. 그러므로, PEC의 벌크 메사플래너 실시예에서, EMR의 민감하고 효율적인 에리어는 상당히 증가하여 총 양자 흡수 및 EMR 변환 효율이 증가한다. 플래너로부터 변환기로의 변화는 일정한 구조를 생성함에 의해 흡수 표면을 증가시킬 뿐 아니라 그 집전 능력을 가이드하고 개선함에 의해 영역 두께 및 MCC 확산 길이를 최적화하는 것을 가능하게 한다.
1.1.1.4.결합 PEC
도 17-18은 결합된 변환기를 도시하고 여기서 p-n 접합부(2a)는 반도체 기판 벌크로부터 변환기 전면의 전면 표면 외부로 있게 되고, 즉 전면(1a)을 국부 도핑한 후, 마스크가 그 도핑된 영역위의 반도체 표면을 통해 에칭하기 위해 생성된다. 그런 변환기에서, EMR의 민감하고 효율적인 에리어(이전의 PEC 실시예에서 처럼)는 수직 함몰부로 인해 증가한다. 그 함몰부가 피라미드 형태를 예로 하는 구성을 갖는다.
스트립-그리드 집전 셀을 갖는 PEC
이전의 실시예에서, 제 1전도형 집전 셀(2)은 금속 배선부 형태의 외부 소자 또는 연결 영역 형태의 내부 소자를 통해 전류 노드로 결합된, 적은 불연속값을 갖는, 도핑된 영역으로서 구성된다. 그 실시예는 기술적으로 복잡해지고 대단히 효율적인 특정 목적의 변환기에 적합하다.
기술적으로 더 단순한 변환기 설계가 하기에 논의된다. 그 외부 소자가 다양한 구성을 가지므로 고 효율이 전류 노드로 인해 확정되고 흡수된 EMR 스펙트럼이 적색 시프트 및 보라색 및 x-레이 영역으로 확장한다.
도 19-30은 그리드 집전 셀을 갖는 플래너 변환기를 도시한다.
도 19-20은 플래너 그리드 변환기를 도시한다.
도 21은 플래너 스트립 변환기를 도시한다.
도 22는 결합 플래너 스트립-그리드 변환기를 도시한다.
스트립-그리드 변환기가 단층뿐만 아니라 다층 구조를 갖는다(다층 변환기를 참고해서 하기에 더 논의할 것임).
도 23-24는 플래너 그리드 이중층 변환기의 실시예를 도시한다.
도 25-26는 메사플래너 그리드 단층 변환기의 실시예를 도시한다.
도 27-28은 메사플래너 그리드 이중층 변환기의 실시예를 도시한다.
도 29-30은 함몰부 형태의 집전 셀을 갖는 결합 그리드 이중층 변환기의 실시예를 도시한다.
그 효율을 개선시키기 위해, 스트립-그리드 변환기가 상기 논의된 변환기와 유사한 필드 전극뿐만 아니라 제 1 및 2 전도형(또는 그 결합) 편향 셀(편향 셀을 갖는 변환기를 참고로 하기에 더 논의됨)로 추가된다.
1.1.2.불연속 확산 다층 변환기
변환기 개방-회로 전압은 집전 셀에서 중도핑된 n+p+ 접합을 생성하는 것에 의해 접촉 전위차를 증가함에 의해 이루어진다. 동시에, 그 불연속성으로 인해, 추가된 도핑층이 단파 스펙트랄 영역에 광 장벽을 형성하지 못한다.
n+p+ 접합을 갖는 변환기의 예가 도 31-32(플래너 구성) 및 도 33-34(메사플래너 구성)에서 도시되고, 여기서 추가 도핑된 세분층(6)이 형성된다.
도 33-34는 이중층 확산 변환기를 도시하고; 도 35-36은 다층 확산 변환기를 도시한다. 연속 도핑에 의해, 층의 시퀀스가 형성되고 여기서 각 쌍은, 계속 스위치될 때, 접촉 전위차에 의해 개방-회로 전압을 거의 증가시키고, 병렬로 스위치될 때, 전류는 적층에서 층수에 의해 거의 증가시킨다. 세분층 접합의 스위칭(연결)(5a)을 갖는 다층 플래너 변환기의 예가 도 37-38에 도시된다.
접합의 스위칭을 갖거나 갖지 않는 다층 변환기가 이전에 설명된 메사플래너 및 결합 변환기의 설계에서 구현된다.
1.1.3. 편향 전기 필드를 사용하는 불연속 확산 변환기
변환기의 전력 변환 효율을 개선하는 방법들중 하나가 추가의 내장 필드를 형성함에 의해 MCC의 지향 모션을 생성한다. 이 목적을 위해, 다른 (n+ 또는 p+)전도 형태를 갖는 도핑된 영역이 사용되고, 집전 셀과 전기적으로 결합되지 않고 추가의 내장 내부 필드를 형성한다.
1.1.3.1.제 1전도형편향 셀을 사용한 변환기
제 1전도형 집전 셀(2)과 같은 형태의 국부 영역(12)이 예를 들어 p-전도형기판에서 형성되고, 국부 p-n 접합이 얻어진다. EMR에 대한 노출에서 형성된 MCC가 집전 셀의 방향으로 SCR p-n 접합의 영향하에 편향된다. 단일-형태 편향 셀은 메사플래너 및 결합 단층 및 다층 변환기의 SBSH에도 포함된다. 그 셀이 다양한 형태 및 구성을 갖는다.
1.1.3.2.제 2전도형편향 셀을 사용하는 변환기
제 1 n-전도 형태(도 41-44)의 집전 셀(2)과 같은 형태의 국부 영역(13)이 예를 들어 제 2 p-전도형 기판에서 형성될 때, 국부 도핑된 영역이 배면의 반발하는 영역(3)과 유사하게 동작해서 얻어진다.
제 2전도형 편향 셀은 메사플래너 및 결합 단층 및 다층 변환기의 SBSH에도 포함된다. 그 셀은 다양한 형태 및 구성을 갖는다. 그들이 연결 소자(8)에 의해 회로로 결합될 수 있다(도 45-46).
1.1.3.3. 결합 편향 셀을 사용하는 변환기
도 47-48은 제 1 및 2전도형셀로 구성되는 국부 결합 편향 셀의 실시예이다. 그 결합은 SBSH를 생성하고 변환기에서 효율적인 분리 및 집전에 기여하는 내장 필드의 결합을 형성한다.
결합 편향 셀은 메사플래너 및 결합 단층 및 다층 변환기의 SBSH에도 포함된다.
그 셀은 다양한 형태 및 구성을 갖는다. 그들이 폐쇄 회로로 결합될 수 있다.
1.1.4. 양자 트랩을 사용하는 불연속 확산 변환기
도 49-56은 깊은 피라미드 형태(어떤 구성이라도 가능한 데, 예를 들어, 도 57-60에 도시했듯이 정사각형 형태)의 함몰부(하향으로 지향되어 절단된 피라미드 정점을 갖는)를 갖는 결합 변환기를 도시하고 여기서 제 1전도형 영역의 p-n 접합(2a)이 피라미드 텍스쳐의 내부 측면 표면상에 있게 된다. 집전 전극(5a)은 트랩 깊이를 통해 배열된 제 1전도형 영역 표면에 인접 배치되어 변환기 기판의 하부로부터 집전을 확정하고 표면 및 벌크 재결합을 제거한다. 집전 전극이 광학적으로 투명하거나 투명하지 않은 전도 재료로 제조된다.
제 1전도형 영역의 피라미드 영역들간에, 제 2전도형 영역의 피라미드 함몰부가 거리F로 배치된다. 그러므로, 변환기 전면상의 함몰부가 양자 에너지를 포획하고 그것을 EMF로 변환하는 일종의 양자 트랩을 포함한다.
그 함몰부는, 제 1전도형 영역 및 제 2전도형 영역이 간격으로 또는 그들간에 F만큼 증가시켜 대체하는, 방법으로 FS상에 배열된다. 그 구성으로 인해, 반도체 기판으로 EMR 스펙트럼의 고 에너지 단파 부분을 침투시킨 깊이 및 에리어는 증가된다. 동시에, 양자 트랩 깊이는, 단파 양자가 변환기 벌크내에서 포획되는 것을 확정한다. 양자 트랩이 깊어질수록, 변환기 벌크에 의해 포획된 단파 고 에너지 양자가 증가하고 발생된 MCC수 및 PEC 효율이 증가한다.
1.1.5 제 2전도형 편향 영역 및 제 3집전 전극을 사용하는 변환기
내장된 반발 필드를 생성하는 것에 추가해서, 제 2전도형 편향 셀은 도 61-62에 도시했듯이 전면 집전 전극으로서 동작한다. 그 경우에, 제 3(또는 제 2전면)집전 전극이 세분표면 변환기 영역에서 단파 스펙트럼 부분에 의해 형성된 불평형 캐리어의 집전 효율에 기여한다. 상관된 편향 셀의 소정의 결합이 설정되면, 부호가 반대인 전위가 나타나고, 10 볼트 이상으로 도달하고 스위칭에 의해 제 2전면 전극상에 있게 된다. 그럼에 의해, 변환기의 최대 전력 및 개방-회로 전압이 증가한다.
본 경우에, 전면상의 제 2집전 전극이 세분표면 변환기 영역에서 단파 스펙트럼에 의해 형성된 MCC의 집전 효율에 기여한다.
필드 셀을 사용한 불연속 확산 변환기
변환기 필드 전극은 MCC를 활성적으로 재결합하는 반도체 표면으로부터 집전 셀로 편향시킨다.
도 63-64는 금속 전극(5a)의 p-n 접합부(10)위에 확장해서 구성된 필드 전극을 집전 셀로 도시한다. 셀(2)와 같은 전위를 갖는 다면, 그 전극이 표면으로부터 MCC를 편향시켜서 그 재결합을 방지한다.
도 65-66은 전극(5a)을 갖는 접촉부를 갖고 EMR에 투명한 재료로 제조된 유사한 필드 전극(11)을 도시하고, 거기에서 변환기 음영 영역이 감소한다.
도 67-68에 도시했듯이, 필드 전극(11)이 집전 영역과 오옴 접촉하는 연속 투명 영역 및 집전 전극(5a)으로서 구성된다. 본 경우에, 그 전극은 집전 전극의 기능을 수행한다.
필드 전극은 제 1 및 2전도 형태 및 결합 편향 셀를 겹쳐지게 한다(도 69-70).
1.1.7 집전 영역 주위를 따라 필드 셀을 사용하는 불연속 확산 변환기
상기 설정된 변환기의 예에서, 제 1전극은 그 중심부에서 집전 셀과 접촉한다.
도 71-72에 도시했듯이, 제 1전극이 제 1전도형 집전 셀(2)의 주변에 배열되어 편향 필드 전극을 형성한다.
제 1전도형 집전 영역(2) 자체는 도 73-74에 도시했듯이 비-연속으로 되고 단일형 및/또는 다른 형태의 편향 셀로 추가된다. 또한, 그 변환기가 다층 구조로 구성된다.
집전 셀(2)은 다양한 구성을 갖는다.
도 75-76은 노출된 집전 셀(2)의 실시예를 도시하고 그 셀(2)의 중심부가 n+층으로부터 자유롭고 단파 방사용 윈도우를 포함한다.
도 77-78은 스트립 및 그리드 집전 셀(2)의 실시예를 도시한다.
예2. 번치된 불연속 확산- 드리프트 변환기, 전면
상기 논의된 변환기에서, 전류의 확산 성분만이 사용된다. 외부 필드를 추가 전극으로 생성함에 의해, 불연속 변환기가 연속 집전층으로써 변환기의 드리프트 성분을 더 효율적으로 구현할 수 있고, 드리프트 전극 필드의 동작이 중도핑된 층에 의해 보호된다.
도 79-80는 확산-드리프트 변환기의 예를 도시한다. 드리프트 전극(11a)은 유전체 층(4)에 의해 변환기 전면(1a)으로부터 및 유전체 층(15)에 의해 제 1전극의 집전 전도 버스로부터 격리된 광 투명한 전도층으로서 구성된다. 알맞은 변위 전류가 전극(11a)에 인가될 때, 전기 필드가 표면으로부터 MCC를 버릴뿐 아니라 거기에 전류의 추가된 드리프트 성분을 준다.
내부 내장 필드를 생성하는 결합(도 83-84) 편향 셀 및 단일-형태(도 81-82)인 다른 형태가 확산-드리프트 변환기에서 사용된다.
드리프트 전극은, 각 에리어가 소정의 전도형 편향 셀 위에 배열되도록 하는, 방법으로 서로 전기적으로 결합하지 않는다(도 85-86).
편향 셀(7)에 접촉부를 생성함에 의해, 제 2드리프트 전극(11b)은 제 2전면 집전 전극으로서 기능한다(도 87-88).
다양한 구성 및 드리프트 전극수가 사용되고, 분리된 전위가 집전 셀 방향으로 가속 필드를 생성하기 위해 드리프트 전극 각각에 인가된다. 드리프트 전극은 변환기의 상기 논의된 실시예에 포함된다.
예 3, 번치된 마이크로렌즈 확산- 드리프트 변환기. 전면
상기 논의된 변환기에서, 벌크-표면 이종의 시스템은 집전 셀의 국부화, 국부 도핑된 에리어 형태인 편향 셀의 도입, 필드 및 드리프트 전극의 형성에 의해 형성된다.
변환기에서 MCC 농도 경사도 변화는 이전에 논의된 메사플래너 벌크(변환기 노출된 에리어를 상당히 증가시킴) 및 결합 변환기 설계의 경우에서 처럼 변함없이 표면 텍스쳐하거나 국부 에칭을 하고 집전 셀 인근에 음영 지대를 생성함에 의해 전면에 광학적인 이종을 제공함에 의해 이루어진다.
본 실시예에서, 마이크로렌즈 또는 다른 광학 장치, 예를 들어 EMR레이를 집중화하거나 다시 전송하는 마이크로프리즘을 사용해서 광학적인 이종을 형성한다. 마이크로렌즈(마이크로프리즘)는 상기 논의된 변환기 셀과 결합되어 사용될 뿐만 아니라 레이의 광 경로를 다시 전송하는 종래의 변환기에서 사용되고, 그들이 반도체의 EMR 농도 증가 및 동종의 연속 집전층하에서도 발생 공정의 국부화에 기여하여 단일-접합 변환기가 번치된 변환기로 된다.
도 89는 제 1전면 전극(5a)의 확장부 위에 배열된 포커싱 렌즈(21)를 갖는 확산 변환기의 예를 도시한다. 본 경우에, 최대 MCC 농도가 방사 포커싱 영역으로 들어간다. 포커싱 영역에서 전체 EMR 스펙트럼 밀도가 특히 중간 및 먼 적외선 방사 영역에서 급격하게 증가한다. 금속 배선부(5a)를 겹쳐지게 하는 마이크로렌즈 에리어는 집중된 고-에너지 레이(즉 다시 말하면, 레이 번치 또는 번치 전자기파)를 흡수 지대(도 89-90에서 화살표로 도시된)로 지향시키는 역할을 하여 금속 배선에 의해 형성된 음영 지대가 제로로 감소된다.
도 90은, MCC가 집전 전극(2)에 최근접해서 발생되는, 방법으로 레이 경로를 다시 전송하는 포커싱 렌즈(21)를 갖는 확산 변환기의 예를 도시하고 거기에서 확산 길이 및 재결합 손실이 감소된다.
마이크로렌즈(마이크로프리즘)는 이전에 논의된 변환기 셀과 결합해서 사용된다.
상기 논의된 변환 설계에서, 제 2음영 전극의 종래의 연속적인 실시예가 암시적으로 사용된다. 대안으로서, 벌크 저항을 더 감소시키기 위해, 본 발명에 따른 연속 음영된 전극을 대신해서, 미세한 그리드 또는 얇은 스트립(콤) 또는 미세한 스트립-그리드 형태인 전극이 사용되고, 전면에 접합부로서 단일 전류 노드를 갖는다. 전류 노드의 예가 도 1a-16에 도시된다. 스트립-그리드 형태의 구성 예가 도 77,78에 도시된다. 음영 전극이 차단되면 형태 예를 들어, 스트립뿐만 아니라 원형, 다각형 등으로 된다.
예4. 이중면으로 번치된 확산- 드리프트 변환기. 후측
상기 설명된 설계와 대조적으로, 전후면에서 셀을 사용하는 변환기의 실시예는 하기에서 설명된다. 동시에, 다음의 실시예에서, 같은 기술이 전면상에서 모든 이전의 실시예에서 사용된 것으로 사용된다. 반도체 기판의 (전면 및 음영)양면은 전류의 확산 및 드리프트 성분으로 하여금 충분한 정도로 사용되게 하고 MCC 재결합은 전면상에서 및 볼륨내에서 및 변환기의 배면상에서 완전히 제거되어 PEC 전력 변환 효율이 예측불가능한 방법으로 상당히 개선된다. 도 1-90에 도시된 전면의 셀 및 구조가 이중면 변환기의 기본으로 사용된다. 도 91-92 및 이하에서, 전면 구조가 도 87-88에서 사용된다. 이중면 변환기의 특성은, 설계에 따라 4개에 달하는 반대 전류 노드가 집전-편향 셀의 병렬 연결로 인해 거기에 형성되는 것이다. PEC를 업그레이드시키고 다양하게 만들기 위해, 그 구조의 셀 또는 전면 또는 도 1-90에서 그것에 의한 결합이 사용되고 배면에 있게 된다.
도 91-92에 도시된 변환기가 도 88의 변환기 전면을 변형한 것이나 차이가 있는 데 즉, 연속 중도핑된 편향p+층(3)을 대신해서, 편향 불연속p+에리어(3)가 배면상에 배치되고 포인트 접촉에 의해 전극(5b)와 전기적으로 결합된다. 후면의 연속 제 2전극 및 편향 p+에리어간에, 유전체 중간층(16)이 그 편향 영역을 갖는 접촉 포인트에서 제공된 함몰부에 배치된다. 그 변환기 설계에 의해 배면(음영된)상의 벌크 및 표면 전하 재결합이 감소된다. 음영면(5b)의 연속적인 금속 배선부는 변환기 벌크에 다시 방사 반사되게 하여 장파 스펙트럼 부분의 민감도가, 특히 전면으로부터의 총 내부 반사로 인해 방사가 반도체 벌크로 다시 될 때, 벌크 변환기의 경우에 개선된다.
이런 효과의 결합에 의해 기판을 초미세화하는 것이 가능하다.
도 93-94는 이중면 변환기처럼 사용하는 것을 가능하게 하는 후면(17)의 국부(비-연속) 스트립 금속 배선을 갖는 확산-드리프트 변환기를 도시한다. 비-연속 금속 배선은 연속 편향 전극를 갖는 변환기에서도 사용된다. 도 85-86(단면도 및 후면도)에 도시된 본 실시예에서, 연속 전극(5b)은 좁게 확장된 스트립(17)으로서 구성된 스트립 전극(17)으로 대체된다. 금속 배선부(17)는 전극(3) 구성을 반드시 따를 필요가 없고 스트립, 그리드 또는 콤을 포함하나 그들로 제한되지 않는 구성을 갖는다. 스트립 전극(17) 및 편향 에리어간에, 유전체 중간층(16)이 편향 에리어(3)를 갖는 전극의 접촉 포인트에서 부분 함몰부에 배치된다. 그 설계에 의해 음영면의 벌크 및 세분표면층에서 전하의 재결합 감소시 고 효율로 된다.
NeCC의 집전 효율을 위해, 유전체(16)에서 윈도우(19)를 통해 제 4(또는 제 2음영) 집전 전극(20)에 접촉하게 되는 후면 집전 셀(18)이 후면 영역에서 사용된다. 그 변환기의 예가 도 95-96에 예시된다. 집전 셀(18) 및 편향 영역(3)은 연결 영역(18a 및 3a)을 갖는다. 금속 배선부는 확장된 편향 전극(20a 및 17a) 형태로 제공된다.
도 97-98에 도시된 실시예에서, 집전 n+에리어(18)가 변환기 배면상에 제공되고 RS로부터 집전을 확정하는 제 4(제 2음영) 전극(20)이 접촉부(19)를 통해 변환기 후면에 인접하게 되어 변환기의 전력 변환 효율이 더 개선된다.
도 89-90에 도시된 실시예에서, 확장된 제 2전극(17a) 및 확장된 제 4(또는 제 2음영)전극(20a)이 제공된다. 그 확장된 전극이 n+ p+ 지대 근처에서 전하 재결합을 더 제거한다. 또한, n+에리어(22)가 본 실시예에서 후면상에 추가해서 제공된다. 그 변환기 효율은 한 자릿수 이상만큼 더 개선된다.
도 91-92에 도시된 실시예가 결합 설계를 포함하고 여기서 편향 p+셀(22p)이 후면상에 더 제공된다.
도 99-100에 도시된 실시예에서, 불연속 편향 p+에리어(3)가 편향 에리어(3) 자체의 전도성과 같은 전도성으로써 연결 소자(3a)를 통해 확장된 스트립으로 연결된다. 그 변환기 설계시 변환기 음영면의 벌크 및 세분표면층에서 전하 재결합이 추가적으로 감소된다.
전면 및 후면의 편향 불연속 또는 연속 p+ 또는 n+ 에리어를 갖는 다른 결합이 가능하여 고 전력 변환 효율을 확정하고 그것들은 본 발명의 범위내에 있다.
예5. 내장 방사 소스를 사용하는 번치된 확산- 드리프트 변환기. 음영면 및 전면
내장된 소스를 사용하는 변환기가 도 1-100에 도시된 상기 설명되는 예시된 변환기 설계를 가지나 그 차이는, 추가 방사의 소스를 갖는 층 또는 에리어가 특히 방사성 방사 소스(RRS)를 사용하는 공지된 방법에 의해 거기에 내장된다는 것이다.
그 RRS는 예를 들어, 변환기(예를 들어, 도 100에 도시됨)의 유전체(15,16) 또는 집전층상으로 인가된다. 방사 소스는 의학 및 생물학에서 최근 사용된 저 레벨 방사성 조제용 물질을 포함한다. 내장된 방사성 방사 소스를 갖는 변환기가 오래 시간동안 동작하고 그 변환기의 동작 시간이 내장된 조제용 물질량에 좌우된다. 예를 들어, 반수명 주기 27.7년을 갖는 스트론튬-90을 기반으로 한 조제용 물질을 사용하는 것에 의해 변환기를 100년동안 자유롭게 동작시키게 된다.
예6.확산 전류의 횡축 및 종축 성분을 사용한 번치된 변환기
현재 가용한 변환기가 간격으로 이격된 폭 150-250 μm에 달하고 2-3 mm를 증가시킨 집전 버스(5ac)를 갖는다. 동시에, X축에 따라 층 단위의 농도 경사도가 실제로 일정하여 전류의 확산 성분이 Y축을 따라 및 영역(2) 필드상에서 농도 변화에 좌우되고(즉, 확산 전류가 횡축 성분에 좌우되는) Y축(도 100a 및 100b)을 따라 지향된다. 확산 전류의 횡축 성분이 조사된 표면 영역에 비례하고 그 값이 그 표면에 의해 제한된다. 반면에, 종축 성분을 인공적으로 생성 및 초기화는 변환기 총 전류 증가에 더 기여하고, 그 종축 성분값이 전류의 횡축 성분을 훨씬 더 초과한다.
이 목적을 위해, 도 100a 및 100b에 도시된 실시예에서, 집전 시스템은 유전체(4)의 밀도있게 분포된 협대역 접촉부(4a), 및 전면의 N개의 전극(5a)을 단일 전류 노드로 결합하고 간격으로 이격되거나 F ≤2f (여기서 f가 NeCC 확산 길이) 만큼 증가시킨 협대역 집전 금속 버스(5ac) 형태로 사용된다.
음영 영역을 형성하는 버스하에서, MCC가 발생하지 않거나 적은 에지 회절이 이루어지고, 중요치 않은 것이 발생한다. 그럼에 의해, 음영 경계에서 변환기(1)가 비-투명(금속) 전극(5ac)으로 인해 부피 증가되고, 높은 길이방향 전하 농도 경사도가 인공적으로 생성되어 확산 전류의 종축 성분이 나타난다.
그러므로, X축 지향 성분이 확산 전류의 Y축 횡축 성분에 추가된다. 결과적으로, 총 확산 전류가 합산되어 PEC 전력 및 효율이 본 발명에 따라 상당히 증가하게 된다. 음영 영역의 시스템은 전류의 종축 성분을 생성할 뿐만 아니라 총 음영 에리어에 실질적으로 영향을 미치지 않는 변환기 내부 저항에 영향을 미친다.
실질적으로, 음영 에리어의 증가없이 PEC 효율이 상당히 개선되지만 그 값이 종래 기술에 있고, 다음에 행해진다. 예를 들어, F만큼 증가되어 이격된 종래의 변환기의 200-마이크론 버스가 MCC 확산 길이에 비교해 F/m만큼 증가하여 이격된 m개의 협대역 버스로 폭 방향으로 분할된다.
도 100a 및100b에 도시된 연속 변환기의 경우에, 그 단순한 PEC 최적화 기술이 "죽은" 층(2)의 두께 및 도핑 정도에 관해 제한을 제거한 후, 그것이 무한대로 얇아지는 데 왜냐하면 전하 캐리어가 금속 배선부하에서 접촉 영역에서 상당히 집전되기 때문이어서 층(2)을 통해 흐르는 전류의 측면 성분이 1/m배 감소한다.
그 설명된 기술은, 특히 집전 전극(2) 및 금속 배선부간의 거리가 NeCC 확산 길이에 비교가능한 구성에서, 도 100a-100b에 예시된 변환기의 경우뿐만 아니라 도 1-100에 도시된 모든 예시된 PEC에서 사용된다.
예7. 번치된 변환기를 기반으로 한 플랫 ( flat ) 배터리 및 모듈
배터리에서 셀의 육각형 구성 및 PEC 배열
종래 기술에서, 변환기에 구성된 셀이 원형 또는 수도우스퀘어로 되는 완전한 셀 형태인 실리콘 웨이퍼상에 배열된 후, 완전한 셀이 플랫 배터리 또는 모듈 또는 패널로 조립되어 소비자에게 전달된다.
완전한 SC가 반도체 웨이퍼상에 형성될 때, 그 손실이 배터리의 컷팅 및 연속 배열 및 조립으로 인해 그 배열에 사용된 구성에 좌우된다. 그러므로, 종래 기술, 즉 다시 말하면, 육각형 또는 위육방 형태에 비교해 경제적으로 최적이고 기술적으로 합리적인 구성을 사용해서 본 발명의 SC를 배열하는 것을 제안한다.
종래 기술 및 본 발명자에 의해 제안된 CS 구성 및 배열이 현재 분석된다.
솔라 배터리(SB)에 솔라 셀(SC)을 사용하는 것은 기본적으로 SC 구성에 따른다. SB의 최대 사용기간(100%)은 정사각형(또는 직사각형) SC를 사용해서 이루어진다. 그러나, 그 셀이 저효율9-12%을 갖는 녹은 또는 리본 다결정 실리콘상에 형성된다. 단결 실리콘을 기반으로 한 SB가 원형 웨이퍼를 사용해서 제조된 SC로 형성된 고 효율로 되고; 다음의 구성은 본 경우에 각 포지티브(+) 및 네가티브(-)면으로 가능하다(도 101-109 및 표 1).
1. 원형: 실리콘(+)의 최소 손실; 셀의 낮은 SB(-)에리어;
2. 정사각형: 컷팅으로 인한 실리콘의 최대 손실; 셀(+)의 최대 배터리 사용기간;
3. 수도우스퀘어: 셀(+)의 최대 배터리 사용기간; 웨이퍼(-)로부터 SC를 컷팅함으로 인한 손실; 갭이 SC(-)에 사용되지 않은 SB에 남겨진다.
최대 사용기간을 갖는 최소 실리콘 손실의 결합이 SC 육각형에 의해 제공된다.
4. 육각형: 실리콘(+)의 최소 손실; 최대 SC(+) 배터리 사용기간;
5. 위육방: 실리콘(+)의 최소 손실; 최대 SC(+) 배터리 사용기간;
도 101-109는 솔라 배터리에 배열된 솔라 셀을 도시하고; 표 1은 직경 100 mm의 웨이퍼에서 컷팅된 SCs 에리어를 다른 구성을 배열함으로 인한 솔라 셀 및 솔라 배터리 에리어의 추정 손실을 도시한다.
도 101는 정사각형을 도시한다. 도 102는 수도우스퀘어를 도시한다. 도 103은 육각형을 도시한다. 도 104는 위육방을 도시한다. 도 105는 SC의 회로 구성을 도시한다. 도 106은 SC의 수도우스퀘어 구성을 도시한다. 도 107은 SC의 육각형 구성을 도시한다. 도 108는 SC의 위육방 구성을 도시한다.
솔라 셀(SC)의 솔라 배터리 사용기간은 SC 구성에 따른다. 컷팅으로 인한 웨이퍼 에리어의 손실은 표 1 및 도 109에 도시되고 여기서 기학학적인 손실이 다양한 구성을 갖는 솔라 셀의 에리어의 함수로서 표시된다. 도 109는 수도우스퀘어-Si sq, 위육방-Si hex의 컷팅으로 인한 웨어퍼 에리어 손실과; 수도우스퀘어 구성-SC sq, 위육방 구성-SC hex로 인한 웨어퍼 표면 에리어 손실을 도시한다. 그 도면에 도시했듯이, 수도우세이프(pseudoshape)에 대한 최적 손실은 곡선 Si-SB의 교차점에서 이루어진다.
예8. 투과형 변환기를 기반으로 한 다단계 배터리 및 모듈
초미세 웨이퍼를 사용하면 벌크 재결합으로 인한 손실을 감소시킨다. 그러나, 그 경우에 특히 반도체 금지 대역폭에 근접한 영역에서 모든 입사 에너지가 흡수되지 못해서, 그 영역의 변환기 민감도가 손상된다. 그런 단점은 투과형 변환기를 다단계로 배열해서 회피될 수 있다.
투과형 변환기가 특정한 최대 흡수용의 얇은 반도체 웨이퍼를 기반으로 상기에서 논의된 본 발명의 변환기를 포함한다. 다단계 변환기는, 단파장 스펙트럼이 처음에 흡수되고 반도체 금지 대역폭 이하로 변환되고 각 연속 단계에서 파장 스펙트럼을 길게 하는, 방법으로 설계된다.
변환하는 특성을 제공하는 것에 부가해서, 그 시스템의 이전 셀 각각이 다음 셀을 위해 광 필터를 포함한다.
종래의 다단계 변환기에서, 다른 금지 대역폭을 갖는 셀의 직렬 연결은 사용되고, 상기 셀이 공통 부하 저하을 갖는다. 그 배열에 의해, 단계의 각 셀의 전도성을 변조하기 위해, 총 방사 스펙트럼이 단계를 설계하는 데 필요로 하고 그렇치 않으면 비-변조된 셀의 높은 내부 저항은 전체 단계의 내부 저항을 증가하여 그 전류가 제한된다.
그 단점은 본 발명에 따른 배터리에서 제거된다. 종래의 다단계 변환기와 달리, 본 발명의 배터리는 투과형 변환기를 평면-평행 적층으로 기계적으로 비축함에 의해 제조된다. 동시에, 셀과 직렬 연결되는 본 발명의 배터리 또는 모듈 및 그 조립품은 자체의 부하 저항RH에서 각 셀의 동작에 대해 제공한다(도 109). 예를 들어, 장파장 스펙트럼이 가용하지 않고 셀(Eg 3)이 동작하지 않는다면, 저항(Rh 3)의 전위가 제로에 근접하고 외부 회로의 전류가 저항(Rh 2 및 Rh 1)에 의해 한정된다. 이외에도, 그 방식에서 부하 저항이 각 단계에서 균형을 이루게 한다.
n개의 동일 소스를 EMF(E1) 및 내부 저항(r1)에 직렬 연결하는 경우에, 배터리(E EMF) 및 그 내부 저항(r)이 단일 소스의 그것 이상인 n배이고 즉
E = n·E1, r = n·r1.
m개의 동일 소스를 EMF(E1) 및 내부 저항(r1)에 병렬 연결하는 경우에, 배터리(E EMF)가 단일 소스(EMF)와 같고, 배터리 전류(I)가 단일 소스(I1)의 그것의 n배이고, 그 내부 저항(r)이 단일 소스의 그것 이하인 n배이고 즉
E = E1, r = r1/m
그러므로, 단계 셀은 배터리 내부 저항을 감소시키는 점에서 병렬로 결합된다. 그러나, 각 셀의 유효한 변조에서도, 그 패턴의 EMF는 최소한의 금지 대역폭 셀(Eg 3)의 EMF에 의해 한정된다. 그런 이유로 인해, 그 패턴의 셀이 같은 것을 병렬로 단면에 연결함에 의해 전압 균형이 이루어져야 한다. 셀 에리어 및 그 수는, 사용중인 반도체의 금지 대역폭에 의해서 뿐만 아니라 입사 방사 레벨에 의해 한정된 각 단면의 전압이 등화되는, 방법으로 선택된다. n개의 소스를 병렬로 연결시킨 m개의 병렬 단면으로 구성하는 배터리(도 109b)로 동일한 전류 소스를 병렬-직렬 연결하는 경우에, 배터리(E EMF) 및 그 내부 저항이 다음의 공식에 의해 결정되는 데, 즉
E = n·E1, r = r1·n/m
게다가, 스펙트럼 성분이 없는 경우에, 모든 단계는 그 단면에 의해 강하된다. 그러므로, 그 단면은 순방향 바이어스된 다이오드를 통해 공통 회로에 연결된다.
그런 셀의 연결에 의해, 그 제안된 배터리가 입사 방사 스펙트럼의 구성 요소에 둔하게 되고, 전류 소스의 병렬-직렬 연결에 의해 요구된 EMF 및 내부 저항을 갖는 소스가 그 회로에서 얻어진다. 기술적 이점 이외에도, 다단계 배터리 및 얇은 반도체 웨이퍼 사용에 의해 한 자릿수에 달하는 기판 재료를 절약하므로 경제적인 이점을 상당히 갖는다.
도 119, 110-113, 114-116 및 표2-3는 본 발명에 이루어진 기술적 효과를 지지하는 실험적 증거를 도시한다.
도 119에서 알 수 있듯이, 본 발명에 따른 PEC가 넓은 입사 EMR 범위를 IR로부터 UV 및 그 이상으로 되도록 동작할 수 있다. 종래 기술의 장치는 넓은 범위 0.4 내지 1.2μm에서만 동작할 수 있다.
p-n 접합 총 저항(Rp)의 성분인 활성 저항(R), 정전 용량(C) 및 유도 용량(L)은 재료 구조-민감성 특성이고, 그러므로 그들이 추계적으로(확률적으로) 나타내어진다. R, C, L이 모두 추계값이므로, 그 재료의 변화는 추계 방법에 의해서만 검출된다. 따라서, 본 발명자는 기술 효과를 얻을 수 있다는 것을 입증하기 위해 통계적인 방식을 사용했다.
제안된 발명의 각 변환기는 p-n 접합을 나타내는 N개의 셀의 통계학적인 샘플로 구성된다.
도 110는 동작 측정 주파수 f = 1 kHz에서 실리콘 기반의 다이오드 배열을 갖는 변환기에서 p-n 접합의 내부 저항(R)을 도시하는 실험적인 통계학적인 측정 데이터를 도시한다. 실험 결과의 신뢰성, 충실도 및 재현성을 위해, 적어도 100개의 변환기 견본으로 구성하는 p-n 접합의 통계학적인 샘플은 (Kartashov E.M., Tsoi В., Shevelev V.V., The Structural and Statistical Kinetics of Polymer Destruction, Moscow, Khimia Publishers, 2002, 736 p.; Тsоi В., Кагtаshоv E.M. аnd Shеvеlеv V.V., THE SТАТISТIСАL NATURE AND LIFETIME IN POLYMERS AND FIBERS, Utrесht-Воstоn, Вrill Асаdеmiс Рublishеrs/VSР, 2004, 522 р.)에서 본 발명자들중 하나에 의해 이미 제안된 절차에 의해 측정된다. R의 측정 데이터를 기반으로, 시퀀스 수m에 의해 그 값의 분포의 정함수 형태인 분배 곡선은 상기 연구에서 더 상세하게 설명된 절차에 따라 도시된다.
도 110에서 다음의 범례가 사용되고: 23 - 시퀀스 수m에 의한 p-n 접합 저항값의 분배가 300sq.μm의 표면 에리어(S)를 각기 갖는 하나의 p-n 접합 N=1을 갖는 실리콘-기반 변환기의 100개인 동일한 견본의 통계학적인 샘플의 측정 데이터로부터 도시됨; 24 - 시퀀스 수m에 의한 p-n 접합 저항값의 분배가 300 sq.μm의 표면 에리어(S)를 각기 갖는 100개인 p-n 접합 N=100을 갖는 실리콘-기반 변환기의 100개인 동일한 견본의 통계학적인 샘플의 측정 데이터로부터 도시됨; 25 - 시퀀스 수m에 의한 p-n 접합 저항값의 분배가 30 sq.μm의 표면 에리어(S)를 각기 갖는 하나의 p-n 접합 N=1을 갖는 실리콘-기반 변환기의 100개인 동일한 견본의 통계학적인 샘플의 측정 데이터로부터 도시됨; 26 - 시퀀스 수m에 의한 p-n 접합 저항값의 분배가 30sq.μm의 표면 에리어(S)를 각기 갖는 100개인 p-n 접합 N=100을 갖는 실리콘-기반 변환기의 100개인 동일한 견본의 통계학적인 샘플의 측정 데이터로부터 도시된다.
도 100에서 p-n 접합의 에리어(S)에 따라 그 내부 저항(R)은 실험값에 다른 스프레드를 갖는다. 큰 크기(S=300sq.μm)p-n 접합의 통계학적인 샘플에서, 저항값(R)의 스프레드가 적은 크기(S=30sq.μm)p-n 접합(곡선 25)의 샘플에서 보다 상당히 적다(곡선 23). 적은 크기p-n 접합은 저항값상에서 많은 스프레드 및 분산을 부여한다. 큰(부피가 큰)p-n 접합의 통계학적인 샘플에서, 적은 저항값이 그 통계학적인 샘플에 없을 때, 예를 들어, 제로에 근접한 그들이 전혀 관찰되지 않는다.
적은 크기p-n 접합을 갖는 샘플에서, 제로에 근접한 저 저항값을 갖는 대다수의 접합이 관찰된다. 양적인 면에서, 적은 크기 접합에 대한 저항값의 스프레드가 범위 0 내지 0.2 Ohm내에 있고 큰 크기p-n 접합의 샘플에서 스프레드가 범위 0.05 내지 0.15 Ohm내에 있다.
각 견본에서 N = 1 p-n 접합을 갖는 100개 견본의 통계학적인 샘플이 곡선 23(S = 300 sq. μm를 갖는 부피 큰 접합에 대해)으로 도시되고 그것들이 병렬 연결에 의해 단일 전류 노드(번치)로 결합되면(그 결합 번치된 변환기가 공통 전극을 사용해서 단일 전류 노드로 결합된 N = 100 p-n 접합을 가진다), 강하 법칙에 따라 그 번치의 총 저항이 최소값(그 통계학적인 샘플에서 최소값은 0.05 Ohm)보다 적은 값을 가질 것이다. N = 100 p-n 접합으로 구성되는 100개의 동일한 번치(변환기)에 대해 집적 분포 곡선을 도시할 때, 포인트 모두가 정렬되고(곡선 24) 실질적으로 아무런 스프레드가 본 경우에 관찰되지 않는다.
그리고, 곡선 25(적은 크기의 접합인 S = 30 sq. μm에 대해)으로 도시했듯이 각 견본에서 N = 1 p-n 접합을 갖는 100개 견본의 통계학적인 샘플이 단일 전류 노드(번치)로 병렬로 연결함에 의해 결합되면,(이전의 경우처럼, 그 결합 번치된 변환기가 공통 전극을 사용해서 단일 전류 노드로 결합된 N = 100 p-n 접합을 가진다), 강하 법칙에 따라 그 번치의 총 저항이 최소값(그 통계학적인 샘플에서 최소값은 0.00 Ohm)보다 적은 값을 가질 것이다. 환언해서, p-n 접합이 적은 크기이고 큰 수(신뢰성을 위해 적어도 N=100)라면, 변환기의 총 내부 저항이 제로이다. N = 100 p-n 접합으로 구성되는 100개의 동일한 변환기에 대해 집적 분포 곡선을 도시할 때, 포인트 모두가 제로 포인트로 정렬된다(곡선 26). 실험적인 스프레드가 본 경우에 관찰되지 않아서 고 정확성의 전기 파라미터를 갖는 변환기가 본 실시예에서 얻어진다.
상기 2개의 경우에, 번치(단일 전류 노드를 갖는 병렬 회로)로 결합할 때 그 실험적인 스프레드가 완전히 제거되고, 총 저항은 안정되고 측정값 범위값에 걸쳐 일정한 레벨로 유지하도록 크게 강하한다(곡선 25 및 26 참조). 동시에, 곡선23-26에 도시했듯이, 총 저항은 최소값보다 적게 된다. 그러나, 적은 크기 p-n 접합을 갖는 통계학적인 샘플에서, 총 저항이 큰 크기 p-n 접합을 갖는 샘플에서보다 상당히 적고 거기에서 제로로 된다. 일반적으로, p-n 접합 크기가 적고 N 수치가 많아지고, 총 저항의 감소가 증가하고 변환기의 발생된 전류 및 전력값이 증가한다.
그러므로, 도 110에 도시된 데이터에서 알 수 있듯이, 본 발명에 따른 반도체 변환기의 제조에서 p-n 접합은 상당히 적은 크기이고, 단일 형태이고 동일하게 제조되는 반면에 N는 충분히 커야한다(이상적으로는 무한대로 큰 수). 동시에, 변환기의 저항 감소 효과를 양호하게 이루기 위해, 70μm보다 적은 두께를 갖는 반도체 기판은 양호하게 사용된다.
일반적으로, 번치된 변환기(저항을 단일 전류 노드에 결합시킨 대다수의 접합을 갖는 변환기)에 대해 얻어진 실험 통계적인 측정 데이터가 제안된 발명에 따라 기술적 효과를 입증한다. 또한, 본 발명자는 정전 용량(C), 유도 용량(L) 및 단일 접합의 품질 계수(Q) 및 번치된 변환기의 유사한 실험 통계학적인 분석을 수행했다.
그 얻어진 실험 데이터는 제안된 발명에 따른 기술적 효과와 본 발명에 따른 변환기의 충실도를 입증한다. 그 데이터는 표 2에 표시된다.
표 2는 f = 1 kHz 및 1 MHz에서 N = 4, 10 and 1000개의 분리된 단일 p-n접합을 갖는 변환기에 대해 R, C, L, Q 값을 도시한다.
일반적으로, 실험 결과는, N개의 p-n접합의 통계학적인 샘플에서 실험적인 스프레드가 완전히 제거되고 전기 파라미터가 안정되고 매우 정확하다는 것을 보여준다. 동시에, 저항(R)값 감소뿐만 아니라 변환기의 유도 용량(L) 및 정전 용량(C)(도 110 및 표 2)이 관찰된다. 정전 용량의 감소는 저항 감소의 결과로서 스트레이(stray) 전하가 접합 접촉부에서 누적되기 보다 외부 회로로 달아난다는 사실에 기인한다. 유도 용량을 감소시키는 메카니즘은 병렬 회로의 저항을 감소시키는 것과 유사하다. 동시에, R, C, L값의 감소는 변환기의 품질 계수(Q)를 상당히 증가시킨다.
또한, N 및 동작 주파수f가 동시에 증가되는 경우에, 내부 저항(R), 정전 용량(C), 유도 용량(L)값이 더 안정되고 그 감소 효과가 증대된다. 전기 파라미터의 안정도가 온도 변화(낮은 값으로 온도 강하 및 높은 값으로 온도 증가의 경우에)의 경우에 또한 관찰됨을 알 수 있다. 측정은 173°K 내지 573°K 의 범위내에 행해진다.
종래의 반도체 기술에 따라 산업적으로 제조된 본 발명의 PEC에 대해서 유사한 결과가 얻어진다.
다수의 예시된 변환기가 제조된다. 도 71-72에 따른 변환기의 제조에서, p-n접합의 크기가 500μm х 500 마이크론으로 국부화되고 N = 256 p-n 접합이 8000μm х 8000μm의 구성된 셀로 배열된다. 그 변환기의 제 1전극이 부족한 집전 전도 버스에 의해 단일 전류 노드로 결합되는 p-n접합의 주위를 따라 확장한다. 제 2전극이 연속 제조된다.
도 6의 실시예에 따라 제조된 변환기에서, p-n접합이 더 국부화된다. 동시에, 십자형인 10μm х10μm 불연속 p-n접합이 사용된다. 그 변환기가 거기에 배치된 N = 100 000 p-n 접합을 갖는 24 mm x 22 mm의 구성된 셀을 갖는다. 그 변환기의 제 1전극이 제 1전극 및 집전 버스에 의해 번치인 단일 전류 노드에 결합된 십자 형태로 제조되고 그 제 1전극 하부에 불연속 p-n접합이 배열된다. 제 2전극이 연속해서 제조된다. 본 발명에 따른 PEC가 연속 p-n접합, 연속 전면(연속성 분리없이) 및 산화탄탈륨으로 제조된 종래의 무반사 코팅을 갖는 제어 PEC와 비교된다. 단락 회로 전류 및 개방-회로 전압이 변환기 전력의 최대값을 계산하기 위해 측정된다. 도 111은 적색광에서 제어 및 본 발명의 변환기에 대한 전류-전압 특성을 도시한다. 도시했듯이, 상부 곡선28은 본 발명의 PEC를 나타내고 하부 곡선27은 제어 PEC를 나타낸다.
표 3 및 도 111에 도시했듯이, 본 발명에 따른 PEC는 시험된 EMR 범위에 걸쳐 제어 PEC보다 상당히 높은 단락-회로 전류 및 개방-회로 전압을 갖는다. 동시에, 본 발명에 따른 변환기는 상당히 확장되고 변환가능한 EMR 주파수 범위를 갖는다. 예를 들어, 본 발명의 변환기와는 대조적으로, 하나의 연속 p-n접합를 갖는 제어 PEC는 220nm 이하(자외선 대역) 및 1000nm 이상(적외선 대역)에서 EMR을 영역EMR에서 발생하지 않는다. 그러므로, 본 발명에 따른 번치된 불연속 확산 변환기는 종래의 가시성 EMR 대역 및 상부와 하부 대역에서 동작할 수 있다.
일반적으로, 표 3에서 볼 수 있듯이, 다양한 EMR 주파수 대역에서, 특히 자외선 부분에서, p-n접합의 크기를 500 μm х500 μm로 감소시키고 p-n접합의 N 및 농도를 증가시킴에 의해 EMR 변환 공정을 국부화시킨 결과로서, 전기 파라미터인 개방-회로 전압, 단락-회로 전류 및 전력이 연속 p-n접합을 갖는 종래의 PEC에 비교해 한 자릿수 이상으로 증가한다. 전극을 p-n접합 주위를 따라 배열시켜 설계된 변환기는 가시 대역(1000nm 내지 220nm) 및 EMR 스펙트럼의 자외선 부분 위의 불가시 대역인 x-레이 및 IR 영역 모두에서 광전류를 발생시킨다. 표에서 볼 수 있듯이, 제어 변환기의 기술적 특징은 모든 시험된 ERM 주파수에서 상당히 열등하다. 도 112는 솔라 방사 스펙트럼AMO 0(곡선29) 및 제조된 변환기의 감소된 스펙트랄 특성을 도시하는 데, 곡선30은 연속 전면을 갖는 제어PEC에 대한 것이고; 곡선31은 본 발명에 따른 번치된 확산 변환기에 대한 것이고; 곡선32는 본 발명에 따른 번치된 확산-드리프트 변환기에 대한 것이다. 본 발명에 따른 PEC가 가시 및 불가시 광 영역, 즉 다시 말하면, 솔라 방사의 UV 및 IR에서 민감하는 것을 알 수 있다. 동시에, 본 발명에 따른 확산-드리프트 변환기는 확산 변환기보다 더 높은 스펙트랄 민감도를 갖는다.
또한, 표 3에서 알 수 있듯이, 본 발명에 따른 변환기가 573°K 이상의 온도 범위에서 동작한다. EMR에 노출된 채로 본 발명의 변환기에서 측정된 단락-회로 전류 및 개방-회로 전압과 573°K 이상의 상승 온도는 그 값 및 안정도를 유지하기 위해 입증했다. 연속 집전 영역 및 단일 큰 연속 접합을 갖는 제어 견본에서, 그 온도하에서 전류 및 전압값은 제로로 강하한다. 실험된 데이터에 따라, 본 발명의 변환기는 중간 IR 대역 이하의 주파수에서뿐만 아니라 x-레이에서 및 감마 범위로 광전류를 발생시킨다.
청구된 기술적 효과를 증명하기 위해, 전류의 횡축 및 수직축 확산 성분을 갖는 번치된 변환기 견본도 제조된다. 연속 p-n접합을 갖는 종래의 제어 PEC뿐만 아니라 도 3-4(예 1) 및 도 100a, 100b(예 6)의 실시예에 따른 PEC 견본이 제조된다.
그 PEC에 대한 측정이 제어(곡선33) 및 실험 견본(곡선34-36)의 함수로서 단락-회로 전류Isc를 도시하고, 여기서 곡선33은 연속 p-n접합, 폭 200μm의 집전 버스, 2000μm의 집전 버스 및 8.4%의 금속배선부 음영 계수간의 거리를 갖는 예시된 종래의 제어 견본이고, 곡선34는 폭 18μm의 집전 버스를 갖는 도 100a 및 100b의 실시예에 따른 연속 집전층 및 200μm의 집전 버스와 8.2%의 금속배선부 음영 계수간의 거리를 갖는 견본이고, 곡선35는 폭 18μm의 집전 버스를 갖는 도 4에 도시된 금속 배선에 의해 완전히 커버된 도 3의 실시예에 따른 교차 형태의 집전층(2) 및 200μm의 집전 버스와 18.0%의 금속배선부 음영 계수간의 거리를 갖는 견본이고, 곡선36은 부분 노출된 교차 형태의 셀을 갖는 도 3의 실시예이다. 음영 계수는 8.2%에 달한다.
곡선33-34으로 및 곡선35-36으로 예시된 실시예의 집전층의 면적비가 1 대 10이다.
도 113의 곡선33은 "죽은" 층(2)의 높은 내부 저항으로 인해 연속 견본에서 60mA의 단락-회로 전류 포화를 예시하는 데, 즉 "죽은" 층 아래의 변환기 벌크내에형성되는 소수 캐리어가 그 층을 향해 이동하고, 같은 것에 의해 집전되고 전극(5ac)을 향해 그 층을 따라 더 이동한다.
농도 경사도dn/dy를 고려할 때, 확산 전류의 횡축 성분은 다음의 밀도jY를 갖는 데, 즉
jY = qD (dn/dy)
여기서 q는 전자 전하이고 D가 확산 지수이다.
음영 지대와 관련된 농도 경사도dn/dy 수직축 성분이 나타남에 따라, 전류의 수직축 성분은
JX = qD (dn/dx)
이고, 급격한 농도 경사도로 인해, 즉 다시 말하면, (dn/dx > (dn/dy)일 때, 전류의 수직축 성분 밀도가 수직축 성분 밀도 즉 jX > jY보다 더 크다. 총 전류 밀도가 j = jX + jY이다.
그것은 단락-회로 전류를 발광 흐름 밀도의 함수로서 도시하는 곡선으로 도시되고(곡선 33), 그 곡선33이 곡선34-36 아래 멀리 전류 축을 따라 있다.
형성된 NeCC의 높은 퍼센티지가 집전층(2)에 도달하지 않는 벌크내에서 재결합한다. 전극들간의 거리가 NeCC 확산 길이에 비례하는 경우에, 확산 전류의 횡축 성분에 대응하는 캐리어가 집전 전극에 자유롭게 도달하여 곡선34-36이 전류축을 따라 상당히 높게 있다.
곡선 34-36은 확산 전류의 수직축 성분의 효과를 도시하고, 그것이 확산 단락-회로 전류의 횡축 성분과 대조적으로 p-n접합 에리어에 비례하지 않는다. 도 113에 도시했듯이, 확산 전류의 수직축 성분 효과를 한정하는 곡선34-36이 전류축을 따라 상당히 높게 도시된다.
그러므로, 포화 전류IS의 해로운 동작이 감소되고, 그것이 광전류에 반대로 지향되어 접합 에리어에 비례하고 총 전류I = IΦ- IS를 감소시킨다. 그 길이방향 전류 효과가 변환기(35)의 온도 의존성에 유리하고 그 변환기의 p-n접합 에리어가 변환기(33-34)의 그것에 대해 적고, 즉 그들이 열 받았을 때 개방-회로 전압 강하가 연속 접합을 갖는 변환기에서 상당히 적다. 그러므로, 실험 결과는, 최대 집전 효과를 이루기 위해 일반적인 경우에 대체하는 n+ 및 p+ 영역뿐만 아니라 전하 캐리어 농도 경사도를 증가시키는, PEC 전면상의, 음영 에리어 시스템을 포함하는 SBSH(a system of bulk-surface heterogeneities )를 인공적으로 생성하는 것을 보여준다. 일반적으로, 도 100a-100b 뿐만 아니라 도 3-4에서 제조된 PEC의 분석에서 , 방사에 노출된 채로 양자 NeCC가 n-층 또는 p-층인 기판에 걸쳐 어디에나 형성되는 것을 보여준다. 그러므로, 전하 농도 경사도가 생성되야하고; 전하가 N(내장된)개의 불연속 p-n접합 필드로써 분리되야하고 적합한 스트립-그리드 전극 배열에 의해 집전되어 p-n접합 저항을 갖는 전류 노드를 생성한다.
도 114-116의 범례: 곡선37은 반사 지수 45%일때 최적의 접합 크기4 μm x 4 μm; 를 갖는 불연속 번치된 변환기이고, 곡선38은 반사 지수 1-2%일때 태양력으로 가능한 연속 접합을 갖는 고성능 변환기이고, 곡선39는 반사 지수 8%일때 공간내 적용시 연속 접합을 갖는 고성능 변환기이다.
도 114-116은 p-n접합 및 제 1전도형 영역을 도시하고 그 제 1전도형 영역 크기가 4μm х4μm로 최적화된다. 견본은 큰 크기의 생산 조건하에서 단결정 전자 실리콘으로 제조된다. 비교를 위해, 태양력에 의한 고성능 솔라 셀 및 공간내 적용시 종래의 셀이 시험된다. 다음의 입사 방사 흡수 지수가 얻어지고, 즉 SP-모노-98%, 공간-92%, 본 발명에 따른 번치된 셀-55%. 셀의 내부 변환 지수가 입사 방사 전력에 따라 측정된다.
알 수 있듯이, 입사 전력이 증가함에 따라 셀 모두의 내부 변환 지수가 감소한다. 그 최대 감소가 고성능 연속 변환기에서 관찰되고 즉 15-20% 내지 3-5%이다. 그 감소가 번치된 불연속 셀에서 급격하지 않고 즉 40% 내지 23%이다. 본 발명에 따른 번치된 셀의 높은 내부 변환 지수가 종래 기술의 변환기와 비교해 높은 효율을 입증한다.
도 115-116에서 알 수 있듯이, 번치된 불연속 변환기가 발광 흐름의 온도 및 밀도에 동시에 노출된 때 높은 효율을 보여준다. 입사 전력이 3000 W/m2 에 달하고 측정된 온도가 70-80℃일 때, 불연속 솔라 셀의 에너지 출력이 800 W (곡선37)이상이고, 고성능 태양력 셀 및 공간 적용시 셀의 에너지 출력이 각기 4배 및 2배 이하이다(도 116의 곡선 38 및 39 참조). 그 결과, 무반사 코팅없이 얻어진다. 그 값이 2번 개선되고 불연속 셀에서 반사가 제거되는 것을 기대한다.
SSBH가 변환기 전면에서 n+ 및 p+의 대체뿐만 아니라 p-n접합의 추가 국부화 및 접합의 N 및 농도 증가에 의해 생성될 때, 놀라운 현상 즉 전위의 순차적 증가가 나타난다. 표 3에서 데이터는 국부화된 N = 100,000 불연속 p-n 접합을 갖는 SSBH 변환기가 7 V를 발생시키는 것을 나타낸다. 그것은 실리콘의 값보다 한 자릿수만큼 큰 것이고, 그것이 이론상 정당화되고 종래 기술에서 실질적으로 얻어진다. 동시에, 그들이 불가시 대역인 중간 IR(5,000nm)과 가시 및 불가시 UV 범위(220-300nm)에서 전위를 발생시킨다. 그 조건하에서 및 IR과 UV 주파수에서 하나의 접합 N=1을 갖는 종래의 연속 변환기 전위가 제로이다. 그 결과에 의해 상기 결론의 타당성 및 본 발명의 기술적 효과를 입증한다.
결국에, 상기 설정된 예가 본 발명의 본질뿐만 아니라 그 이득을 양호하게 이해하기 위해서만 제시되고 그것에 의해 결코 모든 특정한 실시예를 포괄하지 않는 다는 것을 알아야 한다. 앞선 내용에서, 다른 특정한 실시예가 가능하고, 특히 본 개시에서 언급되나 유사한 목적을 위해 관련 기술에 공지되고 사용된 것을 제외하고 예를 들어, 기판, 전류 전도 경로 등에 사용된 재료에 의해 특징지어지고, 본 개시에서 언급되지는 않으나 본 발명의 본질에서 특정되게 추종하는 p-n접합수에 의해 특징지어지는 것을 반도체 엔지니어링 분야의 당업자라면 명백하게 이해될 것이다.
그렇치 않으면, 예를 들어, 거기에 사용된 방식이 다이오드 배열 즉 다이오드, 광다이오드, 발광 다이오드, 트랜지스터, 광트랜지스터, 사이리스터, 반도체 레이져 등을 갖는 다른 반도체 장치를 제조하는 데 사용한다. 본원에서 논의된 실시예에 추가해서, 본 개시에서 언급된 효율을 개선하는 방법은 다양한 텍스쳐를 민감한 표면상에 생성하는 것으로 사용되고 본원에서 논의 및 언급된 것과 다른 다수의 다른 방법은 한 덩어리로 및 분리 소자로서 2개의 변환기를 제조한다. 본 발명의 다른 특정한 실시예가 추구하는 보호 범위 내에 있는 것으로 규정되고 첨부된 청구항에 의해 한정된다.
산업상의 이용 가능성
본 발명의 변환기가 종래의 반도체 기술 및 종래의 반도체 기판 재료를 사용해서 제조되고, 배터리(모듈)로 변환기를 조립하는 것은 거기에 제공된 정보를 기반으로 숙련된 자에 의해 수행된다. 본 발명의 변환기 및 배터리가 전력 엔지니어링 및 다른 산업 분야, 특히 기전력의 소스로서 효율적으로 사용된다.
2: 집전 영역, 5a: 편향 필드 전극, 7 및 12: 편향 영역, 11: 편향 필드 전극, 11a: 드리프트 전극, 16: 유전체 중간층, 17: 스트립 전극

Claims (59)

  1. 전자기 방사 변환기로서,
    상기 전자기 방사 변환기는 그 전면상에 N≥1 불연속 국부 제 1 전도형 영역들이 형성된 반도체 기판을 포함하고, 상기 기판이 제 2전도 형태를 가져서 상기 제 1 전도형 영역들이 상기 기판과 함께 전류 노드로 결합된 N≥1 p-n 접합을 형성하며, 아이소타입(isotype)의 접합들이 상기 기판의 전면상에서 상기 제 1 전도형 영역들 외부에 형성되어, 소수 캐리어들에 대한 반발 아이소타입 배리어들을 생성하는,
    전자기 방사 변환기.
  2. 제 1항에 있어서,
    상기 기판 전면 중 적어도 일부가 텍스쳐되는,
    전자기 방사 변환기.
  3. 제 1-2항 중 어느 한 항에 있어서,
    반사방지 층이 상기 기판 전면상에 부가되는,
    전자기 방사 변환기.
  4. 제 1-3항 중 어느 한 항에 있어서,
    전자기 방사를 흡수하고 불평형 전하 캐리어들을 주입하는 국부 센터들이 상기 기판에 매립되어 불평형 전하 캐리어들의 농도 경사도들을 생성하는,
    전자기 방사 변환기.
  5. 제 1-4항 중 어느 한 항에 있어서,
    도핑되어 함몰된 아이소타입의 편향 영역들이 제 1 전도형 영역들 외부에서 상기 기판 전면상에 형성되어 제 2 전도형 영역 또는 영역들에 대해 불평형 전하 캐리어들의 농도 경사도를 생성하는,
    전자기 방사 변환기.
  6. 제 1-5항 중 어느 한 항에 있어서,
    상기 제 1 전도형 영역들이 상기 불평형 전하 캐리어의 확산 길이에 비례하는 간격들로 떨어져서 이격되는,
    전자기 방사 변환기.
  7. 제 1-6항 중 어느 한 항에 있어서,
    기판 후면은 국부 접촉부들 및 후면 전도 전극에 의해 후면 대향 전류 노드로 결합된 국부 아이소타입의 접합부들을 기판 재료와 함께 형성하는 제 2 전도형 도핑 함몰된 불연속 집전 영역들을 포함하는,
    전자기 방사 변환기.
  8. 제 1-7항 중 어느 한 항에 있어서,
    기판 후면은 제 2집전 전극에 의해 제 2후면 전류 노드로 결합된 N개의 불연속 p-n 접합들 및 N>1 제 1전도형 불연속 국부 집전 영역들을 포함하는,
    전자기 방사 변환기.
  9. 제 1-8항 중 어느 한 항에 있어서,
    기판 전면상에서 유전체층에는 적어도, N개의 제 1전도형 불연속 국부 영역들의 에리어(area)들에서 윈도우들이 제공되는,
    전자기 방사 변환기.
  10. 제 1-10항 중 어느 한 항에 있어서,
    N>1이고, 상기 기판 전면상의 상기 N개의 제 1전도형 영역들은 분리된 단일 형태이고 N개의 분리된 단일 형태 p-n접합들을 형성하는,
    전자기 방사 변환기.
  11. 제 1-10항 중 어느 한 항에 있어서,
    N=1인,
    전자기 방사 변환기.
  12. 제 11항에 있어서,
    상기 기판 전면상의 제 1전도형 영역은 K≥1을 포함하고, 여기서 K는 M≥1의 제 1전도형 연결 소자들에 의해 서로 연결된 제 1전도형 에리어들의 정수인,
    전자기 방사 변환기.
  13. 제 12항에 있어서,
    M=1, 즉 상기 제 1전도형 영역은 하나의 연속 직사각형 스트립 형태인 하나의 도핑된 제 1전도형 연결 소자를 포함하는,
    전자기 방사 변환기.
  14. 제 12항에 있어서,
    상기 제 1전도형 영역은 분리된 단일 형태의 얇은 직사각형 스트립 형태인 M>1 도핑된 제 1전도형 연결 부분들을 포함하는,
    전자기 방사 변환기.
  15. 제 12항에 있어서,
    상기 제 1전도형 영역은 그리드를 형성하기 위해 배열된 M>1 도핑된 제 1전도형 연결 에리어들을 포함하는,
    전자기 방사 변환기.
  16. 제 1-15항 중 어느 한 항에 있어서,
    인접한 집전 영역들을 가지는 p-n접합은 상기 전면의 옆 표면 및 앞 표면상에 제공되는,
    전자기 방사 변환기.
  17. 제 1-16항 중 어느 한 항에 있어서,
    제 2전도형 도핑된 층이 상기 기판 전면 상에서 각각의 N개의 제 1전도형 영역들 하에서 배치되는,
    전자기 방사 변환기.
  18. 제 1-17항 중 어느 한 항에 있어서,
    G>1 연속적으로 교번하는 제 2전도형 층 및 제 1전도형 층의 스택(stack)이 상기 기판 전면 상에서 각각의 상기 제 1전도형 영역들 하에서 배치되는,
    전자기 방사 변환기.
  19. 제 18항에 있어서,
    상기 스택의 제 1 전도형 영역 및 2 전도형 영역이 직렬 또는 병렬로 스위칭(연결)되는,
    전자기 방사 변환기.
  20. 제 19항에 있어서,
    하나의 전도형인 집전 영역들이 같은 전도형의 도핑된 연결 소자들에 의해 연결되는,
    전자기 방사 변환기.
  21. 제 20항에 있어서,
    상기 연결 소자의 적어도 일부가 폐쇄 회로들을 형성하는,
    전자기 방사 변환기.
  22. 제 20-21항 중 어느 한 항에 있어서,
    상기 연결 소자 모두가 폐쇄 회로들을 형성하는,
    전자기 방사 변환기.
  23. 제 1-22항 중 어느 한 항에 있어서,
    X≥1 추가 도핑된 편향 영역들은 상기 N개의 제 1전도형 집전 영역들과 분리해서 상기 기판 전면상에 배치되는,
    전자기 방사 변환기.
  24. 제 23항에 있어서,
    상기 X 도핑된 편향 영역들 각각은 제 2전도형을 갖는,
    전자기 방사 변환기.
  25. 제 23항에 있어서,
    X 편향 영역들은 제 1 전도형 및 제 2 전도형 영역들 모두를 포함하는,
    전자기 방사 변환기.
  26. 제 23항에 있어서,
    상기 X 도핑된 편향 영역들 각각은 제 1전도형을 갖는,
    전자기 방사 변환기.
  27. 제 23-26항 중 어느 한 항에 있어서,
    상기 도핑된 편향 영역들은 불연속인,
    전자기 방사 변환기.
  28. 제 23-27항 중 어느 한 항에 있어서,
    일 전도형인 상기 도핑된 편향 영역들 중 적어도 일부가 같은 전도형인 연결 에리어들에 의해 회로들로 결합되는,
    전자기 방사 변환기.
  29. 제 23-27항 중 어느 한 항에 있어서,
    상기 X 도핑된 편향 영역들은 연속 폐쇄 회로(링 또는 벨트)로서 구성되는,
    전자기 방사 변환기.
  30. 제 28항에 있어서,
    기판 전면상의 N개의 제 1전도형 집전 영역들 중 적어도 하나는 편향 영역들에 의해 형성된 회로 내에 배치되는,
    전자기 방사 변환기.
  31. 제 29항에 있어서,
    N개의 집전 영역들 중 적어도 하나가 상기 연속 폐쇄 회로 내에 배치되는,
    전자기 방사 변환기.
  32. 제 23-31항 중 어느 한 항에 있어서,
    상기 기판 전면 및 상기 도핑된 편향 영역들 상의 N개의 제 1전도형 집전 도핑된 영역들은 F ≤2f에서 서로 이격된 교번하는 불연속 양자 트래핑 함몰부들에 배치되고, 여기서 f는 불평형 전하 캐리어의 확산 길이이고, 상기 트랩들은 일부 함몰부들 및 편향 영역들― 최근접한 함몰부로부터 F 거리에 있는 제 1전도형 함몰부를 따라 다른 함몰부 ―에 배열된 제 1전도형 집전 영역들의 기판 전면 상에 형성되는,
    전자기 방사 변환기.
  33. 제 32항에 있어서,
    상기 X 도핑된 제 2전도형 편향 영역들 각각에 연결된 추가의 제 3(또는 제 2전면) 집전 전극을 포함하는,
    전자기 방사 변환기.
  34. 제 32항에 있어서,
    상기 X 도핑된 제 2전도형 편향 영역들 중 적어도 하나에 연결된 추가의 제 3(또는 제 2전면) 집전 전극을 포함하는,
    전자기 방사 변환기.
  35. 제 9항에 있어서,
    적어도 하나의 편향 필드 전극은 유전체 층 상부에 위치되는,
    전자기 방사 변환기.
  36. 제 35 항에 있어서,
    X≥1 추가 도핑된 편향 영역들이 상기 N개의 제 1전도형 집전 영역들과 분리되어 상기 기판 전면상에 배치되는,
    전자기 방사 변환기.
  37. 제 36항에 있어서,
    적어도 하나의 편향 필드 전극이 상기 X 도핑된 편향 영역들 중 적어도 하나의 에리어에서 유전체 층 상부에 배치되는,
    전자기 방사 변환기.
  38. 제 35 또는 37항에 있어서,
    N개의 제 1전도형 영역들 각각에 연결된 제 1집전 전극은 확장되고 이것이 연결되는, 분리하여 취해진 상기 제 1전도형 영역 각각과 평면에서 중첩하고, 상기 제 1전극은 편향 필드 전극에 연결되어 단일 확장된 집전-편향 전극이 형성되는,
    전자기 방사 변환기.
  39. 제 38항에 있어서,
    상기 확장된 집전-편향 전극은 광학적으로 투명한(또는 반투명) 전도 재료(예를 들어, Si*, TCO, ITO)로 제조되는,
    전자기 방사 변환기.
  40. 제 38항에 있어서,
    상기 확장된 집전-편향 필드 전극은 전면에 걸쳐 연속된 광학적으로 투명한(또는 반투명) 전도 재료(예를 들어, Si*, TCO, ITO)로 제조되는,
    전자기 방사 변환기.
  41. 제 38항에 있어서,
    상기 제 1전극이 상기 전면상에서 N개의 집전 영역들 각각의 주위를 따라 확장하는,
    전자기 방사 변환기.
  42. 제 41항에 있어서,
    상기 편향 영역들이 상기 제 1전극의 주위를 따라 확장하는,
    전자기 방사 변환기.
  43. 제 39-40항 중 어느 한 항에 있어서,
    바이어스 전위 인가시 드리프트 필드를 발생시키는 제 3전극(또는 전면상의 제 1드리프트 전극)이 집전-편향 전극 외부에 그 주위를 따라 형성되는,
    전자기 방사 변환기.
  44. 제 43항에 있어서,
    상기 제 1전도형 편향 영역들은 드리프트 전극하에 배치되는,
    전자기 방사 변환기.
  45. 제 43항에 있어서,
    필드 드리프트 전극(전면상의 제 2드리프트 전극)이 제 1 및 2드리프트 전극들간에 형성되어, 제 2전도형 편향 영역들 위에 배치되는,
    전자기 방사 변환기.
  46. 제 45항에 있어서,
    상기 전면상의 상기 제 2드리프트 전극은 상기 기판에 전기적으로 연결되는,
    전자기 방사 변환기.
  47. 제 13항에 있어서,
    전류 노드로 결합된 Y≥1 얇은 전극들이 전면상에 배열되어, 전극들간의 간격이 불평형 전하 캐리어들의 확산 길이에 비례하는,
    전자기 방사 변환기.
  48. 제 1-47항 중 어느 한 항에 있어서,
    상기 전면상의 제 1전도형 영역들 및 상기 전면상의 제 2전도형 영역들은 마이크로렌즈 또는 마이크로프리즘으로 코팅되는,
    전자기 방사 변환기.
  49. 제 1-48항 중 어느 한 항에 있어서,
    제 2전도형 기판의 배면은 연속 제 2전극에 의해 전류 노드로 결합된 W≥1 분리된 제 2전도형 도핑된 편향-집전 영역들을 포함하는,
    전자기 방사 변환기.
  50. 제 49항에 있어서,
    상기 분리된 W≥1 도핑된 편향 및 집전 영역들이 단일-형태인,
    전자기 방사 변환기.
  51. 제 49항에 있어서,
    상기 배면은 제 4전극에 의해 전류 노드에 각기 결합된 V≥1 제 1전도형 도핑된 편향 및 집전 영역들을 포함하는,
    전자기 방사 변환기.
  52. 제 51항에 있어서,
    상기 배면은 제 2 및 1 전도형인 편향-집전 영역들의 주위에 배치된 추가의 불연속 제 1전도형 편향 영역들을 포함하는,
    전자기 방사 변환기.
  53. 제 51항에 있어서,
    상기 배면이 상기 불연속 제 1전도형 편향 영역들간에 배치되는 추가의 불연속 제 2전도형 편향 영역들을 포함하는,
    전자기 방사 변환기.
  54. 제 1-53항 중 어느 한 항에 있어서,
    상기 변환기는 불평형 전하 캐리어들의 확산 길이에 비례하거나 상기 확산 길이보다 작은 두께의 반도체 기판상에 배열되는,
    전자기 방사 변환기.
  55. 제 1-54항 중 어느 한 항에 있어서,
    추가된 전자기 방사 소스, 예를 들어, 스트론튬-90을 갖는 Z 영역들이 반도체 기판의 전면 또는 후면상에 배열되는,
    전자기 방사 변환기.
  56. 배터리로서,
    상기 배터리가 J > 1을 포함하며, 여기서 J는 직렬 및 병렬 전기 회로로 서로 연결되고 다각형 외부 에지를 가지며 청구항 1-55항 중 어느 한 항에 따른 변환기의 정수인,
    배터리.
  57. 제 56항에 있어서,
    상기 변환기들의 외부 에지가 육각형 구조를 갖는,
    배터리.
  58. 배터리로서,
    상기 배터리가 J > 1을 포함하며, 여기서 J는 직렬 및 병렬 전기 회로로 서로 연결되고 위육방형(pseudohexagonal-shape) 외부 에지를 가지며 청구항 1-55항 중 어느 한 항에 따른 변환기들의 정수인,
    배터리.
  59. 배터리로서,
    상기 배터리가 J > 1을 포함하며, 여기서 J는 직렬 및 병렬 전기 회로로 서로 연결된 스택에 배열된, 청구항 제1-55항 중 어느 한 항에 따른 얇은 투과형 변환기들의 정수이고, 상기 변환기들은 적층(stack)되어 상부 층 또는 스테이지는 입사하는 방사의 단파 스펙트럼 범위를 변환시키고 스택 내의 각 연속되는 하부 스테이지 또는 층은 장파장 스펙트럼을 변환시키는,
    배터리.
KR1020107028663A 2008-05-20 2008-05-20 전자기 방사 변환기 및 배터리 KR101111215B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU2008/000314 WO2009142529A1 (ru) 2008-05-20 2008-05-20 Преобразователь электромагнитного излучения и батарея

Publications (2)

Publication Number Publication Date
KR20110010646A true KR20110010646A (ko) 2011-02-01
KR101111215B1 KR101111215B1 (ko) 2012-03-13

Family

ID=41340319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107028663A KR101111215B1 (ko) 2008-05-20 2008-05-20 전자기 방사 변환기 및 배터리

Country Status (7)

Country Link
US (1) US20110248370A1 (ko)
EP (1) EP2323170A4 (ko)
KR (1) KR101111215B1 (ko)
CN (1) CN102187469B (ko)
EA (1) EA017920B1 (ko)
WO (1) WO2009142529A1 (ko)
ZA (1) ZA201009081B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288646B2 (en) 2009-05-06 2012-10-16 UltraSolar Technology, Inc. Pyroelectric solar technology apparatus and method
DE102009054067A1 (de) * 2009-11-20 2011-05-26 Osram Opto Semiconductors Gmbh Licht emittierende Vorrichtung
DE102011003454A1 (de) * 2011-02-01 2012-08-02 Siemens Aktiengesellschaft Strahlungsdirektkonverter, Strahlungsdetektor, medizintechnisches Gerät und Verfahren zum Erzeugen eines Strahlungsdirektkonverters
RU2507613C2 (ru) * 2012-01-30 2014-02-20 Федеральное Государственное Бюджетное Образовательное Учреждение "Дагестанский Государственный Технический Университет" (Дгту) Каскадное светоизлучающее термоэлектрическое устройство
CN102969805B (zh) * 2012-12-07 2015-02-18 四川大学 微波能量转换装置
TWI499059B (zh) * 2013-03-06 2015-09-01 Neo Solar Power Corp 區塊型摻雜太陽能電池
US9404795B2 (en) * 2013-10-03 2016-08-02 Infineon Technologies Ag Opitical detector with adjustable spectral response
TWI589180B (zh) * 2013-12-20 2017-06-21 致茂電子股份有限公司 發光模組的驅動方法
JP2018512267A (ja) 2015-02-26 2018-05-17 ダイナミック ソーラー システムズ アクツィエンゲゼルシャフトＤｙｎａｍｉｃ Ｓｏｌａｒ Ｓｙｓｔｅｍｓ Ａｇ 室温における電気工学的薄層の製造方法、および電気工学的薄層
JP2018521443A (ja) * 2015-02-26 2018-08-02 ダイナミック ソーラー システムズ アクツィエンゲゼルシャフトＤｙｎａｍｉｃ Ｓｏｌａｒ Ｓｙｓｔｅｍｓ Ａｇ 電気技術的薄層の室温製造法および上記方法によって得られる薄層シーケンス
RU188356U1 (ru) * 2019-01-10 2019-04-09 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Тестовый элемент для контроля качества планаризации

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3948682A (en) * 1974-10-31 1976-04-06 Ninel Mineevna Bordina Semiconductor photoelectric generator
US4089705A (en) * 1976-07-28 1978-05-16 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Hexagon solar power panel
US4365262A (en) * 1980-11-26 1982-12-21 Handotai Kenkyu Shinkokai Semiconductor image sensor
US4367368A (en) * 1981-05-15 1983-01-04 University Patents Inc. Solar cell
JPS6053531A (ja) * 1983-09-05 1985-03-27 Toray Ind Inc 改質ポリエ−テルエステルブロツク共重合体
US4667060A (en) * 1985-05-28 1987-05-19 Spire Corporation Back junction photovoltaic solar cell
US4665277A (en) * 1986-03-11 1987-05-12 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Floating emitter solar cell
US5189297A (en) * 1988-08-29 1993-02-23 Santa Barbara Research Center Planar double-layer heterojunction HgCdTe photodiodes and methods for fabricating same
JP3115950B2 (ja) * 1992-07-29 2000-12-11 シャープ株式会社 光電変換装置およびその製造方法
RU2087053C1 (ru) * 1993-06-04 1997-08-10 Государственное научно-производственное предприятие "Квант" Полупроводниковый фотопреобразователь и модуль солнечной батареи
JP3206350B2 (ja) 1995-01-26 2001-09-10 トヨタ自動車株式会社 太陽電池
RU2127009C1 (ru) * 1996-03-28 1999-02-27 Всероссийский научно-исследовательский институт электрификации сельского хозяйства Способ изготовления полупроводникового фотопреобразователя
EP1048084A4 (en) * 1998-08-19 2001-05-09 Univ Princeton ORGANIC OPTOELECTRONIC LIGHT SENSITIVE DEVICE
RU2139601C1 (ru) 1998-12-04 1999-10-10 ООО Научно-производственная фирма "Кварк" Способ изготовления солнечного элемента с n+-p-p+ структурой
JP2001189483A (ja) 1999-10-18 2001-07-10 Sharp Corp バイパス機能付太陽電池セルおよびバイパス機能付き多接合積層型太陽電池セルおよびそれらの製造方法
JP3764843B2 (ja) 2000-06-06 2006-04-12 シャープ株式会社 太陽電池セル
US6800876B2 (en) * 2001-01-16 2004-10-05 Cree, Inc. Group III nitride LED with undoped cladding layer (5000.137)
JP2004193337A (ja) 2002-12-11 2004-07-08 Sharp Corp 太陽電池の電極形成方法およびその方法により製造される太陽電池
JP2004221149A (ja) * 2003-01-10 2004-08-05 Hitachi Ltd 太陽電池の製造方法
RU2242064C1 (ru) * 2003-07-16 2004-12-10 Физический институт им. П.Н.Лебедева РАН Солнечный элемент
US6998288B1 (en) 2003-10-03 2006-02-14 Sunpower Corporation Use of doped silicon dioxide in the fabrication of solar cells
RU2284593C2 (ru) 2004-10-26 2006-09-27 Броня Цой Электроизоляционный материал
RU2273969C1 (ru) 2004-10-26 2006-04-10 Броня Цой Диэлектрический материал для изделий, работающих в свч-диапазоне
CN1812068A (zh) * 2005-01-27 2006-08-02 中国科学院半导体研究所 半导体芯片结深的电解水阳极氧化显结方法
RU2005106097A (ru) * 2005-03-05 2006-08-10 Брон Цой (RU) Пучковые опто- и фотоэлектронные элементы и приборы и способ их изготовления
DE102005019225B4 (de) * 2005-04-20 2009-12-31 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Heterokontaktsolarzelle mit invertierter Schichtstrukturgeometrie
JP4481869B2 (ja) * 2005-04-26 2010-06-16 信越半導体株式会社 太陽電池の製造方法及び太陽電池並びに半導体装置の製造方法
EA015205B1 (ru) * 2005-11-07 2011-06-30 Броня ЦОЙ Полупроводниковый прибор (варианты)
US7718888B2 (en) * 2005-12-30 2010-05-18 Sunpower Corporation Solar cell having polymer heterojunction contacts
RU2355066C2 (ru) * 2006-06-08 2009-05-10 Броня Цой Преобразователь электромагнитного излучения
JP2008112840A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2010251667A (ja) * 2009-04-20 2010-11-04 Sanyo Electric Co Ltd 太陽電池

Also Published As

Publication number Publication date
EP2323170A4 (en) 2017-11-22
EA201001707A1 (ru) 2011-04-29
WO2009142529A1 (ru) 2009-11-26
US20110248370A1 (en) 2011-10-13
EP2323170A1 (en) 2011-05-18
CN102187469B (zh) 2015-03-25
ZA201009081B (en) 2012-02-29
EA017920B1 (ru) 2013-04-30
CN102187469A (zh) 2011-09-14
KR101111215B1 (ko) 2012-03-13

Similar Documents

Publication Publication Date Title
KR101111215B1 (ko) 전자기 방사 변환기 및 배터리
KR101052030B1 (ko) 전자기 방사 컨버터
US10290755B1 (en) High efficiency photovoltaic cells and manufacturing thereof
US10014421B2 (en) High efficiency photovoltaic cells with self concentrating effect
CN105283964B (zh) 高速光探测器
JP5667280B2 (ja) 太陽電池及びその製造方法
RU2355066C2 (ru) Преобразователь электромагнитного излучения
US20130146119A1 (en) Solar cell system
EP2973712B1 (en) Highly efficient optical to electrical conversion device
EP1833095A1 (en) Photo diode having reduced dark current
US10483297B2 (en) Energy harvesting devices and method of fabrication thereof
JPS5825283A (ja) 光検知装置
KR101685475B1 (ko) 전자기 방사 변환기의 광-변환부(상이한 실시예들), 및 전자기 방사 변환기
RU2240631C1 (ru) Фотодетектор
RU84625U1 (ru) Фотоэлектрический преобразователь
RU2387048C1 (ru) Фотоэлектрический преобразователь
KR101246763B1 (ko) 광전지 및 그 제조방법
CN116613237A (zh) 宽光谱硅单光子探测器及其制备方法
AU2020357567A1 (en) Improvements in direct semiconductor solar devices
JPS62183570A (ja) 光検出装置
JPS5833880A (ja) 半導体受光素子

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee
FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 4

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20160126

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170126

Year of fee payment: 6

R401 Registration of restoration