本発明は、液晶表示装置(Liquid Crystal Display:LCD)のゲート信号線駆動回路等として用いられる信号線駆動回路、それを用いたアクティブマトリクス基板および表示装置に関するものである。
従来、LCDは、薄膜トランジスタ(Thin Film Transistor:TFT)を含む画素部が多数形成されたガラス基板等から成るアレイ側基板と、カラーフィルタ及びブラックマトリクスが形成されたガラス基板等から成るカラーフィルタ側基板とを互いに対向させて、それらの基板を所定の間隔でもって貼り合わせ、それらの基板間に液晶を充填、封入させることによって作製される。また、一般的に、カラーフィルタ側基板は、TFT及び画素電極に対向する側の面(液晶側の面)の全面に、画素電極との間で液晶に印加する垂直電界を形成するための共通電極が形成されている。この共通電極は、IPS(In-Plane Switching)方式のLCDの場合、アレイ側基板の画素部に画素電極と同じ面内に形成されることによって横電界を生じさせるものとなる。また共通電極は、FFS(Fringe Field Switching)方式のLCDの場合、アレイ側基板の画素部に画素電極の上方または下方に絶縁層を挟んで形成されることによって端部電界(Fringe Field)を生じさせるものとなる。また、カラーフィルタ側基板の液晶側の面には、それぞれの画素部に対応する赤(R)、緑(G)、青(B)のカラーフィルタが形成されており、それぞれの画素部を通過する光が相互に干渉することを防ぐブラックマトリクスがカラーフィルタの外周を囲むように形成されている。
また、図3は、アクティブマトリクス型であってIPS型のLCDに用いられる液晶表示パネル30の基本構成を示すブロック回路図である。例えば、LCDのアレイ側基板30bは、その上の第1の方向(例えば、行方向)に形成された複数本のゲート信号線31(GL1,GL2,GL3・・・GLm)と、第1の方向と交差する第2の方向(例えば、列方向)にゲート信号線31と交差させて形成された複数本の画像信号線(ソース信号線)32(SL1,SL2,SL3・・・SLn)と、ゲート信号線31と画像信号線32の交差部に対応して配置された、TFT33、画素電極PE11,PE12,PE13・・・PEmn及びその画素電極PE11,PE12,PE13・・・PEmnとの間で液晶に印加する横電界等の電界を形成するための共通電極を含む画素部P11,P12,P13・・・Pmnと、共通電極に共通電圧(Vcom)を供給する共通電圧線34と、を有する構成である。アレイ側基板30bの液晶側の面におけるゲート信号線31の入力端側にゲート信号線駆動回路35が配置されており、画像信号線32の入力端側に画像信号線駆動回路36が配置されている。液晶が枠状のシール部材20の内側に配置されている液晶配置部39があり、液晶配置部39の内部に画素部P11,P12,P13・・・Pmnを有する表示部37dがある。なお、符号30aはカラーフィルタ側基板を示す。
図4は、従来のゲート信号線駆動回路35の一例の回路図であり、図5はゲート信号線駆動回路35のタイミングチャートである。ゲート信号線駆動回路35は、一本のゲート信号線にゲート信号を入力するゲート信号線駆動回路ユニットを複数有する構成であり、各ゲート信号線駆動回路ユニットの構成および駆動は以下のようになる。
信号線駆動回路ユニットは、開始パルス入力端子(in端子)に接続されており、正電位のピーク電位を有する開始パルス(in)を第2のnチャネルTFT52(TFT2a)のゲート電極に出力する第1のnチャネルTFT51(TFT1a)と、クロックパルス入力端子(VCK1端子)に接続されており、開始パルスによってオンされ、正電位のピーク電位を有するクロックパルス(VCK1)を出力端子OUT1から駆動パルスとしてゲート信号線62に出力する第2のnチャネルTFT52と、を有している。第1のnチャネルTFT51は、ゲート電極とソース電極が接続されたダイオード接続型とされている。なお、開始パルス(in)が第2のnチャネルTFT52のゲート電極に入力された際に、ブートストラップ効果によって、ゲート電圧は開始パルス(in)とクロックパルス(VCK1)が合成された、クロックパルス(VCK1)よりも高電位のものとなり、クロックパルス(VCK1)が駆動パルスとして第2のnチャネルTFT52のドレイン電極から出力される。
また、第1のnチャネルTFT51と第2のnチャネルTFT52を接続する第1の接続線71と、負電位(VGL)を供給する負電位線74と、に並列接続されており、奇数フレーム(1F,3F,5F〜)において駆動パルスの出力後に第1の接続線71の電位(Node_aの電位)を負電位にリセットする第3のnチャネルTFT53(TFT3a)と、第3のnチャネルTFT53のゲート電極に、第4のnチャネルTFT54(TFT4a)を介して正電位のピーク電位を有するハイ信号を入力する第5のnチャネルTFT55(TFT5a)と、がある。第5のnチャネルTFT55はゲート電極とソース電極が接続されたダイオード接続型とされており、第5のnチャネルTFT55のソース電極が、1フレーム毎に正電位のハイ信号パルスと負電位のロー信号パルスを交互に入力するクロックパルス(VCK3)の入力端子に接続されている。また、第3のnチャネルTFT53(TFT3a)のゲート電極と第5のnチャネルTFT55のドレイン電極とを接続する第2の接続線72と、負電位線74と、に並列接続されており、奇数フレームの開始タイミングから駆動パルスの出力タイミングまでの間に、第2の接続線72の電位(Node_bの電位)を負電位に設定する第6のnチャネルTFT56(TFT6a)がある。また、第4のnチャネルTFT54は、そのゲート電極が第2の接続線72に接続されており、奇数フレームの開始タイミングから駆動パルスの出力タイミングまでの間に、オフ状態とされる。これにより、駆動パルスが負電位線74側に漏れることを防いでいる。
また、第1のnチャネルTFT51と第2のnチャネルTFT52を接続する第1の接続線71と、負電位線74と、に並列接続されており、偶数フレーム(2F,4F,6F〜)において駆動パルスの出力後に第1の接続線71の電位(Node_aの電位)を負電位にリセットする第7のnチャネルTFT57(TFT7a)と、第7のnチャネルTFT57のゲート電極に、第8のnチャネルTFT58(TFT8a)を介して正電位のピーク電位を有するハイ信号を入力する第9のnチャネルTFT59(TFT9a)と、がある。第9のnチャネルTFT59はゲート電極とソース電極が接続されたダイオード接続型とされており、第9のnチャネルTFT59のソース電極が、1フレーム毎に正電位のハイ信号パルスと負電位のロー信号パルスを交互に入力するクロックパルス(VCK4)の入力端子に接続されている。クロックパルス(VCK3)とクロックパルス(VCK4)とは、それらの位相が互いに逆位相とされている。そして、第2の接続線72および第3の接続線73には正電位のハイ信号が常時供給される。また、第7のnチャネルTFT57(TFT7a)のゲート電極と第9のnチャネルTFT59のドレイン電極とを接続する第3の接続線73と、負電位線74と、に並列接続されており、偶数フレームの開始タイミングから駆動パルスの出力タイミングまでの間に、第3の接続線73の電位(Node_cの電位)を負電位に設定する第10のnチャネルTFT60(TFT10a)がある。また、第8のnチャネルTFT58は、そのゲート電極が第3の接続線73に接続されており、偶数フレームの開始タイミングから駆動パルスの出力タイミングまでの間に、オフ状態とされる。これにより、駆動パルスが負電位線74側に漏れることを防いでいる。
また、第1の接続線71と負電位線74とに並列接続されており、次段のゲート信号線駆動回路ユニットの駆動パルスによってオンされ、オン時に第1の接続線71の電位(Node_aの電位)を負電位に設定する第11のnチャネルTFT61(TFT11a)がある。
第1のnチャネルTFT51〜第11のnチャネルTFT61は、チャネル部を構成する半導体層がアモルファスシリコン(a−Si)から構成されており、ゲートインパネル(GIP)型のLCDのゲート信号線駆動回路35に好適に用いられる。なお、半導体層がa−Siから成るTFTはnチャネルTFTとなる。
また、他の従来例として、駆動トランジスタが遮断状態のときその遮断状態を保たせるリセットトランジスタを含むリセット部とから成り、リセット部が、リセットトランジスタのゲート電極に負極性の電圧を含むゲート電圧を与えるゲート電圧制御手段を備える薄膜集積回路が提案されている(例えば、特許文献1を参照)。
上記従来のゲート信号線駆動回路35においては、以下の問題点があった。すなわち、図5に示すように、液晶表示パネルの下側のゲート信号線においては、1フレームにおける駆動パルスの入力タイミングが後側にずれていくために、1フレームにおける第2の接続線72の電位(Node_bの電位)は、ハイ(H)電位(20V程度)となっている期間がロー(L)電位(−10V程度)となっている期間よりも長くなる。第3の接続線73の電位(Node_cの電位)も同様である。そうすると、第2の接続線72にゲート電極が接続されている、第3のnチャネルTFT53および第4のnチャネルTFT54は、経時的に閾値電圧が変動(シフト)するという問題点があった。同様に、第3の接続線73にゲート電極が接続されている、第7のnチャネルTFT57および第8のnチャネルTFT58は、経時的に閾値電圧が変動するという問題点があった。
特許文献1に記載された薄膜集積回路は、リセットトランジスタTr13の閾値電圧変動を回復させることを目的としているが、リセットトランジスタTr13の周辺のトランジスタTr15のソース電極およびTr11のソース電極には正電圧のH信号(V1)が常時入力されており、閾値電圧変動が生じるという問題点があった。図6は、nチャネルTFTのゲート電極に正電圧(20V)を印加し続けたときの閾値電圧(Vth)のシフト量81と、nチャネルTFTのソース電極に正電圧(20V)を印加し続けたときの閾値電圧(Vth)のシフト量82と、を示すグラフである。図6に示すように、nチャネルTFTのソース電極に正電圧が印加され続けると、閾値電圧(Vth)がシフトするという問題点があった。
さらに、特許文献1において、リセットトランジスタTr13のゲート電圧(ノードR1の電圧)は、正電圧と負電圧が交互に同程度の期間として入力されているが、負電圧の入力期間が比較的長いために周辺のTFT、配線等から放射された電磁ノイズが重畳されやすいという問題点があった。
また、図4に示すゲート信号線駆動回路35は、奇数フレーム用の第3のnチャネルTFT53と第4のnチャネルTFT54と第5のnチャネルTFT55と第6のnチャネルTFT56の組と、偶数フレーム用の第7のnチャネルTFT57と第8のnチャネルTFT58と第9のnチャネルTFT59と第10のnチャネルTFT60の組と、を有しているために、回路構成が複雑化および大型化されたものとなるという問題点があった。
本発明は、上記の問題点に鑑みて完成されたものであり、その目的は、信号線駆動回路を構成するnチャネルTFTの閾値電圧の変動を抑えることである。また、nチャネルTFTおよびその配線に電磁ノイズが重畳されることを抑えることである。また、信号線駆動回路の回路構成を簡易化および小型化することである。
本発明の信号線駆動回路は、開始パルス入力端子に接続されており、正電位のピーク電位を有する開始パルスを第2のnチャネル薄膜トランジスタに出力する第1のnチャネル薄膜トランジスタと、クロックパルス入力端子に接続されており、前記開始パルスによってオンされ、正電位のピーク電位を有するクロックパルスを駆動パルスとして信号線に出力する前記第2のnチャネル薄膜トランジスタと、前記第1のnチャネル薄膜トランジスタと前記第2のnチャネル薄膜トランジスタを接続する第1の接続線と、負電位を供給する負電位線と、に並列接続されており、前記駆動パルスの出力後に前記第1の接続線の電位を前記負電位にリセットする第3のnチャネル薄膜トランジスタと、前記第3のnチャネル薄膜トランジスタのゲート電極に、正電位のピーク電位を有するハイ信号パルスと、負電位のボトム電位を有するロー信号パルスと、を交互に入力するとともに、前記ハイ信号パルスの立上がり部および/または立下がり部を傾斜させる制御回路と、を有している信号線駆動回路であって、前記制御回路は、前記第3のnチャネル薄膜トランジスタのゲート電極に正電位のハイ信号を供給するハイ信号供給回路と、前記第3のnチャネル薄膜トランジスタの前記ゲート電極と前記ハイ信号供給回路を接続する第2の接続線上に配置されている第4のnチャネル薄膜トランジスタと、前記第2の接続線と前記負電位線とに並列接続されており、前記ハイ信号に前記ロー信号パルスを合成することによって前記ハイ信号パルスと前記ロー信号パルスを交互に発生させる第5のnチャネル薄膜トランジスタと、を有しており、前記ハイ信号供給回路は、前記第2の接続線に並列接続されている、第7のnチャネル薄膜トランジスタおよび第8のnチャネル薄膜トランジスタを有しており、前記第7のnチャネル薄膜トランジスタおよび前記第8のnチャネル薄膜トランジスタのそれぞれは、前記第2のnチャネル薄膜トランジスタよりもサイズが小さい構成である。
本発明のアクティブマトリクス基板は、基板と、前記基板上の所定方向に配置されたゲート信号線と、前記ゲート信号線と交差させて配置されたソース信号線と、前記ゲート信号線と前記ソース信号線の交差部に対応して配置されたスイッチング薄膜トランジスタと、前記スイッチング薄膜トランジスタに接続された被駆動部と、ゲート信号線駆動回路およびソース信号線駆動回路と、を有しており、前記ゲート信号線駆動回路および前記ソース信号線駆動回路の少なくとも一方は、上記本発明の信号線駆動回路から構成されている。
本発明の表示装置は、上記本発明のアクティブマトリクス基板を有しており、前記被駆動部が画素部である構成である。
本発明の信号線駆動回路は、開始パルス入力端子に接続されており、正電位のピーク電位を有する開始パルスを第2のnチャネル薄膜トランジスタに出力する第1のnチャネル薄膜トランジスタと、クロックパルス入力端子に接続されており、前記開始パルスによってオンされ、正電位のピーク電位を有するクロックパルスを駆動パルスとして信号線に出力する前記第2のnチャネル薄膜トランジスタと、前記第1のnチャネル薄膜トランジスタと前記第2のnチャネル薄膜トランジスタを接続する第1の接続線と、負電位を供給する負電位線と、に並列接続されており、前記駆動パルスの出力後に前記第1の接続線の電位を前記負電位にリセットする第3のnチャネル薄膜トランジスタと、前記第3のnチャネル薄膜トランジスタのゲート電極に、正電位のピーク電位を有するハイ信号パルスと、負電位のボトム電位を有するロー信号パルスと、を交互に入力するとともに、前記ハイ信号パルスの立上がり部および/または立下がり部を傾斜させる制御回路と、を有している信号線駆動回路であって、前記制御回路は、前記第3のnチャネル薄膜トランジスタのゲート電極に正電位のハイ信号を供給するハイ信号供給回路と、前記第3のnチャネル薄膜トランジスタの前記ゲート電極と前記ハイ信号供給回路を接続する第2の接続線上に配置されている第4のnチャネル薄膜トランジスタと、前記第2の接続線と前記負電位線とに並列接続されており、前記ハイ信号に前記ロー信号パルスを合成することによって前記ハイ信号パルスと前記ロー信号パルスを交互に発生させる第5のnチャネル薄膜トランジスタと、を有しており、前記ハイ信号供給回路は、前記第2の接続線に並列接続されている、第7のnチャネル薄膜トランジスタおよび第8のnチャネル薄膜トランジスタを有しており、前記第7のnチャネル薄膜トランジスタおよび前記第8のnチャネル薄膜トランジスタのそれぞれは、前記第2のnチャネル薄膜トランジスタよりもサイズが小さい構成であることから、以下の効果を奏する。
開始パルスが入力される第1のnチャネル薄膜トランジスタと、クロックパルスが入力される第2のnチャネル薄膜トランジスタと、はそれらのゲート電極およびソース電極に正電圧が1フレームにおいて印加される時間が短いので、第1のnチャネル薄膜トランジスタおよび第2のnチャネル薄膜トランジスタの閾値電圧の変動を抑えることができる。また第3のnチャネル薄膜トランジスタは、そのゲート電極に、正電位のピーク電位を有するハイ信号パルスと、負電位のボトム電位を有するロー信号パルスと、が交互に入力されるので、第3のnチャネル薄膜トランジスタの閾値電圧の変動を抑えることができる。さらに第3のnチャネル薄膜トランジスタは、そのゲート電極に入力されるハイ信号パルスの立上がり部および/または立下がり部が傾斜しているので、第3のnチャネル薄膜トランジスタのゲート電極に正電位のピーク電位が印加される期間が短くなり、第3のnチャネル薄膜トランジスタの閾値電圧の変動をより抑えることができる。また、第3のnチャネル薄膜トランジスタのゲート電極に負電位のボトム電位が印加される期間が短くなるので、第3のnチャネル薄膜トランジスタおよびその配線に電磁ノイズが重畳されることを抑えることができる。
さらに、従来、奇数フレームにおいて駆動パルスの出力後に第1の接続線の電位を負電位にリセットするために、3つのnチャネル薄膜トランジスタから成る組と、偶数フレームにおいて駆動パルスの出力後に第1の接続線の電位を負電位にリセットするために、他の3つのnチャネル薄膜トランジスタの組との2組を、有していたが、本発明の信号線駆動回路においては、第3のnチャネル薄膜トランジスタと制御回路との組によって、各フレームにおいて駆動パルスの出力後に第1の接続線の電位を負電位にリセットすることができる。従って、信号線駆動回路の回路構成が簡易化および小型化されたものとなる。
また、第7のnチャネル薄膜トランジスタおよび第8のnチャネル薄膜トランジスタのそれぞれは、第2のnチャネル薄膜トランジスタよりもサイズが小さい構成であることから、第7のnチャネル薄膜トランジスタおよび第8のnチャネル薄膜トランジスタのそれぞれの抵抗が第2のnチャネル薄膜トランジスタの抵抗よりも大きくなり、第3のnチャネル薄膜トランジスタのゲート電極に入力されるハイ信号パルスの立上がり部および/または立下がり部を傾斜させる効果が向上し、第3のnチャネル薄膜トランジスタのゲート電極に正電位のピーク電位が印加される期間が短くなり、第3のnチャネル薄膜トランジスタの閾値電圧の変動を効果的に抑えることができる。
本発明のアクティブマトリクス基板は、基板と、前記基板上の所定方向に配置されたゲート信号線と、前記ゲート信号線と交差させて配置されたソース信号線と、前記ゲート信号線と前記ソース信号線の交差部に対応して配置されたスイッチング薄膜トランジスタと、前記スイッチング薄膜トランジスタに接続された被駆動部と、ゲート信号線駆動回路およびソース信号線駆動回路と、を有しており、前記ゲート信号線駆動回路および前記ソース信号線駆動回路の少なくとも一方は、上記本発明の信号線駆動回路から構成されている構成である。この構成により、信号線駆動回路を構成するnチャネル薄膜トランジスタの閾値電圧の変動が抑えられて、長寿命のものとなる。また、nチャネル薄膜トランジスタおよびその配線に電磁ノイズが重畳されることを抑えることができるので、信号伝達特性に優れたものとなる。また、信号線駆動回路の回路構成を簡易化および小型化できるので、小型化されたものとなる。
本発明の表示装置は、上記本発明のアクティブマトリクス基板を有しており、前記被駆動部が画素部である構成であることから、長寿命であり、信号伝達特性が優れているので表示品質が良好であり、小型化されたものとなる。
図1は、本発明の信号線駆動回路について実施の形態の1例を示す図であり、信号線駆動回路の回路図である。
図2は、図1の信号線駆動回路のタイミングチャートである。
図3は、従来の液晶表示パネルの基本構成を示すブロック回路図である。
図4は、従来のゲート信号線駆動回路の回路図である。
図5は、図4のゲート信号線駆動回路のタイミングチャートである。
図6は、nチャネル薄膜トランジスタのゲート電極に正電圧を印加し続けたときの閾値電圧のシフト量と、nチャネル薄膜トランジスタのソース電極に正電圧を印加し続けたときの閾値電圧のシフト量と、を示すグラフである。
以下、本発明の信号線駆動回路およびアクティブマトリクス基板並びに表示装置の実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明の信号線駆動回路等の実施の形態における構成部材のうち、本発明の信号線駆動回路等を説明するための主要部を示している。従って、本発明に係る信号線駆動回路等は、図に示されていない回路基板、配線導体、制御IC,LSI等の周知の構成部材を備えていてもよい。
図1は、本発明の信号線駆動回路について実施の形態の1例を示す図であり、信号線駆動回路の回路図である。また図2は、図1の信号線駆動回路のタイミングチャートである。本発明の信号線駆動回路は、これらの図に示すように、開始パルス入力端子(in端子)に接続されており、正電位のピーク電位を有する開始パルス(in)を第2のnチャネルTFT2(TFT2)に出力する第1のnチャネルTFT1(TFT1)と、クロックパルス入力端子(VCK1端子)に接続されており、開始パルスによってオンされ、正電位のピーク電位を有するクロックパルス(VCK1)を駆動パルスとして信号線12に出力する第2のnチャネルTFT2と、第1のnチャネルTFT1と第2のnチャネルTFT2を接続する第1の接続線21と、負電位を供給する負電位線23と、に並列接続されており、駆動パルスの出力後に第1の接続線21の電位を負電位にリセットする第3のnチャネルTFT3(TFT3)と、第3のnチャネルTFT3のゲート電極に、正電位のピーク電位を有するハイ信号パルスと、負電位のボトム電位を有するロー信号パルスと、を交互に入力するとともに、ハイ信号パルスの立上がり部および/または立下がり部を傾斜させる制御回路11と、を有している信号線駆動回路であって、制御回路11は、第3のnチャネルTFT3のゲート電極に正電位のハイ信号を供給するハイ信号供給回路10と、第3のnチャネルTFT3のゲート電極とハイ信号供給回路10を接続する第2の接続線22上に配置されている第4のnチャネルTFT4(TFT4)と、第2の接続線22と負電位線23(VGL線)とに並列接続されており、ハイ信号にロー信号パルスを合成することによってハイ信号パルスとロー信号パルスを交互に発生させる第5のnチャネルTFT5(TFT5)と、を有しており、ハイ信号供給回路10は、第2の接続線22に並列接続されている、第7のnチャネルTFT7(TFT7)および第8のnチャネルTFT8(TFT8)を有しており、第7のnチャネルTFT7および第8のnチャネルTFT8のそれぞれは、第2のnチャネルTFT2よりもサイズが小さい構成であることから、以下の効果を奏する。
開始パルスが入力される第1のnチャネルTFT1と、クロックパルスが入力される第2のnチャネルTFT2と、はそれらのゲート電極およびソース電極に正電圧が1フレームにおいて印加される時間が短いので、第1のnチャネルTFT1および第2のnチャネルTFT2の閾値電圧の変動を抑えることができる。また第3のnチャネルTFT3は、そのゲート電極に、正電位のピーク電位を有するハイ信号パルスと、負電位のボトム電位を有するロー信号パルスと、が交互に入力されるので、第3のnチャネルTFT3の閾値電圧の変動を抑えることができる。さらに第3のnチャネルTFT3は、そのゲート電極に入力されるハイ信号パルスの立上がり部および/または立下がり部が傾斜しているので、第3のnチャネルTFT3のゲート電極に正電位のピーク電位が印加される期間が短くなり、第3のnチャネルTFT3の閾値電圧の変動をより抑えることができる。また、第3のnチャネルTFT3のゲート電極に負電位のボトム電位が印加される期間が短くなるので、第3のnチャネルTFT3およびその配線に電磁ノイズが重畳されることを抑えることができる。
第3のnチャネルTFT3のゲート電極に負電位のボトム電位が印加される期間を短くするために、例えば、クロックパルス(VCK5)におけるパルス発生の周波数を、クロックパルス(VCK1)におけるパルス発生の周波数よりも低くすることができる。例えば、クロックパルス(VCK1)におけるパルス発生の周波数が24kHzである場合、クロックパルス(VCK5)におけるパルス発生の周波数を8kHzとする。これにより、1つのフレームにおいて、第3のnチャネルTFT3のゲート電極に負電位のボトム電位が印加される期間を、トータルで短くすることができる。
さらに、従来、奇数フレームにおいて駆動パルスの出力後に第1の接続線21の電位を負電位にリセットするために、3つのnチャネルTFTから成る組と、偶数フレームにおいて駆動パルスの出力後に第1の接続線21の電位を負電位にリセットするために、他の3つのnチャネルTFTの組との2組を、有していたが、本発明の信号線駆動回路においては、第3のnチャネルTFT3と制御回路11との組によって、各フレームにおいて駆動パルスの出力後に第1の接続線21の電位を負電位にリセットすることができる。従って、信号線駆動回路の回路構成が簡易化および小型化されたものとなる。
第4のnチャネルTFT4は、そのゲート電極が第2の接続線22に接続されており、各フレームの開始タイミングから駆動パルスの出力タイミングまでの間に、オフ状態とされる。これにより、駆動パルスが負電位線23側に漏れることを防いでいる。
第6のnチャネルTFT6(TFT6)は、第3のnチャネルTFT3のゲート電極とハイ信号供給回路10とを接続する第2の接続線22と、負電位線23と、に並列接続されており、各フレームの開始タイミングから駆動パルスの出力タイミングまでの間に、第2の接続線22の電位(Node_bの電位)を負電位に設定する。
第9のnチャネルTFT9(TFT9)は、第1の接続線21と負電位線23とに並列接続されており、次段のゲート信号線駆動回路ユニットの駆動パルスによってオンされ、オン時に第1の接続線21の電位(Node_aの電位)を負電位に設定する。
第3のnチャネルTFT3のゲート電極に正電位のハイ信号を供給するハイ信号供給回路10は、ゲート電極とソース電極が接続されたダイオード接続型とされている第7のnチャネルTFT7(TFT7)と、同様にダイオード接続型とされている第8のnチャネルTFT8(TFT8)と、を有している。第7のnチャネルTFT7と第8のnチャネルTFT8は、第2の接続線22に並列接続されている。第7のnチャネルTFT7のソース電極が、1フレーム毎に正電位(例えば、20V)のハイ信号パルスと負電位(例えば、−10V)のロー信号パルスを交互に入力するクロックパルス(VCK3)の入力端子に接続されている。第8のnチャネルTFT8のソース電極が、1フレーム毎に正電位(例えば、20V)のハイ信号パルスと負電位(例えば、−10V)のロー信号パルスを交互に入力するクロックパルス(VCK4)の入力端子に接続されている。そして、クロックパルス(VCK3)とクロックパルス(VCK4)は、それらの位相が互いに逆位相となっており、第2の接続線22には正電位のハイ信号が常時供給される。
本発明の信号線駆動回路において、第7のnチャネルTFT7および第8のnチャネルTFT8のそれぞれは、第2のnチャネルTFT2よりもサイズが小さい。この構成により、第7のnチャネルTFT7および第8のnチャネルTFT8のそれぞれの抵抗(オン抵抗)が第2のnチャネルTFT2の抵抗(オン抵抗)よりも大きくなり、第3のnチャネルTFT3のゲート電極に入力されるハイ信号パルスの立上がり部および/または立下がり部を傾斜させる効果が向上し、第3のnチャネルTFT3のゲート電極に正電位のピーク電位が印加される期間が短くなり、第3のnチャネルTFT3の閾値電圧の変動を効果的に抑えることができる。なお、第2のnチャネルTFT2は、第1のnチャネルTFT1、第3のnチャネルTFT3〜第9のnチャネルTFT9の中で最もサイズが大きく、少なくとも第2のnチャネルTFT2のサイズよりも第7のnチャネルTFT7および第8のnチャネルTFT8のそれぞれのサイズを小さくする構成である。例えば、第7のnチャネルTFT7および第8のnチャネルTFT8のそれぞれのサイズを、第2のnチャネルTFT2のサイズの1/50乃至1/200程度とすればよく、より好適には1/80乃至1/120程度とすることがよい。
なお、第2のnチャネルTFT2は、クロックパルス(VCK1)を駆動パルスとして減衰させずに出力するために、できるだけ抵抗(オン抵抗)が小さい方が良く、従って最もサイズが大きいことが好適である。
本発明のアクティブマトリクス基板は、図3に示す従来の液晶表示パネルにおけるアレイ側基板30bおよびそれに構成されている各構成部材を含むものであって、ゲート信号線駆動回路35およびソース信号線駆動回路36の少なくとも一方が、本発明の信号線駆動回路から構成されているものである。すなわち、本発明のアクティブマトリクス基板は、アレイ側基板30bと、アレイ側基板30b上の所定方向に配置されたゲート信号線31と、ゲート信号線31と交差させて配置されたソース信号線32と、ゲート信号線31とソース信号線32の交差部に対応して配置されたスイッチングTFT33と、スイッチングTFT33に接続された被駆動部(画素部)と、ゲート信号線駆動回路35およびソース信号線駆動回路36と、を有しており、ゲート信号線駆動回路35およびソース信号線駆動回路36の少なくとも一方は、本発明の信号線駆動回路から構成されているものである。この構成により、信号線駆動回路を構成するnチャネルTFTの閾値電圧の変動が抑えられて、長寿命のものとなる。また、nチャネルTFTおよびその配線に電磁ノイズが重畳されることを抑えることができるので、信号伝達特性に優れたものとなる。また、信号線駆動回路の回路構成を簡易化および小型化できるので、小型化されたものとなる。
本発明のアクティブマトリクス基板は、LCD以外に有機EL画像形成装置(有機EL感光方式プリンタ)等の有機EL発光装置、有機EL表示装置、X線センサ装置、LED発光装置(LED感光方式プリンタ)、LED表示装置、プラズマ表示装置等の種々の電子機器に適用できる。
本発明の表示装置は、本発明のアクティブマトリクス基板を有しており、被駆動部が画素部である構成である。この構成により、長寿命であり、信号伝達特性が優れているので表示品質が良好であり、小型化されたものとなる。本発明の表示装置は、LCD、有機EL表示装置、LED表示装置、プラズマ表示装置等のアクティブマトリクス型のものであれば適用できる。
なお、本発明の信号線駆動回路およびアクティブマトリクス基板並びに表示装置は、上記実施の形態に限定されるものではなく、適宜の設計的な変更、改良が施されていてもよい。
本発明の信号線駆動回路は、アクティブマトリクス型のLCD等の表示装置を備えた各種の電子機器に適用できる。その電子機器としては、自動車経路誘導システム(カーナビゲーションシステム)、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント(PDA)、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機(ATM)、自動販売機、ヘッドアップディスプレイ装置、プロジェクタ装置、デジタル表示式腕時計、スマートウォッチなどがある。
1〜9 第1〜第9のnチャネルTFT
10 ハイ信号供給回路
11 制御回路
12 信号線
21 第1の接続線
22 第2の接続線
23 負電位線