JP2018093068A - 基板の製造方法及び基板 - Google Patents

基板の製造方法及び基板 Download PDF

Info

Publication number
JP2018093068A
JP2018093068A JP2016235436A JP2016235436A JP2018093068A JP 2018093068 A JP2018093068 A JP 2018093068A JP 2016235436 A JP2016235436 A JP 2016235436A JP 2016235436 A JP2016235436 A JP 2016235436A JP 2018093068 A JP2018093068 A JP 2018093068A
Authority
JP
Japan
Prior art keywords
conductive layer
hole
substrate
pth
coin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016235436A
Other languages
English (en)
Other versions
JP6778598B2 (ja
Inventor
徳一 尾崎
Tokuichi Ozaki
徳一 尾崎
宮尾 浩
Hiroshi Miyao
浩 宮尾
長谷川 悟
Satoru Hasegawa
悟 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016235436A priority Critical patent/JP6778598B2/ja
Priority to US15/806,385 priority patent/US10009998B1/en
Priority to EP17201822.8A priority patent/EP3331332B1/en
Publication of JP2018093068A publication Critical patent/JP2018093068A/ja
Application granted granted Critical
Publication of JP6778598B2 publication Critical patent/JP6778598B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10242Metallic cylinders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10295Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303Pin-in-hole mounted pins
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10401Eyelets, i.e. rings inserted into a hole through a circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10409Screws
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306Lead-in-hole components, e.g. affixing or retention before soldering, spacing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】ハンダを用いることなく貫通孔の内壁側面の所期の導電層厚を高精度に確保し、高い接続信頼性をもって貫通孔に端子を挿通固定することができる基板を実現する。【解決手段】基体1に第1貫通孔11aを形成し、第1貫通孔11aの内壁側面を覆う導電層11bを形成し、導電層11bが形成された第1貫通孔11a内に、ビッカース硬度が30Hv以上400Hv以下の範囲内の値である柱状導電体12を挿入し、柱状導電体12に上下方向に圧力を印加し、柱状導電体12に第2貫通孔12aを形成する。【選択図】図1

Description

本発明は、基板の製造方法及び基板に関するものである。
従来より、大電流に対応したプリント基板として、いわゆる厚銅基板が注目されている。厚銅基板は、例えば70μm以上の厚みの複数の銅層が絶縁用樹脂層(例えばガラスエポキシ樹脂層)を介して積層されて基体が形成されている。基体には複数の貫通孔が形成されており、貫通孔の内壁面には銅層と接続された銅メッキ層が形成されている。貫通孔内には端子が挿通され、貫通孔内にハンダが充填されて端子が接合されている。
特開2009−16662号公報 特開2007−180079号公報 特開2006−156435号公報 特開平5−304223号公報
近年では、プリント基板の貫通孔内にハンダを用いて固着することなく端子を固定する手法、例えば端子としてプレスフィットピンを用いた手法が案出されている。この場合、ハンダ接合を要さずに貫通孔内にプレスフィットピンが挿入固定される。プレスフィットピンは、その機械的な弾性復元力により、挿入された貫通孔の銅メッキ層に当接して固定される。
ハンダを用いることなく、プリント基板の貫通孔内にプレスフィットピン等の端子を固定する場合、プレスフィットピン等の挿通時に貫通孔内で銅メッキ層の側面の一部が損傷(若干削り取られたり、変形する等)を受ける。銅メッキ層が薄いと、プレスフィットピン等の挿通時に銅メッキ層が損傷を受けたことによる影響が大きく、プレスフィットピン等の接続信頼性が確保されないという問題がある。
更に、厚銅基板においてプレスフィットピン等の端子を用いる場合、貫通孔の内壁面の銅メッキ層が薄いと、銅層と樹脂層との熱膨張率差に起因して、銅メッキ層に熱応力によるクラックが発生するという問題がある。
上記の諸問題に対処すべく、銅メッキ層を厚く形成する方策が考えられる。しかしながらこの方策には、以下のような問題がある。
メッキ法では、銅メッキ層の厚み制御の精度が低く、プレスフィットピン等の端子に対応した所期精度の孔径を得ることが困難である。また、銅メッキ層は、厚銅基板の貫通孔の内壁側面から基体表裏面の一部に架けて形成されるところ、銅メッキ層を厚く形成すれば当該表裏面部分も厚くなる。そのため、銅メッキ層のパターニング性が低下し、微細加工が困難となる。また、銅メッキ層の厚みはメッキ処理時間に比例するため、銅メッキ層を厚く形成することは生産性の大幅な低下につながる。
本発明は、ハンダを用いることなく貫通孔の内壁側面に所期厚の導電層を高精度に確保し、高い接続信頼性をもって貫通孔に端子を挿通固定することができる基板の製造方法及び基板を提供することを目的とする。
一つの観点では、基板の製造方法は、基体を貫通する第1孔を形成する工程と、前記第1孔の内壁側面を覆う導電層を形成する工程と、前記導電層が形成された前記第1孔内に柱状導電体を挿入する工程と、前記柱状導電体に上下方向に圧力を印加する工程と、
前記柱状導電体に第2孔を形成する工程とを備える。
一つの観点では、貫通孔である第1孔を有する基体と、前記第1孔の内壁側面を覆う第1導電層と、前記第1導電層の側面を覆い、第2孔を有する第2導電層とを備え、前記第2導電層は、前記第1導電層と結晶構造が異なり、ビッカース硬度が30Hv以上の値である。
一つの側面では、ハンダを用いることなく貫通孔の内壁側面に所期厚の導電層を高精度に確保し、高い接続信頼性をもって貫通孔に端子を挿通固定することができる基板が実現する。
第1の実施形態による厚銅基板の製造方法を工程順に示す概略断面図である。 図1に引き続き、第1の実施形態による厚銅基板の製造方法を工程順に示す概略断面図である。 メッキのCu層とCuコインとの圧着状態を示す写真図である。 第1の実施形態の変形例2による厚銅基板の製造方法の主要工程を示す概略断面図である。 第1の実施形態の変形例2による厚銅基板の製造方法の主要工程を示す概略断面図である。 図5に引き続き、第1の実施形態の変形例による厚銅基板の製造方法の主要工程を示す概略断面図である。 第2の実施形態による厚銅基板の製造方法の主要工程を示す概略断面図である。 厚銅基板の他の例を示す概略平面図である。 第3の実施形態によるインバータの概略構成を示す模式図である。
以下、好適な諸実施形態について、図面を参照しながら詳細に説明する。
[第1の実施形態]
本実施形態では、プリント基板として厚銅基板を開示し、その構成について製造方法と共に説明する。
図1〜図2は、本実施形態による厚銅基板の製造方法を工程順に示す概略断面図である。
先ず、図1(a)に示すように、厚銅基板の基体1を用意する。
基体1は、例えば70μm以上の所定厚の複数の銅層2が絶縁用樹脂層(例えばガラスエポキシ樹脂層)3を介して積層されて形成されている。
続いて、図1(b)に示すように、基体1にPTH(Plated Through Hole:メッキスルーホール)11を形成する。
詳細には、先ず基体1に第1孔として第1貫通孔11aを形成する。
次に、メッキ法により、第1貫通孔11aの内壁側面を含む基体1の表面及び裏面に例えばCu層を形成する。Cu層は、40μm程度以上70μm程度以下の範囲内の値、例えば70μm程度の厚みに形成される。そして、Cu層の一部を基体1の表面上及び裏面上でパターニングして除去し、第1貫通孔11aの内壁側面から基体1の表面上及び裏面上の一部まで延在する第1導電層11bを形成する。なお、第1導電層11bとしては、Cu層を形成する替わりに、Cu/Ni/Au(Cuが最下層)の積層構造を形成することも考えられる。
以上により、第1貫通孔11aの内壁側面を覆う第1導電層11bを備えたPTH11が形成される。
続いて、図1(c)に示すように、PTH11にCuコイン12を挿入する。
本実施形態では、PTH11に挿入する柱状導電体として、柱状のCu材料であるCuコイン12を用いる。Cuコイン12は、長さが基体1の厚みよりも若干大きく、横断面形状が第1貫通孔11aと同じ形状(ここでは円形状)でその径がPTH11の径(第1貫通孔11aの第1導電層11bを介した径)よりも若干小さく形成されている。Cuコイン12は、そのビッカース硬度が30Hv以上400Hv以下の範囲内の値、ここでは100Hv程度である。
続いて、図1(d)に示すように、Cuコイン12に上下方向に圧力を印加する。
詳細には、支持台10a上に、PTH11にCuコイン12が挿入された基体1を載置固定する。基体1の上面にプレス板10bを配置し、下方に圧力を印加する。これにより、Cuコイン12は、その長さが短縮し、その径が膨張して第1導電層11bに圧着される。
図3は、メッキのCu層とCuコインとの圧着状態を示す写真図であり、(a)の矩形枠内を拡大した様子を(b)に示す。
本実施形態では、第1導電層11bとCuコイン12とは共に同じCuを材料とするが、圧力の印加に起因してCuコイン12のCu材料が変質する。その結果、Cuコイン12は、メッキ法で形成された第1導電層11bとは結晶状態が異なり、第1導電層11bよりも結晶粒が大きくなる。Cuコイン12が第1導電層11bに圧着されるため、PTH11の内壁側面で第1導電層11bとCuコイン12とは隙間なく密着状態とされる。また、PTH11に挿入されたCuコイン12に圧力を印加するという圧着形態を採ることから、PTH11の最上部のエッジ部分においてCuコイン12に窪みが生じる。この窪みは、基体1を上方から観察することでも確認される。
続いて、図2(a),(b)に示すように、Cuコイン12に第2孔として第2貫通孔12aを形成する。以上により、本実施形態による厚銅基板が形成される。
詳細には、図2(a)のように、Cuコイン12の中央部に、ドリル20を用いて第2貫通孔12aを形成する。ドリル加工は加工精度が高く、±30μm程度以下の孔径公差が得られる。第2貫通孔12aは、例えば1.0mm±30μm程度の所期径に形成される。第2貫通孔12aを形成することにより、図2(b)のように、第1導電層11bの側面(PTH11の内壁側面)を覆うCuからなる第2導電層12bが形成される。第2導電層12bは、例えば400μm程度の厚みに形成され、第1導電層11bの側面に密着固定されている。
この厚銅基板では、図2(c)に示すように、第2貫通孔12aに端子としてプレスフィットピン13が挿入固定される。
プレスフィットピン13は、第2貫通孔12aに対して着脱可能とされており、その機械的な弾性復元力により、挿入された第2貫通孔12a内で第2導電層12bの側面に当接して固定される。
本実施形態では、第1導電層11bを厚く形成することなく、PTH11内で第1導電層11bの側面に密着する第2導電層12bを形成して、PTH11の内壁側面の導電層厚を確保する。この構成により、第1導電層11bが第2導電層12bにより保護され、第1導電層11bにおけるクラックの発生が抑止される。メッキ法による第1導電層11bは薄く形成するため、メッキ形成の生産性を悪化させることなく第1導電層11bを微細なパターンに容易に形成することができる。プレスフィットピン13の挿入時に第2導電層12bの一部が若干の損傷を受けたとしても、PTH11の内壁側面は第1導電層11b及び第2導電層12bにより十分な導電層厚が確保されているために影響が小さく、プレスフィットピン13の高い接続信頼性が保持される。
プレスフィットピン13が当接する導電層である第2導電層12bは、そのビッカース硬度が30Hv以上400Hv以下の範囲内の値とされている。当該導電層としては、プレスフィットピン13の挿入時の荷重に耐える(プレスフィットピン13からの圧接を受けても所期の接続信頼性が保持される程度の)硬さが要求される。この硬さの下限値がビッカース硬度で30Hv程度と評価される。一方、当該導電層が硬過ぎると、図1(d)の工程でCuコイン12のPTH11内への適切な圧入が困難となる。この硬さの上限値がビッカース硬度で400Hv程度と評価される。本実施形態では、第2導電層12bの材料として、ビッカース硬度が30Hv以上400Hv以下の範囲内の値の導電材料であるCuを用いる。この第2導電層12bにより、第1導電層11bに確実に密着固定されて第1導電層11bのクラック発生が抑止されると共に、プレスフィットピン13を挿通固定しても接続信頼性が確保される厚銅基板が実現する。
また、第1導電層11bの側面を覆う第2導電層12bを形成し、PTH11の内壁側面における導電層厚が増大することにより、1つのPTH11に流すことができる電流量も増加する。これにより、所要電流を流すために必要なPTH数を減少させることができ、基板設計の自由度が向上する。
以上説明したように、本実施形態によれば、ハンダを用いることなく、PTH11の内壁側面に所期厚の第2導電層12bを高精度に確保する。これにより、第1導電層11bを損傷することなく、第2貫通孔12a内に高い接続信頼性をもってプレスフィットピン13を挿通固定することができる厚銅基板が実現する。
[変形例]
以下、第1の実施形態の諸変形例について説明する。
(変形例1)
変形例1では、第1の実施形態と同様に厚銅基板について開示するが、Cuコインに形成される第2孔が第1の実施形態と異なる点で相違する。
図4は、第1の実施形態の変形例1による厚銅基板の製造方法の主要工程を示す概略断面図である。なお、第1の実施形態による厚銅基板と同様の構成部材については、同符号を付して詳しい説明を省略する。
先ず、第1の実施形態と同様に、図1(a)〜(d)の諸工程を行う。Cuコイン12は第1導電層11bに圧着される。
続いて、図4(a),(b)に示すように、Cuコイン12に第2孔として、Cuコイン12を非貫通とする非貫通孔12cを形成する。以上により、本実施形態による厚銅基板が形成される。
詳細には、図4(a)のように、Cuコイン12の中央部を、ドリル20を用いてCuコイン12の長さ方向の途中まで、例えば長さ方向の半分程度まで加工し、非貫通孔12cを形成する。ドリル加工は加工精度が高く、±30μm程度以下の孔径公差が得られる。非貫通孔12cは、例えば1.0mm±30μm程度の所期径に形成される。非貫通孔12cを形成することにより、図4(b)のように、底部を有し、第1導電層11bの側面(PTH11の内壁側面)を覆うCuからなる第2導電層12dが形成される。第2導電層12dは、側面部分が例えば400μm程度の厚みに形成され、第1導電層11bの側面に密着固定されている。
この厚銅基板では、図4(c)に示すように、非貫通孔12cに端子としてプレスフィットピン13が挿入固定される。
プレスフィットピン13は、非貫通孔12cに対して着脱可能とされており、その機械的な弾性復元力により、挿入された非貫通孔12c内で第2導電層12cの側面に当接して固定される。
変形例1では、第1導電層11bを厚く形成することなく、PTH11内で第1導電層11bの側面に密着する第2導電層12dを形成して、PTH11の内壁側面の導電層厚を確保する。この構成により、第1導電層11bが第2導電層12dにより保護され、第1導電層11bにおけるクラックの発生が抑止される。メッキ法による第1導電層11bは薄く形成するため、メッキ形成の生産性を悪化させることなく第1導電層11bを微細なパターンに容易に形成することができる。プレスフィットピン13の挿入時に第2導電層12dの一部が若干の損傷を受けたとしても、PTH11の内壁側面は第1導電層11b及び第2導電層12dにより十分な導電層厚が確保されているために影響が小さく、プレスフィットピン13の高い接続信頼性が保持される。
変形例1では、プレスフィットピン13が当接する導電層、ここでは第2導電層12dのビッカース硬度が30Hv以上400Hv以下の範囲内の値とされている。当該導電層としては、プレスフィットピン13の挿入時の荷重に耐える(プレスフィットピン13からの圧接を受けても所期の接続信頼性が保持される程度の)硬さが要求される。この硬さの下限値がビッカース硬度で30Hv程度と評価される。一方、当該導電層が硬過ぎると、図4(b)の工程でCuコイン12のPTH11内への適切な圧入が困難となる。この硬さの上値がビッカース硬度で400Hv程度と評価される。変形例1では、第2導電層12dの材料として、ビッカース硬度が30Hv以上400Hv以下の範囲内の値の導電材料であるCuを用いる。この第2導電層12dにより、第1導電層11bに確実に密着固定されて第1導電層11bのクラック発生が抑止されると共に、プレスフィットピン13を挿入固定しても接続信頼性が確保される厚銅基板が実現する。
また、第1導電層11bの側面を覆う第2導電層12dを形成し、PTH11の内壁側面における導電層厚が増大することにより、1つのPTH11に流すことができる電流量も増加する。これにより、所要電流を流すために必要なPTH数を減少させることができ、基板設計の自由度が向上する。
以上説明したように、変形例1によれば、ハンダを用いることなく、PTH11の内壁側面に所期厚の導電層(第2導電層12d)を高精度に確保する。これにより、第1導電層11bを損傷することなく、非貫通孔12c内に高い接続信頼性をもってプレスフィットピン13を挿通固定することができる厚銅基板が実現する。
(変形例2)
変形例2では、第1の実施形態と同様に厚銅基板について開示するが、PTH内に形成する導電層が異なる点で第1の実施形態と相違する。
図5〜図6は、第1の実施形態の変形例2による厚銅基板の製造方法の主要工程を示す概略断面図である。なお、第1の実施形態による厚銅基板と同様の構成部材については、同符号を付して詳しい説明を省略する。
先ず、第1の実施形態と同様に、図1(a)〜(b)の諸工程を行う。基体1には、PTH11が形成される。
続いて、図5(a)に示すように、PTH11にAl合金コイン21を挿入する。
本変形例では、PTH11に挿入する柱状導電体として、第1導電層11bのCuと異なる導電材料、ここではAl合金を採用し、柱状のAl合金材料であるAl合金コイン21を用いる。Al合金コイン21は、長さが基体1の厚みよりも若干大きく、横断面形状が第1貫通孔11aと同じ形状(ここでは円形状)でその径がPTH11の径(第1貫通孔11aの第1導電層11bを介した径)よりも若干小さく形成されている。Al合金コイン21は、そのビッカース硬度が30Hv以上400Hv以下の範囲内の値、ここでは150Hv程度である。
なお、本変形例では、柱状導電体の導電材料として、Al合金以外にも、Al、Fe、Cu合金、Ni合金、Fe合金等から選ばれた1種を採用し、当該導電材料のコインを用いても良い。
続いて、図5(b)に示すように、Al合金コイン21に上下方向に圧力を印加する。
詳細には、支持台10a上に、PTH11にAl合金コイン21が挿入された基体1を載置固定する。基体1の上面にプレス板10bを配置し、下方に圧力を印加する。これにより、Al合金コイン21は、その長さが短縮し、その径が膨張して第1導電層11bに圧着される。
変形例2では、第1導電層11bとAl合金コイン21とが異なる導電材料からなるため、圧着されたAl合金コイン21は、メッキ法で形成された第1導電層11bとは結晶状態が異なる。Al合金コイン21が第1導電層11bに圧着されるため、PTH11の内壁側面で第1導電層11bとAl合金コイン21とは隙間なく密着状態とされる。また、PTH11に挿入されたAl合金コイン21に圧力を印加するという圧着形態を採ることから、PTH11の最上部のエッジ部分においてAl合金コイン21に窪みが生じる。この窪みは、基体1を上方から観察することでも確認される。
続いて、図5(c),図6(a)に示すように、Al合金コイン21に第2貫通孔21aを形成する。以上により、本変形例による厚銅基板が形成される。
詳細には、図5(c)のように、Niコイン21の中央部に、ドリル20を用いて第2貫通孔21aを形成する。ドリル加工は加工精度が高く、±30μm程度以下の穴径公差が得られる。第2貫通孔21aは、例えば1.0mm±30μm程度の所期径に形成される。第2貫通孔21aを形成することにより、図6(a)のように、第1導電層11bの側面(PTH11の内壁側面)を覆うAl合金からなる第2導電層21bが形成される。第2導電層21bは、例えば400μm程度の厚みに形成され、第1導電層11bの側面に密着固定されている。
この厚銅基板では、図6(b)に示すように、第2貫通孔21aに端子としてプレスフィットピン13が挿入固定される。
プレスフィットピン13は、第2貫通孔21aに対して着脱自在とされており、その機械的な弾性復元力により、挿入された第2貫通孔21a内で第2導電層21bの側面に当接して固定される。
変形例2では、第1導電層11bを厚く形成することなく、PTH11内で第1導電層11bの側面に密着する第2導電層21bを形成して、PTH11の内壁側面の導電層厚を確保する。この構成により、第1導電層11bが第2導電層21bにより保護され、第1導電層11bにおけるクラックの発生が抑止される。メッキ法による第1導電層11bは薄く形成するため、メッキ形成の生産性を悪化させることなく第1導電層11bを微細なパターンに容易に形成することができる。プレスフィットピン13の挿入時に第2導電層21bの一部が若干の損傷を受けたとしても、PTH11の内壁側面は第1導電層11b及び第2導電層21bにより十分な導電層厚が確保されているために影響が小さく、プレスフィットピン13の高い接続信頼性が保持される。
変形例2では、プレスフィットピン13が当接する導電層、ここでは第2導電層21bのビッカース硬度が30Hv以上400Hv以下の範囲内の値とされている。当該導電層としては、プレスフィットピン13の挿入時の荷重に耐える(プレスフィットピン13からの圧接を受けても所期の接続信頼性が保持される程度の)硬さが要求される。この硬さの下限値がビッカース硬度で30Hv程度と評価される。一方、当該導電層が硬過ぎると、図5(b)の工程でAl合金コイン21のPTH11内への適切な圧入が困難となる。この硬さの上値がビッカース硬度で400Hv程度と評価される。変形例2では、第2導電層21bの材料として、ビッカース硬度が30Hv以上400Hv以下の範囲内の値の導電材料であるAl合金を用いる。この第2導電層21bにより、第1導電層11bに確実に密着固定されて第1導電層11bのクラック発生が抑止されると共に、プレスフィットピン13を挿通固定しても接続信頼性が確保される厚銅基板が実現する。
また、第1導電層11bの側面を覆う第2導電層21bを形成し、PTH11の内壁側面における導電層厚が増大することにより、1つのPTH11に流すことができる電流量も増加する。これにより、所要電流を流すために必要なPTH数を減少させることができ、基板設計の自由度が向上する。
以上説明したように、本変形例によれば、ハンダを用いることなく、PTH11の内壁側面に所期厚の導電層(第2導電層21b)を高精度に確保する。これにより、第1導電層11bを損傷することなく、第2貫通孔21b内に高い接続信頼性をもってプレスフィットピン13を挿通固定することができる厚銅基板が実現する。
[第2の実施形態]
本実施形態では、第1の実施形態と同様に厚銅基板について開示するが、PTH内に挿通固定する端子が異なる点で第1の実施形態と相違する。
図7は、本実施形態による厚銅基板の製造方法の主要工程を示す概略断面図である。なお、第1の実施形態による厚銅基板と同様の構成部材については、同符号を付して詳しい説明を省略する。
本実施形態では、第1の実施形態と同様に、先ず図1(a)〜図2(b)の諸工程を行う。基体1には、PTH11の第1導電層11bの内壁側面を覆うように、第2貫通孔12aを有する第2導電層12bが形成される。
続いて、図7(a)に示すように、第2貫通孔12aの内壁側面にネジ溝12eを形成する。以上により、本実施形態による厚銅基板が形成される。
詳細には、第2貫通孔12aにタップを立てて、第2貫通孔12aの内壁側面(第2導電層12bの側面)にメネジとなるネジ溝12eを形成する。このとき、ヘリサート加工によりネジ溝を修復することも可能である。
この厚銅基板では、図7(b)に示すように、第2貫通孔12a内に端子としてネジ22が係合固定される。
詳細には、内壁側面にネジ溝12eが形成された第2貫通孔12aにネジ22を挿通して固定する。この場合、ネジ22を、厚銅基板と不図示の他のプリント基板等との固定用部材として兼用し、当該プリント基板等と接続するようにしても良い。
本実施形態では、第1導電層11bを厚く形成することなく、PTH11内で第1導電層11bの側面に密着する第2導電層12bを形成して、PTH11の内壁側面の導電層厚を確保する。この構成により、第1導電層11bが第2導電層12bにより保護され、第1導電層11bにおけるクラックの発生が抑止される。メッキ法による第1導電層11bは薄く形成するため、メッキ形成の生産性を悪化させることなく第1導電層11bを微細なパターンに容易に形成することができる。ネジ溝12eの形成時に第2導電層12bの一部が若干の損傷を受けたとしても、PTH11の内壁側面は第1導電層11b及び第2導電層12bにより十分な導電層厚が確保されているために影響が小さく、ネジ22の高い接続信頼性が保持される。
本実施形態では、ネジ22が係合固定される導電層、ここでは第2導電層12bのビッカース硬度が30Hv以上400Hv以下の範囲内の値とされている。当該導電層としては、ネジ溝12eの形成加工に耐える硬さが要求される。この硬さの下限値がビッカース硬度で30Hv程度と評価される。一方、当該導電層が硬過ぎると、図1(d)の工程でPTH11内への適切な圧入が困難となる。この硬さの上値がビッカース硬度で400Hv程度と評価される。本実施形態では、第2導電層12bの材料として、ビッカース硬度が30Hv以上400Hv以下の範囲内の値の導電材料であるCuを用いる。この第2導電層12bにより、第1導電層11bに確実に密着固定されて第1導電層11bのクラック発生が抑止されると共に、ネジ溝12eを形成しても接続信頼性が確保される厚銅基板が実現する。
また、第1導電層11bの側面を覆う第2導電層12bを形成し、PTH11の内壁側面における導電層厚が増大することにより、1つのPTH11に流すことができる電流量も増加する。これにより、所要電流を流すために必要なPTH数を減少させることができ、基板設計の自由度が向上する。
また、第1導電層11bを厚く形成することなく、第2導電層12bでPTH11の内壁側面の導電層のみを厚く形成するため、メッキ形成の生産性を悪化させることなく第1導電層11bを微細なパターンに容易に形成することができる。
以上説明したように、本実施形態によれば、ハンダ(ビッカース硬度は20Hv以下)を用いることなく、PTH11の内壁側面に所期厚の導電層(第2導電層12b)を高精度に確保する。これにより、第2貫通孔12a内に高信頼性をもってネジ溝12eを形成してネジ22を挿通固定することができ、従来では不可能であった端子によるプリント基板等への直接的なネジ固定が実現され、様々な利用場面への展開が期待できる。
なお、第2の実施形態においても、第1の実施形態の変形例2と同様に、PTH11内に形成される第2導電層として、Cuに替わってこれと異なるAl、Ni、Fe、Cu合金、Al合金、Ni合金、Fe合金等から選ばれた1種の導電材料を用いても良い。
また、第1の実施形態の変形例2、第2の実施形態において、第1の実施形態の変形例1と同様に、Cuコイン12(Al合金コイン21)に第2孔として、Cuコイン12(Al合金コイン21)を非貫通とする非貫通孔を形成するようにしても良い。
また、第1及び第2の実施形態並びに諸変形例において、第2貫通孔12a(21a)又は非貫通孔12cは、プレスフィットピン13(ネジ22)に対応して円形状に形成されるが、第1貫通孔11aを第2貫通孔12a(21a)又は非貫通孔12cと異なる形状に形成しても良い。当該形状としては、例えば長方形状や楕円形状等が考えられる。長方形状等の場合、PTHに導電材料のコインを圧入する際の損壊等を防止するため、その角部を丸めた形状とすることが望ましい。
一例を図8に示す。ここでは、第1の実施形態の場合を例示する。同一の第2導電層12bに形成された隣り合う複数の第2貫通孔12aに挿通されたプレスフィットピン13が同電位とされる。
図8の場合、第1貫通孔11aを例えば角部を丸めた長方形状に形成し、第1導電層11bをメッキ形成した後、PTH11にCuコイン12を挿入する。Cuコイン12は、柱状のCu材料であり、その長さが基体1の厚みよりも若干大きく、その横断面形状が第1貫通孔11aと同じ長方形状でそのサイズがPTH11のサイズよりも若干小さく形成されている。Cuコイン12に上下から圧力を印加し、Cuコイン12を第1導電層11bに圧着させる。そして、Cuコイン12に複数(ここでは4つ)の第2貫通孔12aを形成する。
[第3の実施形態]
本実施形態では、第1の実施形態又はその変形例による厚銅基板を適用したインバータを開示する。
図9は、本実施形態によるインバータの概略構成を示す模式図であり、(a)が断面図、(b)が平面図である。
このインバータは、パワーモジュール31と、各種の構成部材が搭載された厚銅基板32とを備えている。
パワーモジュール31は、トランジスタ、ダイオード、サイリスタ等の機能素子が複数組み合わされてなる電力用半導体素子である。
厚銅基板32は、第1の実施形態又はその変形例による厚銅基板である。図8では、例えば第1の実施形態による厚銅基板が例示されている。厚銅基板32の表面には、入力端子33及び出力端子34、入力コンデンサ35、3層リアクトル36、パワーモジュール31の制御部37、制御信号発信部38が搭載されている。制御部37は厚銅基板32上にコネクタ39aで電気的に接続されており、制御信号発信部38は制御部37上にコネクタ39bで電気的に接続されている。
厚銅基板32には、複数のPTHが形成されており、各PTH内にはプレスフィットピン13が挿通固定されている。これらのプレスフィットピン13により、パワーモジュール31と厚銅基板32とが電気的に接続されている。
本実施形態によれば、ハンダを用いることなく貫通孔の内壁側面に所期硬度の導電層を高精度に確保し、導電層を損傷することなく高信頼性をもって端子を挿通固定することができる厚銅基板32を備えた信頼性の高いインバータが実現する。
以下、基板及びその製造方法の諸態様について、付記としてまとめて記載する。
(付記1)基体を貫通する第1孔を形成する工程と、
前記第1孔の内壁側面を覆う導電層を形成する工程と、
前記導電層が形成された前記第1孔内に柱状導電体を挿入する工程と、
前記柱状導電体に上下方向に圧力を印加する工程と、
前記柱状導電体に第2孔を形成する工程と
を備えたことを特徴とする基板の製造方法。
(付記2)前記柱状導電体は、前記導電層と同じ導電材料又は前記導電層と異なる導電材料からなることを特徴とする付記1に記載の基板の製造方法。
(付記3)前記柱状導電体は、側面が前記導電層と密着することを特徴とする付記1又は2に記載の基板の製造方法。
(付記4)前記柱状導電体は、径が前記第1孔の前記導電層を介した径よりも小さく、長さが前記基体の厚みよりも大きいことを特徴とする付記1〜3のいずれか1項に記載の基板の製造方法。
(付記5)前記柱状導電体は、ビッカース硬度が30Hv以上の値又は400Hv以下の値であることを特徴とする付記1〜4のいずれか1項に記載の基板の製造方法。
(付記6)前記第2孔は、前記柱状導電体を貫通する孔であることを特徴とする付記1〜5のいずれか1項に記載の基板の製造方法。
(付記7)前記第2孔は、前記柱状導電体を非貫通とする孔であることを特徴とする付記1〜5のいずれか1項に記載の基板の製造方法。
(付記8)前記第2孔は円形状であり、
前記第1孔は、前記第2孔と異なる形状であることを特徴とする付記1〜7のいずれか1項に記載の基板の製造方法。
(付記9)前記柱状導電体は、複数の前記第2孔を有することを特徴とする付記8に記載の基板の製造方法。
(付記10)前記第2孔の内壁側面にネジ溝を形成する工程を更に備えたことを特徴とする付記1〜9のいずれか1項に記載の基板の製造方法。
(付記11)前記基体を貫通する第1孔を有する基体と、
前記第1孔の内壁側面を覆う第1導電層と、
前記第1導電層の側面を覆い、第2孔を有する第2導電層と
を備え、
前記第2導電層は、前記第1導電層と結晶構造が異なり、ビッカース硬度が30Hv以上の値であることを特徴とする基板。
(付記12)前記第2導電層は、前記第1導電層と密着していることを特徴とする付記11に記載の基板。
(付記13)前記第2導電層は、前記第1導電層と同じ導電材料からなり、前記第1導電層よりも大きい結晶粒を有していることを特徴とする付記11又は12に記載の基板。
(付記14)前記第2導電層は、前記第1導電層と異なる導電材料からなることを特徴とする付記11又は12に記載の基板。
(付記15)前記第2導電層は、ビッカース硬度が400Hv以下の値であることを特徴とする付記11〜14のいずれか1項に記載の基板。
(付記16)前記第2孔は円形状であり、
前記第1孔は、前記第2孔と異なる形状であることを特徴とする付記11〜15のいずれか1項に記載の基板。
(付記17)前記第2導電層は、複数の前記第2孔を有することを特徴とする付記16に記載の基板。
(付記18)前記第2孔は、貫通孔であることを特徴とする付記11〜17のいずれか1項に記載の基板。
(付記19)前記第2孔は、非貫通孔であることを特徴とする付記11〜17のいずれか1項に記載の基板。
(付記20)前記第2孔に挿通固定される端子を更に備えたことを特徴とする付記11〜19のいずれか1項に記載の基板。
(付記21)前記端子は、プレスフィットピン又はネジであることを特徴とする付記20に記載の基板。
(付記22)前記第2導電層は、前記第2孔内の側面にネジ溝が形成されていることを特徴とする付記20又は21に記載の基板。
1 基体
2 銅層
3 絶縁用樹脂層
10a 支持台
10b プレス板
11 PTH
11a 第1貫通孔
11b 第1導電層
12 Cuコイン
12a,21a 第2貫通孔
12c 非貫通孔
12b,12d,21b 第2導電層
12e ネジ溝
13 プレスフィットピン
20 ドリル
21 Al合金コイン
22 ネジ
31 パワーモジュール
32 厚銅基板
33 入力端子
34 出力端子
35 入力コンデンサ
36 3層リアクトル
37 制御部
38 制御信号発信部
39a,39b コネクタ

Claims (15)

  1. 基体を貫通する第1孔を形成する工程と、
    前記第1孔の内壁側面を覆う導電層を形成する工程と、
    前記導電層が形成された前記第1孔内に柱状導電体を挿入する工程と、
    前記柱状導電体に上下方向に圧力を印加する工程と、
    前記柱状導電体に第2孔を形成する工程と
    を備えたことを特徴とする基板の製造方法。
  2. 前記柱状導電体は、径が前記第1孔の前記導電層を介した径よりも小さく、長さが前記基体の厚みよりも大きいことを特徴とする請求項1に記載の基板の製造方法。
  3. 前記柱状導電体は、ビッカース硬度が30Hv以上の値又は400Hv以下の値であることを特徴とする請求項1又は2に記載の基板の製造方法。
  4. 前記第2孔は、前記柱状導電体を貫通する孔であることを特徴とする請求項1〜3のいずれか1項に記載の基板の製造方法。
  5. 前記第2孔は、前記柱状導電体を非貫通とする孔であることを特徴とする請求項1〜3のいずれか1項に記載の基板の製造方法。
  6. 前記第2孔は円形状であり、
    前記第1孔は、前記第2孔と異なる形状であることを特徴とする請求項1〜5のいずれか1項に記載の基板の製造方法。
  7. 貫通孔である第1孔を有する基体と、
    前記第1孔の内壁側面を覆う第1導電層と、
    前記第1導電層の側面を覆い、第2孔を有する第2導電層と
    を備え、
    前記第2導電層は、前記第1導電層と結晶構造が異なり、ビッカース硬度が30Hv以上の値であることを特徴とする基板。
  8. 前記第2導電層は、前記第1導電層と同じ導電材料からなり、前記第1導電層よりも大きい結晶粒を有していることを特徴とする請求項7に記載の基板。
  9. 前記第2導電層は、前記第1導電層と異なる導電材料からなることを特徴とする請求項7に記載の基板。
  10. 前記第2導電層は、ビッカース硬度が400Hv以下の値であることを特徴とする請求項7〜9のいずれか1項に記載の基板。
  11. 前記第2孔は円形状であり、
    前記第1孔は、前記第2孔と異なる形状であることを特徴とする請求項7〜10のいずれか1項に記載の基板。
  12. 前記第2導電層は、複数の前記第2孔を有することを特徴とする請求項11に記載の基板。
  13. 前記第2孔は、貫通孔であることを特徴とする請求項7〜12のいずれか1項に記載の基板。
  14. 前記第2孔は、非貫通孔であることを特徴とする請求項7〜12のいずれか1項に記載の基板。
  15. 前記第2導電層は、前記第2貫通孔内の側面にネジ溝が形成されていることを特徴とする請求項7〜14のいずれか1項に記載の基板。
JP2016235436A 2016-12-02 2016-12-02 基板の製造方法及び基板 Active JP6778598B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016235436A JP6778598B2 (ja) 2016-12-02 2016-12-02 基板の製造方法及び基板
US15/806,385 US10009998B1 (en) 2016-12-02 2017-11-08 Method of manufacturing substrate and substrate
EP17201822.8A EP3331332B1 (en) 2016-12-02 2017-11-15 Method of manufacturing substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016235436A JP6778598B2 (ja) 2016-12-02 2016-12-02 基板の製造方法及び基板

Publications (2)

Publication Number Publication Date
JP2018093068A true JP2018093068A (ja) 2018-06-14
JP6778598B2 JP6778598B2 (ja) 2020-11-04

Family

ID=60331461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016235436A Active JP6778598B2 (ja) 2016-12-02 2016-12-02 基板の製造方法及び基板

Country Status (3)

Country Link
US (1) US10009998B1 (ja)
EP (1) EP3331332B1 (ja)
JP (1) JP6778598B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102495931B1 (ko) * 2015-12-15 2023-02-02 엘지디스플레이 주식회사 인쇄 회로 기판 및 이를 포함하는 표시 장치
CN108966505A (zh) * 2018-08-28 2018-12-07 郑州云海信息技术有限公司 Pcb板安装过孔的方法
CN113286435A (zh) * 2021-05-25 2021-08-20 胜宏科技(惠州)股份有限公司 一种铝板孔内镀铜的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496392A (ja) 1990-08-14 1992-03-27 Nec Corp 電気部品の実装方法並びに該実装方法に用いるアイレット
JPH04348595A (ja) 1991-05-27 1992-12-03 Hitachi Ltd 多層印刷回路基板の修復方法
JP3174393B2 (ja) 1992-04-24 2001-06-11 シチズン時計株式会社 電子部品搭載用基板の製造方法
JP2005116463A (ja) 2003-10-10 2005-04-28 Toyota Motor Corp スルーホール用スリーブおよび保護回路の付加方法
JP2006156435A (ja) 2004-11-25 2006-06-15 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2006319044A (ja) 2005-05-11 2006-11-24 Nissan Motor Co Ltd 基板実装構造と基板実装方法およびこれらに用いる接続ピン
JP2007180079A (ja) 2005-12-27 2007-07-12 Cmk Corp プレスフィット接合用プリント配線板及びその製造方法
JP2009016662A (ja) 2007-07-06 2009-01-22 Yazaki Corp メタルコア基板

Also Published As

Publication number Publication date
JP6778598B2 (ja) 2020-11-04
US20180160547A1 (en) 2018-06-07
US10009998B1 (en) 2018-06-26
EP3331332B1 (en) 2021-03-17
EP3331332A1 (en) 2018-06-06

Similar Documents

Publication Publication Date Title
KR100997524B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
US10262930B2 (en) Interposer and method for manufacturing interposer
KR100335454B1 (ko) 반도체칩 모듈용 다층 회로기판 및 그의 제조방법
JP2007335701A (ja) 積層基板の製造方法
JP2008085310A (ja) 多層プリント配線基板
JP6778598B2 (ja) 基板の製造方法及び基板
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP4825784B2 (ja) 半導体装置用パッケージおよびその製造方法
JP4759041B2 (ja) 電子部品内蔵型多層基板
CN107305849B (zh) 封装结构及其制作方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2013145847A (ja) プリント配線板及び該プリント配線板の製造方法
JP2017123377A (ja) プリント配線板及びプリント配線板の製造方法
KR100867954B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
US6153518A (en) Method of making chip size package substrate
CN109950017B (zh) 电子部件以及电子部件的制造方法
JP2006186094A (ja) 高信頼性プラスチック基板とその製造方法
JP2001345132A (ja) 異方導電シート体およびそれを用いたパッケージ構造ならびに半導体装置
JP2006294825A (ja) 半導体集積回路装置
JP2007012961A (ja) 配線基板
JP2000200848A (ja) 電子部品実装用回路基板及び半導体装置
JPH0438159B2 (ja)
JP2012099591A (ja) 電子部品検査用配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190807

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201012

R150 Certificate of patent or registration of utility model

Ref document number: 6778598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250