JP2018049884A - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP2018049884A
JP2018049884A JP2016183321A JP2016183321A JP2018049884A JP 2018049884 A JP2018049884 A JP 2018049884A JP 2016183321 A JP2016183321 A JP 2016183321A JP 2016183321 A JP2016183321 A JP 2016183321A JP 2018049884 A JP2018049884 A JP 2018049884A
Authority
JP
Japan
Prior art keywords
layer
organic layer
multilayer ceramic
base electrode
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016183321A
Other languages
English (en)
Other versions
JP6852326B2 (ja
Inventor
浅野 敬史
Takashi Asano
敬史 浅野
信康 濱森
Nobuyasu HAMAMORI
信康 濱森
一太朗 岡村
Ichitaro Okamura
一太朗 岡村
幸嗣 松下
Yukitsugu Matsushita
幸嗣 松下
善行 野村
Yoshiyuki Nomura
善行 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016183321A priority Critical patent/JP6852326B2/ja
Priority to US15/708,462 priority patent/US10276307B2/en
Publication of JP2018049884A publication Critical patent/JP2018049884A/ja
Application granted granted Critical
Publication of JP6852326B2 publication Critical patent/JP6852326B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/14Organic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

【課題】基板に実装された状態において、熱衝撃等によって基板に撓みが生じても、撓みに基づく応力が積層体に伝わることを抑制し、クラックを防止し得る積層セラミック電子部品を提供する。【解決手段】第1有機層140は、第1下地電極層122上から積層体110の少なくとも一部の表面を覆うように配置されており、且つ第2有機層150は、第2下地電極層132上から積層体110の少なくとも一部の表面を覆うように配置されており、第1めっき層123の先端部は、第1有機層140に接触しており、第1有機層140の表面のCu濃度およびSi濃度において、Cuに対するSiの原子濃度比が1%以上5%以下であり、且つ第2めっき層133の先端部は、第2有機層150に接触しており、第2有機層150の表面のCu濃度およびSi濃度において、Cuに対するSiの原子濃度比が1%以上5%以下である。【選択図】図2

Description

本発明は、コンデンサ、インダクタおよびレジスタなどの積層セラミック電子部品に関する。
従来より、種々の電子装置に、コンデンサ、インダクタおよびレジスタなどの積層セラミック電子部品が用いられている。
一般的に、これらの電子部品は、積層方向に相対する2つの主面と、積層方向に直交する幅方向に相対する2つの側面と、積層方向および幅方向に直交する長さ方向に相対する2つの端面とを有する積層体を備えている。
積層体の外面には、2つ以上の外部電極が設けられている。外部電極は、端面および主面の一部、端面および側面の一部、又は、端面および側面と主面との一部に形成されている。外部電極の積層方向に沿う断面形状は、略コ字形状または略L字形状を有している。
このような積層セラミック電子部品は、各外部電極の主として主面もしくは側面上に形成される部分を、はんだ等の接合材を介して基板のランドに電気的に接続することによって基板に実装される。
しかしながら、この実装構造は熱衝撃等によって基板に撓みが生じると、撓みに基づく応力が、ランド、接合材及び外部電極を通じて積層体に伝わり、積層体のセラミック部や内部電極部にクラックや変形等を発生させる。その結果、積層セラミック電子部品の性能低下や信頼性低下が引き起こされる心配がある。
そこで、特許文献1には、前記応力によってセラミック素体にクラックが発生することを防止するため、外部端子電極の回り込み部及び外部端子電極の回り込み部に、それぞれ、セラミック素体の主面と離間した先端離間部及び主面と離間した先端離間部を設けたものが開示されている。
特開2010−109238号公報
しかしながら、特許文献1の外部端子電極の回り込み部及び外部端子電極の回り込み部は、それぞれ、セラミック素体の主面と接合した基端側接合部及び主面と接合した基端側接合部を有している。従って、前記応力が、基端側接合部及び基端側接合部、並びに、外部端子電極及び外部端子電極を通じて、セラミック素体に伝わることが懸念され、クラックを十分に抑制することは困難であった。
それゆえに、この発明の主たる目的は、上記の問題点に鑑みてなされたものであり、基板に実装された状態において、熱衝撃等によって基板に撓みが生じても、撓みに基づく応力が積層体に伝わることを抑制し、クラックを防止し得る積層セラミック電子部品を提供することである。
この発明にかかる積層セラミック電子部品は、積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第1主面および第2主面と、積層方向に直交する幅方向に相対する第1側面および第2側面と、積層方向および幅方向に直交する長さ方向に相対する第1端面および第2端面と、を有している積層体と、内部電極に接続され、第1端面上に配置されて、端部が第1主面、第2主面、第1側面および第2側面に延在している第1外部電極と、内部電極に接続され、第2端面上に配置されて、端部が第1主面、第2主面、第1側面および第2側面に延在している第2外部電極と、を備え、第1外部電極は、導電性金属およびガラス成分を含む第1下地電極層と、第1下地電極層を覆うように配置される有機ケイ素化合物を含む第1有機層と、第1有機層上に配置される第1めっき層と、を有し、第2外部電極は、導電性金属およびガラス成分を含む第2下地電極層と、第2下地電極層を覆うように配置される有機ケイ素化合物を含む第2有機層と、第2有機層上に配置される第2めっき層と、を有し、第1有機層は、第1下地電極層上から積層体の少なくとも一部の表面を覆うように配置されており、且つ第2有機層は、第2下地電極層上から積層体の少なくとも一部の表面を覆うように配置されており、第1めっき層の先端部は、第1有機層に接触しており、第1有機層の表面のCu濃度およびSi濃度において、Cuに対するSiの原子濃度比が1%以上5%以下であり、且つ第2めっき層の先端部は、第2有機層に接触しており、第2有機層の表面のCu濃度およびSi濃度において、Cuに対するSiの原子濃度比が1%以上5%以下であること、を特徴とする積層セラミック電子部品である。
また、この発明にかかる積層セラミック電子部品では、積層体と第1下地電極層との密着強度が、第1有機層と第1めっき層との密着強度よりも大きく、且つ積層体と第2下地電極層との密着強度が、第2有機層と第2めっき層との密着強度よりも大きいことが好ましい。
さらに、この発明にかかる積層セラミック電子部品では、積層体と第1有機層との密着強度が、第1有機層と第1めっき層との密着強度よりも大きく、且つ積層体と第2有機層との密着強度が、第2有機層と第2めっき層との密着強度よりも大きいことが好ましい。
また、この発明にかかる積層セラミック電子部品では、第1有機層および第2有機層は、多官能アルコキシシランSi−(Cn2n+13の構造を有し、且つN元素を含有する有機ケイ素化合物であることが好ましい。
さらに、この発明にかかる積層セラミック電子部品では、積層セラミック電子部品は、積層セラミックコンデンサであることが好ましい。
この発明にかかる積層セラミック電子部品によれば、第1有機層が、第1下地電極層上から積層体の少なくとも一部の表面を覆うように配置されており、且つ第2有機層が、第2下地電極層上から積層体の少なくとも一部の表面を覆うように配置されており、第1めっき層の先端部は、第1有機層に接触しており、第1有機層の表面のCu濃度およびSi濃度において、Cuに対するSiの原子濃度比が1%以上5%以下であり、且つ第2めっき層の先端部は、第2有機層に接触しており、第2有機層の表面のCu濃度およびSi濃度において、Cuに対するSiの原子濃度比が1%以上5%以下であるため、積層セラミック電子部品のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができるだけでなく、めっき不良や積層セラミック電子部品の外れを抑制することができる。
また、この発明にかかる積層セラミック電子部品によれば、積層体と第1下地電極層との密着強度が、第1有機層と第1めっき層との密着強度よりも大きく、且つ積層体と第2下地電極層との密着強度が、第2有機層と第2めっき層との密着強度よりも大きくすることにより、積層セラミック電子部品の信頼性などの不具合がより一層抑制される。
さらに、この発明にかかる積層セラミック電子部品によれば、積層体と第1有機層との密着強度が、第1有機層と第1めっき層との密着強度よりも大きく、且つ積層体と第2有機層との密着強度が、第2有機層と第2めっき層との密着強度よりも大きくすることにより、積層セラミック電子部品が基板に実装された状態において、仮に、熱衝撃等により基板に撓みが生じれば、この撓みに基づく応力によって第1外部電極の第1下地電極層と第1めっき層との間を剥離させたり、同様に、第2外部電極の第2下地電極層と第2めっき層との間を剥離させたりすることをより一層合理的に行うことができる。そのため、前記応力がより一層分散され、積層セラミック電子部品のセラミック部や内部電極部にクラックや変形等が発生することをより一層抑制することができる。その結果、積層セラミック電子部品の信頼性をより一層向上させることができる。
さらに、この発明にかかる積層セラミック電子部品によれば、第1有機層および第2有機層は、多官能アルコキシシランSi−(Cn2n+13の構造を有し、且つN元素を含有する有機ケイ素化合物とすることにより、積層体や第1外部電極の第1下地電極層などの表面に確実に形成されるため、信頼性が向上する。
この発明によれば、積層体のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができ、積層セラミック電子部品の性能や信頼性を向上させることができる。
本発明の一実施の形態に係る積層セラミック電子部品の外観を示す斜視図である。 一実施の形態に係る積層セラミック電子部品の断面図であって、図1のII−II線矢印方向から見た図である。 一実施の形態に係る積層セラミック電子部品の断面図であって、図2の外部電極の一部拡大図である。 一実施の形態に係る積層セラミック電子部品の変形例を示す断面図である。
以下、本発明の一実施の形態に係る積層セラミック電子部品について、図を参照して詳細に説明する。なお、以下に示す実施形態においては、積層セラミック電子部品として積層セラミックコンデンサを例にして説明する。なお、同一のまたは相当する部分について図中同一の符号を付し、その説明は繰り返さない。
(積層セラミックコンデンサ)
図1は、本発明の一実施の形態に係る積層セラミックコンデンサの外観を示す斜視図である。図2は、一実施の形態に係る積層セラミックコンデンサの断面図であって、図1のII−II線矢印方向から見た図である。図3は、一実施の形態に係る積層セラミック電子部品の断面図であって、図2の外部電極の一部拡大図である。
本発明の一実施の形態に係る積層セラミックコンデンサ100は、直方体形状を有し、後述する長さ方向Lの寸法が後述する幅方向Wの寸法より大きい。直方体形状には、積層セラミックコンデンサ100の角部および稜線部に丸みが付けられたもの、並びに積層セラミックコンデンサ100の表面に段差または凹凸が設けられたものなどが含まれる。
積層セラミックコンデンサ100は、積層体110と、第1外部電極120と、第2外部電極130とを備えている。
積層体110は、複数の誘電体層の積層方向Hに相対する第1主面101および第2主面102と、積層方向Hに直交する幅方向Wに相対する第1側面103および第2側面104と、積層方向Hおよび幅方向Wに直交する長さ方向Lに相対する第1端面105および第2端面106とを有している。
ここで、積層体110の誘電体層の積み重ね方向を積層方向Hとして定義し、当該積層方向Hと直交する方向のうち、積層セラミックコンデンサ100の第1外部電極120と第2外部電極130とを結ぶ方向を積層体110の長さ方向Lとして定義し、上記積層方向Hおよび上記長さ方向Lのいずれにも直交する方向を積層体110の幅方向Wとして定義し、以下の説明においては、これら用語を使用する。
積層体110は、交互に積層された複数の誘電体層200および複数の内部電極にて構成されている。積層体110は、直方体形状を有している。複数の誘電体層200および複数の内部電極の積層方向Hは、高さ方向に合致している。
積層体110は、異なる層に交互に配置されている複数の第1内部電極211と複数の第2内部電極212とを含む。
第1内部電極211は、積層方向Hから見て、矩形状の第1対向部211aと、第1対向部211aから積層体110の第1端面105に引出された第1引出し部211bとを有している。第1引出し部211bの端面は第1端面105に露出している。
第2内部電極212は、積層方向Hから見て、矩形状の第2対向部212aと、第2対向部212aから積層体110の第2端面106に引出された第2引出し部212bとを有している。第2引出し部212bの端面は第2端面106に露出している。
図2に示すように、第1内部電極211の第1対向部211aと第2内部電極212の第2対向部212aとは、誘電体層200を挟んで対向することにより静電容量が形成されている。
誘電体層200は、たとえばBaTiO3、CaTiO3、SrTiO3、CaZrO3、PbTiO3又はPb(Zr、Ti)O3などを主成分とする誘電体セラミック材料にて形成されている。また、誘電体層200は、副成分として、Mn化合物、Fe化合物、Cr化合物、Co化合物又はNi化合物などを含んでいてもよい。誘電体層200の厚みは0.5μm以上10μm以下であることが好ましい。
第1内部電極211および第2内部電極212は、たとえば、Ni、Cu、Ag、Pd又はAuなどの金属や、これらの金属のうち少なくとも1種を含む合金(例えば、Ag−Pd合金)など、適宜の導電材料により構成することができる。第1内部電極211および第2内部電極212の各々の厚みは、0.2μm以上2.0μm以下であることが好ましい。
第1外部電極120は、積層体110の第1端面105上に配置されて、端部が第1主面101および第2主面102および第1側面103および第2側面104に延在している。第1外部電極120は、第1内部電極211と電気的に接続されている。
第2外部電極130は、積層体110の第2端面106上に配置されて、端部が第1主面101および第2主面102および第1側面103および第2側面104に延在している。第2外部電極130は、第2内部電極212と電気的に接続されている。第1外部電極120および第2外部電極130は、積層体110の長さ方向Lにおいて互いに離隔している。
第1外部電極120は、導電性金属およびガラス成分を含む第1下地電極層122と、第1下地電極層122を覆うように配置される有機ケイ素化合物を含む第1有機層140と、第1有機層140上に配置される第1めっき層123とを有している。同様に、第2外部電極130は、導電性金属およびガラス成分を含む第2下地電極層132と、第2下地電極層132を覆うように配置される有機ケイ素化合物を含む第2有機層150と、第2有機層150上に配置される第2めっき層133とを有している。
第1下地電極層122は、積層体110の第1端面105上に配置されて、端部が第1主面101および第2主面102および第1側面103および第2側面104に延在して形成されている。
第2下地電極層132は、積層体110の第2端面106上に配置されて、端部が第1主面101および第2主面102および第1側面103および第2側面104に延在して形成されている。
第1下地電極層122および第2下地電極層132は、例えば、導電性金属とガラス成分とを含む導電性ペーストを塗布して焼き付けることにより形成される。第1下地電極層122および第2下地電極層132の導電性金属としては、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金又はAuなどが用いられる。第1下地電極層122および第2下地電極層132のガラス成分としては、例えば、B、Si、Ba、Mg、Al又はLiなどを含むガラスが用いられる。
第1下地電極層122および第2下地電極層132は、内部電極と同時焼成したものや、焼成後の積層体110の表面に導電性ペーストを塗布して焼き付けたものである。第1下地電極層122および第2下地電極層132のそれぞれの厚みは、最も厚い部分で10μm以上50μm以下であることが好ましい。
第1めっき層123は、第1下地電極層122上に配置される第1有機層140を覆うように形成される。具体的には、第1めっき層123は、積層体110の第1端面105上に配置される第1有機層140上に配置され、そこから延長されて、積層体110の第1主面101、第2主面102、第1側面103および第2側面104上に配置される第1有機層140上にも至るように配置されることが好ましい。
第2めっき層133は、第2下地電極層132上に配置される第2有機層150を覆うように形成される。具体的には、第2めっき層133は、積層体110の第2端面106上に配置される第2有機層150上に配置され、そこから延長されて、積層体110の第1主面101、第2主面102、第1側面103および第2側面104上に配置される第2有機層150上にも至るように配置されることが好ましい。
第1めっき層123および第2めっき層133は、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金、Au又はSnなどから選択される少なくとも1つにて形成されている。第1めっき層123は、複数層により形成されていてもよく、好ましくは、Niめっき層124とSnめっき層126との2層構造である。第2めっき層133は、複数層により形成されていてもよく、好ましくは、Niめっき層134とSnめっき層136との2層構造である。めっき層一層あたりの厚みは、1μm以上15μm以下であることが好ましい。
第1めっき層123のNiめっき層124は、第1外部電極120の第1下地電極層122の表面を覆う第1有機層140を覆うように設けられる。これにより、第1有機層140や第1下地電極層122が、積層セラミックコンデンサ100を実装する際のはんだによって侵食されることを防止することができる。
第2めっき層133のNiめっき層134は、第2外部電極130の第2下地電極層132の表面を覆う第2有機層150を覆うように設けられる。これにより、第2有機層150や第2下地電極層132が、積層セラミックコンデンサ100を実装する際のはんだによって侵食されることを防止することができる。
また、第1外部電極120のNiめっき層124の上に、さらにSnめっき層126を形成することにより、第1外部電極120のはんだ濡れ性が向上する。同様に、第2外部電極130のNiめっき層134の上に、さらにSnめっき層136を形成することにより、第2外部電極130のはんだ濡れ性が向上する。その結果、積層セラミックコンデンサ100の実装が容易になる。
第1有機層140は、第1下地電極層122を覆うように配置され、そこから延長されて、積層体110の表面を覆うように配置される。すなわち、第1有機層140は、第1下地電極層122の端部220を覆うように配置される。第1有機層140は、積層体110に接触する部分が、積層体110の第1端面105寄りの位置にあって、積層体110の表面を周回するように、第1主面101、第2主面102、第1側面103および第2側面104に配置されている。第1有機層140のうち、積層体110に接触する部分の一方の端部140aは、第1外部電極120の第1下地電極層122の端部220を覆うように接触している。第1有機層140のうち、積層体110に接触する部分は、第1下地電極層122の端部220から積層体110の少なくとも一部の表面にまで延在するように配置されて、その他方の端部140bは、第1めっき層123の端部230よりも第2端面106側に位置して露出している。さらに、第1外部電極120の第1めっき層123の端部230は、第1有機層140のうち、積層体110に接触する部分の一方の端部140aの表面に接触していることが好ましい。
第2有機層150は、第2下地電極層132を覆うように配置され、そこから延長されて、積層体110の表面を覆うように配置される。すなわち、第2有機層150は、第2下地電極層132の端部320を覆うように配置される。第2有機層150は、積層体110に接触する部分が、積層体110の第2端面106寄りの位置にあって、積層体110の表面を周回するように、第1主面101、第2主面102、第1側面103および第2側面104に配置されている。第2有機層150のうち、積層体110に接触する部分の一方の端部150aは、第2外部電極130の第2下地電極層132の端部320を覆うように接触している。第2有機層150のうち、積層体110に接触する部分は、第2下地電極層132の端部320から積層体110の少なくとも一部の表面にまで延在するように配置されて、その他方の端部150bは、第2めっき層133の端部330よりも第1端面105側に位置して露出している。さらに、第2外部電極130の第2めっき層133の端部330は、第2有機層150のうち、積層体110に接触する部分の一方の端部150aの表面に接触していることが好ましい。
以上の構成により、積層セラミックコンデンサ100が基板に実装された状態において、仮に、熱衝撃等により基板に撓みが生じれば、この撓みに基づく応力によって第1外部電極120の第1下地電極層122と第1めっき層123との間を剥離させたり、第2外部電極130の第2下地電極層132と第2めっき層133との間を剥離させたりすることができる。そのため、前記応力が分散され、積層セラミックコンデンサ100のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができる。その結果、積層セラミックコンデンサ100の信頼性を向上させることができる。ここで、クラックとは、外部電極端部を起点として、外層部から内部電極層部に向かって進展する亀裂と定義する。
図3に示すように、第1有機層140のうち、積層体110に接触した部分の長さ方向Lにおける寸法d1(すなわち、第1下地電極層122の先端222から、第1有機層140の第2端面106側の先端142までの長さ方向Lにおける寸法)は、5μm以上100μm以下であることが好ましい。なお、第2の有機層150の場合も同様である。これにより、はんだ付き性不良などの不具合が生じることなく、下地電極層とめっき層との間を確実に剥離させることができる。
積層体110上に配置される部分の第1有機層140の厚みは、第1下地電極層122上に配置される部分の第1有機層140の厚みよりも厚いことが好ましい。これにより、第1下地電極層122と第1めっき層123とを確実に剥離させることができる。同様に、積層体110上に配置される部分の第2有機層150の厚みは、第2下地電極層132上に配置される部分の第2有機層150の厚みよりも厚いことが好ましい。これにより、第2下地電極層132と第2めっき層133とを確実に剥離させることができる。第1有機層140および第2有機層150のうち、積層体110の第1主面101および第2主面102上に配置される部分の厚みは、5nm以上100nm以下であることが好ましい。また、第1有機層140のうちの第1下地電極層122の端部220(先端位置における部分)の厚み、および第2有機層150のうちの第2下地電極層132の端部320(先端位置における部分)の厚みは、5nm以上500nm以下であることが好ましい。これにより、積層体110のクラックが効果的に抑制されるだけでなく、めっき不良や積層セラミックコンデンサ100の外れが抑制される。
第1有機層140および第2有機層150は、有機ケイ素化合物を含む。有機ケイ素化合物としては、例えば、デシルトリメトキシシラン、n−プロピルトリメトキシシラン、オクチルトリエトキシシラン等が用いられる。特に、第1有機層140および第2有機層150として、多官能アルコキシシランSi−(Cn2n+13の構造を有し、かつ、N元素を含有する有機ケイ素化合物が用いられることが好ましい。
また、積層セラミックコンデンサ100の第1外部電極120と第2外部電極130との間には、有機層が存在していない部分がある。これにより、積層体110の表面が露出するため、実装時に用いられる導電性接着剤との固着力が向上し、実装信頼性の低下を抑制することができる。
また、第1外部電極120の第1下地電極層122と積層体110との間の密着強度が、第1有機層140と第1外部電極120の第1めっき層123との間の密着強度より大きいことが好ましい。同様に、第2外部電極130の第2下地電極層132と積層体110との間の密着強度が、第2有機層150と第2外部電極130の第2めっき層133との間の密着強度より大きいことが好ましい。
また、積層体110と第1有機層140と間の密着強度が、第1有機層140と第1めっき層123との間の密着強度より大きいことが好ましい。同様に、積層体110と第2有機層150との間の密着強度が、第2有機層150と第2めっき層133と間の密着強度より大きいことが好ましい。
また、第1有機層140および第2有機層150の表面のCuに対するSiの原子濃度比が1%以上5%以下である。
また、第1端面105上に位置する第1下地電極層122上に配置される第1有機層140のCuに対するSiの原子濃度比をBとし、第1主面101上及び第2主面102上に位置する第1下地電極層122上に配置される第1有機層140のCuに対するSiの原子濃度比をAとし、並びに、第1主面101上及び第2主面102上に直接に位置される第1有機層140のCuに対するSiの原子濃度比をAとしたとき、関係式A>Bが満たされることが好ましい。同様に、第2端面106上に位置する第2下地電極層132上に配置される第2有機層150のCuに対するSiの原子濃度比をBとし、第1主面101上及び第2主面102上に位置する第2下地電極層132上に配置される第2有機層150のCuに対するSiの原子濃度比をAとし、並びに、第1主面101上及び第2主面102上に直接に位置される第2有機層150のCuに対するSiの原子濃度比をAとしたとき、関係式A>Bが満たされることが好ましい。これにより、第1有機層140および第2有機層150の剥離は、第1側面103および第2側面104で止められ、信頼性の低下を回避することができる。
なお、第1側面103上及び第2側面104上に位置する第1下地電極層122上に配置される第1有機層140のCuに対するSiの原子濃度比、並びに、第1側面103上及び第2側面104上に直接に位置される第1有機層140のCuに対するSiの原子濃度比においても、Aと同じ値であることが好ましく、関係式A>Bが満たされることが好ましい。
上記の原子濃度比の測定は、XPS(X線光電子分光)で測定される。より具体的には、上記の原子濃度比は、チップ側面部および端面部の中央部に150μm角程度の切り溝を入れ、この部分の第1めっき層123又は第2めっき層133を剥がしてその表面をXPS(X線光電子分光)分析し、Cu2p、Si2pの各ピーク面積および測定装置の感度係数に基づいてその原子濃度比を算出することにより求めることができる。また、XPSによる詳細な測定条件は以下の通りである。
・装置名:ULVAC−PHI製VersaProbe
・X線:単色化Al−Kα線
・X線径:ビーム半値幅で100μm
・光電子の取り出し角:45°
・測定したスペクトル:Si2p、Cu2p
・測定時の帯電の補償方法:電子線とイオンビームを照射
この発明の一実施の形態に係る積層セラミックコンデンサ100は、第1有機層140および第2有機層150の表面のCuに対するSiの原子濃度比が1%以上5%以下であることにより、セラミック部や内部電極部にクラックや変形等が発生することを抑制することができるだけでなく、めっき不良や積層セラミックコンデンサ100の外れを抑制することができる。
また、この発明の一実施の形態に係る積層セラミックコンデンサ100は、第1外部電極120の第1下地電極層122と積層体110との間の密着強度が、第1有機層140と第1外部電極120の第1めっき層123との間の密着強度より大きいことが好ましい。同様に、第2外部電極130の第2下地電極層132と積層体110との間の密着強度が、第2有機層150と第2外部電極130の第2めっき層133との間の密着強度より大きいことが好ましい。これにより、第1有機層140および第2有機層150と第1めっき層123および第2めっき層133との間で剥離させることができ、一方で、積層体110と第1有機層140および第2有機層150との間では密着を維持することができるため、水分等の浸入を確実に抑制することができる。よって、積層セラミックコンデンサ100の信頼性などの不具合がより一層抑制される。
さらに、この発明の一実施の形態に係る積層セラミックコンデンサ100は、積層体110と第1有機層140と間の密着強度が、第1有機層140と第1めっき層123との間の密着強度より大きいことが好ましい。同様に、積層体110と第2有機層150との間の密着強度が、第2有機層150と第2めっき層133と間の密着強度より大きいことが好ましい。これにより、積層セラミックコンデンサ100が基板に実装された状態において、仮に、熱衝撃等により基板に撓みが生じれば、この撓みに基づく応力によって第1外部電極120の第1下地電極層122と第1めっき層123との間を剥離させたり、同様に、第2外部電極130の第2下地電極層132と第2めっき層133との間を剥離させたりすることをより一層合理的に行うことができる。そのため、前記応力がより一層分散され、積層セラミックコンデンサ100のセラミック部や内部電極部にクラックや変形等が発生することをより一層抑制することができる。その結果、積層セラミックコンデンサ100の信頼性をより一層向上させることができる。
また、この発明の一実施の形態に係る積層セラミックコンデンサ100は、第1有機層140および第2有機層150として、多官能アルコキシシランSi−(Cn2n+13の構造を有し、かつ、N元素を含有する有機ケイ素化合物が用いられることが好ましい。これにより、積層体110や第1外部電極120の第1下地電極層122などの表面に確実に形成されるため、信頼性が向上する。
(製造方法)
次に、本発明の一実施の形態に係る積層セラミックコンデンサ100の製造方法について説明する。
先ず、第1内部電極211および第2内部電極212を有する積層体110が準備される。具体的には、セラミック粉末を含むセラミックペーストが、例えばスクリーン印刷法などによりシート状に塗布され、乾燥させることにより、マザーセラミックグリーンシートが作製される。
次に、マザーセラミックグリーンシート上に、例えば、スクリーン印刷などにより所定のパターンで内部電極形成用導電性ペーストが印刷され、第1内部電極211の内部電極形成用導電パターンが形成される。同様に、別のマザーセラミックグリーンシート上に、例えば、スクリーン印刷などにより所定のパターンで内部電極形成用導電性ペーストが印刷され、第2内部電極212の内部電極形成用導電パターンが形成される。
こうして、第1内部電極211の内部電極形成用導電パターンが形成されたマザーセラミックグリーンシートと、第2内部電極212の内部電極形成用導電パターンが形成されたマザーセラミックグリーンシートと、内部電極形成用導電パターンが形成されていないマザーセラミックグリーンシートとが用意される。なお、セラミックペーストや、内部電極形成用導電性ペーストには、例えば周知のバインダーや溶媒が含まれていてもよい。
次に、マザー積層体が作製される。マザー積層体は、下記のように作製される。内部電極形成用導電パターンが印刷されていない外層用マザーセラミックグリーンシートが所定枚数積層され、その上に第1内部電極211の内部電極形成用導電パターンが印刷されたマザーセラミックグリーンシートと第2内部電極212の内部電極形成用導電パターンが印刷されたマザーセラミックグリーンシートとが交互に順次積層される。さらにその上に、内部電極形成用導電パターンが印刷されていない外層用マザーセラミックグリーンシートが所定枚数積層され、マザー積層体が作製される。マザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向にプレスされてもよい。
次に、マザー積層体が所定の位置でカットされ、所定サイズの生の積層体110が複数個切り出される。このとき、バレル研磨などによって生の積層体110の角部や稜線部に丸みがつけられてもよい。
次に、生の積層体110が焼成されることにより、第1内部電極211および第2内部電極212が内部に配設され、かつ、第1内部電極211の第1引出し部211bが第1端面105に露出し、第2内部電極212の第2引出し部212bが第2端面106に露出した積層体110が得られる。焼成温度は、セラミック材料および導電材料の種類に応じて適宜設定され、たとえば、900℃以上1300℃以下の範囲内で設定される。
次に、焼成後の積層体110の両端部に外部電極の下地電極層が形成される。焼成後の積層体110の両端部に外部電極用導電性ペーストが塗布され、焼き付けられて、第1外部電極120の第1下地電極層122と第2外部電極130の第2下地電極層132とが形成される。焼き付け温度は、700℃以上900℃以下であることが好ましい。
次に、第1有機層140および第2有機層150が形成される。第1有機層140および第2有機層150は、下記のように作製される。
第1外部電極120の第1下地電極層122、第2外部電極130の第2下地電極層132および積層体110の所定の表面を覆うように、有機処理液が塗布または浸漬されて、第1有機層140および第2有機層150が形成される。第1有機層140および第2有機層150が形成される工程は、2回に分けて有機処理液が塗布される。
具体的には、第1外部電極120の第1下地電極層122および第2外部電極130の第2下地電極層132を焼き付けた積層体110は、長手方向に並べられ、第1有機層140が覆う端部220および第2有機層150が覆う端部320を残して第1外部電極120および第2外部電極130の表面が1回目の有機処理液に浸漬される。その後、積層体110は、100℃以上200℃以下の温度で乾燥され、第1外部電極120および第2外部電極130の表面に、第1有機層140が覆う端部220および第2有機層150が覆う端部320を残して、第1有機層140のうち第1下地電極層122上を覆う部分が形成され、且つ第2有機層150のうち第2下地電極層132上を覆う部分が形成される。1回目の有機処理液は、単官能のシランカップリング材からなり、具体的には、デシルトリメトキシシラン、n−プロピルトリメトキシシラン、オクチルトリエトキシシラン等が用いられ、アルコール溶媒に有機処理液が3重量%以下に希釈されたものである。
次に、積層体110は、第1外部電極120の第1下地電極層122、第2外部電極130の第2下地電極層132、および積層体110の所定の表面が2回目の有機処理液に浸漬される。このとき、2回目の有機処理液によって形成される有機膜は、1回目の有機処理液によって形成された有機膜の上には形成され難いため、第1下地電極層122の端部220と第2下地電極層132の端部320と積層体110の所定の表面とに形成される。その後、積層体110は、100℃以上200℃以下の温度で乾燥され、第1下地電極層122の端部220および第2下地電極層132の端部320を覆うように第1有機層140および第2有機層150が形成される。2回目の有機処理液は、多官能アルコキシシランSi−(Cn2n+13が用いられ、アルコール溶媒に有機処理液が1重量%以上10%以下に希釈されたものである。1回目の有機処理液と2回目の有機処理液とは、有機ケイ素化合物であることが好ましい。
1回目の有機処理液と2回目の有機処理液が異なることにより、1回目は端部220および端部320を残して第1下地電極層122および第2下地電極層132の表面に第1有機層140および第2有機層150が形成される。そして、2回目は、1回目に形成された第1有機層140および第2有機層150上に付着し難く、第1有機層140および第2有機層150の厚みが厚くなるように形成することが可能となる。その結果、クラックの起点となる第1外部電極120の第1下地電極層122の端部220に第1有機層140を十分に形成することが可能となり、同様に、クラックの起点となる第2外部電極130の第2下地電極層132の端部320に第2有機層150を十分に形成することが可能となるため、本発明のクラック抑制の効果をより顕著なものとすることができる。
次に、積層体110の両端部の外部電極のめっき層が形成される。第1外部電極120の第1めっき層123は、第1外部電極120の第1下地電極層122の表面を殆んど覆い、かつ、第1めっき層123の端部230の端面は、第1有機層140の一方の端部140aの表面を覆うように形成される。同様に、第2外部電極130の第2めっき層133は、第2外部電極130の第2下地電極層132の表面を殆んど覆い、かつ、第2めっき層133の端部330の端面は、第2有機層150の一方の端部150aの表面を覆うように形成される。
次に、形成された第1有機層140の一部および第2有機層150の一部は、必要に応じて除去してもよい。
以上の方法によって、積層体110のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができ、性能や信頼性を向上させることができる積層セラミックコンデンサ100を容易に製造できる。
(実験例1)
以下、この発明の効果を確認するために発明者らが行った実験例1について説明する。実験例1では、前記一実施の形態の製造方法によって、積層セラミックコンデンサ100が作製され、積層セラミックコンデンサのクラックの発生率およびめっき不良の発生率について確認した。
積層セラミックコンデンサ100の仕様は以下の通りである。
・サイズ:長さLが1.0mm、幅Wが0.5mm、高さHが0.5mm
・セラミック材料:BaTiO3
・容量:10nF
・定格電圧:16V
第1外部電極120および第2外部電極130の仕様は以下の通りである。
・下地電極層材料:導電性金属(Cu)とガラス成分を含む材料
・下地電極層の厚み:端面中央部で30μm
・有機層
下地電極層の表面に形成される部分:デシルトリメトキシシランからなる単官能シランカップリング膜、厚み3nm
下地電極層の端部および積層体の表面に形成される部分:トリスー(トリメトキシシルプロピル)イソシアヌートからなる多官能アルコキシシランSi−(CnH2n+13
Cuに対するSiの原子濃度比(端面中央部)については表1参照
・めっき層:Niめっき層(3μm)+Snめっき層(3μm)の2層
試験方法は以下の通りである。
LFソルダーペーストが1.6mm厚みのJEITAランドFR4基板に厚さ150μmで塗布された後、積層セラミックコンデンサ100が載置され、240℃のリフロー炉を5回通すことにより、積層セラミックコンデンサ100が実装された。なお、積層セラミックコンデンサは、第1有機層140および第2有機層150のCuに対するSiの原子濃度比が1%以上5%以下である実施例1〜3の試料を作製した。また、比較のため、第1有機層140および第2有機層150を備えていない比較例1(従来の積層セラミックコンデンサ)、有機層処理が1回のみしか行われず且つ薄い有機層を有する比較例2、第1有機層140および第2有機層150のCuに対するSiの原子濃度比が1%未満である比較例3、並びに同5%より多い比較例4、比較例5および比較例6のそれぞれについても同様の実装が行われた。実装した積層セラミックコンデンサは種類毎に100個である。実装後の積層セラミックコンデンサが240℃のホットプレートに載せられてLFソルダーペーストが溶かされ、積層セラミックコンデンサが基板から取り外された。そして、実装面と直交する方向から研磨を行い、クラック発生の有無を確認した。
第1有機層140および第2有機層150のCuに対するSiの原子濃度比の測定方法は、XPS(X線光電子分光)により測定した。より具体的には、上記の原子濃度比は、チップ側面部および端面部の中央部に150μm角程度の切り溝を入れ、この部分の第1めっき層123又は第2めっき層133を剥がしてその表面をXPS(X線光電子分光)分析し、Cu2p、Si2pの各ピーク面積および測定装置の感度係数に基づいてその原子濃度比を算出することにより求めた。また、XPSによる詳細な測定条件は以下の通りである。
・装置名:ULVAC−PHI製VersaProbe
・X線:単色化Al−Kα線
・X線径:ビーム半値幅で100μm
・光電子の取り出し角:45°
・測定したスペクトル:Si2p、Cu2p
・測定時の帯電の補償方法:電子線とイオンビームを照射
クラックは、外部電極端部を起点として、外層部から内部電極層部に向かって進展する亀裂であると定義した。クラックの確認方法は、基板実装面と直行する方向(第1または第2の側面)からチップ中央部(1/2Wの位置)まで断面研磨を行い、その後、断面においてSEM(電子顕微鏡)を用いて外部電極端部に着目して観察する。
めっき不良の確認方法は、めっき後の試料を金属顕微鏡(100倍)にて観察し、下地電極層が5%以上の占有率で見えているものをめっき不良とした。
(実験結果)
実験結果を表1に示す。
Figure 2018049884
表1に示すように、従来品である比較例1からは、100個中88個でクラックが確認された。また、有機層処理が1回のみしか行われず且つ薄い有機層を有する比較例2は、100個中83個でクラックが確認された。さらに、比較例3は、100個中33個でクラックが確認された。また、比較例4は、100個中クラックが確認されなかったが、100個中2個でめっき不良が確認された。さらに、比較例5は、100個中クラックが確認されなかったが、100個中3個でめっき不良が確認された。また、比較例6は、100個中クラックが確認されなかったが、100個中15個でめっき不良が確認された。一方、実施例1〜3は、いずれも、100個中クラックおよびめっき不良が確認されず、基板から脱落することも無かった。
以上の結果から、本発明が奏する効果を確認することができた。
なお、クラックはいずれも外部電極e寸端部を起点として積層体に約45度の角度でチップ側面側に向かって伸びていた。また、クラックの確認されなかった有機層処理品について、SEMにて詳しく調べてところ、外部電極とNiメッキ間で軽微に剥離していることが確認された。
上述した実施の形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
例えば、一実施の形態の場合において、積層セラミックコンデンサ100の第1外部電極120と第2外部電極130との間には、有機層が存在していない部分がある。しかし、図4に示すように、第1有機層140の他方の端部140bが積層体110の中央部まで延在し、かつ、第2有機層150の他方の端部150bが積層体110の中央部まで延在して、両者が中央部で接し、第1外部電極120と第2外部電極130との間の積層体110の露出面全体に有機層が配置されるように構成されていてもよい。
100 積層セラミックコンデンサ
101 第1主面
102 第2主面
103 第1側面
104 第2側面
105 第1端面
106 第2端面
110 積層体
120 第1外部電極
130 第2外部電極
122 第1下地電極層
123 第1めっき層
124,134 Niめっき層
126,136 Snめっき層
132 第2下地電極層
133 第2めっき層
140 第1有機層
142 第1有機層の延長端部
150 第2有機層
200 誘電体層
211 第1内部電極
211a 第1対向部
211b 第1引出し部
212 第2内部電極
212a 第2対向部
212b 第2引出し部
220 第1下地電極層の端部
222 第1下地電極層の先端
230 第1めっき層の端部
320 第2下地電極層の端部
330 第2めっき層の端部
H 積層方向
L 長さ方向
W 幅方向

Claims (5)

  1. 積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第1主面および第2主面と、前記積層方向に直交する幅方向に相対する第1側面および第2側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第1端面および第2端面と、を有している積層体と、
    前記内部電極に接続され、前記第1端面上に配置されて、端部が前記第1主面、前記第2主面、前記第1側面および前記第2側面に延在している第1外部電極と、
    前記内部電極に接続され、前記第2端面上に配置されて、端部が前記第1主面、前記第2主面、前記第1側面および前記第2側面に延在している第2外部電極と、を備え、
    前記第1外部電極は、導電性金属およびガラス成分を含む第1下地電極層と、前記第1下地電極層を覆うように配置される有機ケイ素化合物を含む第1有機層と、前記第1有機層上に配置される第1めっき層と、を有し、
    前記第2外部電極は、導電性金属およびガラス成分を含む第2下地電極層と、前記第2下地電極層を覆うように配置される有機ケイ素化合物を含む第2有機層と、前記第2有機層上に配置される第2めっき層と、を有し、
    前記第1有機層は、前記第1下地電極層上から前記積層体の少なくとも一部の表面を覆うように配置されており、且つ前記第2有機層は、前記第2下地電極層上から前記積層体の少なくとも一部の表面を覆うように配置されており、
    前記第1めっき層の先端部は、前記第1有機層に接触しており、前記第1有機層の表面のCu濃度およびSi濃度において、Cuに対するSiの原子濃度比が1%以上5%以下であり、且つ前記第2めっき層の先端部は、前記第2有機層に接触しており、前記第2有機層の表面のCu濃度およびSi濃度において、Cuに対するSiの原子濃度比が1%以上5%以下であること、
    を特徴とする積層セラミック電子部品。
  2. 前記積層体と前記第1下地電極層との密着強度が、前記第1有機層と前記第1めっき層との密着強度よりも大きく、且つ前記積層体と前記第2下地電極層との密着強度が、前記第2有機層と前記第2めっき層との密着強度よりも大きい、請求項1に記載の積層セラミック電子部品。
  3. 前記積層体と前記第1有機層との密着強度が、前記第1有機層と前記第1めっき層との密着強度よりも大きく、且つ前記積層体と前記第2有機層との密着強度が、前記第2有機層と前記第2めっき層との密着強度よりも大きい、請求項1または2に記載の積層セラミック電子部品。
  4. 前記第1有機層および前記第2有機層は、多官能アルコキシシランSi−(Cn2n+13の構造を有し、且つN元素を含有する有機ケイ素化合物である、請求項1〜3のいずれかに記載の積層セラミック電子部品。
  5. 前記積層セラミック電子部品は、積層セラミックコンデンサである、請求項1〜4のいずれかに記載の積層セラミック電子部品。
JP2016183321A 2016-09-20 2016-09-20 積層セラミック電子部品 Active JP6852326B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016183321A JP6852326B2 (ja) 2016-09-20 2016-09-20 積層セラミック電子部品
US15/708,462 US10276307B2 (en) 2016-09-20 2017-09-19 Multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016183321A JP6852326B2 (ja) 2016-09-20 2016-09-20 積層セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2018049884A true JP2018049884A (ja) 2018-03-29
JP6852326B2 JP6852326B2 (ja) 2021-03-31

Family

ID=61621247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016183321A Active JP6852326B2 (ja) 2016-09-20 2016-09-20 積層セラミック電子部品

Country Status (2)

Country Link
US (1) US10276307B2 (ja)
JP (1) JP6852326B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049882A (ja) * 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品
JP6852327B2 (ja) * 2016-09-20 2021-03-31 株式会社村田製作所 積層セラミック電子部品
KR20190135232A (ko) * 2018-05-28 2019-12-06 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP6965865B2 (ja) * 2018-11-08 2021-11-10 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法
KR102211744B1 (ko) * 2019-02-21 2021-02-04 삼성전기주식회사 적층형 커패시터
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7243487B2 (ja) * 2019-06-27 2023-03-22 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP7275951B2 (ja) * 2019-07-16 2023-05-18 株式会社村田製作所 積層セラミックコンデンサ
KR20190116162A (ko) * 2019-08-28 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR102276514B1 (ko) 2019-08-28 2021-07-14 삼성전기주식회사 적층형 전자 부품
KR102293305B1 (ko) * 2019-09-18 2021-08-25 삼성전기주식회사 적층형 전자 부품
KR102281451B1 (ko) * 2019-10-16 2021-07-27 삼성전기주식회사 전고체 전지
JP7115461B2 (ja) * 2019-12-12 2022-08-09 株式会社村田製作所 積層セラミックコンデンサ
KR20210084284A (ko) * 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20220092166A (ko) * 2020-12-24 2022-07-01 삼성전기주식회사 적층형 전자 부품
JP2022149065A (ja) * 2021-03-25 2022-10-06 太陽誘電株式会社 積層セラミック電子部品及び回路基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461904A (en) * 1987-09-01 1989-03-08 Daiken Kagaku Kogyo Kk Manufacture of laminated ceramic capacitor
JPH07335487A (ja) * 1994-06-03 1995-12-22 Murata Mfg Co Ltd 電子部品及びその製造方法
JPH10116706A (ja) * 1996-10-11 1998-05-06 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JP2013062550A (ja) * 2010-05-19 2013-04-04 Murata Mfg Co Ltd セラミック電子部品
JP2015039016A (ja) * 2014-10-06 2015-02-26 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5532581B2 (ja) 2008-10-31 2014-06-25 株式会社村田製作所 セラミック電子部品
JP6852327B2 (ja) * 2016-09-20 2021-03-31 株式会社村田製作所 積層セラミック電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461904A (en) * 1987-09-01 1989-03-08 Daiken Kagaku Kogyo Kk Manufacture of laminated ceramic capacitor
JPH07335487A (ja) * 1994-06-03 1995-12-22 Murata Mfg Co Ltd 電子部品及びその製造方法
JPH10116706A (ja) * 1996-10-11 1998-05-06 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JP2013062550A (ja) * 2010-05-19 2013-04-04 Murata Mfg Co Ltd セラミック電子部品
JP2015039016A (ja) * 2014-10-06 2015-02-26 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
JP6852326B2 (ja) 2021-03-31
US10276307B2 (en) 2019-04-30
US20180082785A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
JP6852326B2 (ja) 積層セラミック電子部品
JP6852327B2 (ja) 積層セラミック電子部品
JP2018049883A (ja) 積層セラミック電子部品
JP2018049881A (ja) 積層セラミック電子部品およびその製造方法
JP2018049882A (ja) 積層セラミック電子部品
KR102105345B1 (ko) 적층 세라믹 콘덴서
JP6720660B2 (ja) 積層セラミックコンデンサ
JP6623574B2 (ja) 積層セラミックコンデンサ
JP6939762B2 (ja) 積層セラミック電子部品およびその実装構造
JP2017034010A (ja) 積層セラミックコンデンサおよびその製造方法
KR102077617B1 (ko) 적층 세라믹 콘덴서
JP2018088451A (ja) 積層セラミックコンデンサ
JP2017098542A (ja) キャパシタ及びその製造方法
KR101727812B1 (ko) 적층 세라믹 콘덴서, 이것을 포함하는 적층 세라믹 콘덴서 어레이, 및 적층 세라믹 콘덴서의 실장체
KR102203372B1 (ko) 적층 세라믹 콘덴서
KR101528427B1 (ko) 적층 세라믹 콘덴서, 이것을 포함하는 적층 세라믹 콘덴서 어레이, 및 적층 세라믹 콘덴서의 실장체
JP2021034440A (ja) 積層セラミック電子部品
JP2017191880A (ja) 積層セラミック電子部品及びその製造方法
JP2019040943A (ja) 積層セラミックコンデンサ
JP2016082184A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
CN112242253B (zh) 电子部件
JP3716746B2 (ja) 積層セラミック電子部品及びその製造方法
KR102057040B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
JP2016082183A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP7276646B2 (ja) セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210222

R150 Certificate of patent or registration of utility model

Ref document number: 6852326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150