JP2018046158A - 半導体モジュールおよび半導体モジュールの製造方法 - Google Patents

半導体モジュールおよび半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2018046158A
JP2018046158A JP2016180013A JP2016180013A JP2018046158A JP 2018046158 A JP2018046158 A JP 2018046158A JP 2016180013 A JP2016180013 A JP 2016180013A JP 2016180013 A JP2016180013 A JP 2016180013A JP 2018046158 A JP2018046158 A JP 2018046158A
Authority
JP
Japan
Prior art keywords
terminal
resin case
semiconductor module
hole
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016180013A
Other languages
English (en)
Other versions
JP6750416B2 (ja
Inventor
達也 唐沢
Tatsuya Karasawa
達也 唐沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016180013A priority Critical patent/JP6750416B2/ja
Priority to US15/659,632 priority patent/US10381243B2/en
Priority to CN201710622730.9A priority patent/CN107818955B/zh
Publication of JP2018046158A publication Critical patent/JP2018046158A/ja
Application granted granted Critical
Publication of JP6750416B2 publication Critical patent/JP6750416B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】端子において金属被膜の割れが存在しない半導体モジュールを提供する。
【解決手段】半導体素子と、金属被膜が表面に形成され、屈曲部を有する端子と、端子が固定され、端子と対向する貫通孔が形成されており、半導体素子を収容する樹脂ケースと、貫通孔内に設けられた締結部と、貫通孔内に設けられ、締結部を支持する支持部と、を備える半導体モジュールを提供する。端子を曲げ加工する曲げ加工段階と、曲げ加工された端子をめっき処理するめっき処理段階と、めっき処理された端子を装填した後に成形金型に樹脂を注入して、端子と対向する貫通孔が形成された樹脂ケースを成形する樹脂成形段階と、貫通孔に締結部と、該締結部を支持する支持部とを挿入する挿入段階と、樹脂ケース内に半導体素子を収容して封止する封止段階と、を備える半導体モジュールの製造方法を提供する。
【選択図】図２

Description

本発明は、半導体モジュールおよび半導体モジュールの製造方法に関する。
従来、パワー半導体素子等の半導体素子を樹脂ケース内に収納した半導体モジュールが知られている。樹脂ケース上には、端子が設けられる。端子は、半導体素子と外部電子部品とを接続する。端子の表面には、金属被膜として、めっき膜が形成されている。端子は、樹脂ケース内のナット等の締結部に重なるように折り曲げられている。
半導体モジュールの製造方法においては、樹脂ケースの上部から樹脂ケース内にナットを入れ込んだ後に、ナットの位置に重なるように端子が折り曲げられる。しかしながら、端子が折り曲げられると、端子の屈曲部において、めっき膜の割れが発生しやすい。そこで、めっき膜の割れを防止するために、折り曲げ工程の後にめっき膜を形成した端子と、ナットが挿入固定された樹脂ケースとを金型に装填して二次成形する製造方法が知られている（例えば、特許文献１参照）。また、本願に関連する技術文献として下記の文献がある。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０１０−９８０３６号公報
［特許文献２］ 特開２００７−３６８９６号公報
めっき膜等の金属被膜の割れが存在すると、酸化等によって端子が変色するので、端子の外観を損なう。したがって、半導体モジュールにおいては、端子の表面に形成された金属被膜に割れが存在しないことが好ましい。
本発明の第１の態様においては、半導体モジュールを提供する。半導体モジュールは、半導体素子と、端子と、樹脂ケースと、締結部と、支持部とを備えてよい。端子は、金属被膜が表面に形成されてよい。端子は、屈曲部を有してよい。樹脂ケースは、端子が固定されてよい。樹脂ケースは、端子と対向する貫通孔が形成されていてよい。樹脂ケースは、半導体素子を収容してよい。締結部は、貫通孔内に設けられてよい。支持部は、貫通孔内に設けられて、締結部を支持してよい。
支持部は、樹脂で形成されてよい。半導体モジュールは、樹脂ケースと支持部とを固定する固定部を備えてよい。
締結部は、端子と離間するように貫通孔内に配置されてよい。
貫通孔内において、締結部と端子との間には、樹脂が存在しないでよい。
支持部の上端は、樹脂ケースのおもて面より低くてよい。
支持部は、ボルトを収容する凹部が形成されてよい。ボルトは、締結部と結合してよい。支持部の上端から凹部の底部までの距離が、支持部の上端から固定部までの距離より長くてよい。
屈曲部において金属被膜に割れが存在しないでよい。
本発明の第２の態様においては、半導体モジュールの製造方法を提供する。半導体モジュールの製造方法は、準備段階と、挿入段階と、封止段階とを備えてよい。準備段階は、端子と、樹脂ケースとを準備してよい。端子は、めっき処理され、屈曲部を有してよい。樹脂ケースは端子が固定されてよい。樹脂ケースは貫通孔が形成されてよい。貫通孔は、端子と対向してよい。挿入段階は、貫通孔に締結部と支持部とを挿入してよい。支持部は、締結部を支持してよい。封止段階は、樹脂ケース内に半導体素子を収容して封止してよい。
準備段階が、曲げ加工段階と、めっき処理段階と、樹脂成形段階とを更に備えてよい。曲げ加工段階は、端子を曲げ加工してよい。めっき処理段階は、曲げ加工された端子をめっき処理してよい。樹脂成形段階は、めっき処理された端子を装填した後に成形金型に樹脂を注入して、樹脂ケースを成形してよい。樹脂ケースは、端子と対向する貫通孔が形成されてよい。
半導体モジュールの製造方法は、溶着段階を更に備えてよい。溶着段階は、支持部と樹脂ケースとを超音波溶着してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の第１実施形態の半導体モジュール１を示す斜視図である。 図１におけるＡ‐Ａ´断面の一例を示す図である。 半導体モジュール１の部分断面図である。 半導体モジュール１の分解図である。 本発明の第２実施形態の半導体モジュール１を示す部分断面図である。 本発明の第３実施形態の半導体モジュール１を示す部分断面図である。 半導体モジュール１の製造方法の一例を示すフローチャートである。 本発明の第４実施形態の半導体モジュール１に用いるナット５０および支持部６０１を示す部分断面図である。 本発明の第４実施形態の半導体モジュール１に用いるナット５０および支持部６０１を示す上面図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、発明の第１実施形態の半導体モジュール１を示す斜視図である。半導体モジュール１は、樹脂ケース２０および１以上の外部端子１０を備える。樹脂ケース２０は、半導体素子を収納する。樹脂ケース２０は、ポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）またはポリブチレンテレフタレート樹脂（ＰＢＴ樹脂）等の熱可塑性樹脂で形成される。外部端子１０は、樹脂ケース２０に固定されている。外部端子１０は、樹脂ケース２０内に収容された半導体素子等の内部回路と、樹脂ケース２０の外部電子部品とを電気的に接続する金属端子である。外部端子１０の先端部は、樹脂ケース２０のおもて面２側に露出している。半導体モジュール１は、外部端子１０に加えて、複数の制御端子１１を有してよい。制御端子１１は、樹脂ケース２０のおもて面２の法線方向に伸びる。制御端子１１は、表面に錫−銅めっきが施されている。パワー半導体モジュール１をプリント基板にピン接続する場合は、制御端子１１を、プリント基板の孔付き端子に挿通して、半田付けすることができる。
なお、樹脂ケース２０のおもて面２とは、樹脂ケース２０が有する面のうち任意の面を指しており、地面と逆側の面には限定されない。また、本明細書における「上」および「下」等の方向を指す用語は、重力方向を基準としたものではなく、相対的な方向を示している。
本例の樹脂ケース２０は概ね直方体形状を有する。ただし、直方体のそれぞれの面は平面に限定されず、各面には適宜凹凸、切欠き等が形成されている。樹脂ケース２０において、おもて面２の逆側の面を裏面、おもて面２および裏面を接続する面を側面と称する。また、裏面からおもて面２に向かう方向を上方向、おもて面２から裏面に向かう方向を下方向とする。
樹脂ケース２０は、半導体素子を含む内部回路が設けられる領域を囲むように設けられる壁部２１を有してよい。壁部２１の一部には、おもて面２側において端子配置部２２が形成されてよい。壁部２１と端子配置部２２とは一体に形成されてよい。本例では、端子配置部２２は、壁部２１から側面方向に突出した形状に構成されているが、この場合に限られない。壁部２１が端子配置部２２を兼ねてもよい。本例の樹脂ケース２０は一例であり、樹脂ケース２０は、図１に示されるものに限られない。樹脂ケース２０の面に沿って通電用の端子が延伸するタイプの樹脂ケース２０であれば、樹脂ケース２０の形状および外部端子１０の配置によらず本発明を適用できる。
壁部２１で囲まれた空間には、半導体素子等を封止する封止用樹脂２３が充填されている。半導体モジュール１は、壁部２１で囲まれた空間を覆う蓋部をさらに備えてよい。蓋部は壁部２１の少なくとも一部の表面に固定されてよい。樹脂ケース２０の一部には、樹脂ケース２０を外部のボード等に取り付けるための取付部２４が形成されてよい。一例として、取付部２４の上下方向の厚みは、壁部２１および端子配置部２２より薄く形成される。取付部２４には、ボルト等が挿入される取付孔２５が形成される。
本例の外部端子１０は、板形状を有する。外部端子１０の基端部は、樹脂ケース２０の壁部２１の内部を貫通して、内部回路が設けられる空間まで延伸する。外部端子１０の先端部には、端子孔１２が形成される。端子孔１２にボルト等のねじが挿入されることで、半導体モジュール１は、外部のバスバー等に固定される。端子孔１２が形成された先端部が樹脂ケース２０の端子配置部２２に重なるように、外部端子１０は折り曲げられて配置される。
図２は、図１におけるＡ‐Ａ´断面の一例を示す図である。半導体モジュール１は、半導体素子４０、外部端子１０、樹脂ケース２０、ナット５０、および支持部６０を備える。また、樹脂ケース２０の裏面４側の一部には金属ベース板３８が接着されてよい。金属ベース板３８は、放熱板として機能する。
金属ベース板３８のおもて面には積層基板３０が接合されている。積層基板３０は、絶縁層３２、金属層３３、回路層３４、および接続層３５を含んでよい。金属層３３は絶縁層３２の裏面側に形成されており、半田接合によって金属ベース板３８と積層基板３０とを接合する。回路層３４および接続層３５は、絶縁層３２のおもて面側に形成されてよい。回路層３４には、半田接合により半導体素子４０が接続される。
半導体素子４０は、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor ＩＧＢＴ）またはパワーＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）を含んでよい。半導体素子４０の電極４２と接続層３５とがボンディングワイヤ４４または内部通電端子により電気的に接続されてよい。外部端子１０は、接続層３５または回路層３４を介して半導体素子４０に電気的に接続されてよい。半導体モジュール１においては、封止用樹脂２３は、半導体素子４０およびボンディングワイヤ４４等の内部回路を保護する。
樹脂ケース２０には、おもて面２と裏面４との間を貫通する貫通孔２６が形成されている。貫通孔２６は、外部端子１０の先端部と対向する位置に形成される。本例では、樹脂ケース２０の端子配置部２２に、貫通孔２６が形成される。外部端子１０は、屈曲部１４を有する。ナット５０は、貫通孔２６内に設けられた締結部として機能する。支持部６０は、貫通孔２６内に設けられて、ナット５０を支持する。
図３は、半導体モジュール１の部分断面図である。外部端子１０は、屈曲部１４と内部屈曲部１５とを有してよい。内部屈曲部１５で屈曲した外部端子１０は、樹脂ケース２０内部を貫通して、樹脂ケース２０のおもて面２に露出する。外部端子１０は、樹脂ケース２０内を貫通することで、樹脂ケース２０に固定される。
外部端子１０において屈曲部１４より先端側の領域である先端部は、樹脂ケース２０のおもて面２の法線に対して傾きを有する方向に延伸する。外部端子１０の先端部は、樹脂ケース２０のおもて面２と平行な方向に延伸してよい。外部端子１０の先端部は、少なくとも貫通孔２６と対向する位置まで延伸する。外部端子１０の先端部に形成された端子孔１２の中心軸と、貫通孔２６との中心軸が一致するように、外部端子１０が配置される。外部端子１０の表面には、金属被膜１３が形成されている。金属被膜１３は、ニッケル（Ｎｉ）めっき膜、ニッケル（Ｎｉ）／金（Ａｕ）系めっき膜およびＳｎめっき膜等のめっき膜であってよい。
貫通孔２６は、ナット５０が挿入される第１領域と、支持部６０が挿入される第２領域とが連なって形成される。第１領域における中心軸と第２領域における中心軸とは一致する。第１領域は、第２領域よりも、樹脂ケース２０のおもて面２に近い側に形成される。第１領域の断面形状は、ナット５０の外形に対応する。例えば、ナット５０が六角ナットである場合には、第１領域における貫通孔２６の断面形状は六角形に形成される。これによりナット５０が貫通孔２６内に固定される。
貫通孔２６の第２領域の形状は、支持部６０の外形に対応してよい。支持部６０の外形寸法は、貫通孔２６の内形寸法と同じであってよい。ナット５０が貫通孔２６の第１領域に挿入されるときに、ナット５０が第２領域を通過できるように、貫通孔２６の第２領域は、ナット５０の外形寸法より大きく形成される。
支持部６０は、支持部上端６３がナット５０の裏面側に接するように配置される。支持部上端６３の全体がナット５０の裏面側に接することが望ましい。支持部上端６３は、樹脂ケース２０のおもて面２より低い位置にある。支持部上端６３と樹脂ケース２０のおもて面２と間の段差は、ナット５０の高さ寸法以上であってよい。これにより、ナット５０が収容される空間を確保することができる。なお、「おもて面２より低い」とは、おもて面２からみて、下方向にあることを意味してよい。
支持部６０のおもて面側（上側）には、凹部６１が形成されている。ナット５０にボルトを結合するときに、凹部６１は、ボルト先端を収容する。このように支持部６０は、ボルト等のねじ受けとして機能する。支持部６０は、先端にいくほど先細りになるようにテーパーがつけられていてもよく、テーパーがつけられていなくてもよい。支持部６０にテーパーがつけられている場合には、支持部６０を貫通孔２６に挿入しやすくなる。特に、圧入によって支持部６０を樹脂ケース２０内に接合する場合には、支持部６０にテーパーがつけられていることが望ましい。
支持部６０の材質は特に限定されない。支持部６０は、ＰＰＳ樹脂またはＰＢＴ樹脂等の樹脂で形成されてよい。支持部６０の材質は、樹脂ケース２０の材料と同じであってもよく、異なっていてもよい。一例において、樹脂ケース２０は、耐熱性がＰＢＴ樹脂より高く、機械的強度、絶縁特性、耐薬品性の優れたＰＰＳ樹脂により形成し、支持部６０は、成形加工性に優れたＰＢＴ樹脂により形成してもよい。半導体モジュール１は、樹脂ケース２０と支持部６０とを固定する固定部６２を備えてよい。
図４は、半導体モジュール１の分解図である。図４に示されているように、ナット５０が樹脂ケース２０の裏面４側から貫通孔２６に挿入される。裏面４は、外部端子１０が配置されている側の面の反対側の面である。したがって、樹脂ケース２０のおもて面２側から樹脂ケース２０内にナット５０を入れ込んだ後に外部端子１０を折り曲げる必要がない。このため外部端子１０をめっき処理した後に、折り曲げ加工する必要がなくなる。したがって、本例の半導体モジュール１では、外部端子１０の屈曲部１４において、金属被膜１３に割れが存在しない。
外部端子１０をめっき処理した後に折り曲げ加工する場合、ニッケルめっきを例にとるならば、めっき膜の厚みが１μｍを超えると、めっき膜の割れが生じやすくなる。一方、めっき膜を薄くすると、めっき膜が部分的に欠損しやすくなる。本例によれば、１μｍを超えて、めっき膜を厚くしても、めっき膜に割れが存在しない。したがって、めっき膜を１μｍ以下にする必要がなく、めっき膜の部分的な欠損が発生することを防止できる。
樹脂ケース２０の裏面４側において、支持部６０には、側面方向に突出したフランジ部６４が設けられてよい。本例では、支持部６０のフランジ部６４の上面が、樹脂ケース２０における対向面２８と溶着されて溶着部を形成する。本例では、フランジ部６４の上面の溶着部が、支持部６０と樹脂ケース２０とを固定する固定部６２として機能する。支持部６０のフランジ部６４の上面と樹脂ケース２０の対向面２８とは超音波接合によって溶着されてよい。
超音波接合する前において、支持部６０と樹脂ケース２０との接合面において突起部６６を設けてよい。本例では、フランジ部６４の上面に突起部６６が設けられる。突起部６６は、支持部６０の一部として一体的に形成されてよい。本例と異なり、樹脂ケース２０の対向面２８に突起部６６が設けられてもよい。超音波接合時における超音波振動によって突起部６６が溶ける。突起部６６が溶けた樹脂が樹脂ケース２０と支持部６０との間の隙間を埋める。したがって、突起部６６を設けておくことによって、超音波接合における接合強度および気密性を向上することができる。
本例によれば、フランジ部６４の上面と樹脂ケース２０における対向面２８との間を接合面とすることができる。したがって、樹脂ケース２０に支持部６０を挿入した状態で、樹脂ケース２０の外部端子１０および支持部６０を超音波子（ホーン）で上下方向から挟み込みつつ超音波振動を加えるときに、接合面に圧力を加えやすくなり、接合強度および気密性を向上することができる。
ただし、固定部６２は、この場合に限られない。固定部６２は、フランジ部６４の上面以外に形成された溶着部であってもよい。支持部６０と樹脂ケース２０とは、支持部６０と樹脂ケース２０の表面との間に塗布された接着剤により接着されてもよい。この場合は、接着剤層が固定部６２として機能する。本例と異なり、支持部６０が貫通孔２６に圧入されることによって固定されてもよい。
以上のように構成される本例の半導体モジュール１によれば、外部端子１０の屈曲部１４において、めっき膜等の金属被膜１３に割れが生じないので、外部端子１０が酸化などによって変色することを防止することができる。したがって、外部端子１０の外観が損なわれることを防止できる。
図５は、本発明の第２実施形態の半導体モジュール１を示す部分断面図である。本例の半導体モジュール１は、締結部としてのナット５０が外部端子１０と離間するように貫通孔２６内に配置される。他の構成は、第１実施形態の半導体モジュール１と同様である。
本例において、ナット５０と外部端子１０とは、上下方向に離間される。ナット５０と外部端子１０との間隙５２には、樹脂が存在しない。間隙５２は、ナット５０の上面と外部端子１０の先端部における裏面との間の空間を意味する。これにより、超音波接合によって樹脂ケース２０と支持部６０を接合するときに、上記のフランジ部６４の上面と樹脂ケース２０の対向面２８との間、すなわち図中の固定部６２の部分に集中して超音波振動を伝えやすくなる。したがって、支持部６０と樹脂ケース２０との間の接合強度および気密性を向上することができる。
図６は、本発明の第３実施形態の半導体モジュール１を示す部分断面図である。本例において、支持部６０は、ナット５０と結合するボルト７０を収容する凹部６１が形成されている。ナット５０と接する支持部上端６３から凹部６１の底部６８までの距離ｄ２が、支持部上端６３から固定部６２までの距離ｄ１より長い。
本例においては、固定部６２の位置は、支持部６０と樹脂ケース２０との接合面であるフランジ部６４の上面の位置であってよい。支持部６０は、支持部６０と樹脂ケース２０との接合面よりも下方に突出した突出部６９を有する。ボルト７０を収容する凹部６１は、突出部６９内部まで拡張されている。他の構成は、第１実施形態および第２実施形態の半導体モジュール１と同様である。
本例によれば、ボルト７０を収容する凹部６１を拡張することができるので、外部端子１０の上面から固定部６２までの距離より長いボルト７０を適用することができる。特に、図１で説明した取付部２４に形成された取付孔２５に用いられるボルトは、寸法が長い。本例によれば、所定の長さより長いボルト７０を適用することができので、取付孔２５に用いられるボルトと端子孔１２に挿入されるボルト７０とを共通化することができる。
図８Ａ、８Ｂは、本発明の第４実施形態の半導体モジュール１に用いるナット５０および支持部６０１を示す部分断面図および上面図である。本例の支持部６０１は、ボルト先端を収容する凹部６１１およびナット５０を収容する凹部６１２を備える。凹部６１１と凹部６１２の間にはナット５０を受けるための段差が設けられている。図８Ｂに示すように凹部６１２はナット５０の外形に対応する断面を有している。凹部６１２の形状がナット５０に対応することにより、ナット５０や凹部６１２内に固定され、ボルト締結時のナット５０の空回りが抑制される。支持部６０１を用いる場合、貫通孔２６の第１領域および第２領域はともに支持部６０１が挿入され得る形状であってよい。支持部６０１の断面形状は例えば円形や多角形であってよい。
第１から第４実施形態の半導体モジュール１は、以下のように製造することができる。図７は、半導体モジュール１の製造方法の一例を示すフローチャートである。外部端子１０に対してプレス加工が施される（ステップＳ１０１）。次いで、外部端子１０に対して曲げ加工が施される（ステップＳ１０２）。プレス加工段階（ステップＳ１０１）及び曲げ加工段階（テップＳ１０２）において、外部端子１０は、屈曲部１４および内部屈曲部１５において屈曲した形状に加工される。
プレス加工（ステップＳ１０１）において外部端子１０に屈曲部１４を形成し、曲げ加工（ステップＳ１０２）において外部端子１０に内部屈曲部１５を形成してもよい。逆に、プレス加工（ステップＳ１０１）において外部端子１０に内部屈曲部１５を形成し、曲げ加工（ステップＳ１０２）において外部端子１０に屈曲部１４を形成してもよい。
本例によれば、外部端子１０が樹脂ケース２０に固定された状態で曲げ加工する必要がない。曲げ加工時において、樹脂ケース２０は力を受けないので、樹脂ケース２０にクラックが発生することを防止できる。
次に、曲げ加工された外部端子１０をめっき処理する（ステップＳ１０３）。本例の製造方法におけるめっき処理段階（ステップＳ１０３）によれば、外部端子１０が樹脂ケース２０に固定されていない状態で、外部端子１０にめっき処理を施す。したがって、樹脂ケース２０全体をめっき液に浸漬する必要がない。それゆえ樹脂ケース２０がめっき液の影響を受けることを防止することができる。
次に、めっき処理された外部端子１０に成形金型に装填した後に、溶融した樹脂を成形金型に注入する。樹脂を金型内で固化することによって樹脂ケース２０が成形される（ステップＳ１０４）。例えば、金型内に挿入した外部端子１０の周りに樹脂を注入して外部端子１０と樹脂を一体化するインサート成形がなされる。樹脂成形段階（ステップＳ１０４）において、外部端子１０が樹脂ケース２０に固定される。樹脂成形段階（ステップＳ１０４）において、外部端子１０に対向する位置において樹脂ケース２０に貫通孔２６が形成される。したがって、外部端子１０の先端部における端子孔１２と樹脂ケース２０の貫通孔２６の位置合わせが樹脂成形段階（ステップＳ１０４）において完了する。このようにして、めっき処理され、屈曲部を有する外部端子１０と、外部端子１０が固定され、外部端子１０と対向する貫通孔２６が形成されている樹脂ケース２０と、が準備される。
図４で説明したとおり、貫通孔２６に、締結部としてのナット５０と、支持部６０とを挿入する（ステップＳ１０５）。樹脂ケース２０のおもて面２においては、外部端子１０の先端部が貫通孔２６を覆っている。しかし、本例の製造方法によれば、樹脂ケース２０には、貫通孔２６が形成されているため、挿入段階（ステップＳ１０５）においては、樹脂ケース２０の裏面４側から、ナット５０および支持部６０の順番で挿入することができる。貫通孔２６は、ナット５０の位置決め用のガイド機構としても機能する。ナット５０は貫通孔２６によって位置決めされるので、ナット５０の位置合わせを省略することができる。
次いで、樹脂ケース２０と支持部６０とが溶着される（ステップＳ１０６）。本例によれば、樹脂ケース２０およびその他の部品を再度金型に装填して二次成形する必要がない。したがって、二次成形時に部品相互間の位置合わせをする必要もない。溶着段階（ステップＳ１０６）は、樹脂ケース２０と支持部６０とを超音波接合してよい。樹脂ケース２０に支持部６０が挿入された状態で、樹脂ケース２０および支持部６０を超音波子で上下方向から挟み込んで超音波振動を加えてよい。
特に、図４で説明したとおり、フランジ部６４の上面と樹脂ケース２０における対向面２８とを接合面にする場合には、接合面に圧力が加わりやすいので、接合強度および気密性を向上することができる。但し、超音波接合によって溶着する代わりに、圧入工程または接着剤による接着工程によって、樹脂ケース２０と支持部６０とを接合してもよい。半導体素子４０を含む内部回路における配線を完了した状態で、樹脂ケース２０に囲まれた空間に封止用樹脂２３を充填して封止する（ステップＳ１０７）。封止段階（ステップＳ１０７）は、従来と同様であるので、詳しい説明を省略する。
以上のように、本例の半導体モジュール製造方法によれば、樹脂ケース２０およびその他の部品を再度金型に装填して二次成形することなく、外部端子１０におけるめっき膜の割れを防止した半導体モジュール１を供給することができる。また、樹脂ケース２０の樹脂成形段階（ステップＳ１０４）において、貫通孔２６と外部端子１０との位置合わせが完了しており、その後は、貫通孔２６を位置決め用のガイド機構として利用できるので、再度の位置合わせが不要である。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。本明細書における各実施の形態は、適宜組み合わせることができる。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。
１・・・半導体モジュール、２・・・おもて面、４・・・裏面、１０・・・外部端子、１２・・・端子孔、１１・・・制御端子、１３・・・金属被膜、１４・・・屈曲部、１５・・・内部屈曲部、２０・・・樹脂ケース、２１・・・壁部、２２・・・端子配置部、２３・・・封止用樹脂、２４・・・取付部、２５・・・取付孔、２６・・・貫通孔、２８・・・対向面、３０・・・積層基板、３２・・・絶縁層、３３・・・金属層、３４・・・回路層、３５・・・接続層、３８・・・金属ベース板、４０・・・半導体素子、４２・・・電極、４４・・・ボンディングワイヤ、５０・・・ナット、５２・・・間隙、６０・・・支持部、６１・・・凹部、６２・・・固定部、６３・・・支持部上端、６４・・・フランジ部、６６・・・突起部、６８・・・底部、６９・・・突出部、７０・・・ボルト、６０１・・・支持部、６１１・・・凹部、６１２・・・凹部

Claims (10)

  1. 半導体素子と、
    金属被膜が表面に形成され、屈曲部を有する端子と、
    前記端子が固定され、前記端子と対向する貫通孔が形成されており、前記半導体素子を収容する樹脂ケースと、
    前記貫通孔内に設けられた締結部と、
    前記貫通孔内に設けられ、前記締結部を支持する支持部と、
    を備える半導体モジュール。
  2. 前記支持部は、樹脂で形成されており、
    前記樹脂ケースと前記支持部とを固定する固定部を備える、
    請求項１に記載の半導体モジュール。
  3. 前記締結部は、前記端子と離間するように前記貫通孔内に配置される、
    請求項２に記載の半導体モジュール。
  4. 前記貫通孔内において、前記締結部と前記端子との間には、樹脂が存在しない、
    請求項２または３に記載の半導体モジュール。
  5. 前記支持部の上端は、前記樹脂ケースのおもて面より低い、
    請求項２から４の何れか１項に記載の半導体モジュール。
  6. 前記支持部は、前記締結部と結合するボルトを収容する凹部が形成されており、
    前記支持部の上端から前記凹部の底部までの距離が、前記支持部の上端から前記固定部までの距離より長い、
    請求項２から５の何れか１項に記載の半導体モジュール。
  7. 前記屈曲部において前記金属被膜に割れが存在しない
    請求項１から６の何れか１項に記載の半導体モジュール。
  8. めっき処理され、屈曲部を有する端子と、前記端子が固定され、前記端子と対向する貫通孔が形成されている樹脂ケースと、を準備する準備段階と、
    前記貫通孔に締結部と、該締結部を支持する支持部とを挿入する挿入段階と、
    前記樹脂ケース内に半導体素子を収容して封止する封止段階と、
    を備える半導体モジュールの製造方法。
  9. 前記準備段階が、
    端子を曲げ加工する曲げ加工段階と、
    曲げ加工された端子をめっき処理するめっき処理段階と、
    めっき処理された端子を装填した後に成形金型に樹脂を注入して、前記端子と対向する貫通孔が形成された樹脂ケースを成形する樹脂成形段階と、を更に備える、
    請求項８に記載の半導体モジュールの製造方法。
  10. 前記支持部と前記樹脂ケースとを超音波溶着する溶着段階を更に備える、
    請求項８に記載の半導体モジュールの製造方法。
JP2016180013A 2016-09-14 2016-09-14 半導体モジュールおよび半導体モジュールの製造方法 Active JP6750416B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016180013A JP6750416B2 (ja) 2016-09-14 2016-09-14 半導体モジュールおよび半導体モジュールの製造方法
US15/659,632 US10381243B2 (en) 2016-09-14 2017-07-26 Semiconductor module having supporting portion for fastening portion inside a through hole in a resin case
CN201710622730.9A CN107818955B (zh) 2016-09-14 2017-07-27 半导体模块及半导体模块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016180013A JP6750416B2 (ja) 2016-09-14 2016-09-14 半導体モジュールおよび半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2018046158A true JP2018046158A (ja) 2018-03-22
JP6750416B2 JP6750416B2 (ja) 2020-09-02

Family

ID=61560326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016180013A Active JP6750416B2 (ja) 2016-09-14 2016-09-14 半導体モジュールおよび半導体モジュールの製造方法

Country Status (3)

Country Link
US (1) US10381243B2 (ja)
JP (1) JP6750416B2 (ja)
CN (1) CN107818955B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020129610A (ja) * 2019-02-08 2020-08-27 富士電機株式会社 半導体モジュールの外部接続部、半導体モジュール、外部接続端子、および半導体モジュールの外部接続端子の製造方法
WO2022049660A1 (ja) * 2020-09-02 2022-03-10 三菱電機株式会社 半導体装置、電力変換装置、および移動体
WO2023157482A1 (ja) * 2022-02-21 2023-08-24 富士電機株式会社 半導体モジュール、半導体装置、及び半導体装置の製造方法
WO2023188550A1 (ja) * 2022-03-28 2023-10-05 株式会社日立パワーデバイス パワー半導体モジュール及びそれを用いた電力変換装置
WO2024190588A1 (ja) * 2023-03-14 2024-09-19 新電元工業株式会社 半導体モジュール

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109546871B (zh) * 2018-12-29 2020-12-22 广东美的制冷设备有限公司 用于空调器的功率集成模块及其制造方法
JP7562965B2 (ja) * 2020-03-10 2024-10-08 富士電機株式会社 製造方法、製造装置、治具アセンブリ、半導体モジュールおよび車両
JP7435417B2 (ja) * 2020-11-20 2024-02-21 三菱電機株式会社 半導体装置用インサートケースの製造方法及び半導体装置
JP2023061445A (ja) * 2021-10-20 2023-05-02 富士電機株式会社 半導体装置及びその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181719U (ja) * 1983-05-24 1984-12-04 株式会社日立ホームテック 樹脂成形品の固定構造
JPH03166996A (ja) * 1989-11-25 1991-07-18 Hitachi Maxell Ltd 半導体カードならびにその製造方法
JP2002076255A (ja) * 2000-08-29 2002-03-15 Mitsubishi Electric Corp 電力用半導体装置
US20020190374A1 (en) * 2001-06-19 2002-12-19 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2006100327A (ja) * 2004-09-28 2006-04-13 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2010098036A (ja) * 2008-10-15 2010-04-30 Fuji Electric Systems Co Ltd 樹脂ケース及び樹脂ケース製造方法
JP2012209396A (ja) * 2011-03-29 2012-10-25 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
WO2013157467A1 (ja) * 2012-04-16 2013-10-24 富士電機株式会社 半導体装置および半導体装置用冷却器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229641A (en) * 1989-11-25 1993-07-20 Hitachi Maxell, Ltd. Semiconductor card and manufacturing method therefor
JPH0969603A (ja) 1995-09-01 1997-03-11 Mitsubishi Electric Corp 電力用半導体装置、その外装ケースとその製造方法
JP2003188344A (ja) 2001-12-19 2003-07-04 Toyota Motor Corp パワーモジュール
JP3813098B2 (ja) * 2002-02-14 2006-08-23 三菱電機株式会社 電力用半導体モジュール
JP4007143B2 (ja) * 2002-10-09 2007-11-14 日産自動車株式会社 電子部品、電子部品の製造方法及び製造装置
JP2005277012A (ja) 2004-03-24 2005-10-06 Mitsubishi Electric Corp 電力用半導体装置およびその製造方法
US20060006705A1 (en) * 2004-06-29 2006-01-12 Charbonneau Daniel J Seat pocket storage apparatus
JP2007036896A (ja) 2005-07-28 2007-02-08 Kyocera Kinseki Corp 圧電部品用容器
CN101278383B (zh) * 2005-11-02 2011-04-13 松下电器产业株式会社 电子电路装置及其制造方法
JP4876818B2 (ja) * 2006-09-22 2012-02-15 大日本印刷株式会社 樹脂封止型半導体装置とその製造方法
KR101175227B1 (ko) * 2011-06-27 2012-08-21 매그나칩 반도체 유한회사 패키지
JP5767921B2 (ja) 2011-09-15 2015-08-26 新電元工業株式会社 半導体装置
JPWO2013084589A1 (ja) * 2011-12-08 2015-04-27 富士電機株式会社 半導体装置および半導体装置製造方法
US8851379B2 (en) * 2012-06-29 2014-10-07 Intel Corporation Method and system for decoding small sized barcodes from blurred images
JP2015023226A (ja) 2013-07-23 2015-02-02 三菱電機株式会社 ワイドギャップ半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181719U (ja) * 1983-05-24 1984-12-04 株式会社日立ホームテック 樹脂成形品の固定構造
JPH03166996A (ja) * 1989-11-25 1991-07-18 Hitachi Maxell Ltd 半導体カードならびにその製造方法
JP2002076255A (ja) * 2000-08-29 2002-03-15 Mitsubishi Electric Corp 電力用半導体装置
US6521983B1 (en) * 2000-08-29 2003-02-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor device for electric power
US20020190374A1 (en) * 2001-06-19 2002-12-19 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2003007966A (ja) * 2001-06-19 2003-01-10 Mitsubishi Electric Corp 半導体装置
JP2006100327A (ja) * 2004-09-28 2006-04-13 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2010098036A (ja) * 2008-10-15 2010-04-30 Fuji Electric Systems Co Ltd 樹脂ケース及び樹脂ケース製造方法
JP2012209396A (ja) * 2011-03-29 2012-10-25 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
WO2013157467A1 (ja) * 2012-04-16 2013-10-24 富士電機株式会社 半導体装置および半導体装置用冷却器
US20140376184A1 (en) * 2012-04-16 2014-12-25 Fuji Electric Co. Ltd. Semiconductor device and cooler thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020129610A (ja) * 2019-02-08 2020-08-27 富士電機株式会社 半導体モジュールの外部接続部、半導体モジュール、外部接続端子、および半導体モジュールの外部接続端子の製造方法
JP7354550B2 (ja) 2019-02-08 2023-10-03 富士電機株式会社 半導体モジュールの外部接続部、半導体モジュール、外部接続端子、および半導体モジュールの外部接続端子の製造方法
WO2022049660A1 (ja) * 2020-09-02 2022-03-10 三菱電機株式会社 半導体装置、電力変換装置、および移動体
JPWO2022049660A1 (ja) * 2020-09-02 2022-03-10
JP7403671B2 (ja) 2020-09-02 2023-12-22 三菱電機株式会社 半導体装置、電力変換装置、および移動体
WO2023157482A1 (ja) * 2022-02-21 2023-08-24 富士電機株式会社 半導体モジュール、半導体装置、及び半導体装置の製造方法
WO2023188550A1 (ja) * 2022-03-28 2023-10-05 株式会社日立パワーデバイス パワー半導体モジュール及びそれを用いた電力変換装置
WO2024190588A1 (ja) * 2023-03-14 2024-09-19 新電元工業株式会社 半導体モジュール

Also Published As

Publication number Publication date
CN107818955B (zh) 2023-07-18
US10381243B2 (en) 2019-08-13
JP6750416B2 (ja) 2020-09-02
US20180076053A1 (en) 2018-03-15
CN107818955A (zh) 2018-03-20

Similar Documents

Publication Publication Date Title
JP6750416B2 (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP5272768B2 (ja) 電力用半導体装置とその製造方法
US11502434B2 (en) Power semiconductor module
KR20070104194A (ko) 센서 장치
US9941254B2 (en) Semiconductor device
JP6866121B2 (ja) 半導体モジュール
CN112913009A (zh) 半导体装置以及引线框材料
EP3499649A1 (en) Power semiconductor module arrangement
US8242587B2 (en) Electronic device and pressure sensor
JP2012134300A (ja) 半導体装置
CN115191155A (zh) 电路结构体
JP5392243B2 (ja) 電子装置およびその製造方法
JP4969430B2 (ja) 圧力検出装置
JP6666048B2 (ja) 回路基板装置
JP2007234694A (ja) 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法
JP6567957B2 (ja) パワー半導体モジュールの製造方法
JP5990418B2 (ja) 車載用電子制御装置およびその製造方法
JP2011253942A (ja) 半導体装置及びその製造方法
JP7563285B2 (ja) 半導体装置
JP4783166B2 (ja) 電気回路装置
CN110168721B (zh) 半导体装置以及半导体装置的制造方法
JP6444451B2 (ja) インサート樹脂成形品
JP2016093062A (ja) 電子装置
JP2015012159A (ja) 電子装置およびその製造方法
CN116895628A (zh) 具有垂直端子的半导体封装件模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200727

R150 Certificate of patent or registration of utility model

Ref document number: 6750416

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250