JP2018046140A5

JP2018046140A5 - 半導体装置及びその製造方法

Info

Publication number: JP2018046140A5
Application number: JP2016179378A
Authority: JP
Filing date: 2016-09-14
Publication date: 2019-09-19
Anticipated expiration: 2036-09-14

Description

第１ゲート絶縁膜１０３の上にＴＡＯＳ１０２を形成する。ＴＡＯＳ１０２の上には第１層間絶縁膜１０５が形成される。第１層間絶縁膜１０５はＳｉＯあるいは、ＳｉＯおよびＳｉＮの積層膜で形成される。第１層間絶縁膜１０５がＴＡＯＳ１０６と接触する層はＳｉＯである。ＳｉＮはアニール工程において、水素を発生するので、ＴＡＯＳ１０２と接触して形成することは出来ない。一方、第１層間絶縁膜１０５の上側にＳｉＮが形成されれば、第１層間絶縁膜１０５の上に形成されるＬＴＰＳ１０２の、終端処理のための、水素の供給源となるので好都合である。

図１４は図１３のＢ−Ｂ断面図である。図１４において、ＴＦＴ基板１００に有機ＥＬ層を含む表示素子層２１０が形成されている。表示素子層２１０は図１３の表示領域１０に対応して形成されている。有機ＥＬ材料は水分によって分解するので、外部からの水分の侵入を防止するために、表示素子層２１０を覆って保護層２１４がＳｉＮ等によって形成されている。保護層２１４の上に偏光板２２０が貼り付けられている。また、表示素子層２１０以外の部分には端子部１５０が形成され、端子部１５０には、ドライバＩＣ１７０が搭載され、フレキシブル配線基板１６０が接続している。

Claims

基板に酸化物半導体層を有する第１のＴＦＴとＰｏｌｙ−Ｓｉ層を有する第２のＴＦＴが形成された半導体装置であって、
前記基板に下地膜が形成され、前記下地膜の上または上方に前記酸化物半導体層が形成され、
前記酸化物半導体層の上または上方に第１の層間絶縁膜が形成され、
前記第１の層間絶縁膜の上または上方に前Ｐｏｌｙ−Ｓｉ層が形成されていることを特徴とする半導体装置。
前記第１の層間絶縁膜はＳｉＯ層とＳｉＮ層を含む複数層で形成され、
前記ＳｉＯ層は前記酸化物半導体層の上または上方に形成されていることを特徴とする請求項１に記載の半導体装置。
前記Ｐｏｌｙ−Ｓｉ層の上または上方に第２の層間絶縁膜が形成され、
前記第２の層間絶縁膜と前記Ｐｏｌｙ−Ｓｉ層の上に形成された第２のゲート絶縁膜を貫通して第２のスルーホールが形成され、前記第２のスルーホールを介して第２のソースドレイン電極が前記第２のＴＦＴと接続し、
前記第２の層間絶縁膜、前記第２のゲート絶縁膜、および、前記第１の層間絶縁膜を貫通して、第１のスルーホールが形成され、前記第１のスルーホールを介して第１のソースドレイン電極が前記第１のＴＦＴと接続していることを特徴とする請求項１に記載の半導体装置。
前記第１のスルーホールはさらに前記酸化物半導体を覆う第１のゲート絶縁膜を貫通しており、前記第１のスルーホールを介して前記第１のソースドレイン電極が前記第１のＴＦＴと接続していることを特徴とする請求項３に記載の半導体装置。
前記第１のＴＦＴはボトムゲート型であることを特徴とする請求項３に記載の半導体装置。
前記第１のＴＦＴはトップゲート型であることを特徴とする請求項４に記載の半導体装置。
前記下地膜はＳｉＯ層を含む層で形成され、前記ＳｉＯ層は、前記酸化物半導体と接触することを特徴とする請求項１に記載の半導体装置。
基板に酸化物半導体層を有する第１のＴＦＴとＰｏｌｙ−Ｓｉ層を有する第２のＴＦＴが形成された半導体装置であって、
前記基板に下地膜が形成され、前記下地膜の上に第１のＴＦＴが形成され、
前記第１のＴＦＴの上または上方にＡｌＯ層が形成され、前記ＡｌＯ層を覆って第２下地膜が形成され、
前記第２下地膜の上に前記第２のＴＦＴが形成されていることを特徴とする半導体装置。
前記Ｐｏｌｙ−Ｓｉ層と前記酸化物半導体層は平面で視て重複していないことを特徴とする請求項８に記載の半導体装置。
前記第２のＴＦＴの上には、第２の層間絶縁膜が形成され、
前記第２の層間絶縁膜と前記Ｐｏｌｙ−Ｓｉ層の上に形成された第２のゲート絶縁膜を貫通して第２のスルーホールが形成され、前記第２のスルーホールを介して第２のソースドレイン電極が前記第２のＴＦＴと接続し、
前記第２の層間絶縁膜、前記第２のゲート絶縁膜、前記第２の下地膜、および、前記ＡｌＯ層を貫通して第１のスルーホールが形成され、前記第１のスルーホールを介して第１のソースドレイン電極が前記第１のＴＦＴと接続していることを特徴とする請求項８に記載の半導体装置。
前記第２の下地膜はＳｉＯ層を含む層で形成され、前記ＳｉＯ層は、前記ＡｌＯ層と接触して形成されていることを特徴とする請求項８に記載の半導体装置。
前記第２の下地膜はＳｉＯ層とＳｉＮ層を含む複数層で形成されていることを特徴とする請求項８に記載の半導体装置。
前記第１のＴＦＴと前記ＡｌＯ層との間にはＳｉＯ層を含む第１の層間絶縁膜が形成されていることを特徴とする請求項８に記載の半導体装置。
前記第１のＴＦＴと前記ＡｌＯ層との間にはＳｉＯ層を含む第１の層間絶縁膜が形成されており、前記第１のスルーホールは前記第１の層間絶縁膜を貫通しており、
前記第１のスルーホールを介して前記第１のソースドレイン電極が前記第１のＴＦＴと接続していることを特徴とする請求項１０に記載の半導体装置。
前記第１のスルーホールはさらに前記酸化物半導体を覆う第１のゲート絶縁膜を貫通しており、前記第１のスルーホールを介して前記第１のソースドレイン電極が前記第１のＴＦＴと接続していることを特徴とする請求項１０に記載の半導体装置。
前記第１のＴＦＴはボトムゲート型であることを特徴とする請求項１０に記載の半導体装置。
前記第１のＴＦＴはトップゲート型であることを特徴とする請求項１５に記載の半導体装置。
基板に酸化物半導体層を有する第１のＴＦＴとＰｏｌｙ−Ｓｉ層を有する第２のＴＦＴが形成された半導体装置の製造方法であって、
前記酸化物半導体層を形成した後、前記酸化物半導体層の上または上方に第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜の上にａ−Ｓｉ層を形成してパターニングを行い、その後レーザ照射をすることによって、Ｐｏｌｙ−Ｓｉ層に変換することにより前記第２のＴＦＴを形成することを特徴とする半導体装置の製造方法。
前記ａ−Ｓｉをパターニング後、半導体レーザ照射を行う前に前記ａ−Ｓｉをアニールすることを特徴とする請求項１８に記載の半導体装置の製造方法。
前記第２のＴＦＴを第２の層間絶縁膜で覆い、前記第２のＴＦＴと接続する第２のスルーホールを前記第２の層間絶縁膜を貫通して形成し、
前記第１のＴＦＴと接続する第１のスルーホールを前記第２の層間絶縁膜と前記第１の層間絶縁膜を貫通して形成し、
前記第１のスルーホールと前記第２のスルーホールを同一プロセスで形成することを特徴とする請求項１８に記載の半導体装置の製造方法。