JP2018037632A - パッケージ構造およびその製造方法 - Google Patents

パッケージ構造およびその製造方法 Download PDF

Info

Publication number
JP2018037632A
JP2018037632A JP2017029757A JP2017029757A JP2018037632A JP 2018037632 A JP2018037632 A JP 2018037632A JP 2017029757 A JP2017029757 A JP 2017029757A JP 2017029757 A JP2017029757 A JP 2017029757A JP 2018037632 A JP2018037632 A JP 2018037632A
Authority
JP
Japan
Prior art keywords
resist layer
solder
solder resist
package structure
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017029757A
Other languages
English (en)
Other versions
JP6764355B2 (ja
Inventor
有為 鄭
Yu Wei Cheng
有為 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kinpo Electronics Inc
Original Assignee
Kinpo Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kinpo Electronics Inc filed Critical Kinpo Electronics Inc
Publication of JP2018037632A publication Critical patent/JP2018037632A/ja
Application granted granted Critical
Publication of JP6764355B2 publication Critical patent/JP6764355B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/03849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/0569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0901—Structure
    • H01L2224/0903—Bonding areas having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Abstract

【課題】製造プロセスを簡易化して、パッケージ構造の電気性能を向上させることのできるパッケージ構造およびその製造方法を提供する。
【解決手段】パッケージは、基板１１０と、パターン化ソルダレジスト層１２０と、複数のソルダ１４０と、チップ１５０と、高分子ゲル１３０とを含む。基板１１０は、複数のソルダパッド１１２を含む。基板１１０の上のパターン化ソルダレジスト層１２０は、複数の階段状開口を形成し、ソルダパッド１１２を露出する。ソルダ１４０は、ソルダパッド１１２の上に配置される。作用面１５２と複数の接合パッド１５４を含むチップ１５０は基板１１０上に配置され、ソルダ１４０を介してソルダパッド１１２に接続される。高分子ゲル１３０は、２つの隣接するソルダ１４０の間のパターン化ソルダレジスト層１２０の上表面と作用面１５２の間の空間を充填する。
【選択図】図１−３

Description

本発明は、半導体構造およびその製造方法に関するものであり、特に、半導体パッケージ構造およびその製造方法に関するものである。
技術の進歩に伴い、全ての電子デバイスは、小型化および多機能へと進化した。そのため、電子デバイスのチップがより多くの信号を送受信できるよう、チップと回路基板の間に電気接続されたコンタクトも高密度へと進化している。先行技術では、大体、チップのコンタクトと基板の導電構造の間に異方導電性フィルム（anisotropic conductive film, ACF）を配置することによって、チップと基板を電気接続する。チップのコンタクトおよび基板の導電構造は、いずれもＡＣＦに面する。その後、チップのコンタクト、ＡＣＦ、および基板の導電構造をラミネートし、ＡＣＦ内の導電性粒子を介してチップの各コンタクトを基板の各導電構造に電気接続する。
また、このようなパッケージの製造プロセスは、まず、ＡＣＦに対して熱ラミネート法を行って、ＡＣＦを基板の接合領域に貼り付ける必要があり、その後、チップを高温でＡＣＦの上にラミネートすることにより、ＡＣＦ内の導電性粒子を介してチップのコンタクトを基板の導電構造に電気接続する。上述した２つのステップは、別々に行わなければならない。そのため、製造プロセスの複雑性が増して、応用が可能な分野が制限されるため、処理時間が増加し、生産性の低下へと導く。また、ＡＣＦが繰り返し押圧され、および／またはその環境が変化した後、ＡＣＦのインピーダンスが不安定になるため、パッケージ構造の電気性能の低下へと導く。さらに、ＡＣＦは、高価であるため、ＡＣＦを使用することにより、製造コストも上がる。
ＬＥＤによって提供された輝度が比較的高い時、従来の光源装置は、ＬＥＤの熱を放散するためにより多くのヒートシンクを必要とし、多数のヒートシンクを収容するために十分な空間も必要になるため、その製造コストが高くなる。本発明は、製造プロセスを簡易化して、パッケージ構造の電気性能を向上させることのできるパッケージ構造およびその製造方法を提供する。
本発明は、以下のステップを含むパッケージ構造の製造方法を提供する。複数のソルダパッドを含む基板を提供する。基板の上に、ソルダパッドをそれぞれ露出する複数の階段状開口（stepped opening）を含むパターン化ソルダレジスト層を形成する。パターン化ソルダレジスト層の上表面に、少なくともソルダパッドの配置領域を取り囲み、且つ隣接する２つのソルダパッドの間に配置された高分子（polymer）ゲルを配置する。ソルダパッドの上に、それぞれ階段状開口の中に設置された複数のソルダを配置する。基板の上に、作用面、および作用面の上に設置された複数の接合パッドを含むチップを配置し、ソルダを介してソルダパッドに接合パッドを接続する。ソルダに対してリフロー（reflow）処理を行い、パターン化ソルダレジスト層の上表面と作用面の間に高分子ゲルを充填する。
本発明は、さらに、パッケージ構造を提供する。パッケージ構造は、基板と、パターン化ソルダレジスト層と、複数のソルダと、チップと、高分子ゲルとを含む。基板は、複数のソルダパッドを含む。パターン化ソルダレジスト層は、基板の上に配置され、且つ複数の階段状開口を含む。階段状開口は、それぞれソルダパッドを露出する。ソルダは、ソルダパッドの上に配置され、且つそれぞれ階段状開口の中に設置される。チップは、基板の上に配置され、且つ作用面および複数の接合パッドを含む。接合パッドは、作用面の上に配置され、且つソルダを介してソルダパッドに接続される。高分子ゲルは、パターン化ソルダレジスト層の上表面と作用面の間を充填する。高分子ゲルは、少なくともソルダの配置領域を取り囲み、且つ２つの隣接するソルダの間を充填する。
本発明は、それぞれ基板のソルダパッドを露出する階段状開口を有するパターン化ソルダレジスト層の上表面に、高分子ゲルを配置する。また。高分子ゲルがソルダの配置領域を取り囲み、且つ隣接する２つのソルダパッド間に配置される。そして、ソルダを介して基板の上にチップを配置する。したがって、ソルダがリフローおよび硬化された後に収縮して高分子ゲルを圧縮するため、高分子ゲルがパターン化ソルダレジスト層の上表面とチップの作用面の間のギャップを完全に充填して、密封効果を達成することができ、且つ外部環境からの水分がパッケージ構造に浸透するのを防ぐことができる。そのため、本発明は、１つの実装工程によりパッケージ構造に対して密封構造を同時に形成することができるため、従来のＡＣＦプロセスと置き換えることにより、パッケージ構造の製造プロセスを簡易化し、且つ生産コストを下げることができる。また、チップは、面実装技術により基板の上に配置されるため、インピーダンスがＡＣＦよりも安定する。そのため、本発明は、パッケージ構造の電気性能も高めることができる。
本発明の上記および他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
添付図面は、本発明の原理がさらに理解されるために含まれており、本明細書に組み込まれかつその一部を構成するものである。図面は、本発明の実施形態を例示しており、説明とともに、本発明の原理を説明する役割を果たしている。
図１（ａ）〜図１（ｋ）は、本発明の１つの実施形態に係るパッケージ構造の製造方法の断面図である。 本発明の１つの実施形態に係るパターン化ソルダレジスト層上の高分子ゲルのレイアウトの上面図である。 本発明の別の実施形態に係るパターン化ソルダレジスト層上の高分子ゲルのレイアウトの上面図である。
以下、本発明の例示的実施形態が示される添付の図面を参照して、本発明をさらに詳細に説明する。ここで使用する「上」、「下」、「前」、「後」、「左」、「右」等の用語は、単に図面における方向を説明するために用いるものであって、本発明を限定する意図はない。また、以下の実施形態において、同一の、または類似する参照番号は、同一の、または類似する構成要素を示す。
図１（ａ）〜図１（ｋ）は、本発明の１つの実施形態に係るパッケージ構造の製造方法の断面図である。本実施形態において、パッケージ構造の製造方法は、以下のステップを含む。まず、図１（ａ）に示すように、複数のソルダパッド１１２を含む基板１１０を提供する。次に、図１（ｈ）に示すように、基板１１０の上に、それぞれ基板１１０上のソルダパッド１１２を露出する複数の階段状開口１２２を含むパターン化ソルダレジスト層１２０を形成する。本実施形態において、基板１１０は、フレキシブルプリント回路（flexible printed circuit, FPC）基板であってもよい。当然、本発明はこれに限定されない。別の実施形態において、基板１１０は、プリント回路基板または他の適切な基板であってもよい。
例えば、基板１１０上にパターン化ソルダレジスト層１２０を形成するステップは、以下のステップを含んでもよい。まず、図１（ｂ）に示すように、基板１１０の上に第１ソルダレジスト層１２４ａを形成する。本実施形態において、第１ソルダレジスト層１２４ａは、例えば、基板１１０の上表面を完全に覆い、且つソルダパッド１１２を覆うことができる。次に、第１ソルダレジスト層１２４ａに対して第１パターニングプロセスを行う。第１パターニングプロセスは、例えば、フォトリソグラフィプロセスであってもよい。詳しく説明すると、第１パターニングプロセスは、図１（ｃ）に示すように、第１ソルダレジスト層１２４ａの上に、第１ソルダレジスト層１２４ａの一部を露出する複数の開口を有するパターン化フォトレジスト層１２５を配置するステップを含むことができる。そして、露出した第１ソルダレジスト層１２４ａに対して露光プロセスおよび現像プロセスを行い、露出した第１ソルダレジスト層１２４ａを除去して、図１（ｄ）に示すように第１パターン化ソルダレジスト層１２４を形成する。ここで、第１パターン化ソルダレジスト層１２４は、複数の第１開口１２２ａを含み、第１開口１２２ａは、それぞれソルダパッド１１２を露出する。言及すべきこととして、上述したパターニングプロセスは、ポジ型レジスト（positive acting resist）を例に挙げる。当然、別の実施形態において、パターニングプロセスは、ネガ型レジスト（negative acting resist）を使用してパターン化フォトレジスト層のパターンを変更し、第１パターン化ソルダレジスト層１２４を形成してもよい。本発明は、これに限定されない。
次に、図１（ｅ）に示すように、第１パターン化ソルダレジスト層１２４の上に第２ソルダレジスト層１２６ａを形成する。そして、第２ソルダレジスト層１２６ａに対して第２パターニングプロセスを行う。第２パターニングプロセスも、フォトリソグラフィプロセスであってもよい。詳しく説明すると、第２パターニングプロセスは、図１（ｆ）に示すように、第２ソルダレジスト層１２６ａの上に、第２ソルダレジスト層１２６ａの一部を露出する複数の開口を有するパターン化フォトレジスト層１２７を配置するステップを含むことができる。そして、露出した第２ソルダレジスト層１２６ａに対して露光プロセスおよび現像プロセスを行い、露出した第２ソルダレジスト層１２６ａを除去して、図１（ｇ）に示すように第２パターン化ソルダレジスト層１２６を形成する。ここで、第２パターン化ソルダレジスト層１２６は、複数の第２開口１２２ｂを含み、第２開口１２２ｂは、第１開口１２２ａおよび第１開口１２２ａを取り囲む第１パターン化ソルダレジスト層１２４の一部を露出する。つまり、図１（ｈ）に示したパターン化ソルダレジスト層１２０は、第１パターン化ソルダレジスト層１２４と第２パターン化ソルダレジスト層１２６を積み重ねることによって形成され、第１パターン化ソルダレジスト層１２４の第１開口１２２ａおよび第２パターン化ソルダレジスト層１２６の第２開口１２２ｂは、共同で階段状開口を定義する。同様に、第２パターニングプロセスも、ネガ型レジストを使用してパターン化フォトレジスト層のパターンを変更し、第２パターン化ソルダレジスト層１２６を形成してもよい。本発明は、これに限定されない。
図２は、本発明の１つの実施形態に係るパターン化ソルダレジスト層上の高分子ゲルのレイアウトの上面図である。図３は、本発明の別の実施形態に係るパターン化ソルダレジスト層上の高分子ゲルのレイアウトの上面図である。図１（ｈ）および図２を参照すると、次に、パターン化ソルダレジスト層１２０の上表面に高分子ゲル１３０を配置する。詳しく説明すると、高分子ゲル１３０は、第２パターン化ソルダレジスト層１２６の上表面に配置される。高分子ゲル１３０は、分子量の高い（通常、１０〜１０６まで）化学化合物であってもよく、共有結合により、互いに繰り返し接続された同一の、および／または類似する多くの構造単位で構成される。本実施形態において、高分子ゲル１３０の材料は、合成ポリエステル樹脂（synthetic polyester resin）、または分子量の高い他の適切な防水且つ絶縁の材料を含むことができる。高分子ゲル１３０をパターン化ソルダレジスト層１２０の上に配置する方法は、スクリーン印刷を含む。当然、本実施形態は単なる例であり、本発明はこれに限定されない。本実施形態において、高分子ゲル１３０は、少なくともソルダパッド１１２の配置領域を取り囲み、且つ隣接する２つのソルダパッド１１２の間に配置される。つまり、高分子ゲル１３０は、ソルダパッド１１２の周辺部分に沿って配置されてソルダパッド１１２を取り囲み、且つ少なくとも互いに隣接した２つのソルダパッド１１２の間に配置される。例えば、高分子ゲル１３０は、図２に示すように、ソルダパッド１１２の周辺部分を取り囲み、且つソルダパッドの上段と下段の間を交差する。また、別の実施形態において、高分子ゲル１３０は、図３に示すように、各階段状開口１２２を取り囲んでもよく、これは、各ソルダパッド１１２の周辺部分を取り囲むことを意味する。
次に、１つの実施形態において、高分子ゲル１３０に対して予備硬化（pre-curing）プロセスを行って、高分子ゲル１３０を半硬化状態にする。さらに詳しく説明すると、予備硬化プロセスは、例えば、高分子ゲル１３０に対して熱処理を行うことを含み、熱処理の加熱温度は、実質的に、５０℃〜８０℃の範囲である。当然、本実施形態は単なる例であり、本発明はこれに限定されない。
図１（ｉ）を参照すると、ソルダパッド１１２の上に、それぞれ階段状開口１２２の中に設置された複数のソルダ１４０を配置する。本実施形態において、ソルダパッド１１２の上にそれぞれソルダ１４０を配置する方法は、スクリーン印刷を含む。当然、本発明はこれに限定されない。次に、基板１１０の上に、作用面１５２および複数の接合パッド１５４を含むチップ１５０を配置する。接合パッド１５４は、作用面１５２の上に設置され、且つソルダ１４０を介してソルダパッド１１２に接続される。つまり、本実施形態において、チップ１５０は、表面実装技術（surface-mount technology, SMT）により基板１１０に設置される。本実施形態において、図１（ｊ）に示すように、各接合パッド１５４のサイズは、各ソルダパッド１１２のサイズよりも実質的に大きい。当然、本発明はこれに限定されない。高分子ゲル１３０は、パターン化ソルダレジスト層１２０の上表面とチップ１５０の作用面１５２の間に設置される。
次に、ソルダ１４０に対してリフロー処理を行い、基板１１０上のチップ１５０を固定する。リフローを行った後、ソルダ１４０は、パターン化ソルダレジスト層１２０の階段状開口１２２を完全に充填する。この時、ソルダ１４０は、リフローおよび硬化された後に収縮して、高分子ゲル１３０を圧縮するため、高分子ゲル１３０がパターン化ソルダレジスト層１２０の上表面と作用面１５２の間のギャップを完全に充填し、密封効果を達成するとともに、外部環境からの水分がパッケージ構造１００に浸透するのを防ぐことができる。このようにして、図１（ｋ）に示したパッケージ構造１００の製造が実質的に完了する。
この構造において、上述した製造方法によって形成されたパッケージ構造１００は、基板１１０、パターン化ソルダレジスト層１２０、複数のソルダ１４０、チップ１５０、および高分子ゲル１３０を含むことができる。基板１１０は、複数のソルダパッド１１２を含む。パターン化ソルダレジスト層１２０は、基板１１０の上に配置され、且つ複数の階段状開口１２２を含む。階段状開口１２２は、それぞれソルダパッド１１２を露出する。詳しく説明すると、パターン化ソルダレジスト層１２０は、図１（ｈ）に示すように、第１パターン化ソルダレジスト層１２４および第２パターン化ソルダレジスト層１２６を含む。第１パターン化ソルダレジスト層１２４は、基板１１０の上に配置され、且つ複数の第１開口１２２ａを含み、第１開口１２２ａは、それぞれソルダパッド１１２を露出する。第２パターン化ソルダレジスト層１２６は、第１パターン化ソルダレジスト層１２４の上に配置され、且つ複数の第２開口１２２ｂを含み、第２開口１２２ｂは、第１開口１２２ａおよび第１開口１２２ａを取り囲む第１パターン化ソルダレジスト層１２４の一部を露出する。第１開口１２２ａおよび第２開口１２２ｂは、共同でパターン化ソルダレジスト層１２０の階段状開口１２２を定義する。
さらに、ソルダ１４０は、それぞれソルダパッド１１２の上に配置され、且つ階段状開口１２２の中に設置される。チップ１５０は、基板１１０の上に配置され、且つ作用面１５２および複数の接合パッド１５４を含む。接合パッド１５４は、作用面１５２の上に配置され、且つソルダ１４０によってソルダパッド１１２に接続される。高分子ゲル１３０は、パターン化ソルダレジスト層１２０の上表面とチップ１５０の作用面１５２の間を充填する。高分子ゲル１３０は、少なくともソルダ１４０の配置領域を取り囲み、且つ互いに隣接する２つのソルダ１４０の間を充填する。
本発明は、それぞれ基板のソルダパッドを露出する階段状開口を有するパターン化ソルダレジスト層の上表面に、高分子ゲルを配置する。また。高分子ゲルがソルダの配置領域を取り囲み、且つ隣接する２つのソルダパッド間に配置される。そして、ソルダを介して基板の上にチップを配置する。したがって、ソルダがリフローおよび硬化された後に収縮して高分子ゲルを圧縮するため、高分子ゲルがパターン化ソルダレジスト層の上表面とチップの作用面の間のギャップを完全に充填して、密封効果を達成することができ、且つ外部環境からの水分がパッケージ構造に浸透するのを防ぐことができる。
そのため、本発明は、１つの実装工程によりパッケージ構造に対して密封構造を同時に形成することができるため、従来のＡＣＦプロセスと置き換えることにより、パッケージ構造の製造プロセスを簡易化し、且つ生産コストを下げることができる。また、チップは、面実装技術により基板の上に配置されるため、インピーダンスがＡＣＦよりも安定する。そのため、本発明は、パッケージ構造の電気性能も高めることができる。
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
１００ パッケージ構造
１１０ 基板
１１２ ソルダパッド
１２０ パターン化ソルダレジスト層
１２２ 階段状構造
１２２ａ 第１開口
１２２ｂ 第２開口
１２４ 第１パターン化ソルダレジスト層
１２４ａ 第１ソルダレジスト層
１２５、１２７ パターン化フォトレジスト層
１２６ 第２パターン化ソルダレジスト層
１２６ａ 第２ソルダレジスト層
１３０ 高分子ゲル
１４０ ソルダ
１５０ チップ
１５２ 作用面
１５４ 接合パッド

Claims (20)

  1. 複数のソルダパッドを含む基板を提供するステップと、
    前記基板の上に、前記ソルダパッドをそれぞれ露出する複数の階段状開口を含むパターン化ソルダレジスト層を形成するステップと、
    前記パターン化ソルダレジスト層の上表面に、少なくとも前記ソルダパッドの配置領域を取り囲み、且つ隣接する２つの前記ソルダパッドの間に配置された高分子ゲルを配置するステップと、
    前記ソルダパッドの上に、それぞれ前記階段状開口の中に設置された複数のソルダを配置するステップと、
    前記基板の上に、作用面と、前記作用面の上に設置され、前記ソルダを介して前記ソルダパッドに接続された複数の接合パッドとを含むチップを配置するステップと、
    前記ソルダに対してリフロー処理を行い、前記パターン化ソルダレジスト層の上表面と前記作用面の間に前記高分子ゲルを充填するステップと、
    を含むパッケージ構造の製造方法。
  2. 前記基板の上に前記パターン化ソルダレジスト層を形成する前記ステップが、
    前記基板の上に、前記ソルダパッドを覆う第１ソルダレジスト層を形成するステップと、
    前記第１ソルダレジスト層に対して第１パターニングプロセスを行い、それぞれ前記ソルダパッドを露出する複数の第１開口を含む第１パターン化ソルダレジスト層を形成するステップと、
    前記第１パターン化ソルダレジスト層の上に第２ソルダレジスト層を形成するステップと、
    前記第２ソルダレジスト層に対して第２パターニングプロセスを行い、複数の第２開口を含む第２パターン化ソルダレジスト層を形成するステップと、
    を含み、前記第２開口が、前記第１開口および前記第１開口を取り囲む前記第１パターン化ソルダレジスト層の一部を露出し、各前記第１開口および対応する前記第２開口が、共同で各前記階段状開口を定義する請求項１に記載のパッケージ構造の製造方法。
  3. 前記高分子ゲルが、前記第２パターン化ソルダレジスト層の上に配置された請求項２に記載のパッケージ構造の製造方法。
  4. 前記第１パターニングプロセスおよび前記第２パターニングプロセスが、フォトリソグラフィプロセスを含む請求項２に記載のパッケージ構造の製造方法。
  5. 前記高分子ゲルが、各前記階段状開口を取り囲む請求項２に記載のパッケージ構造の製造方法。
  6. 前記高分子ゲルの材料が、合成ポリエステル樹脂を含む請求項２に記載のパッケージ構造の製造方法。
  7. 前記ソルダパッドの上にそれぞれ前記ソルダを配置するステップの前に、前記高分子ゲルに対して予備硬化プロセスを行って、前記高分子ゲルを半硬化状態にするステップ
    をさらに含む請求項１に記載のパッケージ構造の製造方法。
  8. 前記予備硬化プロセスが、前記高分子ゲルに対して加熱処理を行うことを含む請求項７に記載のパッケージ構造の製造方法。
  9. 前記高分子ゲルに対して行う前記加熱処理の加熱温度が、実質的に、５０℃〜８０℃の範囲である請求項８に記載のパッケージ構造の製造方法。
  10. 前記ソルダパッドの上にそれぞれ前記ソルダを配置する方法が、スクリーン印刷を含む請求項１に記載のパッケージ構造の製造方法。
  11. 前記パターン化ソルダレジスト層の前記上表面に前記高分子ゲルを配置する方法が、スクリーン印刷を含む請求項１に記載のパッケージ構造の製造方法。
  12. 前記基板が、フレキシブルプリント回路基板を含む請求項１に記載のパッケージ構造の製造方法。
  13. 複数のソルダパッドを含む基板と、
    前記基板の上に配置され、且つそれぞれ前記ソルダパッドを露出する複数の階段状開口を含むパターン化ソルダレジスト層と、
    前記ソルダパッドの上に配置され、且つそれぞれ前記階段状開口の中に設置された複数のソルダと、
    前記基板の上に配置され、且つ作用面と、前記作用面の上に設置され、前記ソルダを介して前記ソルダパッドに接続された複数の接合パッドとを含むチップと、
    前記パターン化ソルダレジスト層の上表面と前記作用面の間を充填し、少なくとも前記ソルダの配置領域を取り囲み、且つ隣接する２つの前記ソルダの間を充填する高分子ゲルと、
    を含むパッケージ構造。
  14. 前記パターン化ソルダレジスト層が、
    前記基板の上に配置され、且つそれぞれ前記ソルダパッドを露出する複数の第１開口を含む第１パターン化ソルダレジスト層と、
    前記第１パターン化ソルダレジスト層の上に配置され、且つ複数の第２開口を含む第２パターン化ソルダレジスト層と、
    を含み、前記第２開口が、前記第１開口および前記第１開口を取り囲む前記第１パターン化ソルダレジスト層の一部を露出し、各前記第１開口および前記対応する第２開口が、共同で各前記階段状開口を定義する請求項１３に記載のパッケージ構造。
  15. 前記高分子ゲルが、前記第２パターン化ソルダレジスト層と前記チップの間を充填する請求項１４に記載のパッケージ構造。
  16. 前記高分子ゲルが、各前記階段状開口を取り囲む請求項１３に記載のパッケージ構造。
  17. 前記ソルダが、それぞれ前記階段状開口を充填する請求項１３に記載のパッケージ構造。
  18. 前記高分子ゲルの材料が、合成ポリエステル樹脂を含む請求項１３に記載のパッケージ構造。
  19. 前記基板が、フレキシブルプリント回路基板を含む請求項１３に記載のパッケージ構造。
  20. 各前記接合パッドのサイズが、各前記ソルダパッドのサイズよりも実質的に大きい請求項１３に記載のパッケージ構造。
JP2017029757A 2016-08-31 2017-02-21 パッケージ構造およびその製造方法 Active JP6764355B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105128012 2016-08-31
TW105128012A TWI606565B (zh) 2016-08-31 2016-08-31 封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
JP2018037632A true JP2018037632A (ja) 2018-03-08
JP6764355B2 JP6764355B2 (ja) 2020-09-30

Family

ID=58772412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017029757A Active JP6764355B2 (ja) 2016-08-31 2017-02-21 パッケージ構造およびその製造方法

Country Status (5)

Country Link
US (1) US20180061793A1 (ja)
EP (1) EP3291285A1 (ja)
JP (1) JP6764355B2 (ja)
CN (1) CN107785331A (ja)
TW (1) TWI606565B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI801483B (zh) * 2019-01-04 2023-05-11 陳石磯 簡易型電路板與晶片之封裝結構
CN112186091B (zh) * 2019-06-17 2022-04-15 成都辰显光电有限公司 微型发光二极管芯片的键合方法
CN112185988B (zh) * 2019-06-17 2022-12-06 成都辰显光电有限公司 显示面板及显示面板的制备方法
CN112713167B (zh) * 2019-10-25 2023-05-19 成都辰显光电有限公司 一种显示面板及显示面板的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306955A (ja) * 1999-04-23 2000-11-02 Matsushita Electric Works Ltd 固体装置接合用シートおよびその製造方法、用途
JP2006295127A (ja) * 2005-04-08 2006-10-26 Phoenix Precision Technology Corp フリップチップパッケージ構造及びその製作方法
JP2007044740A (ja) * 2005-08-11 2007-02-22 Harima Chem Inc はんだペースト組成物
WO2009104506A1 (ja) * 2008-02-19 2009-08-27 日本電気株式会社 プリント配線板、電子装置及びその製造方法
JP2010171118A (ja) * 2009-01-21 2010-08-05 Panasonic Electric Works Co Ltd 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物
JP2013151589A (ja) * 2012-01-24 2013-08-08 Sumitomo Bakelite Co Ltd 樹脂組成物、半導体装置、多層回路基板および電子部品
JP2014107560A (ja) * 2012-11-28 2014-06-09 Samsung Electro-Mechanics Co Ltd レジスト及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254632A (ja) * 1994-03-15 1995-10-03 Clarion Co Ltd 半導体装置及びその製造方法
JP2907188B2 (ja) * 1997-05-30 1999-06-21 日本電気株式会社 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP2002026056A (ja) * 2000-07-12 2002-01-25 Sony Corp 半田バンプの形成方法及び半導体装置の製造方法
EP1333431B1 (en) * 2000-10-10 2013-07-03 Panasonic Corporation Optical disc
USRE48286E1 (en) * 2001-03-12 2020-10-27 Intercept Pharmaceuticals, Inc. Steroids as agonists for FXR
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
US20050049334A1 (en) * 2003-09-03 2005-03-03 Slawomir Rubinsztain Solvent-modified resin system containing filler that has high Tg, transparency and good reliability in wafer level underfill applications
US6998539B2 (en) * 2003-05-27 2006-02-14 Xerox Corporation Standoff/mask structure for electrical interconnect
JP4720438B2 (ja) * 2005-11-01 2011-07-13 日本電気株式会社 フリップチップ接続方法
US7652374B2 (en) * 2006-07-31 2010-01-26 Chi Wah Kok Substrate and process for semiconductor flip chip package
EP2257143A1 (en) * 2008-02-29 2010-12-01 Sumitomo Bakelite Co., Ltd. Solder connecting method, electronic device and method for manufacturing same
US7812460B2 (en) * 2008-05-30 2010-10-12 Unimicron Technology Corp. Packaging substrate and method for fabricating the same
TWI478300B (zh) * 2008-06-23 2015-03-21 Unimicron Technology Corp 覆晶式封裝基板及其製法
US8330256B2 (en) * 2008-11-18 2012-12-11 Seiko Epson Corporation Semiconductor device having through electrodes, a manufacturing method thereof, and an electronic apparatus
DE102009009828A1 (de) * 2009-02-19 2010-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauteilanordnung und Verfahren zu dessen Herstellung
KR20110064471A (ko) * 2009-12-08 2011-06-15 삼성전기주식회사 패키지 기판 및 그의 제조방법
KR20120133057A (ko) * 2011-05-30 2012-12-10 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8803333B2 (en) * 2012-05-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
JPWO2016035637A1 (ja) * 2014-09-01 2017-04-27 積水化学工業株式会社 接続構造体の製造方法
JP2016058673A (ja) * 2014-09-12 2016-04-21 イビデン株式会社 プリント配線板およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306955A (ja) * 1999-04-23 2000-11-02 Matsushita Electric Works Ltd 固体装置接合用シートおよびその製造方法、用途
JP2006295127A (ja) * 2005-04-08 2006-10-26 Phoenix Precision Technology Corp フリップチップパッケージ構造及びその製作方法
JP2007044740A (ja) * 2005-08-11 2007-02-22 Harima Chem Inc はんだペースト組成物
WO2009104506A1 (ja) * 2008-02-19 2009-08-27 日本電気株式会社 プリント配線板、電子装置及びその製造方法
JP2010171118A (ja) * 2009-01-21 2010-08-05 Panasonic Electric Works Co Ltd 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物
JP2013151589A (ja) * 2012-01-24 2013-08-08 Sumitomo Bakelite Co Ltd 樹脂組成物、半導体装置、多層回路基板および電子部品
JP2014107560A (ja) * 2012-11-28 2014-06-09 Samsung Electro-Mechanics Co Ltd レジスト及びその製造方法

Also Published As

Publication number Publication date
TWI606565B (zh) 2017-11-21
TW201807797A (zh) 2018-03-01
CN107785331A (zh) 2018-03-09
JP6764355B2 (ja) 2020-09-30
EP3291285A1 (en) 2018-03-07
US20180061793A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
US9084381B2 (en) Method for manufacturing flex-rigid wiring board
JP4592751B2 (ja) プリント配線基板の製造方法
JP6764355B2 (ja) パッケージ構造およびその製造方法
TW201618611A (zh) 複合佈線基板及其安裝構造體
JPH09321439A (ja) 積層回路基板
KR20100064468A (ko) 칩 내장 인쇄회로기판 및 그 제조방법
JP2008226945A (ja) 半導体装置およびその製造方法
JP2017098404A (ja) 配線基板およびその製造方法
TW201419960A (zh) 具有內埋元件的電路板及其製作方法
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JP2016100603A (ja) 素子内蔵型印刷回路基板及びその製造方法
KR101516531B1 (ko) 회로판, 및 회로판의 제조 방법
TWI611523B (zh) 半導體封裝件之製法
US20220069489A1 (en) Circuit board structure and manufacturing method thereof
JP2009289790A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
KR20150002506A (ko) 배선 기판 및 그 제조 방법
JP3897278B2 (ja) フレキシブル配線基板の製造方法
TWI741891B (zh) 電路板結構及其製作方法
JP2004319644A (ja) 高放熱型プラスチックパッケージ及びその製造方法
CN102209434A (zh) 印制电路板以及印制电路板的制造方法
JP6068167B2 (ja) 配線基板およびその製造方法
US20220071015A1 (en) Circuit board structure and manufacturing method thereof
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2018120954A (ja) 配線基板
JP3844079B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200911

R150 Certificate of patent or registration of utility model

Ref document number: 6764355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150