JP2018026420A - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
JP2018026420A
JP2018026420A JP2016156198A JP2016156198A JP2018026420A JP 2018026420 A JP2018026420 A JP 2018026420A JP 2016156198 A JP2016156198 A JP 2016156198A JP 2016156198 A JP2016156198 A JP 2016156198A JP 2018026420 A JP2018026420 A JP 2018026420A
Authority
JP
Japan
Prior art keywords
electrodes
resistor
pair
slit
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016156198A
Other languages
English (en)
Inventor
健一 田鹿
Kenichi Tajika
健一 田鹿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2016156198A priority Critical patent/JP2018026420A/ja
Publication of JP2018026420A publication Critical patent/JP2018026420A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)

Abstract

【課題】本発明は、実装密着力を向上させることができるチップ抵抗器を提供することを目的とするものである。【解決手段】本発明のチップ抵抗器は、板状の金属で構成された抵抗体11と、前記抵抗体11の一面11aの両端部に形成された一対の電極12と、前記抵抗体11の一面11aの前記一対の電極12間に形成された保護膜13と、前記一対の電極12に形成されためっき層14とを備え、少なくとも前記一対の電極12の前記抵抗体11に接していない面に開口部15aを有するスリット15を設け、前記スリット15の内面15bに前記めっき層14を形成し、前記スリット15の前記開口部15a近傍に前記めっき層14が形成されない空隙部16を備えたものである。【選択図】図3

Description

本発明は、各種電子機器の電流値検出等に使用される金属板を抵抗体としたチップ抵抗器に関するものである。
従来のこの種のチップ抵抗器は、図7に示すように、板状の金属で構成された抵抗体1と、この抵抗体1の下面の両端部に形成された一対の電極2と、抵抗体1の下面において一対の電極2間に形成された保護膜3と、一対の電極2に形成されためっき層4とを備えていた。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2010−161401号公報
上記従来のチップ抵抗器は、下面が平面状のめっき層4のみで実装用基板に実装されているだけであるため、実装密着力が低いという課題があった。
本発明は上記従来の課題を解決するもので、実装密着力を向上させることができるチップ抵抗器を提供することを目的とするものである。
上記目的を達成するために、本発明は、板状の金属で構成された抵抗体と、前記抵抗体の一面の両端部に形成された一対の電極と、前記抵抗体の一面の前記一対の電極間に形成された保護膜と、前記一対の電極に形成されためっき層とを備え、少なくとも前記一対の電極の前記抵抗体に接していない面に開口部を有するスリットを設け、前記スリットの内面に前記めっき層を形成し、前記スリットの前記開口部近傍に前記めっき層が形成されない空隙部を備えた。
本発明のチップ抵抗器は、一対の電極に設けられたスリットの開口部近傍に、めっき層が形成されない空隙部を備えているため、この空隙部に実装用はんだ層が入り込むことができ、これにより、アンカー効果が生じ、実装密着力を向上させることができるという優れた効果を奏するものである。
本発明の一実施の形態におけるチップ抵抗器の下面図 同チップ抵抗器の側面図 図1のA−A線断面図 同チップ抵抗器の製造方法を示す図 同チップ抵抗器の製造方法を示す図 同チップ抵抗器の他の例を示す下面図 従来のチップ抵抗器の断面図
以下、本発明の一実施の形態におけるチップ抵抗器について図面を参照しながら説明する。
図1は本発明の一実施の形態におけるチップ抵抗器の下面図、図2は同チップ抵抗器の側面図、図3は図1のA−A線断面図である。
本発明の一実施の形態におけるチップ抵抗器は、図1〜図3に示すように、板状の金属で構成された抵抗体11と、抵抗体11の一面(下面)11aの両端部に形成された一対の電極12と、抵抗体11の一面(下面)11aにおいて一対の電極12間に形成された保護膜13と、一対の電極12に形成されためっき層14とを備えている。
また、一対の電極12の抵抗体11に接していない面12aに、開口部15aを有するスリット15を設け、スリット15の内面15bにめっき層14を形成し、スリット15の開口部15a近傍にめっき層14が形成されない空隙部16を備えている。
上記構成において、前記抵抗体11は、CuNiからなる金属板で構成されている。なお、抵抗値を調整するために、抵抗体11を貫通、または貫通しない切欠部(図示せず)を形成してもよい。
また、前記一対の電極12は、Cuを含有する金属ペーストを印刷することによって設けられ、抵抗体11の下面11aの両端部に形成されている。
さらに、前記保護膜13は、エポキシ樹脂等の絶縁物からなり、抵抗体11の下面11aにおいて、一対の電極12間に形成されている。保護膜13の下面は、一対の電極12の下面と略面一、または一対の電極12の下面より上方にある。なお、保護膜13は、抵抗体11の上面、抵抗体11の側面にさらに形成してもよい。
そして、前記めっき層14は、一対の電極12の露出した下面に形成され、Cuめっき、Niめっき、Snめっきの順に形成されている。
また、前記スリット15は、一対の電極12の一方に1本、他方にも1本、それぞれ互いに対向するように形成され、一対の電極12の抵抗体11に接していない下面12a(抵抗体11と対向する面)に設けられ、その下面12aにスリット15の開口部15aが設けられている。なお、一対の電極12に複数本のスリット15を形成してもよく、スリット15同士は互いに対向しなくてもよい。抵抗体11の上面視での中心部に対して点対称にスリット15を配置すれば、実装用基板との密着性がバランスよくなるため、好ましい。
スリット15は、下面から見て一対の電極12間に流れる電流の方向と略平行に形成され、かつ一対の電極12の端面12bにも露出(開口)している。電流の方向に対して、スリット15は一対の電極12の向かい合っている端面までは形成されない。スリット15は、その底面(上面)が一対の電極12の途中に位置し、スリット15の深さは、一対の電極12の厚みに対して、1/2〜5/6となっている。なお、一対の電極12を貫通するようにしてもよいが、抵抗体11を貫通しないようにする必要がある。
スリット15の形状は、底面(上面)から開口部15aに向かうにしたがってその空間面積が大きくなるテーパー状となっている。テーパー状となっているため、スリット15がめっき層14で完全に充填されることはない。また、スリット15は、レーザ照射また
はダインシングで形成する。一対の電極12を印刷で形成しているためスリット15を設けることは比較的容易である。
一対の電極12の露出した下面にめっき層14を形成することによって、スリット15の内面15bにめっき層14が形成される。めっき層14はスリット15内に充填されることはなく、スリット15の内面のみに形成されるため、スリット15の少なくとも開口部15a近傍がめっき層14が無い空隙部16となる。
そして、実装用基板に実装する際は、めっき層14に実装用はんだ層が形成されるが、このとき、実装用はんだ層はめっき層14の最外部のSnめっき層と濡れ性がよいため、空隙部16が実装用はんだ層でほぼ充填される。
以下、本発明の一実施の形態におけるチップ抵抗器の製造方法について図面を参照しながら説明する。
なお、実装用基板への実装は一般的には、図2、図3のように一対の電極12が形成された側を下方に向けて行うが、製造方法の説明では、便宜上、一対の電極12が形成された側を上方として説明する。
まず、図4(a)(b)に示すように、CuNiからなる金属を板状に構成したシート状抵抗体21の上面(一面)に一定間隔で帯状にCuを主成分としたペーストを印刷して複数の帯状の電極22を形成し、その後、シート状抵抗体21の上面において、複数の帯状の電極22間にエポキシ樹脂等の絶縁物を塗布、乾燥し保護膜13を形成する。保護膜13の複数の帯状の電極22の上面は略面一となっている。
図4(a)(b)において、この複数の帯状の電極22の中心線であるB−B線で挟まれた部分が個片状となったときの1つのチップ抵抗器の側面(断面)に該当する。個片状に分割した後、シート状抵抗体21は抵抗体11となり複数の帯状の電極22は一対の電極12となる。
複数の帯状の電極22は、シート状抵抗体21の一方の側面から他方の側面まで連続して形成する。
ここで、図4(a)は上面図、図4(b)は、図4(a)の側面図である。
次に、図4(c)(d)に示すように、ダイシングにより、複数の帯状の電極22の中心線B−B線に沿って溝部23を直線状に形成する。溝部23は、複数の帯状の電極22を完全に貫通するが、シート状抵抗体21は完全には貫通せずに厚み方向で途中まで形成される。溝部23によって一対の電極12における端面12bが露出することになる。
ここで、図4(c)は上面図、図4(d)は、図4(c)の側面図である。
次に、図5(a)(b)に示すように、レーザまたはダイシングによって、複数の帯状の電極22にスリット15を形成する。
このとき、スリット15は、一対の電極12に対応する部分おいて、それぞれ1本ずつ対向するように設け、複数の帯状の電極22のシート状抵抗体21に接していない面12aから露出し、その露出面に開口部15aを形成する。また、スリット15は、溝部23によって露出している複数の帯状の電極22の端面12bから、保護膜13を介して隣り合う帯状の電極22へ向かって、一対の電極12間に流れる電流の方向と略平行になるよ
うに切り込まれる。スリット15は、複数の帯状の電極22を完全には貫通せずに厚み方向で途中まで形成される。
なお、スリット15と溝部23を同時に形成してもよいが、この場合は、スリット15は複数の帯状の電極22のみに設け、シート状抵抗体21には形成しないように注意する。
ここで、図5(a)は上面図、図5(b)は、図5(a)の側面図である。
次に、溝部23の内面とスリット15の内面15b、複数の帯状の電極22の上面、すなわち、保護膜13から露出した部分にCuめっき、Niめっき、Snめっきの順に形成してめっき層14を設ける。
その後、シート状抵抗体21を個片状に分割し、図1〜図3に示すような、個片状のチップ抵抗器を得る。その後、適宜抵抗値の調整等を行う。
本発明の一実施の形態におけるチップ抵抗器は、一対の電極12に設けられたスリット15の開口部15a近傍に、めっき層14が形成されない空隙部16を備えているため、この空隙部16に実装用はんだ層が入り込むことができ、これにより、アンカー効果が生じ、実装密着力を向上させることができるという効果が得られるものである。
すなわち、めっき層14をスリット15の内面15bのみに形成することによって、スリット15の開口部15a近傍にめっき層14が形成されない空隙部16を形成でき、実装時にこの空隙部16に実装用はんだ層が入り込むことでアンカー効果が生じる。さらに、実装用はんだ層はめっき層14の最外部のSnめっき層と濡れ性がよいため、実装用はんだ層とめっき層14とが強固に接続され、チップ抵抗器と実装用基板との密着性を向上させることができる。
なお、図6に示すように、一対の電極12に対向する一対の電極12に向かう突出部17を形成し、この突出部17までスリット15が伸びるようにして、突出部17にもスリット15を形成するようにしてもよい。スリット15の長さを長くすることができるため、実装密着力をより向上させることができる。
また、スリット15が形成された突出部17を複数形成することによって、より実装密着力を向上させることができ、さらに、複数の突出部17によって、保護膜13と一対の電極12との接触面積が増えるため、保護膜13の密着力が向上する。
さらに、突出部17と対向する一対の電極12には突出部17を形成しないように、交互に突出部17を設けるようにしてもよい。
本発明に係るチップ抵抗器は、実装密着力を向上させることができるという効果を有するものであり、特に各種電子機器の電流値検出等に使用される金属板を抵抗体としたチップ抵抗器等に適用することにより有用となるものである。
11 抵抗体
12 一対の電極
13 保護膜
14 めっき層
15 スリット
15a スリットの開口部
15b スリットの内面
16 空隙部

Claims (3)

  1. 板状の金属で構成された抵抗体と、前記抵抗体の一面の両端部に形成された一対の電極と、前記抵抗体の一面の前記一対の電極間に形成された保護膜と、前記一対の電極に形成されためっき層とを備え、少なくとも前記一対の電極の前記抵抗体に接していない面に開口部を有するスリットを設け、前記スリットの内面に前記めっき層を形成し、前記スリットの前記開口部近傍に前記めっき層が形成されない空隙部を備えたチップ抵抗器。
  2. 前記一対の電極に、この前記一対の電極と対向する前記一対の電極に向かう突出部を形成し、前記突出部に前記スリットを形成した請求項1に記載のチップ抵抗器。
  3. 前記スリットが形成された前記突出部を複数設けた請求項2に記載のチップ抵抗器。
JP2016156198A 2016-08-09 2016-08-09 チップ抵抗器 Pending JP2018026420A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016156198A JP2018026420A (ja) 2016-08-09 2016-08-09 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016156198A JP2018026420A (ja) 2016-08-09 2016-08-09 チップ抵抗器

Publications (1)

Publication Number Publication Date
JP2018026420A true JP2018026420A (ja) 2018-02-15

Family

ID=61194192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016156198A Pending JP2018026420A (ja) 2016-08-09 2016-08-09 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP2018026420A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628820A (zh) * 2021-08-11 2021-11-09 南京萨特科技发展有限公司 一种合金贴片电阻及其的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628820A (zh) * 2021-08-11 2021-11-09 南京萨特科技发展有限公司 一种合金贴片电阻及其的制备方法
CN113628820B (zh) * 2021-08-11 2022-11-01 南京萨特科技发展有限公司 一种合金贴片电阻及其的制备方法

Similar Documents

Publication Publication Date Title
JP6476417B2 (ja) 抵抗器の製造方法
JP4909077B2 (ja) チップ抵抗器
US9881719B2 (en) Chip resistor and method for making the same
JP2017128505A5 (ja) 貫通孔を有するガラス基板
JP4887749B2 (ja) 抵抗器の製造方法
JP2018026420A (ja) チップ抵抗器
JP2024015453A (ja) 抵抗器
JPWO2019107130A1 (ja) キャパシタ
JP2006310277A (ja) チップ型ヒューズ
WO2018216455A1 (ja) 金属板抵抗器およびその製造方法
JPWO2020031844A1 (ja) 抵抗器
JP5141502B2 (ja) チップ形金属板抵抗器とその製造方法
JP6627080B2 (ja) チップ抵抗器の製造方法およびチップ抵抗器
JP2021022667A (ja) 抵抗器
JP6484797B2 (ja) チップ抵抗器の製造方法
JP4741355B2 (ja) チップ型電子部品
JP2017224713A (ja) チップ抵抗器
JP2013247220A (ja) チップ抵抗器
JP2019153712A (ja) チップ抵抗器
JP2018139247A (ja) チップ抵抗器およびその製造方法
JP2019102562A (ja) 金属板抵抗器およびその製造方法
JP2009043958A5 (ja)
JP2019117824A (ja) チップ抵抗器およびその製造方法
JP2018170413A (ja) 金属箔抵抗器
JP2020102475A (ja) チップ抵抗器およびその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190118