JP2018025663A - 表示ドライバー、電気光学装置及び電子機器 - Google Patents

Abstract

【課題】各サンプリング部でのイネーブル信号のアクティブ期間とデータ信号の出力期間との相対的なタイミングを調整可能な表示ドライバー、電気光学装置及び電子機器等を提供すること。【解決手段】表示ドライバー１００は、駆動回路１０と、制御回路３０と、を含む。電気光学パネル２００は、複数のソース線ＤＬ１〜ＤＬ１２８０の所定の本数ごとに設けられた複数のサンプリング部ＳＰ１〜ＳＰ１６０を有する。制御回路３０は、第ｉのサンプリング部ＳＰｉのサンプリング動作をイネーブルにするときのイネーブル信号ＥＮＢＸの第ｉのアクティブ期間と駆動回路１０の第ｉの階調出力期間との相対的な時間関係と、第ｊのサンプリング部ＳＰｊのサンプリング動作をイネーブルにするときのイネーブル信号ＥＮＢＸの第ｊのアクティブ期間と駆動回路１０の第ｊの階調出力期間との相対的な時間関係と、を異ならせる。【選択図】 図１

Description

本発明は、表示ドライバー、電気光学装置及び電子機器等に関する。

電気光学パネルの駆動手法として、ソース線を所定の本数（数本〜十数本）ずつ順次に駆動していく相展開駆動が知られている。この相展開駆動により駆動される電気光学パネルには、所定の本数のソース線ごとにサンプリング部が設けられている。そして、表示ドライバーが出力するイネーブル信号に基づいてサンプリング部が順次に（例えば電気光学パネルの左から右に）サンプリング動作を行うことで、ソース線が所定の本数ずつ順次に駆動されるようになっている。

この相展開駆動の従来技術は例えば特許文献１に開示されている。特許文献１では、電気光学パネルが、データ信号に対するサンプリング信号（イネーブル信号）の遅延時間を検出する検出回路を含む。そして、走査制御回路が、検出された遅延時間が長くなるにつれてサンプリング信号の生成タイミングが早まるように制御する。

特開２００６−２２７４６８号公報

相展開駆動では、電気光学パネルの水平走査方向に沿ってサンプリング部が多数並んでおり、その方向に沿ってイネーブル信号の信号線が配置されているため、電気光学パネルの左端と右端（水平走査期間の最初と最後）ではイネーブル信号の遅延量が異なってしまう。そのため、各サンプリング部でのイネーブル信号のアクティブ期間とデータ信号の出力期間との相対的なタイミングが、電気光学パネルの左端と右端で異なってしまう。そうすると、電気光学パネルの左端又は右端でソース線の実質的な駆動時間が異なってしまう可能性があり、それによって表示品質が低下する可能性がある。

例えば、近年では、電気光学パネルの高精細化が進んでいるため１画素あたりの駆動時間が短くなっているが、相展開駆動では１回に駆動できる画素が数個〜十数個であるため、高精細化にともなって１画素あたりの駆動時間は非常に短くなる。このとき、データ信号の出力期間が非常に短くなるので、上記のようなイネーブル信号の遅延が相対的に大きな影響をもつようになり、電気光学パネルの左端と右端の両方でデータ信号の出力期間内にイネーブル信号のアクティブ期間を収めることが困難になる。

なお、上述の特許文献１では、イネーブル信号を供給する信号線に抵抗及び容量を付加し、イネーブル信号全体の遅延時間を制御している。即ち、電気光学パネルの各サンプリング部での（水平走査期間内での）イネーブル信号の遅延時間を制御していない。

本発明の幾つかの態様によれば、各サンプリング部でのイネーブル信号のアクティブ期間とデータ信号の出力期間との相対的なタイミングを調整可能な表示ドライバー、電気光学装置及び電子機器等を提供できる。

本発明の一態様は、電気光学パネルの複数のソース線を所定の本数ずつ順次に駆動する駆動回路と、制御回路と、を含み、前記電気光学パネルは、前記複数のソース線の前記所定の本数ごとに設けられた複数のサンプリング部を有し、前記制御回路は、前記複数のサンプリング部のサンプリング動作をイネーブルにするイネーブル信号を出力し、前記制御回路は、前記複数のサンプリング部の第ｉのサンプリング部（ｉは１以上の整数）のサンプリング動作をイネーブルにするときの前記イネーブル信号の第ｉのアクティブ期間と前記駆動回路の第ｉの階調出力期間との相対的な時間関係と、前記複数のサンプリング部の第ｊのサンプリング部（ｊは１以上でｉと異なる整数）のサンプリング動作をイネーブルにするときの前記イネーブル信号の第ｊのアクティブ期間と前記駆動回路の第ｊの階調出力期間との相対的な時間関係と、を異ならせる表示ドライバーに関係する。

本発明の一態様によれば、イネーブル信号の第ｉのアクティブ期間と駆動回路の第ｉの階調出力期間との相対的な時間関係と、イネーブル信号の第ｊのアクティブ期間と駆動回路の第ｊの階調出力期間との相対的な時間関係とを異ならせるように、それらの時間関係が制御される。これにより、各サンプリング部でのイネーブル信号のアクティブ期間とデータ信号の出力期間との相対的なタイミングが適切になるように、表示ドライバーが出力するイネーブル信号のアクティブ期間と階調出力期間の相対的な時間関係を調整できる。

また本発明の一態様では、前記制御回路は、前記イネーブル信号の前記第ｉのアクティブ期間と前記第ｊのアクティブ期間のタイミングを異ならせることで、前記時間関係を異ならせてもよい。

本発明の一態様によれば、表示ドライバーが出力するイネーブル信号のアクティブ期間のタイミングを調整することで、電気光学パネル内において各サンプリング部がイネーブルになる期間と階調出力期間との時間関係を調整できる。

また本発明の一態様では、前記制御回路は、前記第ｉの階調出力期間と前記第ｊの階調出力期間のタイミングを異ならせることで、前記時間関係を異ならせてもよい。

本発明の一態様によれば、表示ドライバーが出力するデータ信号の階調出力期間のタイミングを調整することで、電気光学パネル内において各サンプリング部がイネーブルになる期間と階調出力期間との時間関係を調整できる。

また本発明の一態様では、前記イネーブル信号をアクティブにした場合のデータ信号の電位変化を測定する測定回路を含み、前記制御回路は、前記測定回路による測定結果に基づいて前記時間関係を設定してもよい。

本発明の一態様によれば、データ信号の電位変化を測定することで、各サンプリング部におけるイネーブル信号の遅延時間を測定できる。そして、データ信号の電位変化を測定する手法を用いることで、表示ドライバーに測定回路を設けることが可能となる。これにより、測定回路を設けた特殊な電気光学パネルを用意する必要がなくなり、種々の汎用的な電気光学パネルにおいてイネーブル信号のアクティブ期間と階調出力期間との間の時間関係を調整できる。

また本発明の一態様では、前記測定回路は、垂直帰線期間中に前記データ信号の電位変化を測定してもよい。

本発明の一態様によれば、画像の非表示期間である垂直帰線期間においてイネーブル信号の遅延を測定できる。

また本発明の一態様では、前記電気光学パネルに出力される複数のデータ信号を出力する複数の出力端子を含み、前記測定回路は、判定電圧が第１の入力端子に入力される比較回路と、前記複数の出力端子の少なくとも１つの出力端子を前記比較回路の第２の入力端子に接続するスイッチ群と、を有してもよい。

本発明の一態様によれば、少なくとも１つの出力端子がスイッチ群により比較回路の第２の入力端子に接続され、その第２の入力端子の電圧と判定電圧とが比較される。これにより、その出力端子の電圧変化を判定電圧と比較でき、その比較結果からイネーブル信号の遅延を測定することが可能となる。

また本発明の他の態様は、上記のいずれかに記載された表示ドライバーと、前記電気光学パネルと、を含む電気光学装置に関係する。

また本発明の他の態様では、前記イネーブル信号を出力するイネーブル信号出力端子を含み、前記電気光学パネルは、第１の端部側に設けられ、前記複数のデータ信号が入力される複数の入力端子と、前記第１の端部とは異なる第２の端部側に設けられ、前記イネーブル信号が入力されるイネーブル信号入力端子と、を有し、前記制御回路は、前記第１の端部側にあるサンプリング部のサンプリング動作をイネーブルにするときの前記イネーブル信号のアクティブ期間に比べて、前記第２の端部側にあるサンプリング部のサンプリング動作をイネーブルにするときの前記イネーブル信号のアクティブ期間のタイミングを遅らせてもよい。

また本発明の更に他の態様は、上記のいずれかに記載された表示ドライバーを含む電子機器に関係する。

本実施形態の表示ドライバー、電気光学パネルの構成例。 従来の表示ドライバーの動作を説明するタイミングチャート。 本実施形態の表示ドライバーの動作を説明するタイミングチャート。 本実施形態の表示ドライバーの動作を説明するタイミングチャート。 本実施形態の表示ドライバーの第２の構成例。 イネーブル信号の遅延を測定する場合の表示ドライバーの動作を説明するタイミングチャート。 データ信号の遅延を測定する場合の表示ドライバーの動作を説明するタイミングチャート。 電気光学装置の構成例。 電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．表示ドライバー、電気光学パネル
図１は、本実施形態の表示ドライバー１００、電気光学パネル２００の構成例を示す。表示ドライバー１００は、駆動回路１０、制御回路３０、複数の出力端子ＴＱ１〜ＴＱｎ、イネーブル信号出力端子ＴＥＮＱを含む。電気光学パネル２００（表示パネル）は、サンプリング部ＳＰ１〜ＳＰ１６０、複数の入力端子ＴＩ１〜ＴＩ８、イネーブル信号入力端子ＴＥＮＩを含む。ここで、ｎは２以上の整数である。なお、以下ではｎ＝８である場合を例に説明するが、ｎは８に限定されない。また、以下では電気光学パネルのソース線の本数が１２８０本である場合を例に説明するが、ソース線の本数はこれに限定されない。

駆動回路１０は、電気光学パネル２００の複数のソース線ＤＬ１〜ＤＬ１２８０を所定の本数ずつ順次に駆動する。電気光学パネル２００は、複数のソース線の所定の本数ごとに設けられた複数のサンプリング部ＳＰ１〜ＳＰ１６０を有する。制御回路３０は、複数のサンプリング部ＳＰ１〜ＳＰ１６０のサンプリング動作をイネーブルにするイネーブル信号ＥＮＢＸを出力する。

具体的には、順次に駆動されるソース線の所定の本数は、表示ドライバー１００の出力端子ＴＱ１〜ＴＱ８と同数の８本（ｎ本）である。電気光学パネル２００には８本のデータ線ＬＶ１〜ＬＶ８（ビデオ線）が設けられており、駆動回路１０は、そのデータ線ＬＶ１〜ＬＶ８にデータ信号ＤＳ１〜ＤＳ８を出力する。各サンプリング部は、データ線ＬＶ１〜ＬＶ８と８本のソース線との間に設けられた８個のトランジスターを有し、そのトランジスターのオン及びオフにより、データ線ＬＶ１〜ＬＶ８と８本のソース線との間の接続を制御する。例えばサンプリング部ＳＰ１のサンプリング動作がイネーブルである場合には、サンプリング部ＳＰ１に含まれるトランジスターがオンになり、データ線ＬＶ１〜ＬＶ８とソース線ＤＬ１〜ＤＬ８が接続され、ソース線ＤＬ１〜ＤＬ８が駆動回路１０により駆動される（データ信号ＤＳ１〜ＤＳ８が供給される）。

図２は、従来の表示ドライバーの動作を説明するタイミングチャートである。なお、ＤＳｘのｘは１以上８以下の整数であり、ＤＳｘはデータ信号ＤＳ１〜ＤＳ８のいずれかを表す。

図２に示すように、１つの水平走査期間に１６０の駆動期間ＤＲＴ１〜ＤＲＴ１６０が含まれる。１つの駆動期間は、相展開駆動において８本のソース線（８個の画素）を駆動する期間であり、それを１６０回繰り返すことで、１本の水平走査線が駆動される。図２には、パネル左端、中央、右端に対応する駆動期間ＤＲＴ１、ＤＲＴ８０、ＤＲＴ１６０を例に図示している。ここで、図１に示すように電気光学パネル２００の水平走査方向を第１の方向Ｄ１とし、それに直交（交差）する方向を第２の方向Ｄ２とする。パネル左端は電気光学パネル２００の−Ｄ１側の端であり、パネル右端は電気光学パネル２００の＋Ｄ１側の端である。

イネーブル信号ＥＮＢＸは、駆動期間ＤＲＴ１のアクティブ期間ＡＣＴ１においてアクティブ（第１論理レベル、例えばハイレベル）になり、そのアクティブ期間ＡＣＴ１において、対応するサンプリング部ＳＰ１がサンプリング動作を行う。同様に駆動期間ＤＲＴ２〜ＤＲＴ１６０にはアクティブ期間ＡＣＴ２〜ＡＣＴ１６０が設けられており、サンプリング部ＳＰ２〜ＳＰ１６０がサンプリング動作を行う。

図１に示すようにサンプリング部ＳＰ１〜ＳＰ１６０とイネーブル信号ＥＮＢＸの信号線ＬＥＮは、第１の方向Ｄ１に沿って配置されており、イネーブル信号ＥＮＢＸはパネル右端からパネル左端に信号線ＬＥＮを伝搬する。この伝搬の際にイネーブル信号ＥＮＢＸは徐々に遅延していくので、各サンプリング部に到達したときのイネーブル信号ＥＮＢＸの遅延時間は、パネル左端とパネル右端で異なっている。具体的には、図２に示すように、パネル左端では遅延が大きく、パネル右端では遅延が小さい。

従来は、表示ドライバーが生成するイネーブル信号ＥＮＢＸにおいて、駆動期間の開始からイネーブル信号ＥＮＢＸがアクティブになるまでの時間は、各駆動期間で同じである。そのため、電気光学パネル２００内の各サンプリング部では、実際にイネーブル信号ＥＮＢＸがアクティブになってサンプリング動作がイネーブルになるタイミングはパネル左端側ほど遅いことになる。即ち、パネル左端では、データ信号ＤＳ１〜ＤＳ８が出力される階調出力期間ＧＱＴ１に対してサンプリング部ＳＰ１のサンプリング動作がイネーブルになる期間が相対的に遅くなり、パネル右端では、データ信号ＤＳ１〜ＤＳ８が出力される階調出力期間ＧＱＴ１６０に対してサンプリング部ＳＰ１６０のサンプリング動作がイネーブルになる期間が相対的に早くなる。

例えば、パネルの左端において、サンプリング部ＳＰ１のサンプリング動作が終了するタイミングと、階調出力期間ＧＱＴ１が終了するタイミングとが一致するように、イネーブル信号ＥＮＢＸのアクティブ期間ＡＣＴ１が設定されているとする。この場合、パネル左端では、データ信号ＤＳｘがセトリングしてからサンプリング動作が開始される。一方、パネル右端では、サンプリング部ＳＰ１６０のサンプリング動作が開始されるタイミングが早くなるので、データ信号ＤＳｘがセトリングする前にサンプリング動作が開始される可能性がある。そうすると、パネル右端付近では実質的な画素への書き込み時間が、パネル左端よりも短いことになり、表示品質が低下する（例えば表示ムラが生じる）可能性がある。

このような１つの水平走査期間におけるイネーブル信号ＥＮＢＸの遅延差の問題は、高画素化が進むほど顕著になる。即ち、画素数が多いほど、イネーブル信号ＥＮＢＸのアクティブ期間や階調出力期間が短くなるので、遅延差の影響を受けやすくなる。

図３、図４は、本実施形態の表示ドライバー１００の動作を説明するタイミングチャートである。

上記のような課題を解決するために、本実施形態では、イネーブル信号ＥＮＢＸのアクティブ期間と階調出力期間の相対的な時間関係を水平走査期間内で異ならせる。具体的には図３に示すように、制御回路３０は、イネーブル信号ＥＮＢＸの第ｉのアクティブ期間ＡＣＴｉと駆動回路１０の第ｉの階調出力期間ＧＱＴｉとの相対的な時間関係と、イネーブル信号ＥＮＢＸの第ｊのアクティブ期間ＡＣＴｊと駆動回路１０の第ｊの階調出力期間ＧＱＴｊとの相対的な時間関係とを異ならせる。第ｉのアクティブ期間ＡＣＴｉは、第ｉのサンプリング部ＳＰｉのサンプリング動作をイネーブルにするときのアクティブ期間であり、第ｊのアクティブ期間ＡＣＴｊは、第ｊのサンプリング部ＳＰｊのサンプリング動作をイネーブルにするときのアクティブ期間である。ｉ、ｊは１以上１６０以下の整数であり、ｉ≠ｊである。なお、図３にはｉ＜ｊの場合を図示するが、ｉ＞ｊであってもよい。

具体的には、駆動期間ＤＲＴｉ、ＤＲＴｊの開始からアクティブ期間ＡＣＴｉ、ＡＣＴｊの開始までの期間をＰＡｉ、ＰＡｊとし、駆動期間ＤＲＴｉ、ＤＲＴｊの開始から階調出力期間ＧＱＴｉ、ＧＱＴｊの開始までの期間をＰＧｉ、ＰＧｊとする。そして、それらの期間の差ＰＡｉ−ＰＧｉ、ＰＡｉ−ＰＧｊを異ならせる。図３のようにｉ＜ｊの場合には、ＰＡｉ−ＰＧｉ＜ＰＡｉ−ＰＧｊに設定する。これらの各期間は、イネーブル信号ＥＮＢＸ（或いはデータ信号ＤＳ１〜ＤＳ８）が電気光学パネル２００内でどの程度遅延するかに応じて設定される。即ち、各サンプリング部においてデータ信号ＤＳｘがセトリングした後にサンプリング動作がイネーブルになり、階調出力期間が終了する前にサンプリング動作が終了するように、各期間が設定される。各期間の長さは、例えば電気光学装置の製造時等に測定して予め設定される。或いは、表示ドライバー１００が電源投入時等に測定して設定してもよい。

例えば制御回路３０はタイミングコントローラーを有しており、そのタイミングコントローラーがクロックカウンターのカウント値に基づいて上記の各期間の長さを制御する。例えば制御回路３０は期間の長さ（カウント値）が設定されるレジスターを有しており、そのレジスターの設定値が変更されることで期間の長さが変更される。例えば表示ドライバー１００の外部の処理装置（ＣＰＵ等）がレジスターに期間の長さの設定値を書き込む。或いは、表示ドライバー１００が期間の長さの設定値を生成し、その設定値をレジスターに書き込んでもよい。

本実施形態によれば、実際に各サンプリング部に到達したときのイネーブル信号ＥＮＢＸのアクティブ期間と階調出力期間の相対的な時間関係が適切になるように、表示ドライバー１００が出力するイネーブル信号ＥＮＢＸのアクティブ期間と階調出力期間の相対的な時間関係を調整できる。これにより、パネルの左右で実質的な画素への書き込み時間を同じにすることが可能となり、表示品質の低下を防ぐことができる。

また、図２のような従来の場合、パネルの左右で階調出力期間内にイネーブル信号ＥＮＢＸのアクティブ期間を収めるために、イネーブル信号ＥＮＢＸのアクティブ期間を短くする必要がある。この点、本実施形態によれば、パネル左右でのイネーブル信号ＥＮＢＸの遅延差が調整されるので、イネーブル信号ＥＮＢＸのアクティブ期間を短くする必要がなくなり、画素の駆動時間を確保しやすくなる。

図３に示すように、制御回路３０は、イネーブル信号ＥＮＢＸの第ｉのアクティブ期間ＡＣＴｉと第ｊのアクティブ期間ＡＣＴｉのタイミングを異ならせることで、上述の時間関係を異ならせる。即ち、制御回路３０は期間ＰＡｉと期間ＰＡｊを異ならせる。例えばｉ＜ｊの場合にはＰＡｉ＜ＰＡｊに設定する。

本実施形態によれば、表示ドライバー１００が出力するイネーブル信号ＥＮＢＸのアクティブ期間のタイミングを調整することで、電気光学パネル２００内において各サンプリング部がイネーブルになる期間と階調出力期間との時間関係を調整できる。

或いは、図４に示すように、制御回路３０は、第ｉの階調出力期間ＧＱＴｉと第ｊの階調出力期間ＧＱＴｊのタイミングを異ならせることで、上述の時間関係を異ならせてもよい。即ち、制御回路３０は期間ＰＧｉと期間ＰＧｊを異ならせる。例えばｉ＜ｊの場合にはＰＧｉ＞ＰＧｊに設定する。

本実施形態によれば、表示ドライバー１００が出力するデータ信号ＤＳ１〜ＤＳ８の階調出力期間のタイミングを調整することで、電気光学パネル２００内において各サンプリング部がイネーブルになる期間と階調出力期間との時間関係を調整できる。

また本実施形態では、図１に示すように、電気光学パネル２００は複数の入力端子ＴＩ１〜ＴＩ８とイネーブル信号入力端子ＴＥＮＩとを含む。複数の入力端子ＴＩ１〜ＴＩ８は、電気光学パネル２００の第１の端部側に設けられ、複数の出力端子ＴＱ１〜ＴＱ８からの複数のデータ信号ＤＳ１〜ＤＳ８が入力される。イネーブル信号入力端子ＴＥＮＩは、電気光学パネル２００の第１の端部とは異なる第２の端部側に設けられ、イネーブル信号出力端子ＴＥＮＱからのイネーブル信号ＥＮＢＸが入力される。イネーブル信号出力端子ＴＥＮＱは、制御回路３０からのイネーブル信号ＥＮＢＸを電気光学パネル２００に出力する端子である。

そして制御回路３０は、第２の端部側にあるサンプリング部ＳＰ２のサンプリング動作をイネーブルにするときのイネーブル信号ＥＮＢＸのアクティブ期間ＡＣＴ１６０に比べて、第１の端部側にあるサンプリング部ＳＰ１のサンプリング動作をイネーブルにするときのイネーブル信号ＥＮＢＸのアクティブ期間ＡＣＴ１のタイミングを早くする。即ち、ＰＡ１＜ＰＡ１６０に設定する。

ここで、図１では第１の端部側は−Ｄ１側の端部側に対応し、第２の端部側は＋Ｄ１側の端部側に対応する。端部側は、第１の方向Ｄ１における電気光学パネル２００の端（左右の端）に限定されず、その端に寄って（端の付近）であればよい。例えば、入力端子ＴＩ１〜ＴＩ８は、電気光学パネル２００の左辺（左辺下部）、下辺左端、下辺左端付近のいずれに設けられてもよい。また、イネーブル信号入力端子ＴＥＮＩは、電気光学パネル２００の右辺（右辺下部）、下辺右端、下辺右端付近のいずれに設けられてもよい。なお、左右は入れ替わってもよい。

本実施形態によれば、イネーブル信号ＥＮＢＸは第２の端部側から入力され、第１の端部側に伝搬するので、第２の端部側に比べて第１の端部側の方が、イネーブル信号ＥＮＢＸがサンプリング部に到達するまでの遅延時間が大きく。そのため、第２の端部側でのアクティブ期間ＡＣＴ１６０のタイミングに比べて、第１の端部側でのアクティブ期間ＡＣＴ１のタイミングを早くすることで、上記の遅延時間をキャンセルできる。なお、完全に遅延時間がキャンセルされる必要はなく、階調出力期間内（正確にはセトリング後から階調出力期間の終了まで）にサンプリング動作がイネーブルになる期間が入ればよい。

また本実施形態によれば、データ信号ＤＳ１〜ＤＳ８は第１の端部側から入力され、第２の端部側に伝搬する。イネーブル信号ＥＮＢＸとは逆の端部側から入力するのは、データ信号に対するイネーブル信号ＥＮＢＸ（デジタル信号）のカップリングノイズを抑制するためである。このようにデータ信号ＤＳ１〜ＤＳ８とイネーブル信号ＥＮＢＸが逆方向に伝搬するため、アクティブ期間と階調出力期間との遅延差がパネル左右で生じやすい状況になっている。本実施形態では、そのアクティブ期間と階調出力期間との相対的な時間関係を水平走査期間内で異ならせることで、上記のような遅延差に対応できる。

２．測定回路
図５は、本実施形態の表示ドライバー１００の第２の構成例である。図５の表示ドライバー１００は、駆動回路１０、測定回路２０、制御回路３０、複数の出力端子ＴＱ１〜ＴＱ８、イネーブル信号出力端子ＴＥＮＱを含む。

測定回路２０は、イネーブル信号ＥＮＢＸをアクティブにした場合のデータ信号ＤＳ１〜ＤＳ８の電位変化を測定する。そして制御回路３０は、測定回路２０による測定結果に基づいて、上述した時間関係（第ｉのアクティブ期間ＡＣＴｉと第ｉの階調出力期間ＧＱＴｉとの相対的な時間関係、第ｊのアクティブ期間ＡＣＴｊと第ｊの階調出力期間ＧＱＴｊとの相対的な時間関係）を設定する。

イネーブル信号ＥＮＢＸがアクティブになり、サンプリング部のサンプリング動作がイネーブルになると、データ線ＬＶ１〜ＬＶ８と８本のソース線とが接続される。このとき、接続されたソース線の電位（ソース線の容量に蓄積された電荷）によって、データ線ＬＶ１〜ＬＶ８の電位が変化する。即ち、この電位変化は、サンプリング部に到達したイネーブル信号ＥＮＢＸがアクティブになったタイミングで発生している。本実施形態では、このデータ信号ＤＳ１〜ＤＳ８の電位変化を測定することで、各サンプリング部におけるイネーブル信号ＥＮＢＸの遅延時間を測定できる。

また、データ信号ＤＳ１〜ＤＳ８の電位変化を測定する手法を用いることで、電気光学パネル２００の内部でイネーブル信号ＥＮＢＸの遅延を測定する必要がなくなり、表示ドライバー１００に測定回路２０を設けることが可能となっている。これにより、測定回路を設けた特殊な電気光学パネルを用意する必要がなくなり、種々の汎用的な電気光学パネルにおいてイネーブル信号ＥＮＢＸのアクティブ期間と階調出力期間との間の時間関係を調整できる。

また本実施形態では、測定回路２０は、垂直帰線期間中にデータ信号ＤＳ１〜ＤＳ８の電位変化を測定する。ここで垂直帰線期間とは、垂直走査期間における画像の非表示期間である。即ち、垂直帰線期間は、垂直走査期間において画像を表示する（電気光学パネル２００の水平走査線を順次に駆動する）有効期間が終了してから、次の垂直走査期間において画像を表示する有効期間が開始するまでの期間である。

このようにすれば、画像の非表示期間である垂直帰線期間においてイネーブル信号ＥＮＢＸの遅延を測定できる。垂直帰線期間には水平走査期間に相当する期間が複数含まれているが、その水平走査期間に相当する期間においてサンプリング部ＳＰ１〜ＳＰ１６０のサンプリング部が順次にイネーブルにされた際に、イネーブル信号ＥＮＢＸの遅延を測定できる。

また本実施形態では、複数の出力端子ＴＱ１〜ＴＱ８は、電気光学パネル２００に出力される複数のデータ信号ＤＳ１〜ＤＳ８を出力する。そして測定回路２０は、判定電圧ＶＲ（基準電圧）が第１の入力端子（正極性端子及び負極性端子の一方）に入力される比較回路２１と、複数の出力端子ＴＱ１〜ＴＱ８の少なくとも１つの出力端子を比較回路２１の第２の入力端子（正極性端子及び負極性端子の他方）に接続するスイッチ群２２と、を有する。

具体的には、スイッチ群２２はスイッチＳＤ１〜ＳＤ８を有する。スイッチＳＤ１〜ＳＤ８の一端は出力端子ＴＱ１〜ＴＱ８に接続され、他端は比較回路２１の第２の入力端子に接続される。スイッチＳＤ１〜ＳＤ８は例えばトランジスターであり、そのオン及びオフは制御回路３０により制御される。測定時には、スイッチＳＤ１〜ＳＤ８の全てがオンになってもよいし、一部（例えばいずれか一つ）のスイッチのみがオンになってもよい。判定電圧ＶＲは、例えば図８の電圧生成回路５０から供給される。

本実施形態によれば、少なくとも１つの出力端子がスイッチ群２２により比較回路２１の第２の入力端子に接続され、その第２の入力端子の電圧ＣＭＩと判定電圧ＶＲとが比較される。これにより、その出力端子の電圧変化を判定電圧ＶＲと比較でき、その比較結果からイネーブル信号ＥＮＢＸの遅延を測定（遅延時間情報を取得）することが可能となる。

また本実施形態では、制御回路３０は位相比較部３４を含む。位相比較部３４は、イネーブル信号ＥＮＢＸのアクティブ期間が開始するタイミングと、比較回路２１の出力信号ＣＭＱ（測定回路２０の測定結果）の論理レベルが変化するタイミングとの間の位相差（時間）を検出する。制御回路３０は、検出された位相差に基づいてイネーブル信号ＥＮＢＸのアクティブ期間や階調出力期間のタイミングを設定する。

或いは、後述するように、電気光学パネル２００内におけるデータ信号ＤＳ１〜ＤＳ８の遅延時間を測定することも可能である。この場合、位相比較部３４は、階調出力期間が開始するタイミングと、比較回路２１の出力信号ＣＭＱの論理レベルが変化するタイミングとの間の位相差（時間）を検出する。制御回路３０は、検出された位相差に基づいてイネーブル信号ＥＮＢＸのアクティブ期間や階調出力期間のタイミングを設定する。

なお、イネーブル信号ＥＮＢＸの遅延とデータ信号ＤＳ１〜ＤＳ８の遅延との両方を測定し、それらに基づいてイネーブル信号ＥＮＢＸのアクティブ期間や階調出力期間のタイミングを設定してもよい。或いは、イネーブル信号ＥＮＢＸの遅延とデータ信号ＤＳ１〜ＤＳ８の遅延とのいずれか一方を測定し、それに基づいてイネーブル信号ＥＮＢＸのアクティブ期間や階調出力期間のタイミングを設定してもよい。

図６は、イネーブル信号ＥＮＢＸの遅延を測定する場合の表示ドライバー１００の動作を説明するタイミングチャートである。なお図６には出力端子ＴＱ１の電圧波形を図示するが、出力端子ＴＱ２〜ＴＱ８の電圧波形も同様である。また図６にはソース線ＤＬ１、ＤＬ９、ＤＬ１７の電圧波形を図示するが、ソース線ＤＬ２〜ＤＬ８、ＤＬ１０〜ＤＬ１６、ＤＬ１８〜ＤＬ２４の電圧波形も同様である。

まず遅延測定が開始される前に、駆動回路１０は、ソース線ＤＬ１〜ＤＬ１２８０にプリチャージ電圧ＶＰＲＥを書き込む。遅延測定が開始されると、駆動回路１０はデータ線ＬＶ１〜ＬＶ８に所定電圧ＶＣ（例えばコモン電圧）のデータ信号ＤＳ１〜ＤＳ８を出力し、出力端子ＴＱ１〜ＴＱ８の電圧が所定電圧ＶＣとなる。制御回路３０が駆動期間ＤＲＴ１においてイネーブル信号ＥＮＢＸをアクティブにし、ソース線ＤＬ１〜ＤＬ８がサンプリング部ＳＰ１によりデータ信号ＤＳ１〜ＤＳ８に接続される。このとき、プリチャージ電圧ＶＰＲＥのソース線ＤＬ１〜ＤＬ８が駆動回路１０により所定電圧ＶＣに駆動されるので、過渡的に出力端子ＴＱ１〜ＴＱ８の電圧が低下し、再び所定電圧ＶＣに戻る。

測定回路２０は、出力端子ＴＱ１〜ＴＱ８の電圧と判定電圧ＶＲとを比較し、その比較結果である信号ＣＭＱを制御回路３０に出力する。出力端子ＴＱ１〜ＴＱ８の電圧が判定電圧ＶＲより大きい場合、信号ＣＭＱは第１論理レベル（例えばハイレベル）であり、出力端子ＴＱ１〜ＴＱ８の電圧が判定電圧ＶＲより小さい場合、信号ＣＭＱは第２論理レベル（例えばローレベル）である。位相比較部３４は、イネーブル信号ＥＮＢＸがローレベル（非アクティブ）からハイレベル（アクティブ）になるタイミングと、信号ＣＭＱがハイレベルからローレベルになるタイミングとの間の位相差ＤＹＡ１を検出する。

以上の測定を、駆動期間ＤＲＴ２、ＤＲＴ３、・・・で繰り返し、各駆動期間での位相差を検出する。なお、全ての駆動期間ＤＲＴ１〜ＤＲＴ１６０で位相差を検出してもよいし、或いは駆動期間ＤＲＴ１〜ＤＲＴ１６０のうち一部の駆動期間でのみ位相差を検出してもよい。

図７は、データ信号ＤＳ１〜ＤＳ８の遅延を測定する場合の表示ドライバー１００の動作を説明するタイミングチャートである。なお図７には出力端子ＴＱ１の電圧波形を図示するが、出力端子ＴＱ２〜ＴＱ８の電圧波形も同様である。

制御回路３０は、各駆動期間において階調出力イネーブル信号をアクティブ（例えばハイレベル）にする。駆動回路１０は、階調出力イネーブル信号のアクティブ期間においてデータ線ＬＶ１〜ＬＶ８を駆動する。データ信号ＤＳ１〜ＤＳ８の遅延を測定する場合には、駆動回路１０は、階調出力イネーブル信号の非アクティブ期間において電圧ＶＬ（例えば最低階調に対応する電圧）を出力し、階調出力イネーブル信号のアクティブ期間において電圧ＶＨ（例えば最大階調に対応する電圧）を出力する。

測定回路２０は、出力端子ＴＱ１〜ＴＱ８の電圧と判定電圧ＶＲ（例えば中間階調に対応する電圧）とを比較し、その比較結果である信号ＣＭＱを制御回路３０に出力する。出力端子ＴＱ１〜ＴＱ８の電圧が判定電圧ＶＲより小さい場合、信号ＣＭＱは第１論理レベル（例えばハイレベル）であり、出力端子ＴＱ１〜ＴＱ８の電圧が判定電圧ＶＲより大きい場合、信号ＣＭＱは第２論理レベル（例えばローレベル）である。位相比較部３４は、階調出力イネーブル信号がローレベル（非アクティブ）からハイレベル（アクティブ）になるタイミングと、信号ＣＭＱがハイレベルからローレベルになるタイミングとの間の位相差ＤＹＢ１を検出する。

以上の測定を、駆動期間ＤＲＴ２、ＤＲＴ３、・・・で繰り返し、各駆動期間での位相差を検出する。なお、全ての駆動期間ＤＲＴ１〜ＤＲＴ１６０で位相差を検出してもよいし、或いは駆動期間ＤＲＴ１〜ＤＲＴ１６０のうち一部の駆動期間でのみ位相差を検出してもよい。

３．電気光学装置
図８は、本実施形態の表示ドライバー１００を含む電気光学装置４００（表示装置）の構成例である。電気光学装置４００は、表示ドライバー１００、電気光学パネル２００を含む。表示ドライバー１００は、駆動回路１０、測定回路２０、制御回路３０、Ｄ／Ａ変換回路４０、電圧生成回路５０、記憶部６０（メモリー）、インターフェース回路７０を含む。電気光学パネル２００は、画素アレイ２１０、サンプルホールド回路２２０を含む。画素アレイ２１０は、図１のソース線ＤＬ１〜ＤＬ１２８０に接続された複数の画素がアレイ状に配置されたものである。サンプルホールド回路２２０は、図１のサンプリング部ＳＰ１〜ＳＰ１６０に対応する。

インターフェース回路７０は、表示ドライバー１００と外部の処理装置（例えば図９の処理部３１０）との間の通信を行う。例えば外部の処理装置からインターフェース回路７０を介してクロック信号や表示データが制御回路３０に入力される。

制御回路３０はインターフェース回路７０を介して入力されたクロック信号や表示データに基づいて表示ドライバー１００の各部を制御する。例えば制御回路３０は、画素アレイ２１０の水平走査線の選択や垂直同期制御等の表示タイミングの制御を行い、その表示タイミングに従って駆動回路１０の制御を行う。

電圧生成回路５０は、各種電圧を生成して駆動回路１０やＤ／Ａ変換回路４０に出力する。例えば電圧生成回路５０は、複数の電圧を生成する階調電圧生成回路（例えばラダー抵抗）、駆動回路１０のアンプ回路の電源を生成する電源回路、測定回路２０の判定電圧ＶＲを生成する電圧生成回路等を含む。

Ｄ／Ａ変換回路４０は、制御回路３０からの表示データをＤ／Ａ変換し、そのＤ／Ａ変換された電圧を駆動回路１０に出力する。即ち、電圧生成回路５０の階調電圧生成回路から供給される複数の電圧のうち、表示データに対応する電圧を選択し、その選択された電圧を駆動回路１０に出力する。

駆動回路１０は、Ｄ／Ａ変換回路４０からの電圧をアンプ回路で増幅し、その増幅した電圧で電気光学パネル２００の画素を駆動する。なお、駆動回路１０は、デジタルアシスト駆動や容量駆動を行ってもよい。デジタルアシスト駆動では、前の表示データと次の表示データとの階調差に応じた駆動能力のトランジスターで、所定の期間において出力端子を電源に接続することで、データ電圧を目標電圧に変化させる。そして、その後にアンプ回路がＤ／Ａ変換回路４０からの電圧を増幅して出力する。容量駆動では、データ線や画素の容量と駆動回路の容量との間で、表示データに応じた電荷量の電荷再分配を行うことで、データ電圧を目標電圧に変化させる。そして、その後にアンプ回路がＤ／Ａ変換回路４０からの電圧を増幅して出力する。なお、デジタルアシスト駆動や容量駆動においてアンプ回路による駆動を省略してもよい。

記憶部６０は、表示ドライバー１００の制御に用いる種々のデータ（例えば設定データ）等を記憶する。例えば記憶部６０は不揮発性メモリーやＲＡＭ（ＳＲＡＭ、ＤＲＡＭ等）で構成される。

４．電子機器
図９は、本実施形態の表示ドライバー１００を含む電子機器３００の構成例である。電子機器３００の具体例としては、例えばプロジェクターやヘッドマウントディスプレイ、携帯情報端末、車載装置（例えばメーターパネル、カーナビゲーションシステム等）、携帯型ゲーム端末、情報処理装置等の、表示装置を搭載する種々の電子機器を想定できる。

電子機器３００は、処理部３１０（例えばＣＰＵ等のプロセッサー、或いはゲートアレイ）、記憶部３２０（例えばメモリー、ハードディスク等）、操作部３３０（操作装置）、インターフェース部３４０（インターフェース回路、インターフェース装置）、電気光学装置４００（ディスプレイ）を含む。電気光学装置４００は図８のように表示ドライバー１００と電気光学パネル２００を含む。

操作部３３０は、ユーザーからの種々の操作を受け付けるユーザーインターフェースである。例えば、ボタンやマウス、キーボード、電気光学装置４００（電気光学パネル２００）に装着されたタッチパネル等である。インターフェース部３４０は、画像データや制御データの入出力を行うデータインターフェースである。例えばＵＳＢ等の有線通信インターフェースや、或は無線ＬＡＮ等の無線通信インターフェースである。記憶部３２０は、インターフェース部３４０から入力されたデータを記憶する。或は、記憶部３２０は、処理部３１０のワーキングメモリーとして機能する。処理部３１０は、インターフェース部３４０から入力された或いは記憶部３２０に記憶された表示データを処理して電気光学装置４００（表示ドライバー１００）に転送する。電気光学装置４００は、処理部３１０から転送された表示データに基づいて画素アレイに画像を表示する。

例えば電子機器３００がプロジェクターである場合、電子機器３００は更に光源と光学装置（例えばレンズ、プリズム、ミラー等）とを含む。電気光学パネル２００が透過型である場合、光学装置が光源からの光を電気光学パネル２００に入射させ、電気光学パネル２００を透過した光をスクリーン（表示部）に投影させる。電気光学パネル２００が反射型である場合、光学装置が光源からの光を電気光学パネル２００に入射させ、電気光学パネル２００から反射された光をスクリーン（表示部）に投影させる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また表示ドライバー、電気光学パネル、電気光学装置、電子機器等の構成・動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０…駆動回路、２０…測定回路、２１…比較回路、２２…スイッチ群、
３０…制御回路、３４…位相比較部、４０…Ｄ／Ａ変換回路、５０…電圧生成回路、
６０…記憶部、７０…インターフェース回路、１００…表示ドライバー、
２００…電気光学パネル、２１０…画素アレイ、２２０…サンプルホールド回路、
３００…電子機器、３１０…処理部、３２０…記憶部、３３０…操作部、
３４０…インターフェース部、４００…電気光学装置、
ＡＣＴｉ…第ｉのアクティブ期間、ＡＣＴｊ…第ｊのアクティブ期間、
Ｄ１…第１の方向、Ｄ２…第２の方向、ＤＬ１〜ＤＬ１２８０…ソース線、
ＤＲＴｉ…第ｉの駆動期間、ＤＲＴｊ…第ｊの駆動期間、
ＤＳ１〜ＤＳ８…データ信号、ＤＹＡ１…位相差、ＤＹＢ１…位相差、
ＥＮＢＸ…イネーブル信号、ＧＱＴｉ…第ｉの階調出力期間、
ＧＱＴｊ…第ｊの階調出力期間、ＬＶ１〜ＬＶ８…データ線、
ＳＰ１〜ＳＰ１６０…サンプリング部、ＴＥＮＩ…イネーブル信号入力端子、
ＴＥＮＱ…イネーブル信号出力端子、ＴＩ１〜ＴＩ８…入力端子、
ＴＱ１〜ＴＱ８…出力端子

Claims (9)

1. 電気光学パネルの複数のソース線を所定の本数ずつ順次に駆動する駆動回路と、
   制御回路と、
   を含み、
   前記電気光学パネルは、
   前記複数のソース線の前記所定の本数ごとに設けられた複数のサンプリング部を有し、
   前記制御回路は、
   前記複数のサンプリング部のサンプリング動作をイネーブルにするイネーブル信号を出力し、
   前記制御回路は、
   前記複数のサンプリング部の第ｉのサンプリング部（ｉは１以上の整数）のサンプリング動作をイネーブルにするときの前記イネーブル信号の第ｉのアクティブ期間と前記駆動回路の第ｉの階調出力期間との相対的な時間関係と、前記複数のサンプリング部の第ｊのサンプリング部（ｊは１以上でｉと異なる整数）のサンプリング動作をイネーブルにするときの前記イネーブル信号の第ｊのアクティブ期間と前記駆動回路の第ｊの階調出力期間との相対的な時間関係と、を異ならせることを特徴とする表示ドライバー。
2. 請求項１において、
   前記制御回路は、
   前記イネーブル信号の前記第ｉのアクティブ期間と前記第ｊのアクティブ期間のタイミングを異ならせることで、前記時間関係を異ならせることを特徴とする表示ドライバー。
3. 請求項１において、
   前記制御回路は、
   前記第ｉの階調出力期間と前記第ｊの階調出力期間のタイミングを異ならせることで、前記時間関係を異ならせることを特徴とする表示ドライバー。
4. 請求項１乃至３のいずれかにおいて、
   前記イネーブル信号をアクティブにした場合のデータ信号の電位変化を測定する測定回路を含み、
   前記制御回路は、
   前記測定回路による測定結果に基づいて前記時間関係を設定することを特徴とする表示ドライバー。
5. 請求項４において、
   前記測定回路は、
   垂直帰線期間中に前記データ信号の電位変化を測定することを特徴とする表示ドライバー。
6. 請求項４又は５において、
   前記電気光学パネルに出力される複数のデータ信号を出力する複数の出力端子を含み、
   前記測定回路は、
   判定電圧が第１の入力端子に入力される比較回路と、
   前記複数の出力端子の少なくとも１つの出力端子を前記比較回路の第２の入力端子に接続するスイッチ群と、
   を有することを特徴とする表示ドライバー。
7. 請求項１乃至６のいずれかに記載された表示ドライバーと、
   前記電気光学パネルと、
   を含むことを特徴とする電気光学装置。
8. 請求項７において、
   前記イネーブル信号を出力するイネーブル信号出力端子を含み、
   前記電気光学パネルは、
   第１の端部側に設けられ、前記複数のデータ信号が入力される複数の入力端子と、
   前記第１の端部とは異なる第２の端部側に設けられ、前記イネーブル信号が入力されるイネーブル信号入力端子と、
   を有し、
   前記制御回路は、
   前記第１の端部側にあるサンプリング部のサンプリング動作をイネーブルにするときの前記イネーブル信号のアクティブ期間に比べて、前記第２の端部側にあるサンプリング部のサンプリング動作をイネーブルにするときの前記イネーブル信号のアクティブ期間のタイミングを遅らせることを特徴とする電気光学装置。
9. 請求項１乃至６のいずれかに記載された表示ドライバーを含むことを特徴とする電子機器。

Images