JP2000298457A - 液晶表示装置およびその駆動方法 - Google Patents
液晶表示装置およびその駆動方法Info
- Publication number
- JP2000298457A JP2000298457A JP10607399A JP10607399A JP2000298457A JP 2000298457 A JP2000298457 A JP 2000298457A JP 10607399 A JP10607399 A JP 10607399A JP 10607399 A JP10607399 A JP 10607399A JP 2000298457 A JP2000298457 A JP 2000298457A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- sampling
- shift register
- video
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 映像信号と水平クロックを画素部の列方向の
反対側から入力した場合は、列方向の各伝送位置におけ
る映像信号とそのサンプリングパルスとの間に位相ずれ
が生じ、ゴースト等の画質不良が発生する。 【解決手段】 点順次駆動方式アクティブマトリクス型
ＴＦＴ液晶表示装置において、水平クロックＨｃｋを水
平シフトレジスタ１７の各転送段へ伝送するクロックラ
イン１６の分布定数回路（寄生容量Ｃｃｋおよび配線抵
抗Ｒｃｋ）と、映像信号ｖｉｄｅｏをサンプリングスイ
ッチ群１９の各サンプリングスイッチｓｗ１〜ｓｗ４へ
伝送する映像信号ライン１８の分布定数回路（寄生容量
Ｃｖおよび配線抵抗Ｒｖ）を揃えるとともに、これらラ
イン１６，１８を通して水平クロックＨｃｋおよび映像
信号ｖｉｄｅｏを画素部１２の列方向の同じ側からそれ
ぞれ入力するようにする。
反対側から入力した場合は、列方向の各伝送位置におけ
る映像信号とそのサンプリングパルスとの間に位相ずれ
が生じ、ゴースト等の画質不良が発生する。 【解決手段】 点順次駆動方式アクティブマトリクス型
ＴＦＴ液晶表示装置において、水平クロックＨｃｋを水
平シフトレジスタ１７の各転送段へ伝送するクロックラ
イン１６の分布定数回路（寄生容量Ｃｃｋおよび配線抵
抗Ｒｃｋ）と、映像信号ｖｉｄｅｏをサンプリングスイ
ッチ群１９の各サンプリングスイッチｓｗ１〜ｓｗ４へ
伝送する映像信号ライン１８の分布定数回路（寄生容量
Ｃｖおよび配線抵抗Ｒｖ）を揃えるとともに、これらラ
イン１６，１８を通して水平クロックＨｃｋおよび映像
信号ｖｉｄｅｏを画素部１２の列方向の同じ側からそれ
ぞれ入力するようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置（Ｌ
ＣＤ；Liquid Crystal Display）およびその駆動方法に
関し、特に点順次駆動方式のアクティブマトリクス型液
晶表示装置およびその駆動方法に関する。
ＣＤ；Liquid Crystal Display）およびその駆動方法に
関し、特に点順次駆動方式のアクティブマトリクス型液
晶表示装置およびその駆動方法に関する。
【０００２】
【従来の技術】この種の液晶表示装置は、図３に示すよ
うに、画素１０１がマトリクス状に配置されてなる画素
部１０２と、この画素部１０２の各画素１０１を行単位
で選択するスキャンドライバ１０３と、サンプリングパ
ルスＶｈ１〜Ｖｈ４を順次出力する水平シフトレジスタ
１０４と、外部から入力される映像信号ｖｉｄｅｏを、
水平シフトレジスタ１０４から出力されるサンプリング
パルスＶｈ１〜Ｖｈ４に応答して順次サンプリングし、
画素部１０２の信号ラインｓｉｇ１〜ｓｉｇ４に供給す
るサンプリングスイッチ群１０５とを備えた構成となっ
ている。なお、ここでは、簡単のために、４行４列の画
素配列の場合を例に採って示している。
うに、画素１０１がマトリクス状に配置されてなる画素
部１０２と、この画素部１０２の各画素１０１を行単位
で選択するスキャンドライバ１０３と、サンプリングパ
ルスＶｈ１〜Ｖｈ４を順次出力する水平シフトレジスタ
１０４と、外部から入力される映像信号ｖｉｄｅｏを、
水平シフトレジスタ１０４から出力されるサンプリング
パルスＶｈ１〜Ｖｈ４に応答して順次サンプリングし、
画素部１０２の信号ラインｓｉｇ１〜ｓｉｇ４に供給す
るサンプリングスイッチ群１０５とを備えた構成となっ
ている。なお、ここでは、簡単のために、４行４列の画
素配列の場合を例に採って示している。
【０００３】上記構成のアクティブマトリクス型液晶表
示装置において、外部から入力される水平クロックＨＣ
Ｋは、画素部１０２の列方向の一方側（例えば、図の左
側）からクロックライン１０６によって水平シフトレジ
スタ１０４の各転送段に伝送される。一方、外部から入
力される映像信号ｖｉｄｅｏは、画素部１０２の列方向
（水平方向）の他方側（例えば、図の左側）から映像信
号ライン１０７によってサンプリングスイッチ群１０５
の各サンプリングスイッチｓｗ１〜ｓｗ４に伝送され
る。
示装置において、外部から入力される水平クロックＨＣ
Ｋは、画素部１０２の列方向の一方側（例えば、図の左
側）からクロックライン１０６によって水平シフトレジ
スタ１０４の各転送段に伝送される。一方、外部から入
力される映像信号ｖｉｄｅｏは、画素部１０２の列方向
（水平方向）の他方側（例えば、図の左側）から映像信
号ライン１０７によってサンプリングスイッチ群１０５
の各サンプリングスイッチｓｗ１〜ｓｗ４に伝送され
る。
【０００４】また、画素部１０２、スキャンドライバ１
０３、水平シフトレジスタ１０４、サンプリングスイッ
チ群１０５等を搭載した透明絶縁基板（以下、ＬＣＤパ
ネルと称す）内部に寄生容量と配線抵抗が存在する。す
なわち、水平シフトレジスタ１０４の各転送段ごとにク
ロックライン１０６に寄生する寄生容量Ｃｃｋと、サン
プリングスイッチ群１０５の各サンプリングスイッチｓ
ｗ１〜ｓｗ４ごとに映像信号ライン１０７に寄生する寄
生容量Ｃｖが存在し、クロックライン１０６の水平シフ
トレジスタ１０４の各転送段間の配線抵抗Ｒｃｋと、映
像信号ライン１０７の各サンプリングスイッチｓｗ１〜
ｓｗ４間の配線抵抗Ｒｖが存在する。
０３、水平シフトレジスタ１０４、サンプリングスイッ
チ群１０５等を搭載した透明絶縁基板（以下、ＬＣＤパ
ネルと称す）内部に寄生容量と配線抵抗が存在する。す
なわち、水平シフトレジスタ１０４の各転送段ごとにク
ロックライン１０６に寄生する寄生容量Ｃｃｋと、サン
プリングスイッチ群１０５の各サンプリングスイッチｓ
ｗ１〜ｓｗ４ごとに映像信号ライン１０７に寄生する寄
生容量Ｃｖが存在し、クロックライン１０６の水平シフ
トレジスタ１０４の各転送段間の配線抵抗Ｒｃｋと、映
像信号ライン１０７の各サンプリングスイッチｓｗ１〜
ｓｗ４間の配線抵抗Ｒｖが存在する。
【０００５】
【発明が解決しようとする課題】上述したように、従来
の点順次駆動方式のアクティブマトリクス型液晶表示装
置では、水平クロックＨＣＫと映像信号ｖｉｄｅｏとが
画素部１０２の列方向の互いに反対側から入力されるよ
うになっているので、ＬＣＤパネル内部の寄生容量Ｃｃ
ｋ，Ｃｖと配線抵抗Ｒｃｋ，Ｒｖに起因して、クロック
ライン１０６で伝送される水平クロックＨＣＫと映像信
号ライン１０７で伝送される映像信号ｖｉｄｅｏとの間
に位相のずれが生じる。ここで、この位相関係につい
て、図４のタイミングチャートを用いて説明する。
の点順次駆動方式のアクティブマトリクス型液晶表示装
置では、水平クロックＨＣＫと映像信号ｖｉｄｅｏとが
画素部１０２の列方向の互いに反対側から入力されるよ
うになっているので、ＬＣＤパネル内部の寄生容量Ｃｃ
ｋ，Ｃｖと配線抵抗Ｒｃｋ，Ｒｖに起因して、クロック
ライン１０６で伝送される水平クロックＨＣＫと映像信
号ライン１０７で伝送される映像信号ｖｉｄｅｏとの間
に位相のずれが生じる。ここで、この位相関係につい
て、図４のタイミングチャートを用いて説明する。
【０００６】すなわち、水平クロックＨＣＫがクロック
ライン１０６によって伝送されるときに、寄生容量Ｃｃ
ｋおよび配線抵抗Ｒｃｋの分布定数回路によって順に遅
延が生じるため、水平クロックＨＣＫの入力側（図の左
側）付近の水平クロックＶＬｃｋの位相に比べて、入力
側から最も遠い側（図の右側）付近の水平クロックＶＲ
ｃｋの位相の方が遅くなる。また、映像信号ｖｉｄｅｏ
が映像信号ライン１０７によって伝送されるときに、寄
生容量Ｃｖおよび配線抵抗Ｒｖの分布定数回路によって
順に遅延が生じるため、映像信号ｖｉｄｅｏの入力側
（図の右側）付近の映像信号ＶＲｖの位相に比べて、入
力側から最も遠い側（図の左側）付近の映像信号ＶＬｖ
の位相の方が遅くなる。
ライン１０６によって伝送されるときに、寄生容量Ｃｃ
ｋおよび配線抵抗Ｒｃｋの分布定数回路によって順に遅
延が生じるため、水平クロックＨＣＫの入力側（図の左
側）付近の水平クロックＶＬｃｋの位相に比べて、入力
側から最も遠い側（図の右側）付近の水平クロックＶＲ
ｃｋの位相の方が遅くなる。また、映像信号ｖｉｄｅｏ
が映像信号ライン１０７によって伝送されるときに、寄
生容量Ｃｖおよび配線抵抗Ｒｖの分布定数回路によって
順に遅延が生じるため、映像信号ｖｉｄｅｏの入力側
（図の右側）付近の映像信号ＶＲｖの位相に比べて、入
力側から最も遠い側（図の左側）付近の映像信号ＶＬｖ
の位相の方が遅くなる。
【０００７】一方、サンプリングスイッチｓｗ１〜ｓｗ
４に与えられるサンプリングパルスＶｈ１〜Ｖｈ４は、
水平シフトレジスタ１０４において、水平スタートパル
スＨＳＴに応答して水平クロックＨＣＫ（ＶＬｃｋ〜Ｖ
Ｒｃｋ）に同期して生成されることから、図４に示す位
相関係となる。すなわち、画面左側ではサンプリングパ
ルスＶｈ１が映像信号ＶＬｖに対して位相がαだけ進
み、また画面右側ではサンプリングパルスＶｈ４が映像
信号ＶＲｖに対して位相がβだれ遅れるため、ゴースト
等の画質不良が発生することになる。
４に与えられるサンプリングパルスＶｈ１〜Ｖｈ４は、
水平シフトレジスタ１０４において、水平スタートパル
スＨＳＴに応答して水平クロックＨＣＫ（ＶＬｃｋ〜Ｖ
Ｒｃｋ）に同期して生成されることから、図４に示す位
相関係となる。すなわち、画面左側ではサンプリングパ
ルスＶｈ１が映像信号ＶＬｖに対して位相がαだけ進
み、また画面右側ではサンプリングパルスＶｈ４が映像
信号ＶＲｖに対して位相がβだれ遅れるため、ゴースト
等の画質不良が発生することになる。
【０００８】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、画面内のゴーストを
均一に除去して画質の向上を可能とした液晶表示装置お
よびその駆動方法を提供することにある。
であり、その目的とするところは、画面内のゴーストを
均一に除去して画質の向上を可能とした液晶表示装置お
よびその駆動方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明による液晶表示装
置は、画素がマトリクス状に配置されてなる画素部と、
外部から入力されるクロック信号に同期して順次サンプ
リングパルスを出力する水平シフトレジスタと、外部か
ら入力される映像信号を、水平シフトレジスタから出力
されるサンプリングパルスに応答して順次サンプリング
し、画素部の信号ラインに供給するサンプリングスイッ
チ群とを備え、水平シフトレジスタの各転送段へのクロ
ック信号の入力およびサンプリングスイッチ群の各サン
プリングスイッチへの映像信号の入力を共に、画素部の
列方向の同じ側から行うようにした構成を採っている。
置は、画素がマトリクス状に配置されてなる画素部と、
外部から入力されるクロック信号に同期して順次サンプ
リングパルスを出力する水平シフトレジスタと、外部か
ら入力される映像信号を、水平シフトレジスタから出力
されるサンプリングパルスに応答して順次サンプリング
し、画素部の信号ラインに供給するサンプリングスイッ
チ群とを備え、水平シフトレジスタの各転送段へのクロ
ック信号の入力およびサンプリングスイッチ群の各サン
プリングスイッチへの映像信号の入力を共に、画素部の
列方向の同じ側から行うようにした構成を採っている。
【００１０】そして、特に、クロック信号をシフトレジ
スタの各転送段へ伝送する配線の分布定数回路と、映像
信号をサンプリングスイッチ群の各サンプリングスイッ
チへ伝送する配線の分布定数回路とを揃え、これら配線
に対して画素部の列方向の同じ側からクロック信号およ
び映像信号を入力して、水平シフトレジスタおよびサン
プリングスイッチ群をそれぞれ駆動するようにする。
スタの各転送段へ伝送する配線の分布定数回路と、映像
信号をサンプリングスイッチ群の各サンプリングスイッ
チへ伝送する配線の分布定数回路とを揃え、これら配線
に対して画素部の列方向の同じ側からクロック信号およ
び映像信号を入力して、水平シフトレジスタおよびサン
プリングスイッチ群をそれぞれ駆動するようにする。
【００１１】点順次駆動方式のアクティブマトリクス型
液晶表示装置において、水平方向走査用のクロック信号
の入力と映像信号の入力を、画素部の列方向の一方側か
ら、即ち同じ側から行うことにより、入力側から最も遠
い側付近のクロック信号と入力側から最も遠い側付近の
映像信号との位相が揃い、したがって当該クロック信号
に基づいて生成されるサンプリングパルスと当該映像信
号との位相が揃う。同様に、入力側付近のクロック信号
と入力側付近の映像信号との位相が揃い、したがって当
該クロック信号に基づいて生成されるサンプリングパル
スと当該映像信号との位相が揃う。
液晶表示装置において、水平方向走査用のクロック信号
の入力と映像信号の入力を、画素部の列方向の一方側か
ら、即ち同じ側から行うことにより、入力側から最も遠
い側付近のクロック信号と入力側から最も遠い側付近の
映像信号との位相が揃い、したがって当該クロック信号
に基づいて生成されるサンプリングパルスと当該映像信
号との位相が揃う。同様に、入力側付近のクロック信号
と入力側付近の映像信号との位相が揃い、したがって当
該クロック信号に基づいて生成されるサンプリングパル
スと当該映像信号との位相が揃う。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の一
実施形態に係る点順次駆動方式のアクティブマトリクス
型液晶表示装置の構成例を示す回路図である。ここで
は、簡単のために、４行４列の画素配列の場合を例に採
って示している。なお、アクティブマトリクス型液晶表
示装置では、通常、各画素のスイッチング素子として薄
膜トランジスタ（ＴＦＴ；thin film transistor）が用
いられている。
て図面を参照して詳細に説明する。図１は、本発明の一
実施形態に係る点順次駆動方式のアクティブマトリクス
型液晶表示装置の構成例を示す回路図である。ここで
は、簡単のために、４行４列の画素配列の場合を例に採
って示している。なお、アクティブマトリクス型液晶表
示装置では、通常、各画素のスイッチング素子として薄
膜トランジスタ（ＴＦＴ；thin film transistor）が用
いられている。
【００１３】図１において、ゲートラインＶｇ１〜Ｖｇ
４の各々と信号ラインｓｉｇ１〜ｓｉｇ４の各々の交差
部に、画素１１がマトリクス状に配置されて画素部１２
を構成している。画素１１は、ゲート電極がゲートライ
ンＶｇ１〜Ｖｇ４に、ソース電極（又は、ドレイン電
極）が信号ラインｓｉｇ１〜ｓｉｇ４にそれぞれ接続さ
れた薄膜トランジスタＴＦＴと、この薄膜トランジスタ
ＴＦＴのドレイン電極（又は、ソース電極）に画素電極
が接続された液晶セルＬＣと、薄膜トランジスタＴＦＴ
のドレイン電極に一方の電極が接続された保持容量Ｃｓ
とを有する構成となっている。
４の各々と信号ラインｓｉｇ１〜ｓｉｇ４の各々の交差
部に、画素１１がマトリクス状に配置されて画素部１２
を構成している。画素１１は、ゲート電極がゲートライ
ンＶｇ１〜Ｖｇ４に、ソース電極（又は、ドレイン電
極）が信号ラインｓｉｇ１〜ｓｉｇ４にそれぞれ接続さ
れた薄膜トランジスタＴＦＴと、この薄膜トランジスタ
ＴＦＴのドレイン電極（又は、ソース電極）に画素電極
が接続された液晶セルＬＣと、薄膜トランジスタＴＦＴ
のドレイン電極に一方の電極が接続された保持容量Ｃｓ
とを有する構成となっている。
【００１４】これら画素１１の各々において、液晶セル
ＬＣの対向電極および保持容量Ｃｓの他方の電極は各画
素間で共通にＣｓライン１３に接続されている。そし
て、このＣｓライン１３を介して所定の直流電圧がコモ
ン電圧Ｖｃｏｍとして、液晶セルＬＣの対向電極および
保持容量Ｃｓの他方の電極にそれぞれ与えられるように
なっている。
ＬＣの対向電極および保持容量Ｃｓの他方の電極は各画
素間で共通にＣｓライン１３に接続されている。そし
て、このＣｓライン１３を介して所定の直流電圧がコモ
ン電圧Ｖｃｏｍとして、液晶セルＬＣの対向電極および
保持容量Ｃｓの他方の電極にそれぞれ与えられるように
なっている。
【００１５】スキャンドライバ１４は、１垂直期間（１
フィールド期間）ごとにゲートラインＶｇ１〜Ｖｇ４を
順次走査して画素１１を行単位で選択する処理を行う。
一方、ソースドライバ１５は、外部から入力される映像
信号ｖｉｄｅｏを１水平期間（１Ｈ）ごとに順次サンプ
リングし、スキャンドライバ１４によって選択された行
の画素１１に対して書き込む処理を行う。そのために、
ソースドライバ１５には、水平スタートパルスＨＳＴに
応答して動作を開始し、クロックライン（配線）１６に
よって伝送される水平クロックＨＣＫに同期してサンプ
リングパルスＶｈ１〜Ｖｈ４を順次出力する水平シフト
レジスタ１７が設けられている。
フィールド期間）ごとにゲートラインＶｇ１〜Ｖｇ４を
順次走査して画素１１を行単位で選択する処理を行う。
一方、ソースドライバ１５は、外部から入力される映像
信号ｖｉｄｅｏを１水平期間（１Ｈ）ごとに順次サンプ
リングし、スキャンドライバ１４によって選択された行
の画素１１に対して書き込む処理を行う。そのために、
ソースドライバ１５には、水平スタートパルスＨＳＴに
応答して動作を開始し、クロックライン（配線）１６に
よって伝送される水平クロックＨＣＫに同期してサンプ
リングパルスＶｈ１〜Ｖｈ４を順次出力する水平シフト
レジスタ１７が設けられている。
【００１６】このソースドライバ１５において、画素部
１２の信号ラインｓｉｇ１〜ｓｉｇ４の各々と、映像信
号ｖｉｄｅｏを伝送する映像信号ライン（配線）１８と
の間に、サンプリングスイッチｓｗ１〜ｓｗ４がそれぞ
れ接続されてサンプリングスイッチ群１９を構成してい
る。そして、これらサンプリングスイッチｓｗ１〜ｓｗ
４は、水平シフトレジスタ１７の各転送段から順に出力
されるサンプリングパルスＶｈ１〜Ｖｈ４に応答して順
次オンするようになっている。
１２の信号ラインｓｉｇ１〜ｓｉｇ４の各々と、映像信
号ｖｉｄｅｏを伝送する映像信号ライン（配線）１８と
の間に、サンプリングスイッチｓｗ１〜ｓｗ４がそれぞ
れ接続されてサンプリングスイッチ群１９を構成してい
る。そして、これらサンプリングスイッチｓｗ１〜ｓｗ
４は、水平シフトレジスタ１７の各転送段から順に出力
されるサンプリングパルスＶｈ１〜Ｖｈ４に応答して順
次オンするようになっている。
【００１７】ここで、水平シフトレジスタ１７の各転送
段への水平クロックＨＣＫの入力およびサンプリングス
イッチ群１９の各サンプリングスイッチｓｗ１〜ｓｗ４
への映像信号ｖｉｄｅｏの入力が共に、画素部１２の列
方向（水平方向）の同じ側、本例では図の右側から行う
ようになっている。すなわち、クロックライン１６およ
び映像信号ライン１８の図の右端から、水平クロックＨ
ＣＫおよび映像信号ｖｉｄｅｏがそれぞれ入力されるよ
うになっている。
段への水平クロックＨＣＫの入力およびサンプリングス
イッチ群１９の各サンプリングスイッチｓｗ１〜ｓｗ４
への映像信号ｖｉｄｅｏの入力が共に、画素部１２の列
方向（水平方向）の同じ側、本例では図の右側から行う
ようになっている。すなわち、クロックライン１６およ
び映像信号ライン１８の図の右端から、水平クロックＨ
ＣＫおよび映像信号ｖｉｄｅｏがそれぞれ入力されるよ
うになっている。
【００１８】そして、クロックライン１６の分布定数回
路と映像信号ライン１８の分布定数回路を揃えるように
している。ここで、クロックライン１６の分布定数回路
は、水平シフトレジスタ１７の各転送段ごとにクロック
ライン１６に寄生する寄生容量Ｃｃｋと、クロックライ
ン１６の水平シフトレジスタ１７の各転送段間の配線抵
抗Ｒｃｋとで形成される。また、映像信号ライン１８の
分布定数回路は、サンプリングスイッチ群１９の各サン
プリングスイッチｓｗ１〜ｓｗ４ごとに映像信号ライン
１８に寄生する寄生容量Ｃｖと、映像信号ライン１８の
各サンプリングスイッチｓｗ１〜ｓｗ４間の配線抵抗Ｒ
ｖとで形成される。
路と映像信号ライン１８の分布定数回路を揃えるように
している。ここで、クロックライン１６の分布定数回路
は、水平シフトレジスタ１７の各転送段ごとにクロック
ライン１６に寄生する寄生容量Ｃｃｋと、クロックライ
ン１６の水平シフトレジスタ１７の各転送段間の配線抵
抗Ｒｃｋとで形成される。また、映像信号ライン１８の
分布定数回路は、サンプリングスイッチ群１９の各サン
プリングスイッチｓｗ１〜ｓｗ４ごとに映像信号ライン
１８に寄生する寄生容量Ｃｖと、映像信号ライン１８の
各サンプリングスイッチｓｗ１〜ｓｗ４間の配線抵抗Ｒ
ｖとで形成される。
【００１９】次に、上記構成の点順次駆動方式のアクテ
ィブマトリクス型ＴＦＴ液晶表示装置の駆動について、
図２のタイミングチャートを用いて説明する。
ィブマトリクス型ＴＦＴ液晶表示装置の駆動について、
図２のタイミングチャートを用いて説明する。
【００２０】先ず、水平クロックＨＣＫがクロックライ
ン１６に対して図の右側から入力されると、この水平ク
ロックＨＣＫがクロックライン１６によって水平シフト
レジスタ１７の各転送段に伝送される際に、水平シフト
レジスタ１７の各転送段間におけるクロックライン１６
の寄生容量Ｃｃｋおよび配線抵抗Ｒｃｋからなる分布定
数回路の影響を受けて、水平クロックＨＣＫにはその伝
送位置に応じて順に遅延が生じる。具体的には、入力側
（図の右側）付近の水平クロックをＶＲｃｋ、入力側か
ら最も遠い側（図の左側）付近の水平クロックをＶＬｃ
ｋとした場合に、水平クロックＶＲｃｋと水平クロック
ＶＬｃｋとの間に位相差（時間差）τ１が生ずることに
なる。
ン１６に対して図の右側から入力されると、この水平ク
ロックＨＣＫがクロックライン１６によって水平シフト
レジスタ１７の各転送段に伝送される際に、水平シフト
レジスタ１７の各転送段間におけるクロックライン１６
の寄生容量Ｃｃｋおよび配線抵抗Ｒｃｋからなる分布定
数回路の影響を受けて、水平クロックＨＣＫにはその伝
送位置に応じて順に遅延が生じる。具体的には、入力側
（図の右側）付近の水平クロックをＶＲｃｋ、入力側か
ら最も遠い側（図の左側）付近の水平クロックをＶＬｃ
ｋとした場合に、水平クロックＶＲｃｋと水平クロック
ＶＬｃｋとの間に位相差（時間差）τ１が生ずることに
なる。
【００２１】そして、水平シフトレジスタ１７では、各
転送段間で位相ずれの生じた水平クロックＨＣＫに基づ
いて、サンプリングパルスＶｈ１〜Ｖｈ４が生成され
る。すなわち、水平シフトレジスタ１７からは、図２の
タイミングチャートから明らかなように、水平クロック
ＶＬｃｋに同期してサンプリングパルスＶｈ１が出力さ
れ、水平クロックＶＲｃｋに同期してサンプリングパル
スＶｈ４が出力されることになる。
転送段間で位相ずれの生じた水平クロックＨＣＫに基づ
いて、サンプリングパルスＶｈ１〜Ｖｈ４が生成され
る。すなわち、水平シフトレジスタ１７からは、図２の
タイミングチャートから明らかなように、水平クロック
ＶＬｃｋに同期してサンプリングパルスＶｈ１が出力さ
れ、水平クロックＶＲｃｋに同期してサンプリングパル
スＶｈ４が出力されることになる。
【００２２】一方、映像信号ｖｉｄｅｏが映像信号ライ
ン１８に対して図の右側から入力されると、この映像信
号ｖｉｄｅｏは映像信号ライン１８を伝送される際に、
サンプリングスイッチ群１９の各サンプリングスイッチ
ｓｗ１〜ｓｗ４間における映像信号ライン１８の寄生容
量Ｃｖおよび配線抵抗Ｒｖからなる分布定数回路の影響
を受けて、映像信号ｖｉｄｅｏにはその伝送位置に応じ
て順に遅延が生じる。具体的には、入力側（図の右側）
付近の映像信号をＶＲｖ、入力側から最も遠い側（図の
左側）付近の映像信号をＶＬｖとした場合に、映像信号
ＶＲｖと映像信号ＶＬｖとの間に位相差（時間差）τ２
が生ずることになる。
ン１８に対して図の右側から入力されると、この映像信
号ｖｉｄｅｏは映像信号ライン１８を伝送される際に、
サンプリングスイッチ群１９の各サンプリングスイッチ
ｓｗ１〜ｓｗ４間における映像信号ライン１８の寄生容
量Ｃｖおよび配線抵抗Ｒｖからなる分布定数回路の影響
を受けて、映像信号ｖｉｄｅｏにはその伝送位置に応じ
て順に遅延が生じる。具体的には、入力側（図の右側）
付近の映像信号をＶＲｖ、入力側から最も遠い側（図の
左側）付近の映像信号をＶＬｖとした場合に、映像信号
ＶＲｖと映像信号ＶＬｖとの間に位相差（時間差）τ２
が生ずることになる。
【００２３】ここで、クロックライン１６と映像信号ラ
イン１８とは、先述したように、寄生容量Ｃｃｋおよび
配線抵抗Ｒｃｋからなる分布定数回路と、寄生容量Ｃｖ
および配線抵抗Ｒｖからなる分布定数回路とが揃うよう
に構成されていることから、水平クロックＶＲｃｋと水
平クロックＶＬｃｋとの位相差τ１と、映像信号ＶＲｖ
と映像信号ＶＬｖとの位相差τ２とが一致する。
イン１８とは、先述したように、寄生容量Ｃｃｋおよび
配線抵抗Ｒｃｋからなる分布定数回路と、寄生容量Ｃｖ
および配線抵抗Ｒｖからなる分布定数回路とが揃うよう
に構成されていることから、水平クロックＶＲｃｋと水
平クロックＶＬｃｋとの位相差τ１と、映像信号ＶＲｖ
と映像信号ＶＬｖとの位相差τ２とが一致する。
【００２４】その結果、入力側から最も遠い側（図の左
側）付近の映像信号ＶＬｖとこれをサンプリングするた
めのサンプリングパルスＶｈ１の位相が揃い、入力側
（図の右側）付近の映像信号ＶＲｖとこれをサンプリン
グするためのサンプリングパルスＶｈ４の位相が揃うこ
とになる。当然のことながら、その間の伝送位置におけ
る映像信号ｖｉｄｅｏの各々とそれらのサンプリングパ
ルスＶｈ２，Ｖｈ３の位相も揃う。
側）付近の映像信号ＶＬｖとこれをサンプリングするた
めのサンプリングパルスＶｈ１の位相が揃い、入力側
（図の右側）付近の映像信号ＶＲｖとこれをサンプリン
グするためのサンプリングパルスＶｈ４の位相が揃うこ
とになる。当然のことながら、その間の伝送位置におけ
る映像信号ｖｉｄｅｏの各々とそれらのサンプリングパ
ルスＶｈ２，Ｖｈ３の位相も揃う。
【００２５】上述したように、点順次駆動方式のアクテ
ィブマトリクス型ＴＦＴ液晶表示装置において、水平ク
ロックＨｃｋを水平シフトレジスタ１７の各転送段へ伝
送するクロックライン１６の分布定数回路と、映像信号
ｖｉｄｅｏをサンプリングスイッチ群１９の各サンプリ
ングスイッチｓｗ１〜ｓｗ４へ伝送する映像信号ライン
１８の分布定数回路とを揃えるとともに、画素部１２の
列方向の同じ側（本例では、図の右側）から水平クロッ
クＨｃｋおよび映像信号ｖｉｄｅｏを入力して水平シフ
トレジスタ１７およびサンプリングスイッチ群１９をそ
れぞれ駆動するようにしたことにより、水平クロックＨ
ｃｋと映像信号ｖｉｄｅｏの位相ずれに起因するゴース
ト等の発生を画面全体に亘って除去することができる。
ィブマトリクス型ＴＦＴ液晶表示装置において、水平ク
ロックＨｃｋを水平シフトレジスタ１７の各転送段へ伝
送するクロックライン１６の分布定数回路と、映像信号
ｖｉｄｅｏをサンプリングスイッチ群１９の各サンプリ
ングスイッチｓｗ１〜ｓｗ４へ伝送する映像信号ライン
１８の分布定数回路とを揃えるとともに、画素部１２の
列方向の同じ側（本例では、図の右側）から水平クロッ
クＨｃｋおよび映像信号ｖｉｄｅｏを入力して水平シフ
トレジスタ１７およびサンプリングスイッチ群１９をそ
れぞれ駆動するようにしたことにより、水平クロックＨ
ｃｋと映像信号ｖｉｄｅｏの位相ずれに起因するゴース
ト等の発生を画面全体に亘って除去することができる。
【００２６】すなわち、クロックライン１６および映像
信号ライン１８によって水平クロックＨｃｋおよび映像
信号ｖｉｄｅｏをそれぞれ伝送する際に、クロックライ
ン１６および映像信号ライン１８の各分布定数回路に起
因して水平クロックＨｃｋおよび映像信号ｖｉｄｅｏに
遅延が生じたとしても、水平クロックＨｃｋおよび映像
信号ｖｉｄｅｏを画素部１２の列方向の同じ側から入力
することで、各伝送位置における水平クロックＨｃｋと
映像信号ｖｉｄｅｏの遅延量が同じになり、各伝送位置
における映像信号ｖｉｄｅｏとこれをサンプリングする
サンプリングパルスＶｈ１〜Ｖｈ４の位相が揃うため、
画面内のゴーストを均一に除去できることになる。
信号ライン１８によって水平クロックＨｃｋおよび映像
信号ｖｉｄｅｏをそれぞれ伝送する際に、クロックライ
ン１６および映像信号ライン１８の各分布定数回路に起
因して水平クロックＨｃｋおよび映像信号ｖｉｄｅｏに
遅延が生じたとしても、水平クロックＨｃｋおよび映像
信号ｖｉｄｅｏを画素部１２の列方向の同じ側から入力
することで、各伝送位置における水平クロックＨｃｋと
映像信号ｖｉｄｅｏの遅延量が同じになり、各伝送位置
における映像信号ｖｉｄｅｏとこれをサンプリングする
サンプリングパルスＶｈ１〜Ｖｈ４の位相が揃うため、
画面内のゴーストを均一に除去できることになる。
【００２７】クロックライン１６および映像信号ライン
１８の各分布定数回路に起因する水平クロックＨｃｋお
よび映像信号ｖｉｄｅｏの遅延は、水平方向の画素数が
多くなればなる程伝送距離が延びるため大きくなり、そ
れに伴ってゴースト等の画質不良も発生し易くなるが、
上記の構成を採ることにより、伝送距離に関係なく、各
伝送位置における映像信号ｖｉｄｅｏとそのサンプリン
グパルスＶｈ１〜Ｖｈ４の位相を揃えることができるた
め、特に水平方向の画素数が多いＳＸＧＡ等のグラフィ
ックス表示規格やワイドテレビの画質向上にに有用なも
のとなる。
１８の各分布定数回路に起因する水平クロックＨｃｋお
よび映像信号ｖｉｄｅｏの遅延は、水平方向の画素数が
多くなればなる程伝送距離が延びるため大きくなり、そ
れに伴ってゴースト等の画質不良も発生し易くなるが、
上記の構成を採ることにより、伝送距離に関係なく、各
伝送位置における映像信号ｖｉｄｅｏとそのサンプリン
グパルスＶｈ１〜Ｖｈ４の位相を揃えることができるた
め、特に水平方向の画素数が多いＳＸＧＡ等のグラフィ
ックス表示規格やワイドテレビの画質向上にに有用なも
のとなる。
【００２８】なお、上記実施形態では、水平クロックＨ
ｃｋおよび映像信号ｖｉｄｅｏを共に、画素部１２にお
ける図の右側から入力すると構成としたが、右側からの
入力に限定されるものではなく、図の左側から入力する
ように構成しても良いことは勿論である。
ｃｋおよび映像信号ｖｉｄｅｏを共に、画素部１２にお
ける図の右側から入力すると構成としたが、右側からの
入力に限定されるものではなく、図の左側から入力する
ように構成しても良いことは勿論である。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
点順次駆動方式のアクティブマトリクス型ＴＦＴ液晶表
示装置において、水平シフトレジスタの各転送段へのク
ロック信号の入力およびサンプリングスイッチ群の各サ
ンプリングスイッチへの映像信号の入力を共に、画素部
の列方向の同じ側から行うようにしたことにより、列方
向の各伝送位置における映像信号とこれをサンプリング
するサンプリングパルスの位相が揃うため、これらの位
相ずれに起因する画面内のゴーストを均一に除去できる
ことになる。
点順次駆動方式のアクティブマトリクス型ＴＦＴ液晶表
示装置において、水平シフトレジスタの各転送段へのク
ロック信号の入力およびサンプリングスイッチ群の各サ
ンプリングスイッチへの映像信号の入力を共に、画素部
の列方向の同じ側から行うようにしたことにより、列方
向の各伝送位置における映像信号とこれをサンプリング
するサンプリングパルスの位相が揃うため、これらの位
相ずれに起因する画面内のゴーストを均一に除去できる
ことになる。
【図１】本発明の一実施形態に係る点順次駆動方式アク
ティブマトリクス型液晶表示装置の構成例を示す回路図
である。
ティブマトリクス型液晶表示装置の構成例を示す回路図
である。
【図２】本発明の一実施形態に係る動作説明のためのタ
イミングチャートである。
イミングチャートである。
【図３】点順次駆動方式アクティブマトリクス型液晶表
示装置の従来例を示す回路図である。
示装置の従来例を示す回路図である。
【図４】従来例に係る動作説明のためのタイミングチャ
ートである。
ートである。
１１…画素、１２…画素部、１４…スキャンドライバ、
１５…ソースドライバ、１６…クロックライン（配
線）、１７…水平シフトレジスタ、１８…映像信号ライ
ン（配線）、１９…サンプリングスイッチ群
１５…ソースドライバ、１６…クロックライン（配
線）、１７…水平シフトレジスタ、１８…映像信号ライ
ン（配線）、１９…サンプリングスイッチ群
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/66 １０２ Ｈ０４Ｎ 5/66 １０２Ｂ (72)発明者 前川 敏一 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 2H093 NA16 NA42 NA79 NC12 NC16 NC22 NC23 NC26 NC27 NC34 NC90 ND15 ND32 ND36 NE07 NE10 NH16 5C006 AC09 BB16 BC13 BC23 BF03 BF11 FA16 FA37 5C058 AA06 AB06 BA01 BA35 BB25 5C080 AA10 BB05 DD01 DD09 EE19 FF07 FF11 JJ02 JJ04 5C094 AA04 AA21 BA03 BA43 CA19 DB01 EA04 EA05 EA10 EB02 GA10
Claims (3)
- 【請求項１】 画素がマトリクス状に配置されてなる画
素部と、 外部から入力されるクロック信号に同期して順次サンプ
リングパルスを出力する水平シフトレジスタと、 外部から入力される映像信号を、前記水平シフトレジス
タから出力されるサンプリングパルスに応答して順次サ
ンプリングし、前記画素部の信号ラインに供給するサン
プリングスイッチ群とを備え、 前記水平シフトレジスタの各転送段への前記クロック信
号の入力および前記サンプリングスイッチ群の各サンプ
リングスイッチへの前記映像信号の入力を共に、前記画
素部の列方向の一方側から行うようにしたことを特徴と
する液晶表示装置。 - 【請求項２】 前記クロック信号を前記シフトレジスタ
の各転送段へ伝送する配線の分布定数回路と、前記映像
信号を前記サンプリングスイッチ群の各サンプリングス
イッチへ伝送する配線の分布定数回路とを揃えたことを
特徴とする請求項１記載の液晶表示装置。 - 【請求項３】 画素がマトリクス状に配置されてなる画
素部と、外部から入力されるクロック信号に同期して順
次サンプリングパルスを出力する水平シフトレジスタ
と、外部から入力される映像信号を、前記水平シフトレ
ジスタから出力されるサンプリングパルスに応答して順
次サンプリングし、前記画素部の信号ラインに供給する
サンプリングスイッチ群とを備えた液晶表示装置におい
て、 前記クロック信号を前記水平シフトレジスタの各転送段
へ伝送する第１の配線の分布定数回路と、前記映像信号
を前記サンプリングスイッチ群の各サンプリングスイッ
チへ伝送する第２の配線の分布定数回路とを揃え、 前記第１の配線に対して前記クロック信号を、前記第２
の配線に対して前記映像信号をそれぞれ前記画素部の列
方向の同じ側から入力して、前記水平シフトレジスタお
よび前記サンプリングスイッチ群をそれぞれ駆動するこ
とを特徴とする液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10607399A JP2000298457A (ja) | 1999-04-14 | 1999-04-14 | 液晶表示装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10607399A JP2000298457A (ja) | 1999-04-14 | 1999-04-14 | 液晶表示装置およびその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000298457A true JP2000298457A (ja) | 2000-10-24 |
Family
ID=14424431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10607399A Pending JP2000298457A (ja) | 1999-04-14 | 1999-04-14 | 液晶表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000298457A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100954012B1 (ko) * | 2002-05-21 | 2010-04-20 | 소니 주식회사 | 표시 장치 |
| CN107016954A (zh) * | 2017-05-25 | 2017-08-04 | 厦门天马微电子有限公司 | 一种显示面板 |
| JP2018025663A (ja) * | 2016-08-10 | 2018-02-15 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
| CN113990270A (zh) * | 2021-11-08 | 2022-01-28 | 深圳市华星光电半导体显示技术有限公司 | 显示装置 |
-
1999
- 1999-04-14 JP JP10607399A patent/JP2000298457A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100954012B1 (ko) * | 2002-05-21 | 2010-04-20 | 소니 주식회사 | 표시 장치 |
| JP2018025663A (ja) * | 2016-08-10 | 2018-02-15 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
| CN107016954A (zh) * | 2017-05-25 | 2017-08-04 | 厦门天马微电子有限公司 | 一种显示面板 |
| CN107016954B (zh) * | 2017-05-25 | 2020-06-09 | 厦门天马微电子有限公司 | 一种显示面板 |
| CN113990270A (zh) * | 2021-11-08 | 2022-01-28 | 深圳市华星光电半导体显示技术有限公司 | 显示装置 |
| WO2023077557A1 (zh) * | 2021-11-08 | 2023-05-11 | 深圳市华星光电半导体显示技术有限公司 | 显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1037193A2 (en) | Liquid crystal display apparatus, its driving method and liquid crystal display system | |
| JP2003122322A (ja) | 表示装置 | |
| JP2003050568A (ja) | マトリクス型画像表示装置 | |
| JP2759108B2 (ja) | 液晶表示装置 | |
| EP1288907A2 (en) | Display apparatus with a data line driver for avoiding overlap sampling | |
| JP2000098335A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2003337574A (ja) | 表示装置 | |
| JP2001282170A (ja) | 画像表示装置の行電極駆動装置 | |
| JPH11272226A (ja) | データ信号線駆動回路及び画像表示装置 | |
| TWI296792B (ja) | ||
| JP2000298457A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH05241536A (ja) | 水平走査回路 | |
| JP3056631B2 (ja) | 液晶表示装置 | |
| JP4846133B2 (ja) | 駆動回路、電極基板及び液晶表示装置 | |
| JP2815102B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2000310765A (ja) | 液晶表示装置 | |
| JPH02214817A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH08305322A (ja) | 表示装置 | |
| JP2001228831A (ja) | 電気光学装置 | |
| JP4547726B2 (ja) | 液晶表示装置およびその駆動方法並びに液晶表示システム | |
| JP2002072987A (ja) | 表示装置およびその駆動方法、ならびに投写型表示装置 | |
| JPH04140716A (ja) | 液晶表示装置 | |
| JP2002311912A (ja) | 表示装置 | |
| JP2525344B2 (ja) | マトリクス表示パネル | |
| JPS62265696A (ja) | 画像表示装置の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090522 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20090602 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090702 |
|
| A02 | Decision of refusal |
Effective date: 20090804 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091008 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091008 |