JP2002351427A - 画像表示装置および画像表示方法 - Google Patents
画像表示装置および画像表示方法Info
- Publication number
- JP2002351427A JP2002351427A JP2001161479A JP2001161479A JP2002351427A JP 2002351427 A JP2002351427 A JP 2002351427A JP 2001161479 A JP2001161479 A JP 2001161479A JP 2001161479 A JP2001161479 A JP 2001161479A JP 2002351427 A JP2002351427 A JP 2002351427A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- precharge
- image signal
- image
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
状に配置した表示領域を用いて、液晶などの表示材料を
交流駆動して表示を行う場合、プリチャージ信号レベル
が固定であり、画像信号レベルとの差が生じた場合に画
像が劣化する。 【解決手段】 画像信号配線に接続され、N(N:N>
1である整数)番目の走査信号配線に対する水平走査期
間と、N+1番目の走査信号配線に対する水平走査期間
との間に、前記N+1番目の走査信号配線に出力される
画像信号の極性と同極性であって、所定のレベルを有す
るプリチャージ信号を、前記N+1番目の走査信号配線
に対し出力するプリチャージレベル検出回路20および
プリチャージ信号発生回路17を備え、プリチャージレ
ベル検出回路20は、N+1番目の走査信号配線に対す
る前記画像信号のレベルに基づき、前記プリチャージ信
号の前記所定のレベルを決定する。
Description
(以下TFTと呼ぶ)等のスイッチング素子を用いサン
プル・ホールド回路を構成し、前記のスイッチング素子
と画素電極とをマトリクス状に有するアクティブマトリ
クスを用いて、液晶などの表示材料を交流駆動して画像
表示を行う表示装置の駆動方法に関して、画素電極に書
きこまれた画像信号の表示画面内均一性の向上を目的と
した表示装置に関する。
精細化及び駆動回路部の高信頼性化、パネル内駆動回路
部面積の縮小化を目的として、高温ポリシリコンTFT
あるいは低温ポリシリコンTFTを利用した駆動回路内
蔵型の液晶表示装置が実現化されている。
晶表示装置について説明する。
トリクス液晶表示装置(以下、液晶表示装置)の回路ブ
ロック図を示すものである。図7において、1は水平側
転送回路を構成するシフトレジスタ回路、2はシフトレ
ジスタ回路1から出力されたタイミングパルスにて映像
信号をサンプリングする為のサンプルホールド回路であ
る。3は画像信号配線に接続されたプリチャージ回路、
また4はシフトレジスタ回路、5は垂直走査パルス出力
バッファ回路であり、シフトレジスタ回路4と垂直走査
パルス出力バッファ回路とで垂直側転送回路を構成す
る。6は、サンプルホールド回路2およびプリチャージ
回路3と接続する複数の画像信号配線と、垂直出力バッ
ファ5と接続する複数の走査信号配線と、画像信号配線
と走査信号配線との交点にそれぞれ儲けられた、走査信
号配線からの入力をスイッチとして画像信号の入力を受
けるTFT等により構成された、アクティブマトリクス
型の画素TFT表示領域を示している。さらに液晶表示
装置の周辺の駆動回路として、7は映像信号を増幅して
交流反転する為の交流反転増幅回路、8はプリチャージ
回路3に入力する信号を発生させるプリチャージ信号発
生回路、9は液晶表示装置のクロック信号等を発生させ
るタイミングジェネレータを示している。
いて、以下にその動作について説明する。
信号は、液晶表示装置内のプリチャージ回路3に入力さ
れ、あるタイミングでサンプリングされた後に画像信号
配線に書きこまれる。なお、プリチャージ信号について
は後に詳しく説明する。
作するために、タイミングジェネレータ−9で発生した
転送クロックパルスはTFTで構成されたシフトレジス
タ回路1、5へそれぞれ入力されパルス転送が行われ
る。垂直側転送回路のシフトレジスタ4からは垂直走査
パルスが出力され、垂直出力バッファ回路4を通じて画
素TFT表示領域6の走査電極へ印加される。
出力はサンプルホールド回路2内ののゲート電極へ印加
され、液晶表示装置周辺の交流反転増幅回路7にて、水
平走査期間毎にその極性を異ならせるように発生させた
映像信号をサンプリングして画素TFT表示領域6の画
像信号配線に、供給する。
ては、図8に示すように、画面61上に、縦筋状の表示
むら71(以下縦筋という)が出現し、表示の品質を著
しく低下させる。以下この縦筋の原因について簡単に説
明する。
が、最も大きな原因の一つに、画像信号線に映像信号を
出力するための、トランジスタを有するトランスファゲ
ートの特性ばらつきが考えられる。
TFT表示領域6の周辺部を示した図である。画素TF
T表示領域6の各画像信号線は、サンプルホールド回路
2とはトランスファゲート55を、またプリチャージ回
路3とは、トランスファゲート56とを介してそれぞれ
接続されている。次に、図10は、サンプルホールド回
路2に接続されているトランスファゲートと画像信号線
について簡単な等価回路で示した図である。ここでR1
はトランスファゲートがオン状態(開いた状態)の時の
オン抵抗を示したものである。また、C1は画像信号線
の容量である。トランスファゲート55がオンになった
とき、画像信号線にはサンプルホールド回路2より画像
信号Vsigが順次供給される。しかし図10の等価回
路はオン抵抗R1と、画像信号線の持つ容量C1による
RC回路となるので、Vd点では供給された映像信号の
波形になまりが生じる。ここで各画像信号に接続されて
いるトランスファゲート55毎にトランジスタの特性ば
らつきがあった場合、当然の如く画像信号線毎に、充電
能力の差が生じる。この画像信号線の充電能力の差が、
縦筋71となって現れる。
ランジスタの特性ばらつきがあった場合の、1水平走査
期間における動作タイミングと画素に書き込まれる電圧
との関係を示したものである。ここでCHKはサンプル
ホールド回路2を順次走査するための水平クロック信
号、AWPはプリチャージ信号を供給するための制御信
号、Vsigは映像信号、Vpchはプリチャージ信
号、Vsはソースセンター電圧を示す。また、Tawp
は、プリチャージ信号Vpchが印加される期間を示し
ており、AWPが”H”のときにアクティブとなる。ま
たTgon1は1画素の充電期間を示している。
電期間Tgon1でトランスファゲート55の1つがオ
ン状態になり、この間指定された画素に映像信号Vsi
gが書き込まれる。
ンジスタの特性ばらつきがあると、各画像信号線への充
電能力の差により、図12のA、B、Cに示すように、
実際に画素に書き込まれる電圧に差が生じてしまう。点
順次走査の場合、充電期間Tgon1は通常数百nsと
比較的短い期間に1画素分の書き込みを終了しなければ
ならず、上記充電能力差は、直接縦筋の発生に影響を及
ぼす。
ージ信号は、この充電能力差を補正するためのものであ
り、図12に示すように、このプリチャージ信号Vpc
hを画像信号線に印加することにより、一度プリチャー
ジ信号Vsigによって画像信号線の電位をVpまで上
昇させておき、その後充電期間Tgon1で、画素電圧
をVbまで充電させる。A,Bが充電期間Tgon1の
時間でソース電圧Vsから黒電圧Vbまで充電しなけれ
ばならないのに対して、Cのように一度Vpまで充電し
ておくことにより、画素電圧はVpchからVbまで充
電すればよく、画像信号線毎の充電能力のバラツキを補
正して、表示画面を均一化して表示することができる。
おける画像信号とプリチャージ信号とそれらを制御する
制御信号との関係を説明する。
を制御する信号で、この期間は1HSで表わされる。ま
た、CHKは水平クロック信号で、画像信号は水平クロ
ック信号CHKに同期して順次サンプリングされる。水
平クロック信号CHKが送出される期間は、1走査信号
線分の表示期間に相当する。また、AWPはプリチャー
ジ信号を印加するための制御信号で、制御信号AWP
が”H”の期間に、1画像信号配線にプリチャージ信号
Vpchが供給される。ここでVsはソースセンター電
圧、Vsigbは黒表示の時の印加電圧、Vsigwは
白表示の印加電圧である。
ルがノーマリーホワイトの場合、黒表示を行うために
は、ソースセンター電圧に対して液晶パネルのしきい電
圧より高い電圧を印加する。また液晶は劣化防止のため
通常交流化駆動を行う。従って、黒表示ではVb+電圧
とVb-電圧に相当する電圧とが画素に印加される。反
対に白表示の場合Vw+電圧とVw-電圧が印加される。
また、プリチャージ信号Vpchは通常、黒電圧と白電
圧のおよそ50%の中間調に相当する電圧が印加され
る。
来例の構成では、図13に示すように、プリチャージ信
号発生回路8で発生させた信号レベルは、どの水平走査
期間においても黒電圧と白電圧のおよそ50%の中間調
に相当する、固定されたレベルの信号として入力される
のに対し、外部から入力される映像信号は、水平走査期
間毎に変動したレベルを有しており、場合によってはプ
リチャージ信号のレベルと映像信号レベルの差が大きく
なる。従って従来技術のプリチャージ回路では、上記縦
筋による画質の低下を充分に解消できるとは言えず、表
示画像を均一化するためのプリチャージの効果が十分に
現れないという問題点を有していた。
信号レベルによらず、画像信号線の充電能力のバラツキ
を解消して、表示画像の均一化を実現することのできる
画像表示装置、画像表示方法等を得ること目的とする。
めに、第1の本発明(請求項1に対応)は、所定の水平
走査期間毎に、その極性が異なる画像信号を出力する画
像信号出力手段と、前記画像信号が出力される画像信号
配線と、走査信号を出力する走査信号出力手段と、前記
画像信号配線と互いに交差して、複数の格子領域を形成
する走査信号配線と、前記複数の格子領域上にそれぞれ
配置された、前記走査信号配線からの走査信号をスイッ
チとして、前記画像信号配線から前記画像信号の入力を
受ける半導体スイッチング素子と、前記複数の格子領域
上にマトリックス状に配置された、前記半導体スイッチ
ング素子を介して、前記画像信号配線から供給される信
号を表示材料に印加するための画素電極と、前記画像信
号配線に接続され、N(N:N>1である整数)番目の
走査信号配線に対する水平走査期間と、N+1番目の走
査信号配線に対する水平走査期間との間に、前記N+1
番目の走査信号配線に出力される画像信号の極性と同極
性であって、所定のレベルを有するプリチャージ信号
を、前記N+1番目の走査信号配線に対し出力するプリ
チャージ信号出力手段とを備え、前記プリチャージ信号
出力手段は、N−m番目またはN+n番目(m:N>m
>0を満たす整数、n:n>1である整数)の走査信号
配線に対する前記画像信号のレベルに基づき、前記プリ
チャージ信号の前記所定のレベルを決定する画像表示装
置である。
は、前記プリチャージ信号の前記所定のレベルは、前記
N+1番目の走査信号配線に対する前記画像信号のレベ
ルに基づき決定され、前記画像信号出力手段は、外部か
ら入力される、前記N+1番目の走査信号配線に対する
前記画像信号を、前記所定のレベルを決定するまでの時
間を確保できるように保持する画像信号保持手段を有す
る上記本発明である。
は、前記プリチャージ信号出力手段は、前記N番目の走
査信号配線に対する水平走査期間における画像信号のレ
ベルを加算していく加算回路と、加算されたレベルから
その平均値を求める平均化回路と、複数のプリチャージ
信号のレベルの電圧を発生させるプリチャージレベル電
圧回路と、前記平均化回路から出力された平均値の電圧
とプリチャージレベル電圧回路から出力された複数の電
圧を比較して、前記複数の電圧から、前記平均値の電圧
に最も近いレベルを選択する出力レベル選択回路とを備
えた上記本発明である。
は、所定の水平走査期間毎に、その極性が異なる画像信
号を出力する画像信号出力手段と、前記画像信号が出力
される画像信号配線と、走査信号を出力する走査信号出
力手段と、前記画像信号配線と互いに交差して、複数の
格子領域を形成する走査信号配線と、前記複数の格子領
域上にそれぞれ配置された、前記走査信号配線からの走
査信号をスイッチとして、前記画像信号配線から前記画
像信号の入力を受ける半導体スイッチング素子と、前記
複数の格子領域上にマトリックス状に配置された、前記
半導体スイッチング素子を介して、前記画像信号配線か
ら供給される信号を表示材料に印加するための画素電極
とを備えた画像表示装置の画像表示方法であって、前記
画像信号配線に接続され、N(N:N>1である整数)
番目の走査信号配線に対する水平走査期間と、N+1番
目の走査信号配線に対する水平走査期間との間に、前記
N+1番目の走査信号配線に出力される画像信号の極性
と同極性であって、所定のレベルを有するプリチャージ
信号を、前記N+1番目の走査信号配線に対し出力する
プリチャージ信号出力工程を備え、前記プリチャージ信
号出力工程は、N−m番目またはN+n番目(m:N>
m>0を満たす整数、n:n>1である整数)の走査信
号配線に対する前記画像信号のレベルに基づき、前記プ
リチャージ信号の前記所定のレベルを決定する画像表示
方法である。
は、第1の本発明の画像表示装置の、所定の水平走査期
間毎に、その極性が異なる画像信号を出力する画像信号
出力手段と、走査信号を出力する走査信号出力手段と、
前記画像信号配線に接続され、N(N:N>1である整
数)番目の走査信号配線に対する水平走査期間と、N+
1番目の走査信号配線に対する水平走査期間との間に、
前記N+1番目の走査信号配線に出力される画像信号の
極性と同極性であって、所定のレベルを有するプリチャ
ージ信号を、前記N+1番目の走査信号配線に対し出力
するプリチャージ信号出力手段との全部または一部とし
てコンピュータを機能させるためのプログラムである。
は、第4の本発明の画像表示方法の、前記画像信号配線
に接続され、N(N:N>1である整数)番目の走査信
号配線に対する水平走査期間と、N+1番目の走査信号
配線に対する水平走査期間との間に、前記N+1番目の
走査信号配線に出力される画像信号の極性と同極性であ
って、所定のレベルを有するプリチャージ信号を、前記
N+1番目の走査信号配線に対し出力するプリチャージ
信号出力工程の全部または一部をコンピュータに実行さ
せるためのプログラムである。
表示装置の駆動方式として、表示材料に電圧を印加する
為の画素電極をマトリックス状に有し、かつ前記画素電
極には画像信号配線と走査信号配線に電気的に接続され
た半導体スイッチング素子が接続され、かつ画像信号配
線には外部から入力された画像信号配線上の容量負荷を
充電する為のプリチャージ信号をサンプリングする半導
体スイッチング素子と、外部から入力された画像信号を
サンプリングする為の半導体スイッチング素子が接続さ
れ、前記画素電極と対向電極の間に保持された前記表示
材料を交流駆動する表示装置において、前記画像信号レ
ベルの1水平走査期間の平均値から最適なプリチャージ
レベルを検出する回路を備え、外部から入力される映像
信号レベルに対応した最適なプリチャージ信号レベルを
供給し、表示画像の均一化を実現する事を特徴とする表
示装置の駆動方法を有している。
て図面を参照しながら説明する。
形態1による、駆動回路内蔵型TFTアクティブマトリ
ックスLCD(以下、単にLCDと略す)の表示要素と
周辺の駆動回路の電気的等価回路とを示す。各表示要素
は水平側シフトレジスタ回路10、映像信号のサンプル
ホールド回路11、垂直側シフトレジスタ回路13及び
垂直側出力バッファ14、プリチャージ回路12及び画
像を表示する為の画素TFT表示領域15、および垂直
出力バッファ14と接続された複数の走査信号線、およ
びこの複数の走査信号線と互いに交差して、複数の格子
領域を形成する画像信号線とで構成されている。なお、
画像信号配線には、それぞれサンプルホールド回路11
およびプリチャージ回路12が接続されている。また、
画素TFT表示領域15近傍の構成は、図9に示す従来
例と同様であり、画像信号線のサンプルホールド回路1
1側の端部と、プリチャージ回路12側の端部とは、そ
れぞれトランスファゲートが設けられている。
ら入力される駆動信号として、タイミングジェネレータ
ー18で発生された転送クロックが入力し、また1Hラ
インメモリー回路19を経由して交流反転・増幅回路1
6で発生された液晶駆動用映像信号がサンプルホールド
回路11に入力し、これより画像信号線に映像信号とし
て、水平走査期間毎にその極性が異なるように出力され
る。また、プリチャージレベル検出回路20を経由して
外部から入力された映像信号レベルに対応して、プリチ
ャージ信号発生回路17が生成したプリチャージ信号が
プリチャージ回路12に入力する。
ージレベル検出回路20からの出力であるプリチャージ
レベル検出回路出力、1Hラインメモリー19からの出
力である1Hラインメモリー出力、及びLCDにおい
て、交流反転・増幅回路16からサンプルホールド回路
11へ出力される交流反転・増幅回路出力と、プリチャ
ージ信号発生回路17からプリチャージ回路12へ出力
されるプリチャージ信号発生回路出力を示したものであ
る。
形態によるLCDの動作について図面を参照しながら説
明を行うとともに、本発明の画像表示方法の一実施の形
態について、説明を行う。
(N:N>1である整数)番目の走査信号線に対する水
平走査期間(以下、N番目の水平走査期間と略す)が終
了して、次にN+1番目の走査信号線に対する水平走査
期間(以下、N+1番目の水平走査期間と略す)が行わ
れるものとする。ただし、それぞれの走査信号線に対す
る水平走査期間の大きさは一定であるものとする。
入力された、N+1番目の水平走査期間に表示される映
像信号は、プリチャージレベル検出回路20に入力され
る。このとき、プリチャージレベル検出回路20におい
ては、水平走査期間に渡って、N+1番目の水平走査期
間に表示される映像信号の全画像信号線分のレベルを加
算し、これを全画像信号線の本数で割ることにより、映
像信号レベルの平均値を検出し、この平均値を最適なプ
リチャージレベルとして決定し、プリチャージ信号発生
回路17へ出力する。プリチャージ信号発生回路17
は、入力されたプリチャージレベルを有するプリチャー
ジ信号を発生させ、これをLCD内のプリチャージ回路
12へ出力する。プリチャージ回路12は、映像信号
の、N番目の走査信号線に対する水平走査期間が終了し
て、N+1番目の走査信号線に対する水平走査期間が始
まるまでのブランキング期間に、画像信号線にプリチャ
ージ信号を印加する。
に、プリチャージ信号は、有効な映像信号が画像信号線
に入力される、すなわち有効な映像表示期間が始まる直
前のブランキング期間等に、各画像信号線に入力させる
必要がある。逆に言えば、有効な映像信号は、その映像
信号に対応するプリチャージレベルを判定して、プリチ
ャージ信号が画像信号線に出力してから1水平走査期間
(1H)分だけ遅延させて入力する必要がある。
目の水平走査期間に表示される映像信号は1Hラインメ
モリー19にも入力され、ここで1水平走査期間保持さ
れた後に交流反転・増幅回路16に出力され、その出力
はLCDのサンプルホールド回路11に保持され、画像
信号線へ出力される。これにより、プリチャージ信号が
画像信号線に出力してから、映像信号が画像信号線に出
力されることになる。
ったん1Hラインメモリー19に保持されている間に、
プリチャージレベル検出回路20によって、その一水平
期間当たりのレベルの平均値が、プリチャージレベルと
して検出されている。したがって、プリチャージ信号発
生回路出力の大きさは、交流反転・増幅回路主力の大き
さに対応して変化しており、プリチャージ信号のレベル
と映像信号レベルの差がほとんど一定になっている。こ
れにより、画像信号線の充電能力のバラツキを補正する
プリチャージの効果を、どの水平走査期間においても、
充分に発揮することができる。
ば、映像信号の1水平走査期間の最適なプリチャージレ
ベルを判定し、該当の映像信号のプリチャージ信号をL
CDに入力した後に該当の映像信号をLCDに入力する
為、画像信号線に対するプリチャージ信号入力による画
質改善効果が各水平走査線毎に実行でき、表示品質の改
善が実現できる。
態2における駆動回路内蔵型TFTアクティブマトリッ
クスLCDのプリチャージ信号を発生する部分の構成を
示したものである。本実施の形態は、実施の形態1のプ
リチャージレベル検出回路20の別構成例を示すもので
ある。
0において、41は入力された映像信号を1水平走査期
間にわたって加算していくための加算回路、42は加算
回路41で得られた加算信号の平均値を求めるデータレ
ベル平均化回路、44はプリチャージ信号発生回路17
に送出するいくつかのプリチャージ信号電圧を発生する
プリチャージレベル電圧回路、44はデータレベル平均
化回路42で得られた映像信号の平均値(平均電圧)と
プリチャージレベル電圧回路43を比較し、上記平均電
圧にもっとも近い電圧もしくは一致した電圧レベルを選
択、出力する出力レベル選択回路である。
いて、以下に説明を行う。ただし、実施の形態1と同様
の点は簡潔に述べて、プリチャージ信号発生回路20の
各部の具体的な動作と作成されるプリチャージ信号につ
いて、図4を参照しながらより詳しく説明する。
ジ信号を用いた場合における水平走査期間の動作タイミ
ングと実際に画素に書き込まれる電圧との関係を示した
ものである。ここで、ここでCHKはサンプルホールド
回路11を順次走査するためのクロック信号、AWPは
プリチャージ信号を供給するための制御信号、Vsig
は映像信号、Vpch1はプリチャージ信号、Vsはソ
ースセンター電圧を示す。
ch1が印加される期間を示しており、AWPが”H”
の期間Tawpにアクティブとなる。またTgon1は
1画素の充電期間を示している。本実施の形態に用いる
LCDは点順次走査を行うので、Tgon1期間でトラ
ンスファゲート55の1つがオン状態になり、この間画
素に映像信号Vsigが書き込まれる。本実施の形態で
は映像信号は黒電圧Vb+を1ラインにわたって書き込
むものとする。従ってVsigはソースセンターVsに
対して1水平走査期間にわたり一定(Vb+電圧)とな
る。
の作成方法についてより詳細に述べる。まず、LCDに
ある(N+1)番目の水平走査期間映像信号を表示させ
るタイミングに対して、1水平走査期間前、すなわちN
番目の水平走査期間の映像信号41が、加算回路41に
入力される。加算回路41は1水平走査期間にわたって
順次映像信号を加算する。
ので、黒に対応した映像信号が画像信号線の本数分加算
される。加算されたデータは、データレベル平均化回路
42に入力され、そこで画像信号本数分のデータの平均
値が計算される。本実施の形態では表示データはすべて
黒データであるので、平均値も黒データに一致する。
ル選択回路44に入力される。一方、プリチャージレベ
ル電圧回路43では、あらかじめ白電圧から黒電圧間の
電圧を分圧して、いくつかのリファレンス電圧が作成さ
れている。出力レベル選択回路44では、入力された平
均値データと複数のプリチャージレベル電圧を比較参照
し、上記平均値(平均電圧)にもっとも近いリファレン
ス電圧もしくは一致したリファレンス電圧を選択し、プ
リチャージ出力回路46に出力する。
得られたリファレンス電圧からプリチャージ信号Vpc
h1を作成し、N+1番目の水平走査期間に映像信号と
同期して、すなわちN+1番目の水平走査期間の映像信
号が出力される前に、画像信号線にプリチャージ信号V
pch1を出力する。
黒電圧を選択することによって、図4に示すように実際
の表示データVb+と一致したプリチャージ信号電圧V
pを出力することが可能となる。作成されたプリチャー
ジ信号Vpch1は、AWP信号が”H”の期間Taw
pに各画像信号線に供給され、画像信号線はVpまで充
電される。その後、映像信号Vsigが順次画素に書き
込まれる。
号Vpch1は、一致もしくは、最小電圧差に設定する
ことができるので、実際に映像信号Vsigを書き込む
際に生じる、個々のトランスファゲートの影響を最小限
に抑制して、画像信号線毎の充電能力のバラツキを補正
することが可能となる。なお図4では、それぞれの信号
波形をよりわかりやすくする目的で、Vp=Vbとして
いない。
せる信号の平均値(平均電圧)を求め、平均値に応じ
て、プリチャージ信号Vpch1の電圧レベルを変化さ
せることにより、LCDの表示むらを大幅に改善するこ
とが可能となる。
リチャージレベル検出回路20の構成は、実施の形態2
と同様なので、説明には図3を用い、詳細は省略する。
プリチャージ回路構成を用いた場合における水平走査期
間の動作タイミングと実際に画素に書き込まれる電圧と
の関係を示したものである。ここで、ここでCHKはサ
ンプルホールド回路11を順次走査するためのクロック
信号、AWPはプリチャージ信号を供給するための制御
信号、Vsigは映像信号、Vpch2はプリチャージ
信号、Vsはソースセンター電圧を示す。また、Taw
pは、プリチャージ信号Vpch2が印加される期間を
示しており、AWPが”H”の期間Tawpにアクティ
ブとなる。またTgon1は1画素の充電期間を示して
いる。
るLCDは点順次走査を行うので、Tgon1期間で、
半導体スイッチング素子の1つがオン状態になり、この
間、指定された画素に映像信号Vsigが書き込まれ
る。本実施の形態では映像信号は白電圧Vw+を1ライ
ンにわたって書き込むものとする。従ってVsigはソ
ースセンターVsに対して1水平走査期間にわたり一定
(Vw+電圧)となる。
の作成方法について図5を参照してより詳細に述べる。
まず、LCDにある(N+1)番目の水平走査期間映像
信号を表示させるタイミングに対して、1水平走査期間
前、すなわちN番目の水平走査期間の映像信号が、加算
回路41に入力される。加算回路41は1水平走査期間
にわたって順次映像信号を加算する。
ので、白を示す映像信号が画像信号線の本数分加算され
る。
均化回路42に入力され、そこで画像信号本数分のデー
タの平均値が計算される。本実施の形態では表示データ
はすべて白データであるので、この平均値も白データに
一致する。
選択回路44に入力される。これとは別にプリチャージ
レベル電圧回路43では、あらかじめ白電圧から黒電圧
間の電圧を分圧して、複数のリファレンス電圧が作成さ
れている。出力レベル選択回路44では、入力された平
均値データと複数のプリチャージレベル電圧を比較参照
し、上記平均値(平均電圧)にもっとも近いリファレン
ス電圧もしくは一致したリファレンス電圧を選択し、プ
リチャージ信号発生回路17に出力する。
得られたリファレンス電圧からプリチャージ信号Vpc
h2を作成し、N+1番目の水平走査期間に映像信号と
同期して、すなわちN+1番目の水平走査期間の映像信
号が出力される前に、画像信号線にプリチャージ信号V
pch2を出力する。
白電圧を準備することによって、図5に示すように実際
の表示データVwと一致したプリチャージ信号電圧Vp
を出力することが可能となる。作成されたプリチャージ
信号Vpch2は、AWP信号が”H”の期間Tawp
に各画像信号線に供給され、画像信号線はVpまで充電
される。その後、映像信号Vsigが順次画素に書き込
まれる。
号Vpch2は、一致もしくは、最小電圧差に設定する
ことができるので、実際に映像信号Vsigを書き込む
際に生じる個々の半導体スイッチング素子の充電能力の
影響を最小限に抑制することが可能となる。なお図5で
は、それぞれの信号波形をよりわかりやすくする目的
で、Vp=Vwとしていない。
せる信号の平均電圧を求め、プリチャージ信号Vpch
2の電圧レベルを変化させることにより、表示むらを大
幅に改善することが可能となる。
リチャージレベル検出回路20の構成は、実施の形態2
と同様なので、説明には図4を用い、詳細は省略する。
プリチャージ回路構成を用いた場合における水平走査期
間の動作タイミングと実際に画素に書き込まれる電圧と
の関係を示したものである。ここで、ここでCHKはサ
ンプルホールド回路11を順次走査するためのクロック
信号、AWPはプリチャージ信号を供給するための制御
信号、Vsigは映像信号、Vpch3はプリチャージ
信号、Vsはソースセンター電圧を示す。また、Taw
pは、プリチャージ信号Vpch3が印加される期間を
示しており、AWPが”H”の期間Tawpにアクティ
ブとなる。またTgon1は1画素の充電期間を示して
いる。液晶表示装置は点順次走査を行うので、Tgon
1期間でトランスファゲート55の1つがオン状態にな
り、この間指定された画素に映像信号Vsigが書き込
まれる。また、本実施の形態では映像信号は白電圧Vw
+から黒電圧Vb+までの電圧範囲内でランダムな信号電
圧を書き込むものとする。従ってVsigはソースセン
ターVsに対して1水平走査期間内にVw+からVb+の
範囲でランダムに変化する。
の作成方法について図4を参照してより詳細に述べる。
まず、LCDにある(N+1)番目の水平走査期間映像
信号を表示させるタイミングに対して、1水平走査期間
前、すなわちN番目の水平走査期間の映像信号41が、
加算回路41に入力される。加算回路41は1水平走査
期間にわたって順次映像信号を加算する。
電圧Vb+の範囲で、各画像信号線に対応した映像信号
が順次加算される。
回路42に入力され、そこで320個のデータの平均値
が計算される。表示データはランダムであるので、平均
値はある中間調の電圧レベルに設定される。
ル選択回路44に入力される。これとは別にプリチャー
ジレベル電圧回路43では、あらかじめ白電圧から黒電
圧間の電圧を分圧して、複数のリファレンス電圧が作成
されている。出力レベル選択回路44では、入力された
平均値データと複数のプリチャージレベル電圧を比較参
照し、上記平均値(平均電圧)にもっとも近いリファレ
ンス電圧もしくは一致したリファレンス電圧を選択し、
プリチャージ出力回路46に出力する。
得られたリファレンス電圧からプリチャージ信号Vpc
h3を作成し、N+1番目の水平走査期間に映像信号と
同期して、すなわちN+1番目の水平走査期間の映像信
号が出力される前に、画像信号線にプリチャージ信号V
pch3を出力する。プリチャージ信号Vpch3は、
AWP信号が”H”の期間に各画像信号線に供給され、
画像信号線はVpまで充電される。
た画素に書き込まれる。ここで映像信号Vsigの平均
電圧とプリチャージ信号Vpch3電圧の差は最小に設
定することができるので、実際に映像信号Vsigを書
き込む際に生じる個々の半導体スイッチング素子の充電
能力の影響を低減することが可能となる。
せる信号の平均電圧を求め、それに対応してプリチャー
ジ信号Vpch3の電圧レベルを変化させることによ
り、表示むらを大幅に改善することが可能となる。
ラインメモリー19を省いた構成、すなわち、プリチャ
ージレベルを検出回路20に入力された画像信号と、同
回路にて決定されたプリチャージレベルの信号が入力さ
れた後のタイミングでLCDに入力する画像信号が異な
る場合でも、プリチャージレベルと映像信号レベルとの
差は映像信号が1水平走査期間内に大きく変化した場合
に限られる為、概ね画質の改善効果は見られる。したが
って、1Hラインメモリー19は省いた構成として実現
しても良い。
チャージ信号は、N番目の走査信号線に対する水平走査
期間と、N+1番目の走査信号線に対する水平走査期間
の間に出力され、そのレベルは、N+1番目の走査信号
線に対する水平走査期間に、画像信号線に出力される映
像信号のレベルに基づき決定されるものとして説明を行
ったが、本発明のプリチャージ信号は、これに限定する
ものではなく、例えば映像信号のレベルがさほど変化し
ない場合は、N番目の走査信号線、もしくはそれ以前の
N−1,N−2,...N−m(mは1以上の整数)の
走査信号線に対する映像信号のレベルに基づき決定する
ようにしてもよい。またプリチャージ信号のレベルは、
N+1番目以降の、N+1,N+2,...N+n(n
は1以上の整数)の走査信号線に対する映像信号のレベ
ルに基づき決定するようにしてもよい。なお、この場合
は1Hラインメモリー19の代わりに、より多くの容量
を有するラインメモリーを用いるのが望ましい。要する
に、本発明のプリチャージ信号の所定のレベルは、任意
の水平走査期間に出力される画像信号のレベルに基づき
決定されるようにしてもよい。また、映像信号のレベル
の平均値ではなく、代表値等に基づくものであってもよ
い。
構成は、入力された映像信号の有効映像期間内の信号レ
ベルの平均値を検出し、プリチャージ信号発生回路へ信
号を出力する方法であれば、アナログ回路構成・ディジ
タル回路構成いずれでも回路構成に制限は無い。
ミングジェネレータ18,交流反転・増幅回路16,シ
フトレジスタ10、サンプルホールド回路11およびト
ランスファゲート55は、本発明の画像信号出力手段の
一例であり、画像信号線は本発明の画像信号配線の一例
であり、タイミングジェネレータ18,シフトレジスタ
10、垂直出力バッファおよびトランスファゲート56
は、本発明の走査信号出力手段の一例であり、走査信号
線は本発明の走査信号配線の一例であり、画素TFT表
示領域6は、本発明の半導体スイッチング素子および画
素電極の一例であり、プリチャージレベル検出回路1
0,プリチャージ信号発生回路17およびプリチャージ
回路12は本発明のプリチャージ信号出力手段の一例で
ある。また、1Hラインメモリー19は、本発明の画像
信号保持手段の一例である。
示装置の全部又は一部の手段(又は、装置、素子、回
路、部等)の機能をコンピュータにより実行させるため
のプログラムであって、コンピュータと協働して動作す
るプログラムである。
示方法の全部又は一部のステップ(又は、工程、動作、
作用等)の動作をコンピュータにより実行させるための
プログラムであって、コンピュータと協働して動作する
プログラムである。
素子、回路、部等)、本発明の一部のステップ(又は、
工程、動作、作用等)とは、それらの複数の手段又はス
テップの内の、幾つかの手段又はステップを意味し、あ
るいは、一つの手段又はステップの内の、一部の機能又
は一部の動作を意味するものである。
ンピュータに読みとり可能な記録媒体も本発明に含まれ
る。
は、コンピュータにより読み取り可能な記録媒体に記録
され、コンピュータと協働して動作する態様であっても
良い。
は、伝送媒体中を伝送し、コンピュータにより読みとら
れ、コンピュータと協働して動作する態様であっても良
い。
タベース、データフォーマット、データテーブル、デー
タリスト、データの種類などを含む。
れ、伝送媒体としては、インターネット、光ファイバ等
の伝送機構、光・電波・音波等が含まれる。
CPU等の純然たるハードウェアに限らず、ファームウ
ェアや、OS、更に周辺機器を含むものであっても良
い。
は、ソフトウェア的に実現しても良いし、ハードウェア
的に実現しても良い。
信号レベルの1水平走査期間の平均値から最適なプリチ
ャージレベルを検出する回路を備え、外部から入力され
る映像信号レベルに対応した最適なプリチャージ信号レ
ベルを供給する事により、プリチャージレベルと映像信
号レベルの差による画像劣化を起こす事無く、表示画像
の均一化を実現出来る。
TFTアクティブマトリックスLCDの構成図である。
ングを説明するための図である。
ジレベル決定回路の構成図である。
号と画像信号との関係について説明するための図であ
る。
号と画像信号との関係について説明するための図であ
る。
号と画像信号との関係について説明するための図であ
る。
トリクス液晶表示装置の構成図である。
画面における縦筋状の表示むらを示す図である。
トリクス液晶表示装置の、画素TFT領域6近傍の構成
を示す図である。
晶表示装置における、トランスファゲートと画像信号線
との等価回路を示す図である。
晶表示装置の1水平走査期間における制御信号および電
圧波形を示す図である。
示装置における映像信号とプリチャージ信号との関係を
示す図である。
説明するための図である。
Claims (6)
- 【請求項1】 所定の水平走査期間毎に、その極性が異
なる画像信号を出力する画像信号出力手段と、 前記画像信号が出力される画像信号配線と、 走査信号を出力する走査信号出力手段と、 前記画像信号配線と互いに交差して、複数の格子領域を
形成する走査信号配線と、 前記複数の格子領域上にそれぞれ配置された、前記走査
信号配線からの走査信号をスイッチとして、前記画像信
号配線から前記画像信号の入力を受ける半導体スイッチ
ング素子と、 前記複数の格子領域上にマトリックス状に配置された、
前記半導体スイッチング素子を介して、前記画像信号配
線から供給される信号を表示材料に印加するための画素
電極と、 前記画像信号配線に接続され、N(N:N>1である整
数)番目の走査信号配線に対する水平走査期間と、N+
1番目の走査信号配線に対する水平走査期間との間に、
前記N+1番目の走査信号配線に出力される画像信号の
極性と同極性であって、所定のレベルを有するプリチャ
ージ信号を、前記N+1番目の走査信号配線に対し出力
するプリチャージ信号出力手段とを備え、 前記プリチャージ信号出力手段は、N−m番目またはN
+n番目(m:N>m>0を満たす整数、n:n>1で
ある整数)の走査信号配線に対する前記画像信号のレベ
ルに基づき、前記プリチャージ信号の前記所定のレベル
を決定する画像表示装置。 - 【請求項2】 前記プリチャージ信号の前記所定のレベ
ルは、前記N+1番目の走査信号配線に対する前記画像
信号のレベルに基づき決定され、 前記画像信号出力手段は、外部から入力される、前記N
+1番目の走査信号配線に対する前記画像信号を、前記
所定のレベルを決定するまでの時間を確保できるように
保持する画像信号保持手段を有する請求項1に記載の画
像表示装置。 - 【請求項3】 前記プリチャージ信号出力手段は、 前記N番目の走査信号配線に対する水平走査期間におけ
る画像信号のレベルを加算していく加算回路と、 加算されたレベルからその平均値を求める平均化回路
と、 複数のプリチャージ信号のレベルの電圧を発生させるプ
リチャージレベル電圧回路と、 前記平均化回路から出力された平均値の電圧とプリチャ
ージレベル電圧回路から出力された複数の電圧を比較し
て、前記複数の電圧から、前記平均値の電圧に最も近い
レベルを選択する出力レベル選択回路とを備えた請求項
1に記載の画像表示装置。 - 【請求項4】 所定の水平走査期間毎に、その極性が異
なる画像信号を出力する画像信号出力手段と、 前記画像信号が出力される画像信号配線と、 走査信号を出力する走査信号出力手段と、 前記画像信号配線と互いに交差して、複数の格子領域を
形成する走査信号配線と、 前記複数の格子領域上にそれぞれ配置された、前記走査
信号配線からの走査信号をスイッチとして、前記画像信
号配線から前記画像信号の入力を受ける半導体スイッチ
ング素子と、 前記複数の格子領域上にマトリックス状に配置された、
前記半導体スイッチング素子を介して、前記画像信号配
線から供給される信号を表示材料に印加するための画素
電極とを備えた画像表示装置の画像表示方法であって、 前記画像信号配線に接続され、N(N:N>1である整
数)番目の走査信号配線に対する水平走査期間と、N+
1番目の走査信号配線に対する水平走査期間との間に、
前記N+1番目の走査信号配線に出力される画像信号の
極性と同極性であって、所定のレベルを有するプリチャ
ージ信号を、前記N+1番目の走査信号配線に対し出力
するプリチャージ信号出力工程を備え、 前記プリチャージ信号出力工程は、N−m番目またはN
+n番目(m:N>m>0を満たす整数、n:n>1で
ある整数)の走査信号配線に対する前記画像信号のレベ
ルに基づき、前記プリチャージ信号の前記所定のレベル
を決定する画像表示方法。 - 【請求項5】 請求項1に記載の画像表示装置の、所定
の水平走査期間毎に、その極性が異なる画像信号を出力
する画像信号出力手段と、走査信号を出力する走査信号
出力手段と、前記画像信号配線に接続され、N(N:N
>1である整数)番目の走査信号配線に対する水平走査
期間と、N+1番目の走査信号配線に対する水平走査期
間との間に、前記N+1番目の走査信号配線に出力され
る画像信号の極性と同極性であって、所定のレベルを有
するプリチャージ信号を、前記N+1番目の走査信号配
線に対し出力するプリチャージ信号出力手段との全部ま
たは一部としてコンピュータを機能させるためのプログ
ラム。 - 【請求項6】 請求項4に記載の画像表示方法の、前記
画像信号配線に接続され、N(N:N>1である整数)
番目の走査信号配線に対する水平走査期間と、N+1番
目の走査信号配線に対する水平走査期間との間に、前記
N+1番目の走査信号配線に出力される画像信号の極性
と同極性であって、所定のレベルを有するプリチャージ
信号を、前記N+1番目の走査信号配線に対し出力する
プリチャージ信号出力工程の全部または一部をコンピュ
ータに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001161479A JP2002351427A (ja) | 2001-05-29 | 2001-05-29 | 画像表示装置および画像表示方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001161479A JP2002351427A (ja) | 2001-05-29 | 2001-05-29 | 画像表示装置および画像表示方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002351427A true JP2002351427A (ja) | 2002-12-06 |
JP2002351427A5 JP2002351427A5 (ja) | 2008-06-26 |
Family
ID=19004747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001161479A Pending JP2002351427A (ja) | 2001-05-29 | 2001-05-29 | 画像表示装置および画像表示方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002351427A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004191544A (ja) * | 2002-12-10 | 2004-07-08 | Seiko Epson Corp | 電気光学装置 |
JP2004272194A (ja) * | 2003-03-10 | 2004-09-30 | Boe Hydis Technology Co Ltd | 液晶表示装置及びその駆動方法 |
CN100426063C (zh) * | 2005-08-23 | 2008-10-15 | 乐金显示有限公司 | 液晶显示器件及其驱动方法 |
US7602361B2 (en) | 2004-01-28 | 2009-10-13 | Seiko Epson Corporation | Electro-optical device, driving circuit, method, and apparatus to clear residual images between frames and precharge voltage for subsequent operation |
CN108053800A (zh) * | 2018-01-25 | 2018-05-18 | 北京集创北方科技股份有限公司 | 显示装置及其驱动方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH113067A (ja) * | 1997-06-13 | 1999-01-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JP2002244625A (ja) * | 2001-02-19 | 2002-08-30 | Matsushita Electric Ind Co Ltd | 表示装置 |
JP2002351428A (ja) * | 2001-05-29 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 画像表示装置および画像表示方法 |
-
2001
- 2001-05-29 JP JP2001161479A patent/JP2002351427A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH113067A (ja) * | 1997-06-13 | 1999-01-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JP2002244625A (ja) * | 2001-02-19 | 2002-08-30 | Matsushita Electric Ind Co Ltd | 表示装置 |
JP2002351428A (ja) * | 2001-05-29 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 画像表示装置および画像表示方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004191544A (ja) * | 2002-12-10 | 2004-07-08 | Seiko Epson Corp | 電気光学装置 |
JP4517576B2 (ja) * | 2002-12-10 | 2010-08-04 | セイコーエプソン株式会社 | 電気光学装置 |
JP2004272194A (ja) * | 2003-03-10 | 2004-09-30 | Boe Hydis Technology Co Ltd | 液晶表示装置及びその駆動方法 |
JP4552105B2 (ja) * | 2003-03-10 | 2010-09-29 | ハイディス テクノロジー カンパニー リミテッド | 液晶表示装置及びその駆動方法 |
US7602361B2 (en) | 2004-01-28 | 2009-10-13 | Seiko Epson Corporation | Electro-optical device, driving circuit, method, and apparatus to clear residual images between frames and precharge voltage for subsequent operation |
CN100426063C (zh) * | 2005-08-23 | 2008-10-15 | 乐金显示有限公司 | 液晶显示器件及其驱动方法 |
CN108053800A (zh) * | 2018-01-25 | 2018-05-18 | 北京集创北方科技股份有限公司 | 显示装置及其驱动方法 |
CN108053800B (zh) * | 2018-01-25 | 2021-10-29 | 北京集创北方科技股份有限公司 | 显示装置及其驱动方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4271414B2 (ja) | 画像表示装置および表示駆動方法 | |
JP4904641B2 (ja) | 液晶表示制御回路 | |
JP2868650B2 (ja) | 表示装置 | |
JP4330059B2 (ja) | 液晶表示装置及びその駆動制御方法 | |
KR100698975B1 (ko) | 액정 표시 장치 및 액정 표시 장치의 구동 방법 | |
JP2001215469A (ja) | 液晶表示装置 | |
WO2018233368A1 (zh) | 像素电路、显示装置以及驱动方法 | |
KR20020067097A (ko) | 액정 표시 장치와 이의 구동 장치 및 방법 | |
JP2003173174A (ja) | 画像表示装置および表示駆動方法 | |
US9087493B2 (en) | Liquid crystal display device and driving method thereof | |
JP2002351427A (ja) | 画像表示装置および画像表示方法 | |
JP2002351428A (ja) | 画像表示装置および画像表示方法 | |
JP3770360B2 (ja) | 液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法 | |
JP2506582B2 (ja) | アクティブ液晶表示装置 | |
JP2007248536A (ja) | 液晶表示装置ならびにその駆動回路および駆動方法 | |
JPH07199152A (ja) | 液晶表示装置 | |
JP4198027B2 (ja) | 液晶表示装置の駆動方法 | |
JPH10186326A (ja) | マトリックス型液晶表示装置 | |
KR101186018B1 (ko) | 액정표시장치 및 그의 구동 방법 | |
JPH11282422A (ja) | 液晶表示装置 | |
JP3016369B2 (ja) | 映像表示装置 | |
JP3160142B2 (ja) | 液晶表示装置 | |
JP2005091781A (ja) | 表示装置およびその駆動方法 | |
JP2001159876A (ja) | 残像消去方法および該残像消去方法を用いた表示装置 | |
JP2000132135A (ja) | 表示装置並びに表示装置の駆動方法及び製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080508 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |