JP2018018819A - 刺激開始される自己破壊基板のためのセンサおよびヒータ - Google Patents

刺激開始される自己破壊基板のためのセンサおよびヒータ Download PDF

Info

Publication number
JP2018018819A
JP2018018819A JP2017140416A JP2017140416A JP2018018819A JP 2018018819 A JP2018018819 A JP 2018018819A JP 2017140416 A JP2017140416 A JP 2017140416A JP 2017140416 A JP2017140416 A JP 2017140416A JP 2018018819 A JP2018018819 A JP 2018018819A
Authority
JP
Japan
Prior art keywords
substrate
layer
electrode layer
heater
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017140416A
Other languages
English (en)
Other versions
JP6938257B2 (ja
JP2018018819A5 (ja
Inventor
クリストファー・エル・チュア
L Chua Christopher
ジェン・ピン・ルー
Ping Lu Jeng
グレゴリー・ホワイティング
Whiting Gregory
スコット・ジェイ・リム
Scott J Limb
レネ・エイ・ルジャン
A Lujan Rene
チアン・ワン
Qiang Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Palo Alto Research Center Inc
Original Assignee
Palo Alto Research Center Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Palo Alto Research Center Inc filed Critical Palo Alto Research Center Inc
Publication of JP2018018819A publication Critical patent/JP2018018819A/ja
Publication of JP2018018819A5 publication Critical patent/JP2018018819A5/ja
Application granted granted Critical
Publication of JP6938257B2 publication Critical patent/JP6938257B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17768—Structural details of configuration resources for security
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

【課題】政府のセキュリティおよびサプライチェーン・インテグリティなどの用途の電子デバイスにおいては、制御されたトリガにより自己破壊することが不可欠であるが、その際、小片に破砕する電子デバイスを提供する。【解決手段】自己破壊デバイス１０１は、抵抗ヒータ１２０を有する応力負荷された基板１１０を含み、抵抗ヒータは応力負荷された基板に熱的に接続される。この自己破壊デバイスは、電源１４０およびセンサ１３１とスイッチ１３２とを有するトリガ回路１３０を含む。センサは、トリガ刺激に曝されるとトリガ信号を生成し、スイッチは、トリガ信号に応答して電源をヒータに接続し、ヒータは、電源によって作動されると応力負荷された基板の自己破壊を開始するのに十分な熱を発生する。【選択図】図１Ａ

Description

本開示は、概して、自己破壊基板を含むデバイス、ならびに関連する方法およびシステムに関する。
制御されたトリガ可能な様式で物理的に自己破壊することができる電子システムは、セキュリティおよびサプライチェーン・インテグリティを維持するなどの様々な用途に有用である。
いくつかの実施形態は、応力負荷された基板に熱的に接続されたヒータを有する応力負荷された基板を含む自己破壊デバイスに関する。このデバイスは、電源およびトリガ回路を含む。トリガ回路は、センサおよびスイッチを含む。センサは、トリガ刺激に曝されるとトリガ信号を生成するように構成される。スイッチは、トリガ信号によって起動されたときに電源をヒータに接続するように構成され、これにより、ヒータが応力負荷された基板の自己破壊を開始するのに十分な熱を発生させる。
いくつかの実施形態によれば、方法は、トリガ刺激への曝露に応答してトリガ信号を生成する工程を含む。電源は、トリガ信号に応答してヒータに接続される。応力負荷された基板は、電源がヒータに接続された後に加熱され、応力負荷された基板の自己破壊を開始するのに十分な程度に応力負荷された基板に損傷を与える。
いくつかの実施形態は、フォトダイオードを作製する方法に関する。第１の電極層が基板上に堆積される。活性領域の第１のドープ層は、第１の電極層上に堆積される。真性層が第１のドープ層上に堆積される。活性領域の第２のドープ層は、真性層の上に堆積される。第２の電極層は、第２のドープ層上に堆積される。第１の電極層、第１のドープ層、真性層、第２のドープ層および第２の電極層は、２つ以下のマスク工程でフォトダイオードを形成するようにパターニングされる。
図１Ａは、いくつかの実施形態による自己破壊デバイスの１つのバージョンを示す。 図１Ｂは、いくつかの実施形態による自己破壊デバイスの１つのバージョンを示す。 図１Ｃは、いくつかの実施形態による自己破壊デバイスの１つのバージョンを示す。 図１Ｄは、いくつかの実施形態による応力加工された基板を含むデバイスの断面図を示す。 いくつかの実施形態による、図１Ａおよび図１Ｂに示す自己破壊デバイスを使用する方法を示すフロー図である。 図３Ａは、いくつかの実施形態による応力加工された基板が製作される第１の方法を示す。 図３Ｂは、いくつかの実施形態による応力加工された基板が製作される第１の方法を示す。 図３Ｃは、いくつかの実施形態による応力加工された基板が製作される第１の方法を示す。 図３Ｄは、いくつかの実施形態による応力加工された基板が製作される第１の方法を示す。 図３Ｅは、いくつかの実施形態による応力加工された基板が製作される第１の方法を示す。 図４Ａは、いくつかの実施形態による応力加工された基板が製作される第２の方法を示す。 図４Ｂは、いくつかの実施形態による応力加工された基板が製作される第２の方法を示す。 図４Ｃは、いくつかの実施形態による応力加工された基板が製作される第２の方法を示す。 図４Ｄは、いくつかの実施形態による応力加工された基板が製作される第２の方法を示す。 図４Ｅは、いくつかの実施形態による応力加工された基板が製作される第２の方法を示す。 図５Ａは、いくつかの実施形態による応力加工された基板が製作される第３の方法を示す。 図５Ｂは、いくつかの実施形態による応力加工された基板が製作される第３の方法を示す。 図５Ｃは、いくつかの実施形態による応力加工された基板が製作される第３の方法を示す。 図５Ｄは、いくつかの実施形態による応力加工された基板が製作される第３の方法を示す。 図５Ｅは、いくつかの実施形態による応力加工された基板が製作される第３の方法を示す。 図６Ａ、図６Ｂは、いくつかの実施形態による図１Ａおよび図１Ｂに示される自己破壊デバイスのセンサとして使用されるｐ−ｉ−ｎフォトダイオードの断面図である。 図７Ａは、いくつかの実施形態による、応力負荷された基板上に配設されたヒータおよびフォトダイオードの上面図を示す。 図７Ｂは、いくつかの実施形態による、ヒータ、フォトダイオード、およびフォトダイオードリードの線Ｂ−Ｂ’を通る断面を示す。 図８は、いくつかの実施形態による、応力負荷された基板上に配設された異なる横断面積を有する、集積フォトダイオード８００および２つのテストヒータを含むテスト構造の写真である。 図９は、光検出器が暗い所にある場合、明るい蛍光灯室内で周囲光に曝露される場合、近接して明るい携帯電話ＬＥＤフラッシュライトで照射される場合、典型的な５ｍＷ緑色レーザポインタで照射される場合の光電流応答を示す。 いくつかの実施形態による光検出器の製造プロセスを示すフロー図である。 図１１Ａは、光検出器の製造プロセスを示す上面図を図示する。 図１１Ｂは、光検出器の製造プロセスを示す上面図を図示する。 図１２Ａは、本明細書に開示された実施形態による自己破壊デバイスの回路図を提供する。 図１２Ｂは、本明細書に開示された実施形態による自己破壊デバイスの別の回路図を提供する。 図１３は、図１２の回路の様々な場所に配設され、自己破壊プロセスを監視する電気試験プローブの図を示す。 図１４は、自己破壊プロセス中の様々な時間における対応するオシロスコープ信号（ＣＨ１、ＣＨ２、ＣＨ３）を示す。 図１５Ａは、基板の光学的にトリガされた自己破壊を示す一連の時間経過写真である。 図１５Ｂは、基板の光学的にトリガされた自己破壊を示す一連の時間経過写真である。 図１５Ｃは、基板の光学的にトリガされた自己破壊を示す一連の時間経過写真である。 図１５Ｄは、基板の光学的にトリガされた自己破壊を示す一連の時間経過写真である。 図１６Ａは、ＲＦ信号によってトリガされた基板のトリガされた自己破壊を示す一連の時間経過写真である。 図１６Ｂは、ＲＦ信号によってトリガされた基板のトリガされた自己破壊を示す一連の時間経過写真である。 図１６Ｃは、ＲＦ信号によってトリガされた基板のトリガされた自己破壊を示す一連の時間経過写真である。 図１６Ｄは、ＲＦ信号によってトリガされた基板のトリガされた自己破壊を示す一連の時間経過写真である。
図は必ずしも正確な縮尺ではない。図で使用される同様の数字は、同様の構成要素を指す。しかしながら、所与の図においてある構成要素を指すためにある数字を使用することは、同じ数字で標識された別の図の構成要素を制限することを意図するものではないことが理解される。
本明細書に開示された実施形態は、制御されたトリガ可能な様式で小片に破砕することによって自己破壊することができる電子デバイスに関する。本明細書で開示されるデバイスおよび方法は、政府のセキュリティおよびサプライチェーン・インテグリティなどの様々な用途において有用である。
図１Ａ、図１Ｂおよび図１Ｃは、トリガ刺激に応答して自己破壊するように構成された３つのバージョンの自己破壊デバイス１０１、１０２、１０３を示す。自己破壊デバイス１０１、１０２、１０３は、抵抗ヒータ１２０を有する応力負荷された基板１１０を含む。ヒータ１２０は、応力負荷された基板１１０に熱的に接続されている。いくつかの実施形態では、ヒータは電流を流すことによって作動される抵抗導電膜である。他の実施形態では、ヒータは、高周波結合マイクロ波によって作動される。さらに別の実施形態では、ヒータは、強いレーザビームによって作動される光吸収体である。抵抗導電膜の実施形態では、ヒータは、温度が十分に高い値に達したときに破断する薄膜ヒューズとすることができる。
トリガ回路１３０は、トリガ刺激への曝露に応答してヒータ１２０を電源１４０に接続させるように構成される。トリガ回路１３０は、センサ１３１およびスイッチ１３２を含む。センサ１３１は、トリガ刺激に曝されるとトリガ信号を生成する。トリガ信号による起動後、スイッチ１３２は、電源１４０をヒータ１２０に電気的に接続する。ヒータ１２０は、電源１４０によって作動されると、応力負荷された基板１１０の自己破壊を開始させるのに十分な熱を発生する。応力負荷された基板１１０は、多くの部分に破砕することによって自己破壊するように加工される。いくつかの実施形態では、破砕動力学は基板１１０が粉末化によって自己破壊するように設計され、ここで破砕片は、大部分の粒子が約９００μｍ未満、約５００μｍ未満、またはさらには約１００μｍ未満の長さ、幅および高さ寸法を有するような小粒子である。
図１Ａに示されるデバイス１０１の１つのバージョンでは、センサ１３１およびスイッチ１３２は、応力負荷された基板１１０上に配置される。図１Ｂに示すデバイス１０２の別の変形例では、スイッチ１３２は、応力負荷された基板１１０上に配置されていない。図１Ｃに示すデバイス１０３のさらに別のバージョンでは、センサ１３１もスイッチ１３２も、応力負荷された基板１１０上に配置されていない。場合により、自己破壊デバイス１０１、１０２、１０３のいずれかのバージョンにおいて、１つ以上の構成要素１５０、例えば電子構成要素が、応力負荷された基板１１０上に配置されてもよく、こうして応力負荷された基板１１０が自己破壊するときにこの構成要素１５０も破壊される。いくつかの実施では、１つ以上の構成要素１５０は、暗号鍵を生成または格納する集積回路を含んでいてもよい。集積回路が破壊される場合、プロセッサまたは他のシステム構成要素はアクセス不能または非機能になる。
応力負荷された基板１１０を準備する際に使用されるプロセス、例えば化学テンパリングは、支持基板１１０の厚さ内に大きな応力勾配を与える。この蓄積された機械的エネルギーは、ヒータ付近の局所的な領域が加熱されて損傷すると急激に放出される。結果として生じる衝撃波は、基板１１０を破砕させる。
図１Ａの線Ａ−Ａ’を通って取られた図１Ｄの断面図に示されるように、応力負荷された基板１１０は、残留引張応力を有する少なくとも１つの引張応力層１１５および残留圧縮応力を有する少なくとも１つの圧縮応力層１１６を含むウェハ状構造であってもよい。引張応力層１１５および圧縮応力層１１６（本明細書において集合的に「応力加工層」と称する）は、残留引張応力および圧縮応力が自己平衡し、応力勾配を生成するように動作可能に一体的に共に接続され得る。以下でさらに詳細に説明するように、応力加工層１１６および１１５は、ガラステンパリング（例えば、熱または化学処理による方法）と同様の方法を用いて基板材料を後処理することによって、または堆積パラメータ（すなわち、温度、圧力、化学）を変化させて、層が組み込まれた相当な応力勾配を集合的に含むようにする蒸着技術（例えば化学蒸着技術）を用いて基板層を堆積させることによって、製作されてもよい。図１Ｄに示される応力加工層１１６および１１５の配置は、１つ以上の応力負荷されたおよび／または応力負荷されていない基板層が、２つの応力加工層の上および／または間に配設され得ることに限定されないことを意図していることに留意する。
図２は、図１Ａ〜図１Ｄに示す自己破壊デバイス１０１、１０２、１０３の使用方法を示すフロー図である。トリガ刺激に対するセンサの曝露に応答して、センサによってトリガ信号が生成される２１０。トリガ信号は、電源をヒータに接続するためにスイッチを起動する制御信号である２２０。ヒータは、応力負荷された基板をヒータの近くの局所的な領域で加熱する２３０。加熱された領域は損傷を受け、次いで基板破砕を介して蓄積された機械的エネルギーの迅速な放出を開始する２４０。いくつかの実施形態では、加熱段階の後の後続冷却により、応力負荷された基板に伝播する破砕を開始させ、応力負荷された基板を多くの部分に分解して自己破壊させる。
種々の方法を用いて、応力負荷された基板１１０を生成してもよい。１つの例のアプローチは、薄膜スパッタ堆積を含む。薄膜スパッタ堆積では、一般に２つの異なる領域が識別されることができ、非常に異なる膜のモルホロジーおよび特徴をもたらし、圧縮応力または引張応力のいずれかを生じる。金属は、機能（例えば、電気的特性）、その構造的性質（例えば、延性）、および導電性スパッタターゲットが単純で高収率のグロー放電ＤＣマグネトロンスパッタリングプロセスを可能にするという事実のために使用されることが多い。しかしながら、応力加工された金属酸化物およびガラス（酸化ケイ素）も同様にスパッタリングすることができる。これらの絶縁膜または半導体膜は、高周波（ＲＦ）スパッタリングまたは混合不活性／反応性ガスプラズマ（例えば、アルゴン／酸素）中の反応性スパッタリングのいずれかによってスパッタ堆積させることができる。
小さなフラグメンテーション粒子を生じる応力負荷された基板の信頼できる粉末化を達成するために、応力負荷された支持基板を生成する方法は、応力加工された薄膜製作技術をイオン交換テンパリングと適合させて、基板、例えばガラス（ＳｉＯ２）基板中に応力プロファイルを生成する工程を含む。
図３Ａ〜図３Ｅは、プラズマ蒸着（ＰＶＤ）技術を用いて完全に生成されたパターニングされたＳｉＯ２応力負荷された支持基板によって応力負荷された支持基板３１０Ａが構築される第１の方法を示す。この方法は、応力負荷された支持基板に生成される特定の応力プロファイルを高度に制御し、応力負荷された支持基板の厚さ寸法を通してガラス配合およびモルホロジーを連続的に制御する。ウェハ３００（例えば、シリコンまたは他の材料）は、剥離層３１０（最も可能性が高いのは金属）でコーティングされる。次いで図３Ｂにおいて、マスク３２０が開口部３２２を画定するように、厚いリフトオフマスク３２０が剥離層３１０上にパターニングされる。ウェハ３００、剥離層３１０、およびマスク３２０は、犠牲構造を形成することに留意する。次に、図３Ｃおよび図３Ｄを参照して、ＰＶＤ処理を用いて開口部３２２内に応力加工層３１０Ａ−１および３１０Ａ−２を形成し、例えばプロセスパラメータ（例えば、異なる温度Ｔ１およびＴ２および／または圧力Ｐ１およびＰ２を使用して）を変更することによって、堆積した基板材料３３０−１および３３０−２中に応力を配置する。最後に、図３Ｅに示すように、次にマスクを持ち上げ、応力負荷された基板３１０Ａ−１を、剥離層をアンダーエッチングすることによって残りの犠牲構造から個片化する（取り除く）。
図４Ａ〜図４Ｅは、ＰＶＤ技術を用いて、薄いガラスコア上にパターニングされたＳｉＯ２によって応力負荷された支持基板４１０Ｂを構築する第２の方法を示す。この方法は、応力負荷された支持基板内に生成された特定の応力プロファイルを高度に制御する。図４Ａを参照すると、プロセスは、２５μｍ〜１００μｍの範囲内の厚さＴ０を有する実質的に応力負荷されていないガラスコア基板４１０Ｂ−０を使用して開始する。適切なガラスコア基板は現在、Ｓｃｈｏｔｔ Ｎｏｒｔｈ Ａｍｅｒｉｃａ，Ｉｎｃ．（Ｅｌｍｓｆｏｒｄ，Ｎｅｗ Ｙｏｒｋ，ＵＳＡ）によって製造されている。図４Ｂ〜図４Ｅを参照して、次いでＳｉＯ２は、上述の方法と同様の方法を使用して、ＰＶＤを介してコア基板４１０Ｂ−０の側面に交互堆積される。具体的には、図４Ｂは、コア基板４１０Ｂ−０上に応力加工層４１０Ｂ−１１を形成する様式での材料４３０−１の堆積を示す。図４Ｃは、コア基板４１０Ｂ−０の反対側に応力加工層４１０Ｂ−２１を形成する様式での材料４３０−２の堆積を示す。図４Ｄは、コア層４１０Ｂ−１１上に応力加工層４１０Ｂ−１２を形成する様式での材料４３０−１の後続堆積を示し、図４Ｅは、応力加工層４１０Ｂ−２２層４１０Ｂ−２１を形成する様式で材料４３０−２の堆積を示す。図４Ｅは、応力加工層４１０Ｂ−１１、４１０Ｂ−２１および４１０Ｂ−２２がその上に形成されたコア基板（中央の実質的に応力のない層）４１０Ｂ−０を含む完成した応力負荷された支持基板４１０Ｂを示す。
図５Ａ〜図５Ｅは、コア基板をイオン交換テンパリング処理、化学処理および熱処理の１つに供することにより応力負荷された基板５１０Ｃを製造する第３の方法を示す。具体的には、溶融塩イオン交換によりコア基板に種々の応力プロファイルを導入するイオン交換テンパリング処理の一例を図５Ａから図５Ｅに示す。図５Ａは、溶融塩溶液５５５を収容する槽５５０上のコア基板５１０Ｃ−０を示す。図５Ｂは溶融塩溶液５５５に浸漬された直後のコア基板５１０Ｃ−０を示し、図５Ｃは溶融塩溶液５５５に浸漬された第１の時間後のコア基板５１０Ｃ−０を示し、ここで第１の応力加工層５１０Ｃ−１が形成され、図５Ｄは、第１の応力加工層５１０Ｃ−１上に第２の応力加工層５１０Ｃ−２が形成された溶融塩溶液５５５中の第２の浸漬時間後の構造を示す。図５Ｅは、中央コア基板５１０Ｃ−０および応力加工層５１０Ｃ−１および５１０Ｃ−２を含む完成した応力負荷された支持基板５１０Ｃを示す。
第４の方法によれば、上記の第２および第３の方法のハイブリッドが用いられ、ここでダイシングされた薄いガラスコア基板はイオン交換テンパリングされ、その後、ＳｉＯ２の多層がテンパリングされた基板上に堆積され、誘導応力をさらに増大させる。
様々な実施形態において図１Ａから図１Ｄを再び参照すると、センサ１３１は、電磁放射線（例えば、高周波数（ＲＦ）放射線、赤外線（ＩＲ放射）、可視光、紫外（ＵＶ）放射線、Ｘ線放射線など）、振動、化学薬品、蒸気、ガス、音、温度、時間、湿気、環境条件などの種々のトリガ刺激を感知するように構成されてもよい。トリガ刺激が可視光である実施形態では、センサは、太陽光または室内光などの広帯域光または緑色、赤色、または青色可視光などの狭帯域光への曝露に応答してトリガ信号を生成するように構成されてもよい。例えば、緑色光、赤色光、または青色光は、レーザによって生成されてもよい。
いくつかの実施形態では、センサ１３１は、不正操作事象を検出するように構成される。例えば、不正操作事象は、デバイスがパッケージカバーの除去に使用される化学薬品に曝された場合、デバイスが閾値振動を超えて振動した場合、および／または発生するＸ線でスヌーピングする場合に検出され得る。
いくつかの実施形態では、センサ１３１は時計からの時間を感知する。タイマがオフになると、スイッチをトリガする電流または電圧トリガ信号が生成される。
多くの実施形態では、センサ１３１はフォトダイオード、例えばｐｎ接合ダイオードまたはｐ−ｉ−ｎダイオードであり、トリガ信号は可視光または他の電磁放射線に応答してフォトダイオードによって生成される光電流である。図６Ａは、いくつかの実施形態による図１Ａ〜図１Ｄに示される自己破壊デバイス１０１、１０２、１０３のセンサ１３１として使用され得るｐ−ｉ−ｎフォトダイオードセンサ６００の断面図であり、図６Ｂは、いくつかの実施形態による図１Ａ〜図１Ｄに示される自己破壊デバイス１０１、１０２、１０３のセンサ１３１として使用され得るｐ−ｉ−ｎフォトダイオードセンサ６００の上面図である。
フォトダイオード６００は、応力負荷された基板６１０の上に配設された第１の電極層６２０を含む。第１の電極層６２０は、フォトダイオード６００の第１のリード１３３を形成するために基板６１０上に延びる。第１のドープ層６３０、例えば、ｎドープされた非晶質シリコン層は、第１の電極層６２０の上に配設される。真性層６４０、例えば、ドープされていない非晶質シリコン層が、第１のドープ層６３０と、反対にドープされた第２のドープ層６５０、例えばｐドープ非晶質シリコン層との間に配設される。第１のドープ層６３０、真性層６４０、および第２のドープ層６５０は、ｐ−ｉ−ｎダイオード６００の活性領域６７０を形成する。
第２の電極層６６０は、第２のドープ層６５０の上に配設される。
第２の電極層６６０は、フォトダイオード６００をオンにする刺激光を実質的に透過する。例えば、第２の電極層６６０は、刺激光の波長で５０％より大きい光透過率を有することができる。第２の電極層６６０に適した材料は、伝導性酸化物、例えばインジウムスズ酸化物（ＩＴＯ）、導電性ポリマー、金属グリッド、カーボンナノチューブ（ＣＮＴ）、グラフェン、ワイヤメッシュ、金属薄膜および／または必要な光学透過率を有する他の伝導体を含む。デバイス６００は、活性領域に到達する光の波長の帯域を狭める光学フィルタを含んでいてもよい。例えば、いくつかの実施形態では、適切な厚さを有する第２の電極層、例えばＩＴＯ層は、所望のトリガ刺激の波長帯域の外側にある光の波長を実質的に減衰させ、所望のトリガ刺激の波長帯域内にある光の波長を実質的に通過させる光学フィルタを提供する。
第２の電極層６６０、第２のドープ層６５０、および真性層６４０は、基板６１０の上に延び、フォトダイオード６００の第２のリード１３４を形成する。いくつかの実施形態では、ｎドープ層はｎドープ非晶質シリコン（ａ−Ｓｉ）を含み、ｐドープ層はｐドープａ−Ｓｉを含み、および／または真性層は真性ａ−Ｓｉを含む。図６の例は、ｐ−ｉ−ｎダイオードを示しているが、いくつかの実施形態では、真性層を有さないｐｎ接合によってフォトダイオードを形成してもよいことが理解される。
いくつかの実施形態では、ｐ−ｉ−ｎ光検出器の真性層６４０は、プラズマ強化化学蒸着（ＰＥＣＶＤ）によって堆積された６００ｎｍ厚の真性ａ−Ｓｉである。ｎ層６３０は、ＰＥＣＶＤによって堆積された１２０ｎｍ厚のリンドープａ−Ｓｉであり、ｐ層６５０は、ＰＥＣＶＤによって堆積された２０ｎｍ厚のホウ素ドープａ−Ｓｉである。この上面のｐ層６５０は、検出される光の光吸収を最小にするために非常に薄く設計されている。ｎ電極６２０は、スパッタリングにより堆積された２００ｎｍ厚のＭｏＣｒ合金であり、ｐ電極６６０は、検出される光の波長を透過させるのに最適な光学的厚さで設計された５５ｎｍ厚のインジウムスズ酸化物（ＩＴＯ）である。
再び図１Ａおよび図６を参照すると、いくつかの実施形態では、第１のリード１３３および第２のリード１３２は、フォトダイオード６００の活性領域をスイッチ１３２、電源１４０および／またはヒータ１２０に電気的に接続し、センサ１３１、６００およびスイッチ１３２は、応力負荷された基板１１０の表面上に配設される。
いくつかの実施形態では、第１のリード１３３および第２のリード１３２は、図１Ｂに示すように、フォトダイオード６００の活性領域をデバイスの周辺に電気的に接続する。例えば、リード１３３、１３４は、基板１１０上に配設されていない１つ以上の外部に位置する電子デバイス、例えば、電源１４０およびスイッチ１３２と通信する外部ワイヤ１３６に接続されるように構成されてもよい。いくつかの実施形態では、第１の電極層６２０（第１のリード１３３）およびヒータ１２０は、同じ材料で作られる。
バリア層などの接着促進表面６１５は、基板６１０と、フォトダイオード６００の第１の電極層６２０および／または真性層６４０ならびに／あるいはヒータとの間に任意に配設されてもよい。一実施形態では、バリア層は、応力加工された基板のイオンリッチな表面への膜接着を高める３００ｎｍ厚のＰＥＣＶＤ堆積ＳｉＯ２バリア層を含む。図６Ａに示される真性層６４０（真性ａ−Ｓｉ）は、応力加工された基板６１０に十分に接着できず、この状況では、真性層が堆積される前にバリア層６１５が応力負荷される基板上に堆積されない場合は、膜のスタックにクラックが生じ得る。バリア層６１５がなければ、イオン交換された応力加工されたガラス基板は、ガラス６１０と光検出器層６２０、６４０との間の界面にバブリングを引き起こす可能性がある。バリア層６１５に適した材料は、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）、および酸窒化ケイ素（ＳｉＯＮ）の１つ以上を含む。バリア層６１５は、例えば、３００ｎｍを超える、５００ｎｍを超えるまたは２００ｎｍ〜７００ｎｍの厚さを有していてもよい。
図１Ａおよび図１Ｂに示されるヒータ１２０は、所定の温度で破壊するように構成されたヒューズ部を含んでいてもよい。図７Ａは、いくつかの実施形態による、応力負荷された基板７１０上に配設されたヒータ７２０およびフォトダイオード６００の上面図を示す。図７Ｂは、ヒータ７２０、フォトダイオード６００、およびフォトダイオードリード１３３、１３４の線Ｂ−Ｂ’を通る断面を示す。
ヒータ７２０は、ヒューズ部７２１と、ヒューズ部７２１の端部に接続されたヒータリード７２２とを含む。ヒューズ部７２１は、ヒューズとして動作する抵抗膜である。ヒューズ部７２１は所定の温度に加熱される場合に破断（溶断）するように設計されており、これはヒータ７２０が電源に所定時間接続された後に生じる。
薄膜ヒータ７２０は、様々な材料から製作できる。可能な材料としては、ＭｏＣｒ、ＣｕおよびＭｇが挙げられる。ヒータ７２０が起動されると、ヒューズ部７２１は、ヒータ材料が破断（溶断）するまで温度が上昇する。次いで、基板７１０は、ヒータが溶断した後の冷却サイクルの間に崩壊する。ヒータ７２０の膜厚は、ヒータ７２０が溶断前に十分な時間にわたって供給電力に耐えるのに十分な厚さでなければならない。ヒータが早期に溶断すると、自己破壊プロセスをトリガするために温度が適切に上がらない。従って、ヒータ材料、インピーダンス値、および膜厚の選択を考慮する必要がある。
線Ｃ−Ｃ’に沿ったヒューズ部７２１の横断面積、線Ｂ−Ｂ’に沿ったヒューズ部７２１の長さ、および／またはヒューズ部に使用される材料は、ヒューズ部７２１の抵抗に寄与する。いくつかの実施形態では、ヒューズ部７２１の横断面積、長さ、および／または材料の１つ以上が、所望の、例えば最大の電力が電源によってヒューズ部７２１に供給されるように選択される。例えば、最大電力は、ヒューズ部７２１のインピーダンスが電源の内部抵抗と実質的に等しい場合、ヒューズ部７２１に供給され得る。インピーダンスマッチングは、トリガ回路スイッチが起動される場合に、ヒータ７２０への電力の効率的な伝達を保証する。
図８は、集積フォトダイオード８００と、応力負荷された基板８１０上に配設された異なる横断面積を有する２つのテストヒータ８２１、８２２とを含むテスト構造の写真である。様々な実施形態において、ヒータは、Ｍｇ、ＭｏＣｒ、またはＣｕを含む。いくつかの実施形態では、ヒータは、２．８μｍ厚のＭｇ膜であり、長さ３ｍｍ×幅５００μｍのストリップにパターニングされている。ヒータ材料としてＭｏＣｒを利用する実施では、ヒータはフォトダイオードのｎコンタクト電極と同時に製作でき、１つのマスキングおよび１つの堆積工程を省くことができる。Ｃｕヒータを使用する実施では、約１．７μｍの膜厚は、Ｍｇヒータと非常に類似のインピーダンスおよびヒューズ特徴を生じる。
いくつかの実施形態では、所望のトリガ信号は、プレゼンテーションを行うために典型的に使用される低電力の従来のハンドヘルドレーザポインタからの光である。典型的な波長は、５３２ｎｍ（緑色）または６５０ｎｍ（赤色）のいずれかである。自己破壊シーケンスは、離れた場所から光検出器６００上にレーザポインタを向けることによって起動される。光検出器６００は大きな動的応答を有するように設計されてもよく、自己破壊光トリガ刺激が検出されたときに電子スイッチを確実にトリガさせるが、通常の周囲光に曝露したときはトリガさせない。この性能特徴は、層の厚さと活性領域面積との適切な組み合わせを選択することによって達成される。
活性領域の面積は、容易に見ることができ、例えば、１５フィートまでの距離からレーザポインタで目標にすることができるように十分に大きくなければならない。しかしながら、面積が大きすぎると、周囲光によって引き起こされる光電流が非常に大きくなり、自己破壊プロセスがトリガされる可能性がある。いくつかの実施形態では、光検出器は、表１に示すｉおよびｐのａ−Ｓｉ層の厚さの選択肢と組み合わせて３ｍｍ×３ｍｍの活性領域サイズを有することができ、イオン交換されたガラス応力負荷基板上に配設された活性領域に集積された薄膜光検出器の例示的な構造を提供する。
図９は、３ｍｍ×３ｍｍの光検出器が暗い所にある場合、明るい蛍光灯室内で周囲光に曝露される場合、近接して明るい携帯電話ＬＥＤフラッシュライトで照射される場合、および典型的な５ｍＷ緑色レーザポインタで照射される場合の光電流応答を示す。周囲光とトリガ光との間の光電流応答のコントラストは２桁を超えるので、本明細書に開示されたデバイスアーキテクチャは、自己破壊スイッチがいつトリガされるかを決定する閾値光電流を選択するための広い設計マージンを可能にする。例えば、いくつかの実施形態では、自己破壊スイッチは、光電流がセンサの周囲環境によって生成される予想される最大光電流の約２倍であるとき、電源をヒータに接続するようにトリガするように設計することができる。
いくつかの実施形態では、光検出器は、活性層と一緒に電極／リードが自己整合的に形成されるように製作され、活性領域を基板の周辺に接続する電気配線リードを含む完全なデバイスを、２つ以下のマスキング層を用いて製造可能にする。図１０は、いくつかの実施形態による光検出器を製造するプロセスを示すフロー図である。図１１Ａ、図１１Ｂおよび図６Ｂは、光検出器を製造するプロセスを示す上面図を図式的に示す。
光検出器は、まず、応力加工された基板上に任意のバリア層を堆積させることによって形成されてもよい。次に、バリア層上に第１の電極層を堆積する１０１０。いくつかの実施形態では、第１の電極層は、バリア層上にスパッタリングされるＭｏＣｒ合金を含む。第１のドープされた半導体層が第１の電極層上に堆積される１０２０。第１のドープ層は、例えば、ＰＥＣＶＤによって堆積されたｎドープされたａ−Ｓｉ層であってもよい。
次いで、第１のドープされた半導体層およびその下にある第１の電極層は、例えば、第１の電極層／第１のドープ層のスタックの第１のマスキング工程を介するフォトリソグラフィパターニング、続く第１のドープ層のＣＦ４プラズマエッチングおよび第１の電極層の化学的湿式エッチングによって、パターニングされて１０３０、第１の電極領域を形成する。
図１１Ａは、第１のパターニング工程後の第１電極／第１ドープ半導体層スタックを含む第１の電極領域１１０１の上面図を示す。真性層、例えば真性ａ−Ｓｉおよび第２の反対にドープされた層、例えばｐドープされたａ−Ｓｉが、パターニングされた第１の電極領域の上にＰＥＣＶＤにより堆積される１０４０。第２の電極層は、第２のドープ層の上に堆積される１０５０。例えば、第２の電極層は、スパッタリングによって堆積されたＩＴＯを含んでいてもよい。第２の電極層は、例えば、図１１Ｂのパターン１１０２に従って、第２のマスクを通したフォトリソグラフィ露光、続いてＨＣｌ酸による化学エッチングによってパターニングされる１０６０。真性および第２のドープ層は、同様に第２のマスクを用いて、例えばＣＦ４プラズマでエッチングされる。この第２のパターニング工程は、活性領域内の第２のドープ層および真性層をパターニングするだけでなく、先のパターニング工程で形成された第１の電極領域の第１の電極層の上の第１のドープ層の残りの部分を選択的に除去する。最終的な結果は、電極が２つのマスキング工程で自己整合様式に活性領域と共に形成できる図６Ａおよび図６Ｂに示すデバイス６００である。いくつかの実施形態では、第１の電極層およびヒータは、同じ材料から同時に形成することができる。
図１２Ａは、本明細書で開示される実施形態による光検出器センサ１２３１を含む自己破壊デバイスの回路図を提供する。いくつかの実施形態では、トリガ回路１２３０は、図９のグラフに示されている周囲光とレーザ照射された値との間の中間である約６０μＡのセンサ１２３１からの光電流でスイッチ１２３２を起動させるように構成される。この選択により、光検出器１２３１は、広範囲のレーザ出力レベルを有するレーザポインタで照射された場合に信頼性のあるトリガを確実にしながら、自己破壊シーケンスをトリガすることなく広範囲の周囲光条件に曝されることが可能になる。
トリガされると、光検出器１２３１からの光電流は、電子スイッチ１２３２を閉じ、応力加工された基板上に集積された薄膜ヒータ１２２０の第１端子１２２１を電源１２４０に接続する。第１端子１２２１がスイッチ１２３２を介して電源１２４０に接続される場合、電流は、電源１２４０の正端子から、端子１２２２、ヒータ１２２０、端子１２２１、スイッチ１２３２、および電源１２４０の負端子を通って回路中を流れる。ヒータ１２２０に供給される電力により、ヒータの急速な温度上昇を引き起こし、その場所で基板を損傷する。この損傷は、基板が組み込まれた機械的ストレスを放出し、小片に自己破壊する原因となる。図１２Ａに示す実施形態では、ｐ−ｉ−ｎ光検出器１２３１およびヒータ１２２０を自己破壊基板上に集積させてもよく、電子スイッチ１２３２は基板から外部に位置するシリコン制御整流素子（ＳＣＲ）である。例えば、ＳＣＲは、６０μＡに近いトリガ電流を有する部品番号ＳＴ ＴＳ１１０−７の市販のサイリスタであってもよい。代替の実施では、ＳＣＲスイッチは、図１Ｂに示されるように自己破壊基板上に集積することができる。いくつかの実施形態では、トリガ刺激がその後除去された場合であっても、接続がラッチし、一但トリガされたらスイッチはオンになったままであるため、サイリスタは適切なスイッチである。一旦トリガされると、センサは自己破壊シーケンスに影響を与えずに損傷され得るまたは機能しなくなり得る。
図１２Ｂは、本明細書に開示された実施形態によるＲＦ起動スイッチ１２３３を含むセンサを含む自己破壊デバイスの回路図を提供する。トリガされると、ＲＦ起動スイッチ１２３３を通る電流は電子スイッチ１２３２を閉じ、応力加工された基板上に集積された薄膜ヒータ１２２０の第１端子１２２１を電源１２４０に接続する。第１端子１２２１がスイッチ１２３２を介して電源１２４０に接続される場合、電流は、電源１２４０の正端子から、端子１２２２、ヒータ１２２０、端子１２２１、スイッチ１２３２、および電源１２４０の負端子を通って回路中を流れる。ヒータ１２２０に供給される電力により、ヒータの急速な温度上昇を引き起こし、その場所で基板を損傷する。この損傷は、基板が組み込まれた機械的ストレスを放出し、小片に自己破壊する原因となる。図１２Ｂに示される実施形態では、ＲＦ起動スイッチ１２３３および電子スイッチ１２３２は、図１Ｃに示すように、基板の外部に配置されてもよい。代替的な実施では、図１Ａおよび／または図１Ｂに示すように、ＲＦ起動スイッチ１２３３および／または電子ＳＣＲスイッチを自己破壊基板上に集積することができる。
図１３および図１４は、いくつかの実施形態によるトリガ回路の動作を詳細に示す。図１３は、自己破壊プロセスを監視するための回路の様々な位置に配置された電気試験プローブの図を示す。図１４は、自己破壊プロセス中の様々な時間における対応するオシロスコープ信号（ＣＨ１、ＣＨ２、ＣＨ３）を示す。オシロスコープのチャンネル１（ＣＨ１）は、電源の正端子の電圧（Ｖｂａｔｔ）およびヒータとスイッチの間の接続電圧（ＶＳＣＲ）を測定する。オシロスコープのチャンネル２（ＣＨ２）は、ヒータおよびスイッチを通る測定電流を電圧として表す。オシロスコープのチャンネル３（ＣＨ３）は、ＶＳＣＲとＶｇａｔｅとの間のＳＣＲ両端の電圧を測定する。信号トレース内の電圧の変化は、アーミング状態（回路準備完了）からトリガ状態（電子スイッチ閉状態）、溶断状態（ヒータバーンアウト）、および基板の破砕（基板は自己破壊する）までの自己破壊プロセスの進行を示す。図１３および図１４に示す例では、ヒータが溶断する時間はトリガから１３４ｍｓｅｃであり、基板が破砕するまでの時間はトリガ後１７３ｍｓｅｃである。図１３および図１４に示すモニタリング技術は、薄膜材料および処理パラメータの選択肢を開発および選択するため、および自己破壊シーケンスに対する全体的な影響を特徴付けるために有用である。
図１５Ａから１５Ｄは、光検出器１５２１がレーザポインタで照射されたときから基板１５１０が自己破壊した後までの一連の写真を示す。図１５Ａは、保護エンクロージャ１５０５内の基板１５１０と、最前面のレーザポインタ１５０１とを示す。図１５Ｂは、レーザポインタからの光で照射された光検出器１５３１を示す。図１５Ｃは、自己破壊を受ける基板１５１０を示し、図１５Ｄは、エンクロージャ１５０５の底部の破砕された基板片１５０２を示す。
図１６Ａから図１６Ｄは、ＲＦ起動スイッチ（図示せず）がキーフォブＲＦトランスミッタ１６０１によって起動される前から基板１６１０が自己破壊した後までの一連の写真を示す。図１６Ａは、保護エンクロージャ１６０５内の基板１６１０と、最前面のＲＦトランスミッタ１６０１とを示す。図１６Ｂは、ＲＦトランスミッタ１６０１が起動されていることと、ヒータ１６２０が溶断の過程にある輝点とを示している。図１６Ｃは、溶断した後のヒータ１６２０を示す。図１６Ｄは、基板１６１０の自己破壊後の写真である。
特に断らない限り、明細書および特許請求の範囲において使用されるフィーチャサイズ、量および物理的特性を表現するすべての数は、用語「約」によってすべての場合に修飾されることが理解されるべきある。従って、反対のことが示されない限り、前述の明細書および添付の特許請求の範囲に記載される数値パラメータは、本明細書に開示される教示を利用する当業者が得ようとする所望の特性に依存して変動し得る近似値である。終点によって数値範囲が使用されることは、この範囲内のすべての数字（例えば１〜５は１、１．５、２、２．７５、３、３．８０、４および５を含む）およびこの範囲内のいずれかの範囲を含む。

Claims (10)

  1. 応力負荷された基板；
    前記応力負荷された基板に熱的に接続されたヒータ；
    電源；
    トリガ回路であって：
    トリガ刺激に曝されるとトリガ信号を生成するように構成されたセンサ；
    前記トリガ信号によって起動されたときに前記電源を前記ヒータに接続するように構成されたスイッチ
    を含み、前記電源に接続されると、前記ヒータは、前記応力負荷された基板の自己破壊を開始するのに十分な熱を発生するように構成されている、トリガ回路
    を含むデバイス。
  2. 前記センサは、フォトダイオードであり、前記フォトダイオードは：
    前記基板上に配設され、前記フォトダイオードの第１のリードを形成するために前記基板上に延びる第１の電極層；
    前記第１の電極層上に配設された第１のドープ層；
    前記第１のドープ層にわたって配設された第２の反対のドープ層であって、前記第１および第２のドープ層が、前記フォトダイオードの活性領域の少なくとも一部を形成するドープ層；および
    前記第２のドープ層上に配設された第２の電極層であって、前記第２のドープ層および前記第２の電極層が、前記フォトダイオードの第２のリードを形成するために前記基板上に延びる第２の電極層
    を含む、請求項１に記載のデバイス。
  3. 前記第１および第２のリードは、前記フォトダイオードの前記活性領域を前記デバイスの周辺に電気的に接続し、１つまたは複数の外部電子デバイスと通信する外部リードに接続されるように構成される、請求項２に記載のデバイス。
  4. トリガ刺激への曝露に応答してトリガ信号を生成する工程；
    前記トリガ信号に応答して、電源を応力負荷された基板と熱接触しているヒータに接続する工程；および
    前記応力負荷された基材を加熱する工程であって、前記加熱が、前記応力負荷された基板の自己破壊を開始するのに十分な損傷を前記応力負荷された基板に与える工程
    を含む方法。
  5. 前記トリガ刺激が、不正操作現象によって引き起こされる、請求項４に記載の方法。
  6. 前記トリガ刺激は、光である方法であって、前記光源を前記光に敏感なセンサに向ける工程をさらに含む、請求項４に記載の方法。
  7. フォトダイオードを形成する方法であって：
    基板上に第１の電極層を堆積する工程；
    前記第１の電極層上に活性領域の第１のドープ層を堆積する工程；
    真性層を前記第１のドープ層の上に堆積する工程；
    前記真性層の上に前記活性領域の第２のドープ層を堆積する工程；
    前記第２のドープ層の上に第２の電極層を堆積する工程；および
    前記第１の電極層、前記第１のドープ層、前記真性層、前記第２のドープ層、および前記第２の電極層をパターニングして、２つ以下のマスク工程で前記フォトダイオードを形成する工程
    を含む、方法。
  8. 前記パターニング工程は：
    第１マスクを用いて第１のパターニング工程で前記第１の電極層および前記第１のドープ層をパターニングする工程；
    第２マスクを用いて第２のパターニング工程で前記第２の電極層、前記第２のドープ層および前記真性層をパターニングする工程；および
    前記第２のパターニング工程の間に、自己整合様式に非保護領域内の前記第１のドープ層を除去する工程
    を含む、請求項７に記載の方法。
  9. 前記基板上に接着促進表面を形成する工程をさらに含み、前記第１の電極層を堆積する工程が、前記第１の電極層を前記接着促進表面上に堆積させる工程を含む、請求項７に記載の方法。
  10. 前記第２の電極層は、前記刺激を前記フォトダイオードの前記活性領域に伝達するように構成される、請求項７に記載の方法。

JP2017140416A 2016-07-26 2017-07-20 刺激開始される自己破壊基板のためのセンサおよびヒータ Active JP6938257B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/220,221 US10224297B2 (en) 2016-07-26 2016-07-26 Sensor and heater for stimulus-initiated fracture of a substrate
US15/220,221 2016-07-26

Publications (3)

Publication Number Publication Date
JP2018018819A true JP2018018819A (ja) 2018-02-01
JP2018018819A5 JP2018018819A5 (ja) 2021-03-04
JP6938257B2 JP6938257B2 (ja) 2021-09-22

Family

ID=59592816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017140416A Active JP6938257B2 (ja) 2016-07-26 2017-07-20 刺激開始される自己破壊基板のためのセンサおよびヒータ

Country Status (3)

Country Link
US (2) US10224297B2 (ja)
EP (1) EP3285399B1 (ja)
JP (1) JP6938257B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9154138B2 (en) * 2013-10-11 2015-10-06 Palo Alto Research Center Incorporated Stressed substrates for transient electronic systems
US9780044B2 (en) 2015-04-23 2017-10-03 Palo Alto Research Center Incorporated Transient electronic device with ion-exchanged glass treated interposer
US10012250B2 (en) 2016-04-06 2018-07-03 Palo Alto Research Center Incorporated Stress-engineered frangible structures
US9853001B1 (en) 2016-06-28 2017-12-26 International Business Machines Corporation Prevention of reverse engineering of security chips
US10224297B2 (en) 2016-07-26 2019-03-05 Palo Alto Research Center Incorporated Sensor and heater for stimulus-initiated fracture of a substrate
US10026579B2 (en) 2016-07-26 2018-07-17 Palo Alto Research Center Incorporated Self-limiting electrical triggering for initiating fracture of frangible glass
US10903173B2 (en) 2016-10-20 2021-01-26 Palo Alto Research Center Incorporated Pre-conditioned substrate
US10626048B2 (en) 2017-12-18 2020-04-21 Palo Alto Research Center Incorporated Dissolvable sealant for masking glass in high temperature ion exchange baths
US10717669B2 (en) 2018-05-16 2020-07-21 Palo Alto Research Center Incorporated Apparatus and method for creating crack initiation sites in a self-fracturing frangible member
US11107645B2 (en) 2018-11-29 2021-08-31 Palo Alto Research Center Incorporated Functionality change based on stress-engineered components
US10947150B2 (en) 2018-12-03 2021-03-16 Palo Alto Research Center Incorporated Decoy security based on stress-engineered substrates
US10969205B2 (en) 2019-05-03 2021-04-06 Palo Alto Research Center Incorporated Electrically-activated pressure vessels for fracturing frangible structures
KR20220106156A (ko) * 2019-11-27 2022-07-28 코닝 인코포레이티드 반도체 소자 제조용 유리 웨이퍼
US12013043B2 (en) 2020-12-21 2024-06-18 Xerox Corporation Triggerable mechanisms and fragment containment arrangements for self-destructing frangible structures and sealed vessels
US11904986B2 (en) 2020-12-21 2024-02-20 Xerox Corporation Mechanical triggers and triggering methods for self-destructing frangible structures and sealed vessels

Family Cites Families (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2529210A (en) 1947-05-23 1950-11-07 Joseph F Butler Cutting apparatus for wallboards and the like
GB1138401A (en) 1965-05-06 1969-01-01 Mallory & Co Inc P R Bonding
US3601114A (en) 1969-01-21 1971-08-24 Norton Co Method and apparatus for cutting complex shapes
US3673667A (en) 1970-11-23 1972-07-04 Whittaker Corp Method for producing complex shapes by filled billet extrusion
US3666967A (en) 1971-05-12 1972-05-30 Us Navy Self-destruct aluminum-tungstic oxide films
US3882323A (en) * 1973-12-17 1975-05-06 Us Navy Method and apparatus for protecting sensitive information contained in thin-film microelectonic circuitry
US4102664A (en) 1977-05-18 1978-07-25 Corning Glass Works Method for making glass articles with defect-free surfaces
US4139359A (en) 1977-11-02 1979-02-13 Ppg Industries, Inc. Method and apparatus for shaping glass sheets by roll forming
DE3230554C2 (de) 1982-04-28 1984-07-26 GTI Glastechnische Industrie Peter Lisec, GmbH, Amstetten Verfahren und Vorrichtung zum Schneiden von Verbundglas
SE435352B (sv) 1983-05-04 1984-09-24 Hydro Betong Ab Konstruktionskropp for en berande konstruktion bestaende av ett antal med varandra sammanfogade skivor av plastmaterial, av exv uretanskum samt sett att tillverka sagda kropp
GB8322258D0 (en) 1983-08-18 1983-09-21 Holmes A Security and protection screens
US4739555A (en) 1985-06-18 1988-04-26 Werner Jurgens Laminated glass cutter
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
GB9201863D0 (en) 1992-01-29 1992-03-18 Dunn Kenneth R Multi glazing air cushion release unit
US5791056A (en) 1996-11-22 1998-08-11 Messina; Gary D. Emergency glass breaking tool
DE19958750B4 (de) 1999-12-07 2006-08-24 Robert Bosch Gmbh Leckwellenantenne
KR100771258B1 (ko) * 2000-05-09 2007-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 본인 인증 시스템과 본인 인증 방법 및 휴대 전화 장치
US6418628B1 (en) 2001-03-22 2002-07-16 Task Force Tips, Inc. Spring-loaded car window breaker and retractable safety sheath
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
GB0127083D0 (en) 2001-11-10 2002-01-02 P W Allen & Company Ltd Device for breaking glass
US20040031966A1 (en) 2002-08-16 2004-02-19 Forrest Stephen R. Organic photonic integrated circuit using a photodetector and a transparent organic light emitting device
JP2004075504A (ja) 2002-08-22 2004-03-11 Nippon Sheet Glass Co Ltd 板ガラスの複曲成形方法及びその装置
DE10305733B4 (de) 2003-02-12 2005-10-20 Saint Gobain Sekurit D Gmbh Verfahren zum Erzeugen von Sollbruchstellen in Glasscheiben, Glasscheibe mit Schwächungszone und Verwendung derselben
JP4115859B2 (ja) 2003-02-28 2008-07-09 株式会社日立製作所 陽極接合方法および電子装置
DE10309826B4 (de) 2003-03-05 2009-11-12 Schott Ag Verfahren zum Strukturieren von Phosphatgläsern durch zerstörungsfreien Ionenaustausch, strukturierte Phosphatgläser und deren Verwendung
US7002517B2 (en) 2003-06-20 2006-02-21 Anritsu Company Fixed-frequency beam-steerable leaky-wave microstrip antenna
EP1517073A1 (en) 2003-09-19 2005-03-23 Universita degli Studi di Trento ESP glass rupture disk
JP2007509315A (ja) 2003-10-09 2007-04-12 オカス コーポレーション ２層構造のボロメータ型赤外線センサ及びその製造方法
US20050082331A1 (en) 2003-10-17 2005-04-21 Chi-Hong Yang Tempered glass breaker
DE102004015546B4 (de) 2004-03-30 2011-05-12 Infineon Technologies Ag Halbleiterchip mit integrierter Schaltung und Verfahren zum Sichern einer integrierten Halbleiterschaltung
US20060270190A1 (en) 2005-05-25 2006-11-30 The Regents Of The University Of California Method of transferring a thin crystalline semiconductor layer
WO2007019277A2 (en) 2005-08-03 2007-02-15 California Institute Of Technology Method of forming semiconductor layers on handle substrates
US7880248B1 (en) 2005-10-17 2011-02-01 Teledyne Technologies Incorporated Destructor integrated circuit chip, interposer electronic device and methods
WO2007058183A1 (en) * 2005-11-18 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
US8168050B2 (en) * 2006-07-05 2012-05-01 Momentive Performance Materials Inc. Electrode pattern for resistance heating element and wafer processing apparatus
JP2008216848A (ja) * 2007-03-07 2008-09-18 Epson Imaging Devices Corp アレイ基板及び液晶装置、並びに電子機器
GB0717489D0 (en) 2007-09-08 2007-10-17 Design Factor Ni The Ltd A Glass breaking device
US7623560B2 (en) 2007-09-27 2009-11-24 Ostendo Technologies, Inc. Quantum photonic imagers and methods of fabrication thereof
JP2009212315A (ja) 2008-03-04 2009-09-17 Elpida Memory Inc 半導体装置及びその製造方法
US8330191B2 (en) 2008-06-13 2012-12-11 Nxp B.V. Intrusion protection using stress changes
CN103043900A (zh) 2008-08-08 2013-04-17 康宁股份有限公司 强化的玻璃制品及其制造方法
KR20100063269A (ko) 2008-12-03 2010-06-11 주식회사 동부하이텍 이미지센서 및 그 제조방법
US8089285B2 (en) * 2009-03-03 2012-01-03 International Business Machines Corporation Implementing tamper resistant integrated circuit chips
US8130072B2 (en) 2009-05-14 2012-03-06 Palo Alto Research Center Incorporated Vanadium oxide thermal microprobes
CN201532635U (zh) * 2009-09-03 2010-07-21 百富计算机技术（深圳）有限公司 一种安全保护装置
US8946590B2 (en) 2009-11-30 2015-02-03 Corning Incorporated Methods for laser scribing and separating glass substrates
FR2953213B1 (fr) 2009-12-01 2013-03-29 Saint Gobain Procede de structuration de surface par abrasion ionique,surface structuree et utilisations
TWI438162B (zh) 2010-01-27 2014-05-21 Wintek Corp 強化玻璃切割方法及強化玻璃切割預置結構
US8393175B2 (en) 2010-08-26 2013-03-12 Corning Incorporated Methods for extracting strengthened glass substrates from glass sheets
AU2011314378A1 (en) 2010-10-15 2013-05-02 Searete Llc Surface scattering antennas
US8616024B2 (en) 2010-11-30 2013-12-31 Corning Incorporated Methods for forming grooves and separating strengthened glass substrate sheets
US8607590B2 (en) 2010-11-30 2013-12-17 Corning Incorporated Methods for separating glass articles from strengthened glass substrate sheets
US8539794B2 (en) 2011-02-01 2013-09-24 Corning Incorporated Strengthened glass substrate sheets and methods for fabricating glass panels from glass substrate sheets
EP2695240A4 (en) 2011-04-07 2015-03-11 Polyvalor Ltd Partnership CRLH SCALE WAVE ANTENNA WITH ENTIRE SPACE SCAN AND END SWITCHING
US8635887B2 (en) 2011-08-10 2014-01-28 Corning Incorporated Methods for separating glass substrate sheets by laser-formed grooves
TWI415809B (zh) 2011-08-12 2013-11-21 Wintek Corp 強化玻璃單元及其製作方法以及具有強化玻璃單元的覆蓋板
US20130082383A1 (en) 2011-10-03 2013-04-04 Texas Instruments Incorporated Electronic assembly having mixed interface including tsv die
KR101979354B1 (ko) 2011-12-01 2019-08-29 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프로그램 변형을 실행하도록 설계된 과도 장치
CN102617022B (zh) 2012-03-31 2014-10-22 洛阳兰迪玻璃机器股份有限公司 柱状曲面钢化玻璃加工方法
CN102617023B (zh) 2012-03-31 2014-12-31 洛阳兰迪玻璃机器股份有限公司 柱状曲面钢化玻璃加工装置
SE537874C2 (sv) 2012-04-13 2015-11-03 Silex Microsystems Ab CTE-anpassad interposer och metod att tillverka en sådan
US20130273717A1 (en) 2012-04-17 2013-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and Method for the Singulation of a Semiconductor Wafer
US9938180B2 (en) 2012-06-05 2018-04-10 Corning Incorporated Methods of cutting glass using a laser
KR101395054B1 (ko) 2012-08-08 2014-05-14 삼성코닝정밀소재 주식회사 강화유리 커팅 방법 및 강화유리 커팅용 스테이지
US8765536B2 (en) 2012-09-28 2014-07-01 International Business Machines Corporation Stress engineered multi-layers for integration of CMOS and Si nanophotonics
US8816717B2 (en) 2012-10-17 2014-08-26 International Business Machines Corporation Reactive material for integrated circuit tamper detection and response
US9385435B2 (en) 2013-03-15 2016-07-05 The Invention Science Fund I, Llc Surface scattering antenna improvements
WO2014169218A2 (en) 2013-04-12 2014-10-16 The Board Of Trustees Of The University Of Illinois Materials, electronic systems and modes for active and passive transience
US9041205B2 (en) 2013-06-28 2015-05-26 Intel Corporation Reliable microstrip routing for electronics components
JP5582232B1 (ja) 2013-07-30 2014-09-03 日本電気硝子株式会社 曲面形状を有するガラス板の製造方法、曲面形状を有するガラス板及び曲面形状を有するガラス板の製造装置
US9790128B2 (en) 2013-08-07 2017-10-17 Corning Incorporated Laser controlled ion exchange process and glass articles formed therefrom
US9154138B2 (en) * 2013-10-11 2015-10-06 Palo Alto Research Center Incorporated Stressed substrates for transient electronic systems
US9356603B2 (en) 2013-10-11 2016-05-31 Palo Alto Research Center Incorporated Thermally tempered glass substrate using CTE mismatched layers and paste mixtures for transient electronic systems
US9294098B2 (en) 2013-11-26 2016-03-22 Lawrence Livermore National Security, Llc System and method for on demand, vanishing, high performance electronic systems
US9850160B2 (en) 2013-12-17 2017-12-26 Corning Incorporated Laser cutting of display glass compositions
US9853361B2 (en) 2014-05-02 2017-12-26 The Invention Science Fund I Llc Surface scattering antennas with lumped elements
US9711852B2 (en) 2014-06-20 2017-07-18 The Invention Science Fund I Llc Modulation patterns for surface scattering antennas
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
FR3024136B1 (fr) 2014-07-24 2021-04-30 Saint Gobain Procede de rompage d'une feuille de verre
US9586857B2 (en) 2014-11-17 2017-03-07 International Business Machines Corporation Controlling fragmentation of chemically strengthened glass
US9780044B2 (en) 2015-04-23 2017-10-03 Palo Alto Research Center Incorporated Transient electronic device with ion-exchanged glass treated interposer
US9577047B2 (en) 2015-07-10 2017-02-21 Palo Alto Research Center Incorporated Integration of semiconductor epilayers on non-native substrates
US10012250B2 (en) 2016-04-06 2018-07-03 Palo Alto Research Center Incorporated Stress-engineered frangible structures
US10224297B2 (en) 2016-07-26 2019-03-05 Palo Alto Research Center Incorporated Sensor and heater for stimulus-initiated fracture of a substrate
US10026579B2 (en) 2016-07-26 2018-07-17 Palo Alto Research Center Incorporated Self-limiting electrical triggering for initiating fracture of frangible glass
US10903173B2 (en) 2016-10-20 2021-01-26 Palo Alto Research Center Incorporated Pre-conditioned substrate
US10026651B1 (en) 2017-06-21 2018-07-17 Palo Alto Research Center Incorporated Singulation of ion-exchanged substrates
US10479300B2 (en) 2017-10-06 2019-11-19 Ford Global Technologies, Llc Monitoring of vehicle window vibrations for voice-command recognition
US10717669B2 (en) 2018-05-16 2020-07-21 Palo Alto Research Center Incorporated Apparatus and method for creating crack initiation sites in a self-fracturing frangible member

Also Published As

Publication number Publication date
JP6938257B2 (ja) 2021-09-22
EP3285399A2 (en) 2018-02-21
EP3285399B1 (en) 2021-09-08
US10903176B2 (en) 2021-01-26
US20190172800A1 (en) 2019-06-06
EP3285399A3 (en) 2018-07-25
US20180033742A1 (en) 2018-02-01
US10224297B2 (en) 2019-03-05

Similar Documents

Publication Publication Date Title
JP6938257B2 (ja) 刺激開始される自己破壊基板のためのセンサおよびヒータ
US11810871B2 (en) Pre-conditioned self-destructing substrate
JP6970543B2 (ja) 脆弱ガラスの破壊を開始するための自己制限電気トリガ
US11024652B2 (en) Flexible display device and method of manufacturing the same
CN106164661A (zh) 微热板上的基于cmos的半导体设备及其制造方法
CN103606588A (zh) 光电二极管以及光电二极管阵列
CN103779376A (zh) 集成电路及其制造方法
JP2007525018A (ja) フラッシュアニールを使用した選択的な加熱
CN103778955A (zh) 集成电路及其制造方法
US7915585B2 (en) Microbolometer pixel and fabrication method utilizing ion implantation
US9040967B2 (en) Method for manufacturing organic electroluminescence device and organic electroluminescence device
EP3391035A1 (en) Sensing layer formation
JP3303974B1 (ja) ＳｉＣを用いて赤外線を検知する装置および方法
JP3258066B2 (ja) サーモパイル型赤外線センサの製造方法
EP3004823B1 (fr) Capteur de temperature
CN112786539B (zh) 一种基于阵列式孔道的二级激发自毁芯片及其制备方法
JP3033143B2 (ja) ガスセンサの製造方法
Marakhtanov et al. Electrical explosion of cold thin metal films
JPH0521822A (ja) 光起電力装置の製造方法
CN107301947B (zh) 带温度检测的功率半导体器件及其制作方法
RU2367051C1 (ru) Высоковольтный резистор-предохранитель
JP2010040545A (ja) 半導体装置及びその製造方法
JP3269200B2 (ja) 焦電型赤外線検出素子及びその製造方法
Paul Microelectronic security measures
KR0160554B1 (ko) 반도체 가스센서의 제조방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170731

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170801

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210120

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210120

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210901

R150 Certificate of patent or registration of utility model

Ref document number: 6938257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150