JP2018018072A5 - - Google Patents

Claims (2)

1. 情報処理回路と、フレームメモリと、記憶装置と、を有する電子機器であり、
   前記フレームメモリは、消費電力モニタを有し、
   前記情報処理回路は、第１積和演算回路と、第２積和演算回路と、第１スイッチ回路と、第２スイッチ回路と、を有し、
   前記第１積和演算回路は、第１端子を有し、
   前記第２積和演算回路は、第２端子を有し、
   前記第１スイッチ回路は、第３端子と、第４端子と、を有し、
   前記第２スイッチ回路は、第５端子と、第６端子と、を有し、
   前記第１端子は、前記第３端子と電気的に接続され、
   前記第２端子は、前記第５端子と電気的に接続され、
   前記第４端子は、前記第６端子と電気的に接続され、
   前記第１スイッチ回路は、前記第３端子と、前記第４端子と、の間を導通状態、又は非導通状態にする機能を有し、
   前記第２スイッチ回路は、前記第５端子と、前記第６端子と、の間を導通状態、又は非導通状態にする機能を有し、
   前記フレームメモリは、画像データを保持する機能と、保持した該画像データを書き換える機能と、を有し、
   前記消費電力モニタは、前記フレームメモリに保持した画像データを書き換えた場合に生じる消費電力量を第１データとして取得する機能を有し、
   前記情報処理回路は、前記第１データと、アイドリングストップ駆動の有無を知らせる信号と、を受け取る機能と、前記第１データと、前記信号と、に応じて、前記記憶装置にデータセーブを投機実行するか否かを判定する機能を有することを特徴とする電子機器。
2. 情報処理回路と、タッチセンサユニットと、記憶装置と、を有する電子機器であり、
   前記情報処理回路は、第１積和演算回路と、第２積和演算回路と、第１スイッチ回路と、第２スイッチ回路と、を有し、
   前記第１積和演算回路は、第１端子を有し、
   前記第２積和演算回路は、第２端子を有し、
   前記第１スイッチ回路は、第３端子と、第４端子と、を有し、
   前記第２スイッチ回路は、第５端子と、第６端子と、を有し、
   前記第１端子は、前記第３端子と電気的に接続され、
   前記第２端子は、前記第５端子と電気的に接続され、
   前記第４端子は、前記第６端子と電気的に接続され、
   前記第１スイッチ回路は、前記第３端子と、前記第４端子と、の間を導通状態、又は非導通状態にする機能を有し、
   前記第２スイッチ回路は、前記第５端子と、前記第６端子と、の間を導通状態、又は非導通状態にする機能を有し、
   前記タッチセンサユニットは、入力された情報に基づく第１データを取得する機能を有し、
   前記情報処理回路は、前記第１データと、アイドリングストップ駆動の有無を知らせる信号と、を受け取る機能と、前記第１データと、前記信号と、に応じて、前記記憶装置にデータセーブを投機実行するか否かを判定する機能を有することを特徴とする電子機器。