JP2018011482A

JP2018011482A - 半導体スイッチ制御装置

Info

Publication number: JP2018011482A
Application number: JP2016140541A
Authority: JP
Inventors: 充晃森本; Mitsuaki Morimoto
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2016-07-15
Filing date: 2016-07-15
Publication date: 2018-01-18
Anticipated expiration: 2036-07-15
Also published as: US20180019590A1; JP6663813B2; US10431973B2; CN107623514B; DE102017211233A1; CN107623514A

Abstract

【課題】短絡等により過電流が流れた場合に半導体スイッチの温度が上昇することを抑制し電流を適切に遮断することができる半導体スイッチ制御装置を提供する。
【解決手段】半導体スイッチ制御装置１は、バッテリ３の陽極と負荷部２との間に設置されるＦＥＴ１１と、バッテリ３の陰極と負荷部２との間に設置されるＦＥＴ１２と、ＦＥＴ１１及びＦＥＴ１２を制御する制御部６０と、を備える。制御部６０は、ＦＥＴ１１に流れる第１ドレイン電流が過電流であることを示す異常電流値より大きく、かつ、ＦＥＴ１１が許容できる第１ドレイン電流の最大電流値より小さい電流値を電流制限値とした場合、第１ドレイン電流の電流値を電流制限値に設定する制限ゲート電圧をＦＥＴ１２に印加する。
【選択図】図１

Description

本発明は、半導体スイッチ制御装置に関する。

従来、電気自動車やハイブリッド電気自動車等は、モータ等の負荷部と、当該負荷部を駆動するためのバッテリとが搭載され、保安を目的としてバッテリから負荷部に流れる電流を通電又は遮断するスイッチが設けられている。このスイッチは主に機械式リレーが用いられるが、近年、半導体スイッチを用いることも考えられている。半導体スイッチは、短絡等により過電流が流れた場合、当該半導体スイッチを保護するために電流を遮断する制御が行われる（例えば、特許文献１）。

特開２０１２−２３８９９号公報

ところで、短絡等により過電流が流れた場合に半導体スイッチが過熱し電流を遮断する制御が困難になるおそれがある。

そこで、本発明は、上記に鑑みてなされたものであって、短絡等により過電流が流れた場合に半導体スイッチの温度が上昇することを抑制し電流を適切に遮断することができる半導体スイッチ制御装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係る半導体スイッチ制御装置は、電源の陽極と負荷部との間に設置され、前記電源から前記負荷部に流れる電流を通電又は遮断する第１半導体スイッチと、前記負荷部と前記電源の陰極との間に設置され、印加される設定ゲート電圧に応じて前記負荷部から前記電源に流れる電流を調整し、前記第１半導体スイッチに流れる電流を制限する第２半導体スイッチと、前記第１半導体スイッチ及び前記第２半導体スイッチを制御する制御部と、を備え、前記制御部は、前記第１半導体スイッチに流れる電流である第１半導体入力電流が過電流であることを示す異常電流値より大きく、かつ、前記異常電流値より大きく前記第１半導体スイッチが許容することができる電流の最大電流値より小さい電流値を電流制限値とした場合、前記第１半導体入力電流の電流値を前記電流制限値に設定する制限ゲート電圧を前記設定ゲート電圧として前記第２半導体スイッチに印加することを特徴とする。

また、上記半導体スイッチ制御装置において、前記第１半導体スイッチは、印加されるゲート電圧に応じて前記電源から前記負荷部に流れる電流を調整可能であり、通電電流に制限がかからないゲート電圧が印加されることが好ましい。

また、上記半導体スイッチ制御装置において、前記制御部は、前第１半導体入力電流の電流値が前記異常電流値以下である場合、前記第１半導体スイッチに印加されるゲート電圧と同等の前記制限ゲート電圧を前記第２半導体スイッチに印加し、前記第１半導体入力電流の電流値が前記異常電流値より大きい場合、前記制限ゲート電圧を前記第２半導体スイッチに印加することが好ましい。

本発明に係る半導体スイッチ制御装置は、第１半導体スイッチに流れる電流の電流値を異常電流値より大きくかつ最大電流値より小さい電流制限値に設定するための制限ゲート電圧を第２半導体スイッチに印加するので、短絡等により過電流が流れた場合に第１半導体スイッチの温度が上昇することを抑制し電流を適切に遮断することができる。

図１は、実施形態１に係る半導体スイッチ制御装置の構成例を示すブロック図である。図２は、実施形態１に係るゲート電圧とドレイン電流との関係を示す図である。図３は、実施形態１に係る短絡発生時の動作例を示すブロック図である。図４は、実施形態１に係る短絡発生時の電流制限例を示す図である。図５は、変形例に係るシャント式電流検知例を示すブロック図である。図６は、変形例に係るＶＤＳ式電流検知例を示すブロック図である。図７は、実施形態２に係る半導体スイッチ制御装置の要部の構成例を示すブロック図である。図８は、実施形態３に係る半導体スイッチ制御装置の構成例を示すブロック図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。

〔実施形態１〕
電気自動車やハイブリッド電気自動車等の車両電源システム１００は、図１に示すように、モータ等の負荷部２と、当該負荷部２を駆動するための電源であるバッテリ３とが搭載され、保安を目的としてバッテリ３から負荷部２に流れる電流を通電又は遮断する半導体スイッチ制御装置１が設けられている。

実施形態１に係る半導体スイッチ制御装置１は、第１半導体スイッチとしてのＦＥＴ１１（Ｆｉｅｌｄ-ｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒ；電界効果トランジスタ）と、第２半導体スイッチとしてのＦＥＴ１２と、駆動部３１と、駆動部３２と、電流検出部４０と、異常検知部５０と、制御部６０とを備える。

ＦＥＴ１１は、バッテリ３の陽極と負荷部２との間に設置され、電流をＯＮ（オン）又はＯＦＦ（オフ）する機能を有すると共に、印加されるゲート電圧に応じてバッテリ３から負荷部２に流れる電流を調整する機能を有する。ＦＥＴ１１は、例えば、Ｎチャネル型のＭＯＳ（Ｍｅｔａｌ-Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴである。ＦＥＴ１１は、電流（順方向電流）が流れる方向とは逆方向にボディダイオード（寄生ダイオード）Ｄ１が配置される。ボディダイオードＤ１は、カソード端子がバッテリ３の陽極側に接続され、アノード端子が負荷部２側に接続される。ＦＥＴ１１は、後述する駆動部３１により駆動され、バッテリ３の陽極から負荷部２に流れる電流を通電又は遮断する。

ＦＥＴ１２は、負荷部２とバッテリ３の陰極との間に設置され、電流をＯＮ又はＯＦＦする機能を有すると共に、印加されるゲート電圧（設定ゲート電圧）に応じて負荷部２からバッテリ３に流れる電流を調整する機能を有する。ＦＥＴ１２は、例えば、Ｎチャネル型のＭＯＳＦＥＴである。ＦＥＴ１２は、電流（順方向電流）が流れる方向とは逆方向にボディダイオード（寄生ダイオード）Ｄ２が配置される。ＦＥＴ１２は、後述する駆動部３２により駆動され、印加される制限ゲート電圧ＶＧＳに応じて負荷部２からバッテリ３に流れる電流を調整し、ＦＥＴ１１に流れる電流を制限する。

駆動部３１は、制御部６０の制御に基づいてＦＥＴ１１をＯＮ又はＯＦＦに設定する。また、駆動部３１は、異常検知部５０から出力される検知信号に基づいてＦＥＴ１１をＯＦＦに設定する。駆動部３１は、ＦＥＴ１１のゲート端子に接続され、ＦＥＴ１１のスイッチをＯＮする制御として、ＦＥＴ１１のゲート端子にＯＮ電圧を印加してドレイン端子からソース端子に電流を流す。また、駆動部３１は、ＦＥＴ１１のスイッチをＯＦＦする制御として、ＦＥＴ１１のゲート端子にＯＦＦ電圧を印加し、ドレイン端子からソース端子に流れる電流を遮断する。

駆動部３２は、制御部６０の制御に基づいてＦＥＴ１２をＯＮ又はＯＦＦに設定する。駆動部３２は、ＦＥＴ１２のゲート端子に接続され、ＦＥＴ１２のスイッチをＯＮする制御として、ＦＥＴ１２のゲート端子にＯＮ電圧を印加してドレイン端子からソース端子に電流を流す。また、駆動部３２は、ＦＥＴ１２のスイッチをＯＦＦする制御として、ＦＥＴ１２のゲート端子にＯＦＦ電圧を印加し、ドレイン端子からソース端子に流れる電流を遮断する。さらに、駆動部３２は、制御部６０の制御に基づいてＦＥＴ１２に流れるドレイン電流を調整する。駆動部３２は、ＦＥＴ１２のゲート端子に制限されたＯＮ電圧（制限ゲート電圧ＶＧＳ）を印加してドレイン端子からソース端子に流れる電流を調整する。

電流検出部４０は、バッテリ３と負荷部２との間に流れる電流を検出するものである。電流検出部４０は、例えば、磁電変換素子であるホール素子を用いたホール式の電流センサであり、非接触で電流値を検出する。電流検出部４０は、バッテリ３の陽極とＦＥＴ１１との間に流れる電流を検出し、検出した電流（検出電流）の電流値を異常検知部５０及び制御部６０に出力する。

異常検知部５０は、電流の異常を検知するものである。異常検知部５０は、電流検出部４０に接続され、電流検出部４０から出力される検出電流の電流値（検出電流値）に基づいて異常を検知する。異常検知部５０は、検出電流値が極端に大きい場合、異常であると検知する。例えば、異常検知部５０は、予め設定された電流基準値と検出電流値とを比較し、検出電流値が電流基準値を超える場合に異常であると検知し、駆動部３１を介してＦＥＴ１１をＯＦＦにする。これにより、異常検知部５０は、明らかな過電流が流れた場合に、バッテリ３から負荷部２に流れる電流を即時に遮断することができる。異常検知部５０は、後述する制御部６０のように遮断判定時間Ｔを設けずに異常を検知するので、制御部６０による過電流の判定よりも早く検出電流の異常を検知することができる。

制御部６０は、ＦＥＴ１１及びＦＥＴ１２を制御するものである。制御部６０は、駆動部３１を介してＦＥＴ１１を制御し、駆動部３２を介してＦＥＴ１２を制御する。制御部６０は、ＦＥＴ１１をＯＮにする場合、通電電流に制限がかからないゲート電圧を印加するように駆動部３１を制御する。例えば、制御部６０は、図２に示す最大電流値Ｉｍと同等の電流値に設定するためのゲート電圧を印加する。これにより、制御部６０は、ＦＥＴ１１のドレイン端子とソース端子との間のオン抵抗を小さくすることができる。また、制御部６０は、ＦＥＴ１２をＯＮにする場合、図２に示すように、ＦＥＴ１１を流れるドレイン電流である第１ドレイン電流（第１半導体入力電流）の電流値を電流制限値Ｉｔｈに設定する制限ゲート電圧ＶＧＳをＦＥＴ１２に印加する。なお、図２は、第１ドレイン電流の電流値（以下、検出電流値Ｉｄともいう。）とゲート電圧Ｖとの関係を示すものであり、縦軸が検出電流値Ｉｄを示し、横軸がゲート電圧Ｖを示す。ここで、電流制限値Ｉｔｈは、予め定められた電圧値であり、異常電流値Ｉｅより大きく、かつ、最大電流値Ｉｍより小さい電流値である。電流制限値Ｉｔｈは、異常電流値Ｉｅと最大電流値Ｉｍとの間であればいかなる値でもよい。電流制限値Ｉｔｈは、例えば、異常電流値Ｉｅと最大電流値Ｉｍとの中央値が考えられる。異常電流値Ｉｅは、ＦＥＴ１１に流れる第１ドレイン電流が過電流であることを示す電流値であり、例えば定格電流よりも大きな電流値である。最大電流値Ｉｍは、異常電流値Ｉｅよりも大きな電流値であり、ＦＥＴ１１が許容できる第１ドレイン電流の最大の電流値である。最大電流値Ｉｍは、例えば、第１ドレイン電流の検出電流値Ｉｄが当該最大電流値Ｉｍを超えるとＦＥＴ１１が破壊されるような電流値である。なお、異常電流値Ｉｅは、最大電流値Ｉｍより小さく、かつ、ＦＥＴ１１に流れる第１ドレイン電流が過電流であることを検出可能な電流値であれば、どのような電流値であってもよい。制御部６０は、図示しない外部機器からの要求に応じてＦＥＴ１１、１２を制御する。例えば、制御部６０は、外部機器から出力される半導体駆動信号に基づいてＦＥＴ１１、１２をＯＮに設定する。また、制御部６０は、例えば、外部機器から出力される異常検知信号に基づいてＦＥＴ１１、１２をＯＦＦに設定する。

次に、半導体スイッチ制御装置１の動作例について説明する。この例では、図３に示すように、ＦＥＴ１１のソース端子側とＦＥＴ１２のドレイン端子側とが負荷部２を介さずに接続されて短絡が発生した場合について説明する。この場合、半導体スイッチ制御装置１は、図４に示すように、短絡が発生した時刻ｔ１で検出電流値Ｉｄが上昇し、短絡の発生と略同時に検出電流値Ｉｄが異常電流値Ｉｅに到達する。半導体スイッチ制御装置１は、遮断判定時間Ｔを計測するために時刻ｔ１から時間の計測を開始する。半導体スイッチ制御装置１は、検出電流値Ｉｄが時刻ｔ２で電流制限値Ｉｔｈに到達し、ＦＥＴ１２により検出電流値Ｉｄが電流制限値Ｉｔｈに制限される。つまり、検出電流値Ｉｄは、短絡が発生した時刻ｔ１から時間の経過と共に上昇し、時刻ｔ２で電流制限値Ｉｔｈに到達し、その後、電流制限値Ｉｔｈに制限される。半導体スイッチ制御装置１は、短絡が発生してから遮断を判定するまでの時間である遮断判定時間Ｔが時刻ｔ３で終了し、時刻ｔ１から時刻ｔ３までの間で検出電流値Ｉｄが異常電流値Ｉｅ以下にならなかったので短絡が発生したと判断し、ＦＥＴ１１をＯＦＦに設定してバッテリ３から負荷部２に流れる電流を遮断する。

一方、半導体スイッチ制御装置１は、時刻ｔ１で検出電流値Ｉｄが異常電流値Ｉｅに到達し、遮断判定時間Ｔが経過する前に検出電流値Ｉｄが異常電流値Ｉｅ以下になると、ノイズ等により検出電流値Ｉｄが一時的に上昇したと判定し、ＦＥＴ１１をＯＦＦに設定しない。このように、半導体スイッチ制御装置１は、遮断判定時間Ｔを設けているので、ノイズ等による誤遮断を回避することができる。なお、図４に示す破線Ｌは、比較例であり、従来のように電流制限値Ｉｔｈが設けられていない場合、遮断判定時間Ｔ内に検出電流値Ｉｄが最大電流値Ｉｍに到達する例である。

以上のように、実施形態１に係る半導体スイッチ制御装置１は、ＦＥＴ１１に流れる第１ドレイン電流が過電流であることを示す異常電流値Ｉｅより大きく、かつ、ＦＥＴ１１が許容できる第１ドレイン電流の最大電流値Ｉｍより小さい電流値を電流制限値Ｉｔｈとした場合、第１ドレイン電流の電流値を電流制限値Ｉｔｈに設定する制限ゲート電圧ＶＧＳをＦＥＴ１２に印加する。これにより、半導体スイッチ制御装置１は、短絡等が発生し過電流がＦＥＴ１１に流れても、第１ドレイン電流の電流値を最大電流値Ｉｍより小さくすることができる。従って、半導体スイッチ制御装置１は、検出電流値Ｉｄが最大電流値Ｉｍを超えることがないのでＦＥＴ１１の温度が上昇することを抑制することが可能となり、ＦＥＴ１１を保護することができる。さらに、半導体スイッチ制御装置１は、短絡等が発生してから遮断するまでの遮断判定時間Ｔを設けても、検出電流値Ｉｄが最大電流値Ｉｍを超えることがないのでＦＥＴ１１の温度が上昇することを抑制することができる。また、半導体スイッチ制御装置１は、遮断判定時間Ｔを設けることにより、ノイズ等により一時的に検出電流値Ｉｄが上昇して異常電流値Ｉｅを超えても、ＦＥＴ１１を誤遮断することを防ぐことができる。半導体スイッチ制御装置１は、短絡の条件によってはＦＥＴ１２が安全動作領域（ＳＯＡ）を超えてしまい、ＦＥＴ１２が故障する可能性があるが、この場合においてもＦＥＴ１１に流れる電流が制限されるのでＦＥＴ１１を保護することが可能であり、短絡時等に電流を適切に遮断することができる。また、半導体スイッチ制御装置１は、既存のＦＥＴ１１、ＦＥＴ１２の構成を変更することなくＦＥＴ１１を保護することができるのでコストアップを抑えることができる。

また、半導体スイッチ制御装置１において、ＦＥＴ１１は、印加されるゲート電圧に応じてバッテリ３から負荷部２に流れる電流を調整可能であり、通電電流に制限がかからないゲート電圧が印加される。これにより、半導体スイッチ制御装置１は、ＦＥＴ１１のオン抵抗を小さくすることができ、ＦＥＴ１１を流れる電流の損失を抑制することができる。

〔変形例〕
次に、実施形態１の変形例について説明する。電流検出部４０は、ホール式の電流センサである例について説明したが、これに限定されない。例えば、電流検出部４０は、図５に示すように、シャント式の電流センサ（電流検出部４０Ａ）であってもよい。この場合、電流検出部４０Ａは、シャント抵抗器４１と、差動増幅回路４２とを備え、シャント抵抗器４１の抵抗で発生する電圧降下を差動増幅回路４２により増幅し、増幅された電圧降下から電流を検出する。また、電流検出部４０は、図６に示すように、ＶＤＳ式電流センサ（電流検出部４０Ｂ）であってもよい。この場合、電流検出部４０Ｂは、ＦＥＴ１１で発生する電圧降下を差動増幅回路４３により増幅し、増幅された電圧降下から電流を検出する。

また、ＦＥＴ１１、ＦＥＴ１２は、ＭＯＳＦＥＴに限定されず、例えば、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）でもよい。この場合、バッテリ３の陰極と負荷部２との間に設置される電流調整用のＩＧＢＴ（実施形態１のＦＥＴ１２に相当するＩＧＢＴ）は、コレクタ端子とエミッタ端子との間を流れるコレクタ電流の電流値を電流制限値Ｉｔｈに設定する制限ゲート電圧ＶＧＥが印加される。

〔参考例〕
実施形態１の参考例として、ＦＥＴ１１、ＦＥＴ１２は、バイポーラトランジスタを用いることも考えられる。この場合、バッテリ３の陰極と負荷部２との間に設置される電流調整用のバイポーラトランジスタ（実施形態１のＦＥＴ１２に相当するバイポーラトランジスタ）は、ベース端子とエミッタ端子との間に電圧が印加されてベース電流を流し、当該ベース電流によりコレクタ端子とエミッタ端子との間に流れるコレクタ電流の電流値を電流制限値Ｉｔｈとするように制御される。

〔実施形態２〕
次に、実施形態２に係る半導体スイッチ制御装置１Ａについて説明する。実施形態２に係る半導体スイッチ制御装置１Ａは、実施形態１に係る半導体スイッチ制御装置１と同様の構成には同一符号を付し、詳細な説明を省略する。半導体スイッチ制御装置１Ａは、ＦＥＴ１２のＯＮ抵抗を少なくするために、通常、ＦＥＴ１２のゲート電圧を大きく設定しておき、短絡等の発生時に第１ドレイン電流の電流値を電流制限値Ｉｔｈに設定する制限ゲート電圧ＶＧＳに変更する点で実施形態１と異なる。

半導体スイッチ制御装置１Ａは、図７に示すように、さらに、差動増幅回路７１と、半導体スイッチ７２と、定電圧ダイオード７３とを備える。差動増幅回路７１は、陽極にＦＥＴ１２のドレイン電圧が入力され、陰極に閾値電圧Ｖｒｅｆが入力され、ドレイン電圧と閾値電圧Ｖｒｅｆとの差分を増幅して半導体スイッチ７２のゲート端子に印加する。定電圧ダイオード７３は、短絡等の発生時に過電流が流れて半導体スイッチ７２のゲート端子が印加されると定電圧（制限ゲート電圧ＶＧＳ）をＦＥＴ１２のゲート端子に印加する。半導体スイッチ制御装置１Ａは、過電流が流れていないときにはＦＥＴ１１と同等のゲート電圧をＦＥＴ１２に印加し、過電流が流れたときにはＦＥＴ１１と同等のゲート電圧を制限ゲート電圧ＶＧＳに変更する。なお、ＦＥＴ１１と同等のゲート電圧から制限ゲート電圧ＶＧＳに変更する時間は、アナログ回路が処理に要する時間であり、誤遮断を防ぐために設定した遮断判定時間Ｔよりも短い時間である。なお、ここでは制限ゲート電圧ＶＧＳを定電圧ダイオード７３により生成しているが、抵抗による分圧によって制限ゲート電圧ＶＧＳを生成しても良い。

以上のように、実施形態２に係る半導体スイッチ制御装置１Ａは、過電流が流れず第１ドレイン電流の電流値が異常電流値Ｉｅ以下である場合、ＦＥＴ１１に印加されるゲート電圧と同等のゲート電圧をＦＥＴ１２に印加し、過電流が流れて第１ドレイン電流の電流値が異常電流値Ｉｅより大きい場合、第１ドレイン電流の電流値を電流制限値Ｉｔｈに設定する制限ゲート電圧ＶＧＳをＦＥＴ１２に印加する。これにより、半導体スイッチ制御装置１Ａは、ＦＥＴ１１に流れる第１ドレイン電流が過電流でない場合、ＦＥＴ１２にＦＥＴ１１と同等のゲート電圧を印加するので、ＦＥＴ１２のＯＮ抵抗を少なくすることができ、電力の損失を抑制することができる。

〔実施形態３〕
次に、実施形態３に係る半導体スイッチ制御装置１Ｂについて説明する。実施形態３に係る半導体スイッチ制御装置１Ｂは、実施形態１に係る半導体スイッチ制御装置１と同様の構成には同一符号を付し、詳細な説明を省略する。半導体スイッチ制御装置１Ｂは、図８に示すように、高電圧の回路に適用するものであり、負荷部としての高電圧負荷部２Ａから電源としての高電圧バッテリ３Ａに電力を充電する充電経路を有する点で実施形態１と異なる。

半導体スイッチ制御装置１Ｂは、高電圧バッテリ３Ａの陽極と高電圧負荷部２Ａとの間に上流側の双方向遮断回路１１Ａを備える。上流側の双方向遮断回路１１Ａは、第１半導体スイッチとしてのＦＥＴ１１ａと、第１半導体スイッチとしてのＦＥＴ１１ｂと、ＦＥＴ１１ａを駆動する駆動部３１ａと、ＦＥＴ１１ｂを駆動する駆動部３１ｂとを備える。ＦＥＴ１１ａとＦＥＴ１１ｂとは、ソース端子同士が直列に接続され、ＦＥＴ１１ａのドレイン端子が高電圧バッテリ３Ａに接続され、ＦＥＴ１１ｂのドレイン端子が高電圧負荷部２Ａに接続される。ＦＥＴ１１ａは、高電圧バッテリ３Ａから高電圧負荷部２Ａに電流が流れるとき、つまり放電するときにスイッチとして機能し、ＦＥＴ１１ｂは、高電圧負荷部２Ａから高電圧バッテリ３Ａに電流が流れるとき、つまり充電するときにスイッチとして機能する。

同様に、半導体スイッチ制御装置１Ｂは、高電圧負荷部２Ａと高電圧バッテリ３Ａの陰極との間に下流側の双方向調整回路１２Ａを備える。下流側の双方向調整回路１２Ａは、第２半導体スイッチとしてのＦＥＴ１２ａと、第２半導体スイッチとしてのＦＥＴ１２ｂと、ＦＥＴ１２ａを駆動する駆動部３２ａと、ＦＥＴ３２ｂを駆動する駆動部３２ｂとを備える。ＦＥＴ１２ａとＦＥＴ１２ｂとは、ソース端子同士が直列に接続され、ＦＥＴ１２ｂのドレイン端子が高電圧バッテリ３Ａに接続され、ＦＥＴ１２ａのドレイン端子が高電圧負荷部２Ａに接続される。ＦＥＴ１２ａは、高電圧バッテリ３Ａから高電圧負荷部２Ａに電流が流れるとき、つまり放電するときに電流調整として機能し、ＦＥＴ１２ｂは、高電圧負荷部２Ａから高電圧バッテリ３Ａに電流が流れるとき、つまり充電するときに電流調整として機能する。

実施形態３に係る半導体スイッチ制御装置１Ｂは、放電時、ＦＥＴ１１ａに流れる第１ドレイン電流が過電流であることを示す異常電流値Ｉｅより大きく、かつ、ＦＥＴ１１ａが許容できる第１ドレイン電流の最大電流値Ｉｍより小さい電流値を電流制限値Ｉｔｈとした場合、第１ドレイン電流の電流値を電流制限値Ｉｔｈに設定する制限ゲート電圧ＶＧＳをＦＥＴ１２ａに印加する。また、半導体スイッチ制御装置１Ｂは、充電時、ＦＥＴ１１ｂに流れる第１ドレイン電流が過電流であることを示す異常電流値Ｉｅより大きく、かつ、ＦＥＴ１１ｂが許容できる第１ドレイン電流の最大電流値Ｉｍより小さい電流値を電流制限値Ｉｔｈとした場合、第１ドレイン電流の電流値を電流制限値Ｉｔｈに設定する制限ゲート電圧ＶＧＳをＦＥＴ１２ｂに印加する。これにより、半導体スイッチ制御装置１Ｂは、高電圧回路において、放電時に短絡等が発生し過電流がＦＥＴ１１ａに流れても、ＦＥＴ１１ａを適切にオフすることができる。また、半導体スイッチ制御装置１Ｂは、高電圧回路において、充電時に短絡等が発生し過電流がＦＥＴ１１ｂに流れても、ＦＥＴ１１ｂを適切にオフすることができる。

１、１Ａ、１Ｂ半導体スイッチ制御装置
２負荷部
２Ａ高電圧負荷部（負荷部）
３バッテリ（電源）
３Ａ高電圧バッテリ（電源）
１１、１１ａ、１１ｂＦＥＴ（第１半導体スイッチ）
１２、１２ａ、１２ｂＦＥＴ（第２半導体スイッチ）
６０制御部
Ｉｅ異常電流値
Ｉｍ最大電流値
Ｉｔｈ電流制限値
Ｉｄ検出電流値（電流値）
ＶＧＳ制限ゲート電圧

Claims

電源の陽極と負荷部との間に設置され、前記電源から前記負荷部に流れる電流を通電又は遮断する第１半導体スイッチと、
前記負荷部と前記電源の陰極との間に設置され、印加される設定ゲート電圧に応じて前記負荷部から前記電源に流れる電流を調整し、前記第１半導体スイッチに流れる電流を制限する第２半導体スイッチと、
前記第１半導体スイッチ及び前記第２半導体スイッチを制御する制御部と、を備え、
前記制御部は、
前記第１半導体スイッチに流れる電流である第１半導体入力電流が過電流であることを示す異常電流値より大きく、かつ、前記異常電流値より大きく前記第１半導体スイッチが許容することができる電流の最大電流値より小さい電流値を電流制限値とした場合、
前記第１半導体入力電流の電流値を前記電流制限値に設定する制限ゲート電圧を前記設定ゲート電圧として前記第２半導体スイッチに印加することを特徴とする半導体スイッチ制御装置。
前記第１半導体スイッチは、
印加されるゲート電圧に応じて前記電源から前記負荷部に流れる電流を調整可能であり、
通電電流に制限がかからないゲート電圧が印加される請求項１に記載の半導体スイッチ制御装置。
前記制御部は、
前記第１半導体入力電流の電流値が前記異常電流値以下である場合、前記第１半導体スイッチに印加されるゲート電圧と同等のゲート電圧を前記第２半導体スイッチに印加し、
前記第１半導体入力電流の電流値が前記異常電流値より大きい場合、前記制限ゲート電圧を前記第２半導体スイッチに印加する請求項１又は２に記載の半導体スイッチ制御装置。