JP7528660B2 - 過電流保護回路および電力変換器 - Google Patents

Description

本発明は、電力変換器の過電流保護回路および電力変換器に関する。

従来、電力変換装置におけるスイッチングデバイスの過電流保護として、例えば、特許文献１に開示される形態が知られている。

特許文献１は、スイッチ素子ＳＷ１の過電流を検出して保護する過電流保護回路２０を備えたスイッチ回路４０を開示する。過電流保護回路２０は、スイッチ素子ＳＷ１に流れる過電流を検出する電流検出器ＣＴを備え、電流検出器ＣＴで検出されたスイッチ素子ＳＷ１に流れる電流が閾値Ｉｔｈを超えたか否かに基づいてスイッチ素子ＳＷ２をオン・オフさせる制御信号ＤＥＴ＿ｏｃを生成するための過電流検出回路２を有する。そして、過電流検出回路２は、スイッチ素子ＳＷ１のターンオフ時間Ｔ１よりも、制御信号ＤＥＴ＿ｏｃによりスイッチ素子ＳＷ２をオンしたときのスイッチ素子ＳＷ１のターンオフ時間Ｔ２が長くなるように設定された抵抗Ｒ２を通じてスイッチ素子ＳＷ２をオン・オフさせ、スイッチ素子ＳＷ１の過電流保護を行う。

特開２０２０－１７８８２号公報

特許文献１に開示のように、スイッチングデバイスに流れる過電流を電流検出器を用いて検出するＣＴ方式の形態では、電流検出器を介して検出された電流値と、予め設定された閾値とに基づいてスイッチングデバイスのオン・オフが可能になる。しかしながらこのＣＴ方式の形態では、汎用性は高いものの過電流を検出してスイッチングデバイスをオン・オフするまでの応答速度が電流検出器の応答速度に依存し、動作遅延が大きくなる。

他の過電流の保護形態として、スイッチングデバイスに流れる過電流をデバイス電圧（例えば、ドレイン電圧）の上昇により検出するＤＥＳＡＴ方式の形態が例示される。このＤＥＳＡＴ方式の形態では、スイッチングデバイスにおける過電流時のコレクタ－エミッタ間もしくはドレイン－ソース間の電圧上昇を検出するため、電流検出器（ＣＴ）を用いたＣＴ方式より高速化が期待できるもののパワーラインに含まれるノイズが干渉しやすい。このため、ＤＥＳＡＴ方式の形態では、パワーラインに含まれるノイズ干渉を低減するノイズフィルタ等を設ける必要があり、このフィルタ遅延による動作遅延が生じていた。

本発明は、上記のような事情に鑑みてなされたものであり、その目的は、スイッチングデバイスに流れる過電流を高速に検知し、過電流への保護が可能な過電流保護回路の技術を提供することにある。

上記の課題を解決するための開示の技術の一形態は、
第１端子に入力された制御信号に基づいて、第２端子と第３端子との間の導通を開状態または閉状態にさせるスイッチングデバイスの過電流保護回路であって、
所定の閾値電圧が入力される第４端子と、前記スイッチングデバイスの第１端子に接続された第６端子と、第５端子とを有する第１スイッチ素子と、
前記第１スイッチ素子の第５端子と接続される第７端子と、前記第４端子と接続される第８端子と、第９端子とを有する第２スイッチ素子と、を備え、
前記第１スイッチ素子は、前記第４端子に入力される所定の閾値電圧に基づいて、前記スイッチングデバイスの前記第１端子と前記第３端子との間の電圧値が所定の閾値を超えることを検知して前記第６端子と前記第５端子との間を導通させるとともに、
前記第２スイッチ素子は、前記第１スイッチ素子の前記第６端子と前記第５端子との間の導通を契機として前記第８端子と前記第９端子との間を導通させて前記第１スイッチ素子の第４端子に入力された前記所定の閾値電圧を降下させる、
ことを特徴とする過電流保護回路。

これにより、スイッチングデバイスＱ１のゲート端子Ｇ－ソース端子Ｓ間に掛かるゲート・ソース間電圧Ｖｇｓが判定電圧（Ｖ＿ｂ－Ｖｔｈ）を超えた場合には、過電流の発生を判断し、スイッチングデバイスＱ１への保護動作を開始できる。そして、過電流保護回路を構成するスイッチ素子Ｑ２は、判定電圧（Ｖ＿ｂ－Ｖｔｈ）を超えたことを契機としてオン状態に移行し、ドレイン－ソース間を導通させる。そして、スイッチングデバイスＱ１のゲート端子Ｇ－ソース端子Ｓ間に流れ込む電流は、スイッチ素子Ｑ２のドレイン－ソース間を通じて、スイッチ素子Ｑ３のゲート端子に印加されスイッチ素子Ｑ３をオン状態に移行させ、スイッチ素子Ｑ３のドレイン－ソース間を導通させる。過電流保護回路によれば、スイッチングデバイスＱ１のゲート端子Ｇ－ソース端子Ｓ間に掛かるゲート・ソース間電圧Ｖｇｓが判定電圧（Ｖ＿ｂ－Ｖｔｈ）を超えたことを契機として、ゲート端子Ｇ－ソース端子Ｓ間に流れ込む電流を接地側に導通できる。この結果、過電流時にオーバーシュートが生じたスイッチングデバイスＱ１のゲート端子Ｇ－ソース端子Ｓ間に掛かるゲート・ソース間電圧Ｖｇｓの上昇を高速に検知し、ゲート・ソース間電圧Ｖｇｓに蓄積された電荷を放電させて、スイッチングデバイスＱ１の動作を停止できる。これにより、スイッチングデバイスＱ１に流れる過電流を高速に検知し、過電流への保護が可能な過電流保護回路が提供できる。

また、開示の技術の一形態においては、一端が前記第１スイッチ素子の第５端子と接続される第１抵抗素子と、前記第１抵抗素子の他端とアノード端子が接続され、前記第１スイッチ素子の第４端子とカソード端子が接続される第１ダイオード素子と、をさらに備え、前記第１スイッチ素子において、互いに導通された前記第６端子と前記第５端子を通じて前記第２スイッチ素子の第８端子に流れ込む電流を制御するようにしてもよい。これにより、スイッチ素子Ｑ２のドレイン－ソース間を通じて流れ込む電流の一部を、抵抗Ｒ２、ダイオード素子Ｄ１を通じて、オン状態に移行したスイッチ素子Ｑ３のドレイン－ソース間に流れ込ませることができる。抵抗Ｒ２、ダイオード素子Ｄ１を設けることにより、スイッチ素子Ｑ２が一定の電圧値でクランプされてしまうことを防止し、オーバーシュートにより電圧値Ｖ＿ＯＣまで瞬間的に上昇したスイッチングデバイスＱ１のゲート・ソース間電圧Ｖｇｓを０Ｖ近傍まで降下させることができる。

また、開示の技術の一形態においては、前記第１端子に入力される制御信号を生成するための電源の正極または負極の一方に接続される第２抵抗素子と、前記第２抵抗素子と前記電源の正極または負極の他方との間に並列に接続される第１キャパシタ素子および第２ダイオード素子とを有し、前記第１スイッチ素子の第４端子に入力される前記所定の閾値電圧を生成する閾値電圧生成回路をさらに備えるようにしてもよい。これにより、ツェナーダイオードＤ２を介して生成される閾値電圧の電圧値が調整可能となり、キャパシタＣ１により生成された閾値電圧値を維持することが可能になる。また、閾値電圧生成回路１１ｃは、抵抗Ｒ３により、ツェナーダイオードＤ２に流れる電流値を制限することが可能になる。

また、開示の技術の一形態においては、前記第１スイッチ素子の第４端子に入力された
前記所定の閾値電圧の放電による電圧低下を検知し、前記第１端子に入力される制御信号の生成を停止または開始させるフィードバック回路をさらに備えるようにしてもよい。これにより、例えば、フィードバックされたエラー信号Ｖ＿ｅｒｒｏｒに基づいて、スイッチング回路１を含む電力変換器全体の動作を停止／開始させることが可能になる。また、過電流発生時には、スイッチングデバイスＱ１の動作を安全に停止させることができる。

また、開示の技術の一形態においては、前記第１スイッチ素子はｐ型ＭＯＳＦＥＴで構成され、前記第４端子はゲート端子、前記第５端子はドレイン端子、前記第６端子はソース端子であり、前記第２スイッチ素子はｎ型ＭＯＳＦＥＴで構成され、前記第７端子はゲート端子、前記第８端子はドレイン端子、前記第９端子はソース端子であってもよい。
さらに、開示の技術の他の形態においては、請求項１から５の何れか一項に記載の過電流保護回路を備える、ことを特徴とする電力変換器であってもよい。このような形態であっても、過電流時にオーバーシュートが生じたスイッチングデバイスＱ１のゲート端子Ｇ－ソース端子Ｓ間に掛かるゲート・ソース間電圧Ｖｇｓの上昇を高速に検知し、ゲート・ソース間電圧Ｖｇｓに蓄積された電荷を放電させて、スイッチングデバイスＱ１の動作を停止できる。これにより、スイッチングデバイスＱ１に流れる過電流を高速に検知し、過電流への保護が可能な過電流保護回路１０が提供できる。

本開示の形態によれば、スイッチングデバイスに流れる過電流を高速に検知し、過電流への保護が可能な過電流保護回路が提供できる。

本発明の前提になるスイッチング回路の概略構成を説明する回路図である。 本発明の前提になる短絡時のスイッチングデバイスの動作を説明する図である。 本発明の実施例１に係る過電流保護回路の回路構成を示す回路図である。 本発明の実施例１に係る過電流保護回路の回路動作を説明する図である。 本発明の実施例１に係る過電流保護回路の回路動作を説明するタイミングチャートである。 本発明の実施例２に係る閾値電圧生成回路の回路構成を示す回路図である。 本発明の実施例３に係る過電流保護回路の回路構成を示す回路図である。 本発明の実施例４に係るハーフブリッジ回路の回路構成を示す回路図である。 本発明の実施例５に係るフルブリッジ回路の回路構成を示す回路図である。

〔適用例〕
以下、本発明の適用例について、図面を参照しつつ説明する。
図１は、本発明の適用例の前提になるスイッチング回路の概略構成を説明する回路図である。図１には、本適用例において過電流保護の対象になるスイッチングデバイスＱ１０１と、当該デバイスＱ１０１のゲート端子Ｇに抵抗Ｒ１０１を介して接続するドライバ回路１１０とを含むスイッチング回路１００が例示されている。本発明の適用例の前提になるスイッチングデバイスＱ１０１は、大電力の高速スイッチングが可能なＩＧＢＴ、ＳｉＣ半導体、ＧａＮ半導体といった次世代型の半導体デバイスが例示される。特に、ＧａＮを素材構成に含むＧａＮデバイスは、他のデバイスと比較してより高速スイッチングでの動作が可能といった特徴を有する。このため、電力変換器の分野においては、スイッチングデバイスとして、より高速スイッチングでの動作が可能なＧａＮデバイスの普及が期待される。しかしながら、ＧａＮデバイスにおいては、ＩＧＢＴ、ＳｉＣといった他のデバイスと比較して、短絡時における短絡耐量が相対的に低い傾向にある。このため、従来の
ＣＴ方式やＤＥＳＡＴ方式による過電流保護の形態では、過電流保護が機能するまでの遅延が大きいため、短絡時における過電流保護が機能せず、スイッチングデバイスを損傷する恐れがあった。

図２に示すように、スイッチングデバイスＱ１０１のドレイン端子Ｄに過電流が流れ込む場合には、ゲート端子Ｇ－ソース端子Ｓ間に掛かるゲート・ソース間電圧Ｖｇｓが瞬間的に上昇しオーバーシュートを引き起こす。そして、スイッチングデバイスＱ１０１のドレイン端子Ｄに接続される他の回路構成から過電流が流れ込むことで、短絡破壊を引き起こす場合があった。一方、定常時においては、ゲート端子Ｇ－ソース端子Ｓ間に掛かるゲート・ソース間電圧Ｖｇｓはオーバーシュートすることはなく、ドレイン端子Ｄ－ソース端子Ｓ間に流れるドレイン電流Ｉｄも定常値に制御されている。

本適用例においては、図３乃至図５に示すように、短絡時と非短絡時におけるゲート・ソース間電圧Ｖｇｓの電圧差に基づいて、スイッチングデバイスＱ１のドレイン端子Ｄ－ソース端子Ｓ間に流れ込む過電流からの保護を行う過電流保護回路１０を設ける。過電流保護回路１０は、閾値電圧生成回路１１と、スイッチ素子Ｑ２と、スイッチ素子Ｑ３と、抵抗Ｒ２と、ダイオード素子Ｄ１を構成に含む。スイッチ素子Ｑ２は、Ｐチャンネル型のＭＯＳＦＥＴであり、スイッチ素子Ｑ３は、Ｎチャンネル型のＭＯＳＦＥＴである。スイッチ素子Ｑ２およびスイッチ素子Ｑ３は、コンプリメンタリＭＯＳＦＥＴとして機能する。

スイッチ素子Ｑ２のソース端子は、スイッチングデバイスＱ１のゲート端子Ｇに接続され、スイッチ素子Ｑ２のドレイン端子は、抵抗Ｒ２の一端側に接続される。抵抗Ｒ２の他端側はダイオード素子Ｄ１のアノード端子に接続され、ダイオード素子Ｄ１のカソード端子はスイッチ素子Ｑ２のゲート端子に接続される。また、スイッチ素子Ｑ３のドレイン端子は、スイッチ素子Ｑ２のゲート端子に接続され、スイッチ素子Ｑ３のソース端子は、スイッチングデバイスＱ１のソース端子Ｓに接続される。そして、スイッチ素子Ｑ３のゲート端子は、スイッチ素子Ｑ２のドレイン端子と接続される。閾値電圧生成回路１１の端子１１ａは、スイッチ素子Ｑ３のドレイン端子に接続され、閾値電圧生成回路１１の端子１１ｂは、スイッチ素子Ｑ３のソース端子に接続される。閾値電圧生成回路１１は、スイッチ素子Ｑ３のドレイン端子－ソース端子間電圧Ｖ＿ｂを監視し、スイッチングデバイスＱ１のドレイン端子Ｄ－ソース端子Ｓ間に流れこむ過電流から当該デバイスＱ１を保護するように機能する。本適用例により、スイッチングデバイスＱ１のドレイン端子Ｄ－ソース端子Ｓ間に流れる過電流を高速に検知することが可能になるため、従来のＣＴ方式やＤＥＳＡＴ方式による形態では、十分な保護機能が得られなかったＧａＮデバイスへの過電流保護が提供できる。

〔実施例１〕
以下では、本発明の具体的な実施の形態について、図面を用いて、より詳細に説明する。なお、以下に示す実施の形態の構成は例示であり、開示の技術は実施の形態の構成に限定されない。

＜回路構成＞
図１は、本発明の実施例の前提に係るスイッチング回路の概略構成を説明する回路図である。図１においては、本実施形態の過電流保護の対象になるスイッチングデバイスＱ１０１と、当該デバイスＱ１０１のゲート端子Ｇに抵抗Ｒ１０１を介して接続するドライバ回路１１０とを含むスイッチング回路１００が例示される。抵抗Ｒ１０１は、スイッチングデバイスＱ１０１に流れ込むゲート電流を制限する。

スイッチング回路１００は、例えば、商用の電力系統に連係して運用される電源システ
ムに設けられたパワーコンディショナ（ＰＣＳ）における電力変換器を構成する。スイッチング回路１００を含む電力変換器においては、例えば、蓄電池ユニットに蓄電された直流電力や太陽光発電によって発電された直流電力を商用の電力系統と同期のとれた交流電力に変換するための電力変換処理、電力系統等から供給された交流電力を直流電力に変換するための電力変換処理が行われる。

ドライバ回路１１０は、ＰＷＭ信号Ｖ＿ｓｉｇにしたがってスイッチングデバイスＱ１０１を駆動する駆動電圧ＶｓのＰＷＭ制御を行い、スイッチングデバイスＱ１０１を所定のデューティ比でオン／オフさせるためのゲート信号Ｖｇｓを生成する。ドライバ回路１１０で生成されたゲート信号ＶｇｓはスイッチングデバイスＱ１０１のゲート－ソース間に印加される。スイッチングデバイスＱ１０１はゲート信号Ｖｇｓの２値のステータスに応じてドレイン－ソース間をオン／オフさせる。スイッチングデバイスＱ１０１は、例えば、ゲート信号Ｖｇｓの電圧状態がハイステータスのときには、ドレイン端子Ｄ－ソース端子Ｓを導通させ、ゲート信号Ｖｇｓの電圧状態がローステータスのときには、ドレイン端子Ｄ－ソース端子Ｓを開放する。スイッチングデバイスＱ１０１においては、ゲート信号Ｖｇｓのステータスに応じてドレイン端子Ｄ－ソース端子Ｓ間を流れるドレイン電流Ｉｄが制御される。

スイッチングデバイスＱ１０１は、大電力の高速スイッチングが可能なＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁型バイポーラトランジスタ）、ＳｉＣ（Silicon Carbide；炭化ケイ素）半導体、ＧａＮ（Gallium nitride；窒化ガリウム）半導体といっ
た次世代型の半導体デバイスが例示される。特に、ＧａＮを素材構成に含むＧａＮデバイスは、他のデバイスと比較して、より高速スイッチングでの動作が可能といった特徴を有する。このため、電力変換器の分野においては、スイッチングデバイスとして、より高速スイッチングでの動作が可能なＧａＮデバイスの普及が期待される。しかしながら、ＧａＮデバイスにおいては、ＩＧＢＴ、ＳｉＣといった他のデバイスと比較して、短絡時における短絡耐量が相対的に低い傾向にある。このため、従来のＣＴ方式やＤＥＳＡＴ方式による過電流保護の形態では、過電流保護が機能するまでの遅延が大きいため、短絡時における過電流保護が機能せず、スイッチングデバイスを損傷する虞があった。

図２は、短絡時におけるスイッチングデバイスＱ１０１の動作を説明する図である。図２においては、短絡時におけるゲート端子Ｇ－ソース端子Ｓ間に掛かるゲート・ソース間電圧Ｖｇｓと、ドレイン端子Ｄ－ソース端子Ｓ間に流れるドレイン電流Ｉｄの推移を表すグラフが例示される。図２において、実線で表されたグラフは、短絡時の推移を表し、破線で表されたグラフは非短絡時のグラフを表す。なお、図２の横軸は時間経過（μ秒）を表し、縦軸はゲート・ソース間電圧Ｖｇｓの大きさ、ドレイン電流Ｉｄの大きさを表す。

一般的に、スイッチング回路１００を含む電力変換器においては、スイッチングデバイスＱ１０１のドレイン端子Ｄに接続される他の回路構成から流れ込む過電流により、ドレイン端子Ｄ－ソース端子Ｓ間の短絡が発生する。ここで、図２の実線で表されたグラフに示すように、スイッチングデバイスＱ１０１のドレイン端子Ｄに過電流が流れ込む場合には、ゲート端子Ｇ－ソース端子Ｓ間に掛かるゲート・ソース間電圧Ｖｇｓが瞬間的に上昇しオーバーシュートを引き起こす。スイッチングデバイスＱ１０１のドレイン端子Ｄに接続される他の回路構成から流れ込む過電流は、ドレイン端子Ｄ－ソース端子Ｓ間を通じてスイッチング回路１００に流れ込むことになる。

一方、図２の破線で表されたグラフに示すように、定常時においては、ゲート端子Ｇ－ソース端子Ｓ間に掛かるゲート・ソース間電圧Ｖｇｓはオーバーシュートすることはなく、ドレイン端子Ｄ－ソース端子Ｓ間に流れるドレイン電流Ｉｄも定常値に制御されていることがわかる。

本実施形態においては、図２に示すように、短絡時と非短絡時におけるゲート・ソース間電圧Ｖｇｓの電圧差に基づいて、スイッチングデバイスＱ１０１のドレイン端子Ｄ－ソース端子Ｓ間に流れ込む過電流からの保護を実現する。本実施形態に開示の技術により、スイッチングデバイスＱ１０１のドレイン端子Ｄ－ソース端子Ｓ間に流れる過電流を高速に検知することが可能になるため、従来のＣＴ方式やＤＥＳＡＴ方式による形態では、十分な保護機能が得られなかったＧａＮデバイスへの過電流保護が提供できる。

＜回路動作＞
図３は、本実施例に係る過電流保護回路１０の回路構成を示す回路図である。図３においては、本実施形態において過電流保護の対象になるスイッチングデバイスＱ１と、当該デバイスＱ１のゲート端子Ｇに抵抗Ｒ１を介して接続するドライバ回路２０とを含むスイッチング回路１が例示される。本実施例に係る過電流保護回路１０は、スイッチングデバイスＱ１のゲート・ソース間電圧Ｖｇｓに基づいて、ドレイン端子Ｄ－ソース端子Ｓ間に流れる過電流を高速に検知し、当該デバイスの過電流保護を行う。なお、図３に示すスイッチング回路１、スイッチングデバイスＱ１、ドライバ回路２０、抵抗Ｒ１は、それぞれ図１に示すスイッチング回路１００、スイッチングデバイスＱ１０１、ドライバ回路１１０、抵抗Ｒ１０１に相当するため、詳細な説明は省略される。図３においても、ドライバ回路２０で生成されたゲート信号ＶｇｓはスイッチングデバイスＱ１のゲート端子Ｇ－ソース端子Ｓ間に印加され、スイッチングデバイスＱ１はゲート信号Ｖｇｓの２値のステータスに応じてドレイン端子Ｄ－ソース端子Ｓ間をオン／オフ（導通／開放）させる。なお、本実施例において、スイッチングデバイスＱ１は「スイッチングデバイス」の一例であり、スイッチングデバイスＱ１のゲート端子Ｇは「第１端子」、ドレイン端子Ｄは「第２端子」、ソース端子Ｓは「第３端子」の一例である。

図３に示すように、本実施例に係る過電流保護回路１０は、一点鎖線で囲まれた矩形枠に示すように、閾値電圧生成回路１１と、スイッチングデバイスＱ２と、スイッチングデバイスＱ３と、抵抗Ｒ２と、ダイオード素子Ｄ１を構成に含む。なお、以下では、過電流保護の対象になるスイッチングデバイスＱ１と区別するため、過電流保護回路１０を構成するスイッチングデバイスＱ２およびスイッチングデバイスＱ３のそれぞれを、「スイッチ素子Ｑ２」、「スイッチ素子Ｑ３」とも称する。スイッチ素子Ｑ２は、例えば、Ｐチャンネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor；電界
効果トランジスタ）であり、スイッチ素子Ｑ３は、Ｎチャンネル型のＭＯＳＦＥＴで構成される。スイッチ素子Ｑ２およびスイッチ素子Ｑ３は、コンプリメンタリＭＯＳＦＥＴとして機能する。なお、本実施例において、スイッチ素子Ｑ２は「第１スイッチ素子」の一例であり、スイッチ素子Ｑ２のゲート端子は「第４端子」、ドレイン端子は「第５端子」、ソース端子は「第６端子」の一例である。また、スイッチ素子Ｑ３は「第２スイッチ素子」の一例であり、スイッチ素子Ｑ３のゲート端子は「第７端子」、ドレイン端子は「第８端子」、ソース端子は「第９端子」の一例である。

過電流保護回路１０において、スイッチ素子Ｑ２のソース端子は、スイッチングデバイスＱ１のゲート端子Ｇに接続され、スイッチ素子Ｑ２のドレイン端子は、抵抗Ｒ２の一端側に接続される。抵抗Ｒ２の他端側はダイオード素子Ｄ１のアノード端子に接続され、ダイオード素子Ｄ１のカソード端子はスイッチ素子Ｑ２のゲート端子に接続される。なお、本実施例において、抵抗Ｒ２は「第１抵抗素子」の一例であり、ダイオード素子Ｄ１は「第１ダイオード素子」の一例である。

また、過電流保護回路１０において、スイッチ素子Ｑ３のドレイン端子は、スイッチ素子Ｑ２のゲート端子に接続され、スイッチ素子Ｑ３のソース端子は、スイッチングデバイスＱ１のソース端子Ｓに接続される。そして、スイッチ素子Ｑ３のゲート端子は、スイッ
チ素子Ｑ２のドレイン端子と接続される。閾値電圧生成回路１１の端子１１ａは、スイッチ素子Ｑ３のドレイン端子に接続され、閾値電圧生成回路１１の端子１１ｂは、スイッチ素子Ｑ３のソース端子に接続される。閾値電圧生成回路１１は、スイッチ素子Ｑ３のドレイン端子－ソース端子間電圧Ｖ＿ｂを監視し、スイッチングデバイスＱ１のドレイン端子Ｄ－ソース端子Ｓ間に流れこむ過電流から当該デバイスＱ１を保護するように機能する。

図４は、本実施形態に係る過電流保護回路１０の回路動作を説明する図である。図４の実線で囲まれた吹き出しＡ１に示すように、過電流保護回路１０においては、スイッチングデバイスＱ１のゲート端子Ｇ－ソース端子Ｓ間に掛かるゲート・ソース間電圧Ｖｇｓが監視される。具体的には、過電流保護回路１０は、ゲート端子Ｇ－ソース端子Ｓ間に掛かるゲート・ソース間電圧Ｖｇｓが瞬間的に上昇するオーバーシュートの際の、過電流発生を判定する判定電圧（Ｖ＿ｂ－Ｖｔｈ）を超えることを判定する。ここで、電圧値Ｖｔｈはスイッチ素子Ｑ２の閾値電圧であり、Ｖｔｈ以下の電圧がゲート・ソース間に印可された場合に、スイッチＱ２のドレイン－ソース間は導通状態になる。電圧値Ｖ＿ｂは、図２を用いて説明したように、短絡時と非短絡時におけるゲート・ソース間電圧Ｖｇｓの電圧差に基づいて設定され、スイッチングデバイスＱ１のゲート端子Ｇと接続されたソース端子を有するスイッチ素子Ｑ２がオーバーシュートを判定するための閾値電圧である。

過電流保護回路１０は、スイッチングデバイスＱ１のゲート端子Ｇ－ソース端子Ｓ間に掛かるゲート・ソース間電圧Ｖｇｓが判定電圧（Ｖ＿ｂ－Ｖｔｈ）を超えた場合には、過電流の発生を判断し、スイッチングデバイスＱ１への保護動作を開始する。

スイッチ素子Ｑ２は、スイッチングデバイスＱ１のゲート・ソース間電圧Ｖｇｓが判定電圧（Ｖ＿ｂ－Ｖｔｈ）を超えたことを契機としてオン状態に移行し、ドレイン－ソース間を導通させる（図４、「丸囲み１ＯＮ」）。スイッチングデバイスＱ１のゲート端子Ｇ－ソース端子Ｓ間に流れ込む電流は、スイッチ素子Ｑ２のドレイン－ソース間を通じて、スイッチ素子Ｑ３のゲート端子に印加されスイッチ素子Ｑ３をオン状態に移行させる（図４、「丸囲み２ＯＮ」）。オン状態に移行したスイッチ素子Ｑ３は、ドレイン－ソース間を導通させる（図４、「丸囲み３ＯＮ」）。

なお、スイッチ素子Ｑ２のドレイン－ソース間を通じて流れ込む電流の一部は、抵抗Ｒ２、ダイオード素子Ｄ１を通じて、オン状態に移行したスイッチ素子Ｑ３のドレイン－ソース間を通じて、スイッチングデバイスＱ１のソース端子Ｓに流れ込む。

図５は、本実施形態に係る過電流保護回路１０の回路動作を説明するタイミングチャートである。図５においては、同一時間軸上おける各種回路構成の推移を表すタイミングチャートが例示される。図５の（１）は、過電流が生じた際のスイッチングデバイスＱ１のゲート・ソース間電圧Ｖｇｓおよびドレイン端子Ｄ－ソース端子Ｓ間に流れ込む過電流の推移が例示される。同様にして、図５の（２）には、スイッチ素子Ｑ２のゲート・ソース間電圧Ｖｇｓ＿Ｑ２の推移が例示され、図５の（３）には、スイッチ素子Ｑ３のゲート・ソース間電圧Ｖｇｓ＿Ｑ３の推移が例示されている。また、図５の（４）には、電圧値Ｖ＿ｂの推移が例示され、図５の（５）には、ドライバ回路２０におけるＰＷＭ信号Ｖ＿ｓｉｇのステータスの推移（ｔ１からｔ３）が例示されている。

図５において、スイッチングデバイスＱ１は、ＰＷＭ信号Ｖ＿ｓｉｇのｔ１のタイミングでは定常状態、ｔ２のタイミングで短絡状態が発生するものとして説明する。なお、ＰＷＭ信号Ｖ＿ｓｉｇのｔ３は、本実施形態による過電流保護が行われた直後の状態を表している。

図５の（１）に示すように、ｔ１のタイミングで定常状態にあるスイッチングデバイス
Ｑ１のゲート・ソース間電圧Ｖｇｓは、電圧値Ｖ＿Ｈと「０Ｖ」との間で変化し、ドレイン端子Ｄ－ソース端子Ｓ間に流れる電流Ｉｄは電流値Ｉ＿Ｈと「０Ａ」との間で変化する。この状態では、図５の（２）に示すように、スイッチ素子Ｑ２のゲート・ソース間電圧Ｖｇｓには判定閾値以下の電圧がかかるため、スイッチ素子Ｑ２ではオフ状態が維持される。また、図５の（３）および（４）に示すように、スイッチ素子Ｑ２がオフ状態では、スイッチ素子Ｑ３もオフ状態が維持され、電圧値Ｖ＿ｂは所定の電圧値（電圧値Ｖ＿ｂ）を維持している。

ｔ２のタイミングで短絡状態が発生するとスイッチングデバイスＱ１のゲート・ソース間電圧Ｖｇｓは、電圧値Ｖ＿Ｈを超えて電圧値Ｖ＿ＯＣに変化し、ドレイン端子Ｄ－ソース端子Ｓ間には過電流Ｉ＿ＯＣが流れ込むことになる。

図５の一点鎖線で囲まれた矩形枠Ａ４、および、実線吹き出しＡ３に示すように、過電流保護回路１０は、ゲート端子Ｇ－ソース端子Ｓ間に掛かるゲート・ソース間電圧Ｖｇｓが瞬間的に上昇するオーバーシュートの際の、過電流発生を判定する判定電圧（Ｖ＿ｂ－Ｖｔｈ）を超えることを判定する。そして、過電流保護回路１０のスイッチ素子Ｑ２は、判定電圧（Ｖ＿ｂ－Ｖｔｈ）を超えたことを契機としてオン状態に移行し、ドレイン－ソース間を導通させる。また、スイッチングデバイスＱ１のゲート端子Ｇ－ソース端子Ｓ間に流れ込む電流は、スイッチ素子Ｑ２のドレイン－ソース間を通じて、スイッチ素子Ｑ３のゲート端子に印加されてスイッチ素子Ｑ３をオン状態に移行させる。

スイッチ素子Ｑ２のドレイン－ソース間を通じて流れ込む電流の一部は、抵抗Ｒ２、ダイオード素子Ｄ１を通じて、オン状態に移行したスイッチ素子Ｑ３のドレイン－ソース間に流れ込み、閾値電圧生成回路１１の端子１１ｂ側に接地される。

閾値電圧生成回路１１においては、図５の（４）に示すように、オン状態に移行したスイッチ素子Ｑ３のドレイン－ソース間を通じて、電圧値Ｖ＿ｂを放電させ「０Ｖ」まで低下させる。

本実施形態による過電流保護機能が開始された直後のタイミングｔ３では、スイッチ素子Ｑ２およびＱ３がオン状態を維持している。このため、図５の（１）、（５）に示すように、Ｖ＿ｓｉｇのステータスがハイ状態であっても、スイッチングデバイスＱ１のゲート端子Ｇ－ソース端子Ｓ間に流れ込む電流がスイッチ素子Ｑ２およびＱ３を通じて接地され、スイッチングデバイスＱ１のゲート・ソース間電圧Ｖｇｓは定常状態の電圧値Ｖ＿Ｈには復帰しない。すなわち、スイッチングデバイスＱ１ではオフ状態が維持されるため、ドレイン端子Ｄ－ソース端子Ｓ間に流れる電流Ｉｄは遮断されることになる。

本実施形態に係る過電流保護回路１０によれば、スイッチングデバイスＱ１のゲート端子Ｇ－ソース端子Ｓ間に掛かるゲート・ソース間電圧Ｖｇｓが判定電圧（Ｖ＿ｂ－Ｖｔｈ）を超えた場合には、過電流の発生を判断し、スイッチングデバイスＱ１への保護動作を開始できる。そして、過電流保護回路１０を構成するスイッチ素子Ｑ２は、判定電圧（Ｖ＿ｂ－Ｖｔｈ）を超えたことを契機としてオン状態に移行し、ドレイン－ソース間を導通させる。そして、スイッチングデバイスＱ１のゲート端子Ｇ－ソース端子Ｓ間に流れ込む電流は、スイッチ素子Ｑ２のドレイン－ソース間を通じて、スイッチ素子Ｑ３のゲート端子に印加されスイッチ素子Ｑ３をオン状態に移行させ、スイッチ素子Ｑ３のドレイン－ソース間を導通させる。本実施形態に係る過電流保護回路１０によれば、スイッチングデバイスＱ１のゲート端子Ｇ－ソース端子Ｓ間に掛かるゲート・ソース間電圧Ｖｇｓが判定電圧（Ｖ＿ｂ－Ｖｔｈ）を超えたことを契機として、ゲート端子Ｇ－ソース端子Ｓ間に流れ込む電流をスイッチ素子Ｑ３のソース側に接地できる。この結果、本実施形態においては、過電流時にオーバーシュートが生じたスイッチングデバイスＱ１のゲート端子Ｇ－ソー
ス端子Ｓ間に掛かるゲート・ソース間電圧Ｖｇｓの上昇を高速に検知し、ゲート・ソース間電圧Ｖｇｓに蓄積された電荷を放電させて、スイッチングデバイスＱ１の動作を停止できる。これにより、スイッチングデバイスＱ１に流れる過電流を高速に検知し、過電流への保護が可能な過電流保護回路１０が提供できる。

また、本実施形態に係る過電流保護回路１０は、スイッチ素子Ｑ２のドレイン－ソース間を通じて流れ込む電流の一部を、抵抗Ｒ２、ダイオード素子Ｄ１を通じて、オン状態に移行したスイッチ素子Ｑ３のドレイン－ソース間に流れ込ませることができる。抵抗Ｒ２、ダイオード素子Ｄ１を設けることにより、スイッチ素子Ｑ２が一定の電圧値でクランプされてしまうことを防止し、オーバーシュートにより電圧値Ｖ＿ＯＣまで瞬間的に上昇したスイッチングデバイスＱ１のゲート・ソース間電圧Ｖｇｓを０Ｖ近傍まで降下させることができる。

＜実施例２＞
図６は、実施例２に係る閾値電圧生成回路１１ｃの回路構成を示す回路図である。図６においては、抵抗Ｒ３と、キャパシタＣ１と、ツェナーダイオードＤ２から構成される閾値電圧生成回路１１ｃが例示される。図６に示すように、抵抗Ｒ３の一端は、スイッチングデバイスＱ１を駆動する駆動電圧Ｖｓを供給する電源に接続され、他端は、キャパシタＣ１の一端に接続される。キャパシタＣ１の他端は、スイッチ素子Ｑ３のソース端子に接続される。また、ツェナーダイオードＤ２のカソード端子は抵抗Ｒ３の一端に接続され、アノード端子はスイッチ素子Ｑ３のソース端子に接続される。なお、本実施例において、抵抗Ｒ３は「第２抵抗素子」の一例であり、ツェナーダイオードＤ２は「第２ダイオード素子」の一例である。

実施例２に係る過電流保護回路１０は、このような閾値電圧生成回路１１ｃを備えることで、ツェナーダイオードＤ２を介して生成される閾値電圧の電圧値が調整可能となり、キャパシタＣ１により生成された閾値電圧値を維持することが可能になる。また、閾値電圧生成回路１１ｃは、抵抗Ｒ３により、ツェナーダイオードＤ２に流れる電流値を制限することが可能になる。実施例２に係る閾値電圧生成回路１１ｃにおいては、生成される閾値電圧値は、例えば、定常動作時におけるスイッチングデバイスＱ１のゲート・ソース間電圧Ｖｇｓより数Ｖ程度、高く設定すればよい。なお、図６に例示の閾値電圧生成回路１１ｃは、アナログ素子であるＲ－Ｃ－ＺＴを用いた形態の一例であり、例えば、３端子レギュレータを用いるといった他の形態であってもよい。

＜実施例３＞
図７は、実施例３に係る過電流保護回路１０ａの回路構成を示す回路図である。図７においては、過電流保護回路１０ａによって監視される過電流信号を、スイッチングデバイスＱ１のドライブ回路２０の入力信号側へフィードバックさせる回路形態が例示される。図７に示すように、過電流保護回路１０ａは、電圧値Ｖ＿ｂを制御部３０にフィードバックさせる経路を有する。制御部３０は、ドライバ回路２０、スイッチングデバイスＱ１を含むスイッチング回路１を制御する回路である。実施例１で説明したように、スイッチングデバイスＱ１のドレイン端子Ｄ－ソース端子Ｓ間に過電流が生じた場合には、過電流保護機能により電圧値Ｖ＿ｂが低下する。過電流保護回路１０ａは、例えば、検知した電圧値Ｖ＿ｂをＡ／Ｄコンバータ１２を介して変換し、信号Ｖ＿Ｆを生成する。生成された信号Ｖ＿Ｆは、例えば、エラー信号Ｖ＿ｅｒｒｏｒとして制御部３０にフィードバックされる。制御部３０は、例えば、フィードバックされたエラー信号Ｖ＿ｅｒｒｏｒに基づいて、スイッチング回路１を含む電力変換器全体の動作を停止／開始させることが可能になる。

なお、図７に示すように、Ａ／Ｄコンバータ１２を介して変換された信号Ｖ＿Ｆについ
て、過電流発生時には“０”、定常時には“１”といった２値のステータス信号が出力されるときには、当該ステータス信号を用いてドライバ回路２０を停止させることもできる。具体的には、過電流保護回路１０ａは制御部３０から出力される制御信号Ｖ＿ｓｉｇａと上記ステータス信号との論理積（ＡＮＤ）を出力する論理デバイス１３を備える。そして、過電流保護回路１０ａは論理デバイス１３の論理結果をドライバ回路２０の制御信号Ｖ＿ｓｉｇｂとして供給するようにすればよい。過電流発生時には、論理デバイス１３の出力（ＡＮＤ出力）はＬＯＷステータスになるため、スイッチングデバイスＱ１の動作を安全に停止させることができる。

＜実施例４＞
図８は、実施例４に係るハーフブリッジ回路２の回路構成を示す回路図である。図８においては、実施例１に例示のスイッチング回路１を２系統に含むハーフブリッジ回路２の形態が例示される。図８に示すように、１系統のスイッチング回路１は、ドライブ回路２０ａと、スイッチングデバイスＱ１ａと、閾値電圧生成回路１１ｅと、過電流保護部１５ａを含み構成される。また、他の系統のスイッチング回路１は、ドライブ回路２０ｂと、スイッチングデバイスＱ１ｂと、閾値電圧生成回路１１ｆと、過電流保護部１５ｂを含み構成される。なお、過電流保護部１５ａ、１５ｂは、実施例１における過電流保護回路１０の閾値電圧生成回路１１以外の構成である。実施例４に係るハーフブリッジ回路２においては、２系統のスイッチング回路１が連係して電力変換を行い、変換された出力を出力端子ｂ１に出力する。

図８の形態では、Ａ／Ｄコンバータ１２ａは、検知した電圧値Ｖ＿ｂ１を変換し、信号Ｖ＿Ｆ１を生成する。また、Ａ／Ｄコンバータ１２ｂは、検知した電圧値Ｖ＿ｂ２を変換し、信号Ｖ＿Ｆ２を生成する。各Ａ／Ｄコンバータは、例えば、検知した電圧値Ｖ＿ｂに基づいて過電流発生時には“０”、定常時には“１”といった２値のステータス信号を出力する。各Ａ／Ｄコンバータの出力信号は、論理積を出力する論理デバイス１３ｂに入力される。

論理デバイス１３ｂにより、２系統のスイッチング回路の何れかに過電流が発生した場合には、論理デバイス１３ｂからＬＯＷステータスの出力信号が出力される。図８の形態では、論理デバイス１３ｂの出力信号をエラー信号Ｖ＿ｅｒｒｏｒとして制御部３０ａにフィードバックできるため、当該エラー信号に基づいて、ハーフブリッジ回路２を含む電力変換器全体の動作を安定して停止／開始させることが可能になる。また、論理デバイス１３ａにおいて、論理デバイス１３ｂの出力信号と、制御部３０ａから出力されたる制御信号Ｖ＿ｓｉｇ１＿ａとの論理積（ＡＮＤ）を取るようにしてもよい。いずれかのスイッチング回路で過電流が発生した場合には、論理デバイス１３ａの出力（ＡＮＤ出力）である制御信号Ｖ＿ｓｉｇ１＿ｂはＬＯＷステータスになるため、スイッチングデバイスＱ１ａの動作を安全に停止させることができる。

論理デバイス１３ｃにおいても同様である。論理デバイス１３ｂの出力信号と、制御部３０ａから出力された制御信号Ｖ＿ｓｉｇ２＿ａとの論理積（ＡＮＤ）を取ることで、いずれかのスイッチング回路で過電流が発生した場合には、スイッチングデバイスＱ１ｂの動作を安全に停止させることができる。

＜実施例５＞
図９は、実施例５に係るフルブリッジ回路３の回路構成を示す回路図である。図９においては、実施例１に例示のスイッチング回路１を４系統に含むフルブリッジ回路４の形態が例示される。１系統目のスイッチング回路１は、ドライブ回路２０ｃと、スイッチングデバイスＱ１ｃと、閾値電圧生成回路１１ｇと、過電流保護部１５ｃを含み構成される。２系統目のスイッチング回路１は、ドライブ回路２０ｄと、スイッチングデバイスＱ１ｄ
と、閾値電圧生成回路１１ｈと、過電流保護部１５ｄを含み構成される。３系統目のスイッチング回路１は、ドライブ回路２０ｅと、スイッチングデバイスＱ１ｅと、閾値電圧生成回路１１ｉと、過電流保護部１５ｅを含み構成される。４系統目のスイッチング回路１は、ドライブ回路２０ｆと、スイッチングデバイスＱ１ｆと、閾値電圧生成回路１１ｊと、過電流保護部１５ｆを含み構成される。実施例５に係るフルブリッジ回路３においては、４系統のスイッチング回路１が連係して電力変換を行い、変換された出力を出力端子ｂ１ａ、ｂ１ｂに出力する。

図９の形態においても、Ａ／Ｄコンバータ１２ｃは、検知した電圧値Ｖ＿ｂ１を変換し、信号Ｖ＿Ｆ１を生成する。また、Ａ／Ｄコンバータ１２ｄは、検知した電圧値Ｖ＿ｂ２を変換し、信号Ｖ＿Ｆ２を生成する。同様にして、Ａ／Ｄコンバータ１２ｅは、検知した電圧値Ｖ＿ｂ３を変換し、信号Ｖ＿Ｆ３を生成し、Ａ／Ｄコンバータ１２ｆは、検知した電圧値Ｖ＿ｂ４を変換し、信号Ｖ＿Ｆ４を生成する。各Ａ／Ｄコンバータは、例えば、検知した電圧値Ｖ＿ｂ１から電圧値Ｖ＿ｂ４に基づいて、過電流発生時には“０”、定常時には“１”といった２値のステータス信号を出力する。各Ａ／Ｄコンバータの出力信号は、論理積を出力する論理デバイス１３ｄに入力される。

論理デバイス１３ｄにより、４系統のスイッチング回路の何れかに過電流が発生した場合には、論理デバイス１３ｄから論理積によりＬＯＷステータスの出力信号が出力される。図９の形態においても、論理デバイス１３ｄの出力信号をエラー信号Ｖ＿ｅｒｒｏｒとして制御部３０ｂにフィードバックできるため、当該エラー信号に基づいて、フルブリッジ回路３を含む電力変換器全体の動作を安定して停止／開始させることが可能になる。

また、論理デバイス１３ｅにおいて、論理デバイス１３ｄの出力信号と、制御部３０ｂから出力されたる制御信号Ｖ＿ｓｉｇ１＿ａとの論理積（ＡＮＤ）を取るようにしてもよい。いずれかのスイッチング回路で過電流が発生した場合には、論理デバイス１３ｅの出力（ＡＮＤ出力）である制御信号Ｖ＿ｓｉｇ１＿ｂはＬＯＷステータスになるため、スイッチングデバイスＱ１ｃの動作を安全に停止させることができる。

論理デバイス１３ｆ、１３ｇ、１３ｈについても同様である。論理デバイス１３ｄの出力信号と、制御部３０ｂから出力された制御信号Ｖ＿ｓｉｇ２＿ａ、制御信号Ｖ＿ｓｉｇ３＿ａ、制御信号Ｖ＿ｓｉｇ４＿ａのそれぞれとの論理積を取ることで、スイッチングデバイスＱ１ｄ、Ｑ１ｅ、Ｑ１ｆの動作を安全に停止させることができる。

（その他）
上記の実施形態はあくまでも一例であって、本実施の形態の開示はその要旨を逸脱しない範囲内で適宜変更して実施し得る。本開示において説明した処理や手段は、技術的な矛盾が生じない限りにおいて、自由に組合せて実施することができる。

また、１つの回路、装置が行うものとして説明した処理が、複数の回路、装置によって分担して実行されてもよい。あるいは、異なる回路、装置が行うものとして説明した処理が、１つの回路、装置によって実行されても構わない。

なお、以下には本発明の構成要件と実施例の構成とを対比可能とするために、本発明の構成要件を図面の符号付きで記載しておく。
＜発明１＞
第１端子（Ｑ１、Ｇ）に入力された制御信号に基づいて、第２端子（Ｑ１、Ｄ）と第３端子（Ｑ１、Ｓ）との間の導通を開状態または閉状態にさせるスイッチングデバイス（Ｑ１）の過電流保護回路（１０）であって、
所定の閾値電圧が入力される第４端子（Ｑ２、Ｇ）と、前記スイッチングデバイス（Ｑ
１）の第１端子（Ｑ１、Ｇ）に接続された第６端子（Ｑ２，Ｓ）と、第５端子（Ｑ２、Ｄ）とを有する第１スイッチ素子（Ｑ２）と、
前記第１スイッチ素子（Ｑ２）の第５端子（Ｑ２、Ｄ）と接続される第７端子（Ｑ３，Ｇ）と、前記第４端子（Ｑ２、Ｇ）と接続される第８端子（Ｑ３、Ｄ）と、第９端子（Ｑ３，Ｓ）とを有する第２スイッチ素子（Ｑ３）と、を備え、
前記第１スイッチ素子（Ｑ２）は、前記第４端子（Ｑ２、Ｇ）に入力される所定の閾値電圧に基づいて、前記スイッチングデバイス（Ｑ１）の前記第１端子（Ｑ１、Ｇ）と前記第３端子（Ｑ１、Ｓ）との間の電圧値が所定の閾値を超えることを検知して前記第６端子（Ｑ２、Ｓ）と前記第５端子（Ｑ２、Ｄ）との間を導通させるとともに、
前記第２スイッチ素子（Ｑ３）は、前記第１スイッチ素子（Ｑ２）の前記第６端子（Ｑ２、Ｓ）と前記第５端子（Ｑ２、Ｄ）との間の導通を契機として前記第８端子（Ｑ３、Ｄ）と前記第９端子（Ｑ３、Ｓ）との間を導通させて前記第１スイッチ素子（Ｑ２）の第４端子（Ｑ２、Ｇ）に入力された前記所定の閾値電圧を降下させる、
ことを特徴とする過電流保護回路（１０）。

１、１００ スイッチング回路
２ ハーフブリッジ回路
３ フルブリッジ回路
１０ 過電流保護回路
１１ 閾値電圧生成回路
２０ ドライバ回路
Ｄ１、Ｄ２ ダイオード素子
Ｑ１０１、Ｑ１、Ｑ２、Ｑ３ スイッチングデバイス
Ｒ１、Ｒ２、Ｒ３ 抵抗

Claims (6)

1. 第１端子に入力された制御信号に基づいて、第２端子と第３端子との間の導通を開状態または閉状態にさせるスイッチングデバイスの過電流保護回路であって、
   所定の閾値電圧が入力される第４端子と、前記スイッチングデバイスの第１端子に接続された第６端子と、第５端子とを有する第１スイッチ素子と、
   前記第１スイッチ素子の第５端子と接続される第７端子と、前記第４端子と接続される第８端子と、第９端子とを有する第２スイッチ素子と、を備え、
   前記第１スイッチ素子は、前記第４端子に入力される所定の閾値電圧に基づいて、前記スイッチングデバイスの前記第１端子と前記第３端子との間の電圧値が所定の閾値を超えることを検知して前記第６端子と前記第５端子との間を導通させるとともに、
   前記第２スイッチ素子は、前記第１スイッチ素子の前記第６端子と前記第５端子との間の導通を契機として前記第８端子と前記第９端子との間を導通させて前記第１スイッチ素子の第４端子に入力された前記所定の閾値電圧を降下させる、
   ことを特徴とする過電流保護回路。
2. 一端が前記第１スイッチ素子の第５端子と接続される第１抵抗素子と、前記第１抵抗素子の他端とアノード端子が接続され、前記第１スイッチ素子の第４端子とカソード端子が接続される第１ダイオード素子と、をさらに備え、
   前記第１スイッチ素子において、互いに導通された前記第６端子と前記第５端子を通じて前記第２スイッチ素子の第８端子に流れ込む電流を制御する、ことを特徴とする請求項１に記載の過電流保護回路。
3. 前記第１端子に入力される制御信号を生成するための電源の正極または負極の一方に接続される第２抵抗素子
   と、前記第２抵抗素子と前記電源の正極または負極の他方との間に並列に接続される第１キャパシタ素子および第２ダイオード素子とを有し、
   前記第１スイッチ素子の第４端子に入力される前記所定の閾値電圧を生成する閾値電圧生成回路をさらに備える、ことを特徴とする請求項１または２に記載の過電流保護回路。
4. 前記第１スイッチ素子の第４端子に入力された前記所定の閾値電圧の放電による電圧低下を検知し、前記第１端子に入力される制御信号の生成を停止または開始させるフィードバック回路をさらに備える、ことを特徴とする請求項１から３の何れか一項に記載の過電流保護回路。
5. 前記第１スイッチ素子はｐ型ＭＯＳＦＥＴで構成され、前記第４端子はゲート端子、前記第５端子はドレイン端子、前記第６端子はソース端子であり、
   前記第２スイッチ素子はｎ型ＭＯＳＦＥＴで構成され、前記第７端子はゲート端子、前記第８端子はドレイン端子、前記第９端子はソース端子である、ことを特徴とする請求項１から４の何れか一項に記載の過電流保護回路。
6. 請求項１から５の何れか一項に記載の過電流保護回路を備える、ことを特徴とする電力変換器。

Images