JP2001136656A - 電源保護回路 - Google Patents
電源保護回路Info
- Publication number
- JP2001136656A JP2001136656A JP31444499A JP31444499A JP2001136656A JP 2001136656 A JP2001136656 A JP 2001136656A JP 31444499 A JP31444499 A JP 31444499A JP 31444499 A JP31444499 A JP 31444499A JP 2001136656 A JP2001136656 A JP 2001136656A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- input
- circuit
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】 出力側回路素子の二次障害を未然に防ぐこと
が可能になり，過電圧検出を行って瞬時に回路を開くこ
とができ，ＤＣ／ＤＣコンバータ電源の主スイッチ素子
が故障時に異常過電圧になることにより発生する負荷側
回路素子の障害を引き起こさないことが可能になる電源
保護回路を提供することを目的とする。 【解決手段】 主スイッチ素子２と，整流回路３と，主
スイッチ素子２におけるスイッチングのオン／オフ時間
を制御する電源制御回路１と，入力ＤＣ電源端子と主ス
イッチ素子２とを電気的に遮断又は接続する遮断器５
と，遮断器５に接続されて主スイッチ素子２の出力電圧
が所定の電圧値を越えた場合に所定の信号を遮断器５に
出力する過電圧検出器４と，から構成されることによ
る。
が可能になり，過電圧検出を行って瞬時に回路を開くこ
とができ，ＤＣ／ＤＣコンバータ電源の主スイッチ素子
が故障時に異常過電圧になることにより発生する負荷側
回路素子の障害を引き起こさないことが可能になる電源
保護回路を提供することを目的とする。 【解決手段】 主スイッチ素子２と，整流回路３と，主
スイッチ素子２におけるスイッチングのオン／オフ時間
を制御する電源制御回路１と，入力ＤＣ電源端子と主ス
イッチ素子２とを電気的に遮断又は接続する遮断器５
と，遮断器５に接続されて主スイッチ素子２の出力電圧
が所定の電圧値を越えた場合に所定の信号を遮断器５に
出力する過電圧検出器４と，から構成されることによ
る。
Description
【０００１】
【発明の属する技術分野】本発明はＤＣ／ＤＣコンバー
タ電源において，特に回路を保護するための電源保護回
路に関する。
タ電源において，特に回路を保護するための電源保護回
路に関する。
【０００２】
【従来の技術】遮断時間を問題にする回路保護では回路
系の分離，遮断が必要である。一般的に用いられるヒュ
ーズ溶断による回路保護は，ヒューズを溶断する電流が
ヒューズに流れる必要があり，回路を遮断するまでに要
する時間がかかりすぎてしまい，長時間にわたって出力
電圧が過電圧になってしまう。また，ＤＣ／ＤＣコンバ
ータ設計時に出力側の過電圧保護回路として，速断制御
用サイリスタを入力側に挿入してヒューズ溶断を図る方
法が用いられる。しかしやはり遮断に要する時間が長
く，長時間にわたって出力電圧が過電圧になってしま
う。また遮断時間が長くなる原因としては，ヒューズを
溶断する時間がかかる他に，電圧安定化用のコンデンサ
容量が逆作用することも挙げられる。更に，サイリスタ
を出力側に挿入して遮断時間を短くする対策を行った
が，充分短い遮断時間を得ることはできないことが判明
している。
系の分離，遮断が必要である。一般的に用いられるヒュ
ーズ溶断による回路保護は，ヒューズを溶断する電流が
ヒューズに流れる必要があり，回路を遮断するまでに要
する時間がかかりすぎてしまい，長時間にわたって出力
電圧が過電圧になってしまう。また，ＤＣ／ＤＣコンバ
ータ設計時に出力側の過電圧保護回路として，速断制御
用サイリスタを入力側に挿入してヒューズ溶断を図る方
法が用いられる。しかしやはり遮断に要する時間が長
く，長時間にわたって出力電圧が過電圧になってしま
う。また遮断時間が長くなる原因としては，ヒューズを
溶断する時間がかかる他に，電圧安定化用のコンデンサ
容量が逆作用することも挙げられる。更に，サイリスタ
を出力側に挿入して遮断時間を短くする対策を行った
が，充分短い遮断時間を得ることはできないことが判明
している。
【０００３】
【発明が解決しようとする課題】以上の従来技術におけ
る問題に鑑み本発明は，出力側回路素子の二次障害を未
然に防ぐことが可能になり，過電圧検出を行って瞬時に
回路を開くことができ，ＤＣ／ＤＣコンバータ電源の主
スイッチ素子が故障時に異常過電圧になることにより発
生する負荷側回路素子の障害を引き起こさないことが可
能になる電源保護回路を提供することを目的とする。
る問題に鑑み本発明は，出力側回路素子の二次障害を未
然に防ぐことが可能になり，過電圧検出を行って瞬時に
回路を開くことができ，ＤＣ／ＤＣコンバータ電源の主
スイッチ素子が故障時に異常過電圧になることにより発
生する負荷側回路素子の障害を引き起こさないことが可
能になる電源保護回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】前記課題を解決する本出
願第１の発明の電源保護回路は，回路間を電気的に遮断
又は接続する主スイッチ素子と，この主スイッチ素子か
ら入力されたオン時間の電圧を時間について積分しオン
時間とオフ時間で平均化した電圧を出力ＤＣ端子に出力
する整流回路と，この整流回路及び入力ＤＣ電源端子に
接続されて整流回路に流れる電流及び電圧を確認調整し
所望の出力電圧を生成するように主スイッチ素子におけ
るスイッチングのオン／オフ時間を制御する電源制御回
路と，前記主スイッチ素子の入力側に接続して，入力Ｄ
Ｃ電源端子と主スイッチ素子とを電気的に遮断又は接続
する遮断器と，この遮断器に接続されて主スイッチ素子
の出力電圧が所定の電圧値を越えた場合に所定の信号を
前記遮断器に出力する過電圧検出器と，から構成され，
前記過電圧検出器は，入力ＤＣ電源分圧電圧と前記主ス
イッチ素子の出力電圧とを比較検出することを特徴とす
る。
願第１の発明の電源保護回路は，回路間を電気的に遮断
又は接続する主スイッチ素子と，この主スイッチ素子か
ら入力されたオン時間の電圧を時間について積分しオン
時間とオフ時間で平均化した電圧を出力ＤＣ端子に出力
する整流回路と，この整流回路及び入力ＤＣ電源端子に
接続されて整流回路に流れる電流及び電圧を確認調整し
所望の出力電圧を生成するように主スイッチ素子におけ
るスイッチングのオン／オフ時間を制御する電源制御回
路と，前記主スイッチ素子の入力側に接続して，入力Ｄ
Ｃ電源端子と主スイッチ素子とを電気的に遮断又は接続
する遮断器と，この遮断器に接続されて主スイッチ素子
の出力電圧が所定の電圧値を越えた場合に所定の信号を
前記遮断器に出力する過電圧検出器と，から構成され，
前記過電圧検出器は，入力ＤＣ電源分圧電圧と前記主ス
イッチ素子の出力電圧とを比較検出することを特徴とす
る。
【０００５】したがって，本出願第１の発明の電源保護
回路によれば，反転した出力を遮断器５に入力し過電圧
検出を行って瞬時に遮断回路を開路し主スイッチ素子へ
の入力電圧供給を停止するため，出力側回路素子の二次
障害を未然に防ぐことが可能になり，過電圧検出を行っ
て瞬時に回路を開くことができ，ＤＣ／ＤＣコンバータ
電源の主スイッチ素子が故障時に異常過電圧になること
により発生する負荷側回路素子の障害を引き起こさない
ことが可能になる。また，回路動作の速いコンパレータ
と高速遮断回路とによりＤＣ／ＤＣコンバータ電源の主
スイッチ素子への入力電源供給を停止する方法を利用し
て入力と出力間の回路を開くことが可能になる。ここで
所定の電圧値とは，ＤＣ／ＤＣコンバータ電源の主スイ
ッチ素子への入力電源供給を中止すべき状態になる電圧
値を示す。また所定の信号とは，電圧値の高低によって
情報を伝達する信号を示す。例えば，電圧値が高いとき
遮断器内のスイッチ素子をオンし，電圧値が低いときは
遮断器内のスイッチ素子をオフする。
回路によれば，反転した出力を遮断器５に入力し過電圧
検出を行って瞬時に遮断回路を開路し主スイッチ素子へ
の入力電圧供給を停止するため，出力側回路素子の二次
障害を未然に防ぐことが可能になり，過電圧検出を行っ
て瞬時に回路を開くことができ，ＤＣ／ＤＣコンバータ
電源の主スイッチ素子が故障時に異常過電圧になること
により発生する負荷側回路素子の障害を引き起こさない
ことが可能になる。また，回路動作の速いコンパレータ
と高速遮断回路とによりＤＣ／ＤＣコンバータ電源の主
スイッチ素子への入力電源供給を停止する方法を利用し
て入力と出力間の回路を開くことが可能になる。ここで
所定の電圧値とは，ＤＣ／ＤＣコンバータ電源の主スイ
ッチ素子への入力電源供給を中止すべき状態になる電圧
値を示す。また所定の信号とは，電圧値の高低によって
情報を伝達する信号を示す。例えば，電圧値が高いとき
遮断器内のスイッチ素子をオンし，電圧値が低いときは
遮断器内のスイッチ素子をオフする。
【０００６】本出願第２の発明の電源保護回路は，本出
願第１の発明の電源保護回路において，前記遮断器は，
ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎ
ｓｉｓｔｅｒ：金属酸化物半導体電解効果トランジス
タ）とゲート分圧抵抗とを有して成ることを特徴とす
る。又は，本出願第４の発明の電源保護回路は，本出願
第３の発明の電源保護回路において，遮断器内のゲート
分圧抵抗の一端が遮断器内のＭＯＳＦＥＴのゲートと接
続し，このゲート分圧抵抗の他端が過電圧検出器内のコ
ンパレータの出力端と接続していることを特徴とする。
更に，本出願第６の発明の電源保護回路は，本出願第２
の発明の電源保護回路において，ゲート分圧抵抗は，過
電圧検出器の出力端と遮断器内のＭＯＳＦＥＴのゲート
との間と，入力ＤＣ電源端子と遮断器内のＭＯＳＦＥＴ
のゲートとの間と，に設けられ，遮断器内のＰチャネル
ＭＯＳＦＥＴのソースは入力ＤＣ電源端子と接続し，遮
断器内のＰチャネルＭＯＳＦＥＴのドレインは主スイッ
チ素子の入力端に接続することを特徴とする。
願第１の発明の電源保護回路において，前記遮断器は，
ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎ
ｓｉｓｔｅｒ：金属酸化物半導体電解効果トランジス
タ）とゲート分圧抵抗とを有して成ることを特徴とす
る。又は，本出願第４の発明の電源保護回路は，本出願
第３の発明の電源保護回路において，遮断器内のゲート
分圧抵抗の一端が遮断器内のＭＯＳＦＥＴのゲートと接
続し，このゲート分圧抵抗の他端が過電圧検出器内のコ
ンパレータの出力端と接続していることを特徴とする。
更に，本出願第６の発明の電源保護回路は，本出願第２
の発明の電源保護回路において，ゲート分圧抵抗は，過
電圧検出器の出力端と遮断器内のＭＯＳＦＥＴのゲート
との間と，入力ＤＣ電源端子と遮断器内のＭＯＳＦＥＴ
のゲートとの間と，に設けられ，遮断器内のＰチャネル
ＭＯＳＦＥＴのソースは入力ＤＣ電源端子と接続し，遮
断器内のＰチャネルＭＯＳＦＥＴのドレインは主スイッ
チ素子の入力端に接続することを特徴とする。
【０００７】したがって，本出願第２又は本出願第４又
は本出願第６の発明の電源保護回路によれば，過電圧検
出器の出力に応じて入力電圧をオン／オフして主スイッ
チ素子２にオン／オフされた入力電圧を出力することが
でき，高速遮断回路を備えてＤＣ／ＤＣコンバータ電源
の主スイッチ素子への入力電源供給を停止する可能にな
る。
は本出願第６の発明の電源保護回路によれば，過電圧検
出器の出力に応じて入力電圧をオン／オフして主スイッ
チ素子２にオン／オフされた入力電圧を出力することが
でき，高速遮断回路を備えてＤＣ／ＤＣコンバータ電源
の主スイッチ素子への入力電源供給を停止する可能にな
る。
【０００８】本出願第３の発明の電源保護回路は，本出
願第１又は本出願第２の発明の電源保護回路において，
前記過電圧検出器は，過電圧検出抵抗とコンデンサと基
準電圧設定用分圧抵抗とダイオードとコンパレータとを
有して成ることを特徴とする。
願第１又は本出願第２の発明の電源保護回路において，
前記過電圧検出器は，過電圧検出抵抗とコンデンサと基
準電圧設定用分圧抵抗とダイオードとコンパレータとを
有して成ることを特徴とする。
【０００９】したがって，本出願第３の発明の電源保護
回路によれば，コンパレータによって入力電圧を分圧し
た電圧である入力分圧電圧と主スイッチ素子との出力端
子電圧を比較することが可能になる。更に，主スイッチ
素子２の出力端子電圧が入力分圧電圧を越える場合にコ
ンパレータは出力を反転し，反転した出力をコンパレー
タの入力側に帰還して固定（ロック）すると同時に反転
した出力を遮断器に入力することが可能になる。
回路によれば，コンパレータによって入力電圧を分圧し
た電圧である入力分圧電圧と主スイッチ素子との出力端
子電圧を比較することが可能になる。更に，主スイッチ
素子２の出力端子電圧が入力分圧電圧を越える場合にコ
ンパレータは出力を反転し，反転した出力をコンパレー
タの入力側に帰還して固定（ロック）すると同時に反転
した出力を遮断器に入力することが可能になる。
【００１０】本出願第５の発明の電源保護回路は，本出
願第３又は本出願第４の発明の電源保護回路において，
過電圧検出器内のコンパレータの非反転入力端子は主ス
イッチ素子の出力端からの信号を入力し，このコンパレ
ータの反転入力端子は入力ＤＣ電源端子と接続すること
を特徴とする。
願第３又は本出願第４の発明の電源保護回路において，
過電圧検出器内のコンパレータの非反転入力端子は主ス
イッチ素子の出力端からの信号を入力し，このコンパレ
ータの反転入力端子は入力ＤＣ電源端子と接続すること
を特徴とする。
【００１１】したがって，本出願第５の発明の電源保護
回路は，コンパレータによって入力電圧を分圧した電圧
である入力分圧電圧と主スイッチ素子との出力端子電圧
を比較することが可能になる。
回路は，コンパレータによって入力電圧を分圧した電圧
である入力分圧電圧と主スイッチ素子との出力端子電圧
を比較することが可能になる。
【００１２】
【発明の実施の形態】一実施の形態 本発明における実施の形態の電源保護回路を図１から図
３を参照して説明する。本発明の電源保護回路を図１を
参照して説明する。図１は本発明による電源保護回路を
示す概略的な回路図である。本発明の電源保護回路は，
電源制御回路１，主スイッチ素子２，整流回路３，過電
圧検出器４及び遮断器５から構成される。すなわち，通
常の電源保護回路は電源制御回路１，主スイッチ素子
２，整流回路３の構成するのみであるのに対し，本発明
の電源保護回路は過電圧検出器４及び遮断器５を上記の
回路に付加している構成となる。
３を参照して説明する。本発明の電源保護回路を図１を
参照して説明する。図１は本発明による電源保護回路を
示す概略的な回路図である。本発明の電源保護回路は，
電源制御回路１，主スイッチ素子２，整流回路３，過電
圧検出器４及び遮断器５から構成される。すなわち，通
常の電源保護回路は電源制御回路１，主スイッチ素子
２，整流回路３の構成するのみであるのに対し，本発明
の電源保護回路は過電圧検出器４及び遮断器５を上記の
回路に付加している構成となる。
【００１３】電源保護回路の動作電源として電源制御回
路１，過電圧検出器４，遮断器５に入力ＤＣ電圧が入力
される。遮断器５に入力された入力ＤＣ電圧は，主スイ
ッチ素子２及び整流回路３を経由して電圧変換された出
力ＤＣ電圧として出力される。遮断器５は過電圧検出器
４の出力に応じて入力ＤＣ電圧をオン／オフして主スイ
ッチ素子２にオン／オフされた入力ＤＣ電圧を出力す
る。主スイッチ素子２は電源制御回路１の制御信号に応
じて遮断器５を経由した入力ＤＣ電圧をスイッチングし
整流回路３にスイッチングされた入力電圧を出力する。
整流回路３は，入力されたオン時間の電圧を時間につい
て積分しオン時間とオフ時間で平均化した電圧を出力Ｄ
Ｃ電圧として出力する。電源制御回路１は整流回路３に
流れる電流及び電圧を確認しながら，希望する出力ＤＣ
電圧を生成するように主スイッチ素子におけるスイッチ
ングのオン／オフ時間を制御する。
路１，過電圧検出器４，遮断器５に入力ＤＣ電圧が入力
される。遮断器５に入力された入力ＤＣ電圧は，主スイ
ッチ素子２及び整流回路３を経由して電圧変換された出
力ＤＣ電圧として出力される。遮断器５は過電圧検出器
４の出力に応じて入力ＤＣ電圧をオン／オフして主スイ
ッチ素子２にオン／オフされた入力ＤＣ電圧を出力す
る。主スイッチ素子２は電源制御回路１の制御信号に応
じて遮断器５を経由した入力ＤＣ電圧をスイッチングし
整流回路３にスイッチングされた入力電圧を出力する。
整流回路３は，入力されたオン時間の電圧を時間につい
て積分しオン時間とオフ時間で平均化した電圧を出力Ｄ
Ｃ電圧として出力する。電源制御回路１は整流回路３に
流れる電流及び電圧を確認しながら，希望する出力ＤＣ
電圧を生成するように主スイッチ素子におけるスイッチ
ングのオン／オフ時間を制御する。
【００１４】入力ＤＣ電圧（Ｖin）は，電源制御回路
１，過電圧検出器４及び遮断器５に入力される。電源制
御回路１の出力は，主スイッチ素子２と整流回路３とに
それぞれ入力される。主スイッチ素子２の出力は，整流
回路３と過電圧検出器４とに入力される。過電圧検出器
４の出力は，遮断器５に入力される。遮断器５の出力
は，主スイッチ素子２に入力される。整流回路３は整流
された出力ＤＣ電圧（Ｖou t）を出力する。
１，過電圧検出器４及び遮断器５に入力される。電源制
御回路１の出力は，主スイッチ素子２と整流回路３とに
それぞれ入力される。主スイッチ素子２の出力は，整流
回路３と過電圧検出器４とに入力される。過電圧検出器
４の出力は，遮断器５に入力される。遮断器５の出力
は，主スイッチ素子２に入力される。整流回路３は整流
された出力ＤＣ電圧（Ｖou t）を出力する。
【００１５】過電圧検出器４は，内部のコンパレータに
よって入力電圧を分圧した電圧である入力分圧電圧と主
スイッチ素子２との出力端子電圧を比較する。主スイッ
チ素子２の出力端子電圧が入力分圧電圧を越える場合に
コンパレータは出力を反転し，反転した出力をコンパレ
ータの入力側に帰還して固定（ロック）すると同時に反
転した出力を遮断器５に入力する。過電圧検出器４から
受けた信号により回路を開く，すなわち入力ＤＣ電源端
子と主スイッチ素子２とを電気的に断絶する様に遮断器
５が動作する。
よって入力電圧を分圧した電圧である入力分圧電圧と主
スイッチ素子２との出力端子電圧を比較する。主スイッ
チ素子２の出力端子電圧が入力分圧電圧を越える場合に
コンパレータは出力を反転し，反転した出力をコンパレ
ータの入力側に帰還して固定（ロック）すると同時に反
転した出力を遮断器５に入力する。過電圧検出器４から
受けた信号により回路を開く，すなわち入力ＤＣ電源端
子と主スイッチ素子２とを電気的に断絶する様に遮断器
５が動作する。
【００１６】主スイッチ素子２の入力端子と出力端子間
が短絡モード故障を起こす場合は，主スイッチ素子２は
常にオン状態のままとなり，主スイッチ素子２の出力端
子電圧が入力電圧とほぼ同じレベルまで上昇する。この
結果，上述したように反転した出力を遮断器５に入力す
る。したがって，過電圧検出を行って瞬時に遮断回路を
開路し，主スイッチ素子２への入力電圧供給を停止する
方式のため，大電流を流すことなく，入力側と出力側を
分離することが可能になる。このため，出力側に長時間
過電圧が発生せず，主スイッチ素子２に接続される負荷
側回路素子の障害を起こさないことが可能になる。
が短絡モード故障を起こす場合は，主スイッチ素子２は
常にオン状態のままとなり，主スイッチ素子２の出力端
子電圧が入力電圧とほぼ同じレベルまで上昇する。この
結果，上述したように反転した出力を遮断器５に入力す
る。したがって，過電圧検出を行って瞬時に遮断回路を
開路し，主スイッチ素子２への入力電圧供給を停止する
方式のため，大電流を流すことなく，入力側と出力側を
分離することが可能になる。このため，出力側に長時間
過電圧が発生せず，主スイッチ素子２に接続される負荷
側回路素子の障害を起こさないことが可能になる。
【００１７】
【実施例】本発明における実施例の電源保護回路を図２
及び図３を参照して説明する。図２は本発明による電源
保護回路を示す詳細な回路図である。入力側にスイッチ
６，ヒューズ７及び入力ＤＣ電源８の回路素子，出力側
に負荷９の回路ブロックを設ける。実施の形態で述べた
ように，入力ＤＣ電源（Ｖin）８は電源制御回路１，過
電圧検出器４及び遮断器５に入力される。
及び図３を参照して説明する。図２は本発明による電源
保護回路を示す詳細な回路図である。入力側にスイッチ
６，ヒューズ７及び入力ＤＣ電源８の回路素子，出力側
に負荷９の回路ブロックを設ける。実施の形態で述べた
ように，入力ＤＣ電源（Ｖin）８は電源制御回路１，過
電圧検出器４及び遮断器５に入力される。
【００１８】電源制御回路１は電源制御ＩＣ１１，電圧
安定化用コンデンサ１０から構成される。また，電源制
御ＩＣ１１と電圧安定化用コンデンサ１０とは並列に接
続されている。更に，ヒューズ７の一端と電圧安定化用
コンデンサ１０の一端とが接続され，電圧安定化用コン
デンサ１０の他端と入力ＤＣ電源の負極とが接続されて
いる。以上のほかに電源制御ＩＣ１１は，主スイッチ素
子２のＰチャネルＭＯＳＦＥＴ１２のゲート電極，整流
回路３のＮチャネルＭＯＳＦＥＴ１３のゲート電極，整
流回路３の電流検出用抵抗１５の両端と接続している。
主スイッチ素子２はＰチャネルＭＯＳＦＥＴ１２から構
成される。ＰチャネルＭＯＳＦＥＴ１２のソースは遮断
器５のＰチャネルＭＯＳＦＥＴ２６のドレインと接続
し，ＰチャネルＭＯＳＦＥＴ１２のドレインは整流回路
３のＮチャネルＭＯＳＦＥＴ１３のドレイン及び過電圧
検出器４の過電圧検出抵抗１７の一端と接続している。
整流回路３は，同期整流用ＮチャネルＭＯＳＦＥＴ１
３，チョークコイル１４，電流検出用抵抗１５及び電圧
安定化用コンデンサ１６から構成される。チョークコイ
ル１４の一端がＮチャネルＭＯＳＦＥＴ１３のドレイン
と接続し他端が電流検出抵抗１５の一端と接続してい
る。電流検出抵抗１５の他端は電圧安定化用コンデンサ
１６の一端と接続し，更に負荷の一端とも接続してい
る。電圧安定化用コンデンサ１６の他端はＮチャネルＭ
ＯＳＦＥＴ１３のソースと接続しており，更にアースさ
れている。また，ＮチャネルＭＯＳＦＥＴ１３のソース
は負荷の他端とも接続している。過電圧検出器４は，過
電圧検出抵抗１７，コンデンサ１８，入力電圧分圧抵抗
すなわち基準電圧設定用分圧抵抗１９及び２０，逆流防
止ダイオード２１及び２２，コンパレータ２３から構成
される。過電圧検出抵抗１７は一端が主スイッチ素子２
及び整流回路３と接続し他端がダイオード２１のアノー
ド及びコンデンサ１８の一端と接続する。コンデンサ１
８の他端は抵抗２０の一端及び負荷９の低電圧端部と接
続し，これらはアースされている。抵抗２０の他端はコ
ンパレータ２３の反転入力端子及び抵抗１９の一端と接
続している。抵抗１９の他端はヒューズ７の一端と接続
している。更に，ダイオード２１のカソードはコンパレ
ータ２３の非反転入力端子及びダイオード２２のカソー
ドと接続している。ダイオード２２のアノードはコンパ
レータ２３の出力端子及び遮断器５の抵抗２５の一端と
接続している。また，コンパレータ２３の電源として入
力ＤＣ電源８から電力が供給されている。遮断器５は，
ゲート分圧抵抗２４及び２５，遮断スイッチ用Ｐチャネ
ルＭＯＳＦＥＴ２６から構成される。抵抗２５の過電圧
検出器４と接続している一端とは別の一端がＰチャネル
ＭＯＳＦＥＴ２６のゲート及び抵抗２４の一端と接続し
ている。抵抗２４の他端はＰチャネルＭＯＳＦＥＴ２６
のソース及びヒューズ７の一端と接続している。
安定化用コンデンサ１０から構成される。また，電源制
御ＩＣ１１と電圧安定化用コンデンサ１０とは並列に接
続されている。更に，ヒューズ７の一端と電圧安定化用
コンデンサ１０の一端とが接続され，電圧安定化用コン
デンサ１０の他端と入力ＤＣ電源の負極とが接続されて
いる。以上のほかに電源制御ＩＣ１１は，主スイッチ素
子２のＰチャネルＭＯＳＦＥＴ１２のゲート電極，整流
回路３のＮチャネルＭＯＳＦＥＴ１３のゲート電極，整
流回路３の電流検出用抵抗１５の両端と接続している。
主スイッチ素子２はＰチャネルＭＯＳＦＥＴ１２から構
成される。ＰチャネルＭＯＳＦＥＴ１２のソースは遮断
器５のＰチャネルＭＯＳＦＥＴ２６のドレインと接続
し，ＰチャネルＭＯＳＦＥＴ１２のドレインは整流回路
３のＮチャネルＭＯＳＦＥＴ１３のドレイン及び過電圧
検出器４の過電圧検出抵抗１７の一端と接続している。
整流回路３は，同期整流用ＮチャネルＭＯＳＦＥＴ１
３，チョークコイル１４，電流検出用抵抗１５及び電圧
安定化用コンデンサ１６から構成される。チョークコイ
ル１４の一端がＮチャネルＭＯＳＦＥＴ１３のドレイン
と接続し他端が電流検出抵抗１５の一端と接続してい
る。電流検出抵抗１５の他端は電圧安定化用コンデンサ
１６の一端と接続し，更に負荷の一端とも接続してい
る。電圧安定化用コンデンサ１６の他端はＮチャネルＭ
ＯＳＦＥＴ１３のソースと接続しており，更にアースさ
れている。また，ＮチャネルＭＯＳＦＥＴ１３のソース
は負荷の他端とも接続している。過電圧検出器４は，過
電圧検出抵抗１７，コンデンサ１８，入力電圧分圧抵抗
すなわち基準電圧設定用分圧抵抗１９及び２０，逆流防
止ダイオード２１及び２２，コンパレータ２３から構成
される。過電圧検出抵抗１７は一端が主スイッチ素子２
及び整流回路３と接続し他端がダイオード２１のアノー
ド及びコンデンサ１８の一端と接続する。コンデンサ１
８の他端は抵抗２０の一端及び負荷９の低電圧端部と接
続し，これらはアースされている。抵抗２０の他端はコ
ンパレータ２３の反転入力端子及び抵抗１９の一端と接
続している。抵抗１９の他端はヒューズ７の一端と接続
している。更に，ダイオード２１のカソードはコンパレ
ータ２３の非反転入力端子及びダイオード２２のカソー
ドと接続している。ダイオード２２のアノードはコンパ
レータ２３の出力端子及び遮断器５の抵抗２５の一端と
接続している。また，コンパレータ２３の電源として入
力ＤＣ電源８から電力が供給されている。遮断器５は，
ゲート分圧抵抗２４及び２５，遮断スイッチ用Ｐチャネ
ルＭＯＳＦＥＴ２６から構成される。抵抗２５の過電圧
検出器４と接続している一端とは別の一端がＰチャネル
ＭＯＳＦＥＴ２６のゲート及び抵抗２４の一端と接続し
ている。抵抗２４の他端はＰチャネルＭＯＳＦＥＴ２６
のソース及びヒューズ７の一端と接続している。
【００１９】図２を参照して本実施例の電源保護回路の
動作を説明する。スイッチ６を閉じると，入力ＤＣ電源
８の電源電流は，回路が閉じている遮断器５を経由して
主スイッチ素子２へ通常流れる。入力ＤＣ電源８が電源
制御回路１へ入力すると電源制御ＩＣ１１がスイッチン
グ動作する。電源制御ＩＣ１１は駆動信号Ｖgs1をスイ
ッチ素子２（スイッチ用ＰチャネルＭＯＳＦＥＴ１２）
のゲートに送出し，駆動信号Ｖgs2を整流回路３の同期
整流用ＮチャネルＭＯＳＦＥＴ１３のゲートに送出す
る。スイッチ用ＰチャネルＭＯＳＦＥＴ１２と同期整流
用ＮチャネルＭＯＳＦＥＴ１３は同時にオン／オフ動作
し，スイッチ用ＰチャネルＭＯＳＦＥＴ１２がオンする
ときは同期整流用ＮチャネルＭＯＳＦＥＴ１３はオフす
る。逆に，スイッチ用ＰチャネルＭＯＳＦＥＴ１２がオ
フするときは同期整流用ＮチャネルＭＯＳＦＥＴ１３は
オンする。したがって，スイッチ用ＰチャネルＭＯＳＦ
ＥＴ１２に流れる電流Ｉswと同期整流用ＰチャネルＭＯ
ＳＦＥＴ１２の電流Ｉrecは時間を追ってみると交互に
流れることになる。以上の動作により，整流電圧ｆが発
生する。図２に示す様に整流電圧ｆはチョークコイル１
４を経由して電圧降下され，電流検出用抵抗１５を経由
して電流が流れ，電圧安定化用コンデンサ１６で希望の
出力ＤＣ電圧（Ｖout）を生成する。電流検出用抵抗１
５の両端電圧（ｍ１，ｍ２）は，フィードバック電圧信
号として電源制御ＩＣ１１へ送られる。一方，整流電圧
ｆは過電圧検出器４内部の過電圧検出抵抗１７とコンデ
ンサ１８で積分されて比較電圧ｊになる。通常の動作状
態では，比較電圧ｊは基準電圧設定用分圧抵抗１９及び
２０で生成される基準電圧ｋより常に低い値に設定され
る。ところで，主スイッチ素子２は比較的高い入力電圧
から低い出力電圧を生成するため，主スイッチ素子２の
オン抵抗により発熱が大きい。また，主スイッチ素子２
が故障すると常時オン状態になり，入力電圧の高い電圧
がそのまま出力されるため，故障した場合の対策が必要
になる。
動作を説明する。スイッチ６を閉じると，入力ＤＣ電源
８の電源電流は，回路が閉じている遮断器５を経由して
主スイッチ素子２へ通常流れる。入力ＤＣ電源８が電源
制御回路１へ入力すると電源制御ＩＣ１１がスイッチン
グ動作する。電源制御ＩＣ１１は駆動信号Ｖgs1をスイ
ッチ素子２（スイッチ用ＰチャネルＭＯＳＦＥＴ１２）
のゲートに送出し，駆動信号Ｖgs2を整流回路３の同期
整流用ＮチャネルＭＯＳＦＥＴ１３のゲートに送出す
る。スイッチ用ＰチャネルＭＯＳＦＥＴ１２と同期整流
用ＮチャネルＭＯＳＦＥＴ１３は同時にオン／オフ動作
し，スイッチ用ＰチャネルＭＯＳＦＥＴ１２がオンする
ときは同期整流用ＮチャネルＭＯＳＦＥＴ１３はオフす
る。逆に，スイッチ用ＰチャネルＭＯＳＦＥＴ１２がオ
フするときは同期整流用ＮチャネルＭＯＳＦＥＴ１３は
オンする。したがって，スイッチ用ＰチャネルＭＯＳＦ
ＥＴ１２に流れる電流Ｉswと同期整流用ＰチャネルＭＯ
ＳＦＥＴ１２の電流Ｉrecは時間を追ってみると交互に
流れることになる。以上の動作により，整流電圧ｆが発
生する。図２に示す様に整流電圧ｆはチョークコイル１
４を経由して電圧降下され，電流検出用抵抗１５を経由
して電流が流れ，電圧安定化用コンデンサ１６で希望の
出力ＤＣ電圧（Ｖout）を生成する。電流検出用抵抗１
５の両端電圧（ｍ１，ｍ２）は，フィードバック電圧信
号として電源制御ＩＣ１１へ送られる。一方，整流電圧
ｆは過電圧検出器４内部の過電圧検出抵抗１７とコンデ
ンサ１８で積分されて比較電圧ｊになる。通常の動作状
態では，比較電圧ｊは基準電圧設定用分圧抵抗１９及び
２０で生成される基準電圧ｋより常に低い値に設定され
る。ところで，主スイッチ素子２は比較的高い入力電圧
から低い出力電圧を生成するため，主スイッチ素子２の
オン抵抗により発熱が大きい。また，主スイッチ素子２
が故障すると常時オン状態になり，入力電圧の高い電圧
がそのまま出力されるため，故障した場合の対策が必要
になる。
【００２０】図２の各部動作のタイミングチャートを示
す図３及び図２を参照して電源保護回路の動作を説明す
る。図３で示すように，主スイッチ素子２の入力と出力
間で短絡故障が発生した場合（図３の時刻ｎ）は，整流
電圧ｆ及び比較電圧ｊが急激（時間ｔ１）に上昇し，比
較電圧ｊが上記基準電圧ｋを越えるために，コンパレー
タ２３は出力を低レベル状態から高レベル状態に急激
（時間ｔ２）に反転する。一旦高レベル状態になったコ
ンパレータ２３の出力は，入力側に帰還されて逆流防止
ダイオード２１及び２２により高レベル状態で固定され
る。したがって，主スイッチ素子２に電流が流れなくな
り，整流電圧ｆが低下してもコンパレータ２３の出力は
高レベル状態を保ち続ける。その結果，スイッチ６を開
かない限り初期状態に復帰しなくなる。この様にして過
電圧による主スイッチ素子２に接続される負荷側回路素
子の障害を未然に防ぐことが可能になる。
す図３及び図２を参照して電源保護回路の動作を説明す
る。図３で示すように，主スイッチ素子２の入力と出力
間で短絡故障が発生した場合（図３の時刻ｎ）は，整流
電圧ｆ及び比較電圧ｊが急激（時間ｔ１）に上昇し，比
較電圧ｊが上記基準電圧ｋを越えるために，コンパレー
タ２３は出力を低レベル状態から高レベル状態に急激
（時間ｔ２）に反転する。一旦高レベル状態になったコ
ンパレータ２３の出力は，入力側に帰還されて逆流防止
ダイオード２１及び２２により高レベル状態で固定され
る。したがって，主スイッチ素子２に電流が流れなくな
り，整流電圧ｆが低下してもコンパレータ２３の出力は
高レベル状態を保ち続ける。その結果，スイッチ６を開
かない限り初期状態に復帰しなくなる。この様にして過
電圧による主スイッチ素子２に接続される負荷側回路素
子の障害を未然に防ぐことが可能になる。
【００２１】以上本発明の一実施の形態及び実施例の電
源保護回路によれば，回路間を電気的に遮断又は接続す
る主スイッチ素子２と，主スイッチ素子２から入力され
たオン時間の電圧を時間について積分しオン時間とオフ
時間で平均化した電圧を出力ＤＣ端子に出力する整流回
路３と，整流回路３及び入力ＤＣ電源端子に接続されて
整流回路３に流れる電流及び電圧を確認調整し所望の出
力電圧を生成するように主スイッチ素子２におけるスイ
ッチングのオン／オフ時間を制御する電源制御回路１
と，主スイッチ素子２の入力側に接続して，入力ＤＣ電
源端子と主スイッチ素子２とを電気的に遮断又は接続す
る遮断器５と，遮断器５に接続されて主スイッチ素子２
の出力電圧が所定の電圧値を越えた場合に所定の信号を
遮断器５に出力する過電圧検出器４と，から構成され，
過電圧検出器４は，入力ＤＣ電源分圧電圧と主スイッチ
素子２の出力電圧とを比較検出することにより，出力側
回路素子の二次障害を未然に防ぐことが可能になり，過
電圧検出を行って瞬時に回路を開くことができ，ＤＣ／
ＤＣコンバータ電源の主スイッチ素子が故障時に異常過
電圧になることにより発生する負荷側回路素子の障害を
引き起こさないことが可能になる。
源保護回路によれば，回路間を電気的に遮断又は接続す
る主スイッチ素子２と，主スイッチ素子２から入力され
たオン時間の電圧を時間について積分しオン時間とオフ
時間で平均化した電圧を出力ＤＣ端子に出力する整流回
路３と，整流回路３及び入力ＤＣ電源端子に接続されて
整流回路３に流れる電流及び電圧を確認調整し所望の出
力電圧を生成するように主スイッチ素子２におけるスイ
ッチングのオン／オフ時間を制御する電源制御回路１
と，主スイッチ素子２の入力側に接続して，入力ＤＣ電
源端子と主スイッチ素子２とを電気的に遮断又は接続す
る遮断器５と，遮断器５に接続されて主スイッチ素子２
の出力電圧が所定の電圧値を越えた場合に所定の信号を
遮断器５に出力する過電圧検出器４と，から構成され，
過電圧検出器４は，入力ＤＣ電源分圧電圧と主スイッチ
素子２の出力電圧とを比較検出することにより，出力側
回路素子の二次障害を未然に防ぐことが可能になり，過
電圧検出を行って瞬時に回路を開くことができ，ＤＣ／
ＤＣコンバータ電源の主スイッチ素子が故障時に異常過
電圧になることにより発生する負荷側回路素子の障害を
引き起こさないことが可能になる。
【００２２】
【発明の効果】出力側回路素子の二次障害を未然に防ぐ
ことが可能になり，過電圧検出を行って瞬時に回路を開
くことができ，ＤＣ／ＤＣコンバータ電源の主スイッチ
素子が故障時に異常過電圧になることにより発生する負
荷側回路素子の障害を引き起こさないことが可能になる
また，過電圧検出を行って瞬時に回路を開くために大電
流が流れず，前述した負荷側回路素子の障害を引き起こ
さない。遮断時間を問題にする回路保護では回路系の分
離，遮断を高速に行うことができる。
ことが可能になり，過電圧検出を行って瞬時に回路を開
くことができ，ＤＣ／ＤＣコンバータ電源の主スイッチ
素子が故障時に異常過電圧になることにより発生する負
荷側回路素子の障害を引き起こさないことが可能になる
また，過電圧検出を行って瞬時に回路を開くために大電
流が流れず，前述した負荷側回路素子の障害を引き起こ
さない。遮断時間を問題にする回路保護では回路系の分
離，遮断を高速に行うことができる。
【図１】 本発明における一実施の形態の電源保護回路
の回路図である。
の回路図である。
【図２】 本発明における一実施例の電源保護回路の回
路図である。
路図である。
【図３】 本発明における一実施例の電源保護回路の各
部動作を示すタイミングチャートである。
部動作を示すタイミングチャートである。
１ 電源制御回路 ２ 主スイッチ素子 ３ 整流回路 ４ 過電圧検出器 ５ 遮断器
フロントページの続き Ｆターム(参考） 5G004 AA04 AB02 BA08 DC04 EA01 5G053 AA09 BA04 CA01 DA01 EB02 EC03 FA06 FA07 5G065 BA01 DA07 EA01 HA04 JA01 LA01 MA01 MA08 MA09 MA10 NA01 NA02 NA05 NA06 5H730 AA12 AA20 BB26 BB57 DD04 DD26 DD32 FD01 FD11 FD21 FD51 FG01 XX04 XX12 XX25 XX32 XX35 XX42
Claims (6)
- 【請求項１】 回路間を電気的に遮断又は接続する主ス
イッチ素子と，この主スイッチ素子から入力されたオン
時間の電圧を時間について積分しオン時間とオフ時間で
平均化した電圧を出力ＤＣ端子に出力する整流回路と，
この整流回路及び入力ＤＣ電源端子に接続されて整流回
路に流れる電流及び電圧を確認調整し所望の出力電圧を
生成するように主スイッチ素子におけるスイッチングの
オン／オフ時間を制御する電源制御回路と，前記主スイ
ッチ素子の入力側に接続して，入力ＤＣ電源端子と主ス
イッチ素子とを電気的に遮断又は接続する遮断器と，こ
の遮断器に接続されて主スイッチ素子の出力電圧が所定
の電圧値を越えた場合に所定の信号を前記遮断器に出力
する過電圧検出器と，から構成され，前記過電圧検出器
は，入力ＤＣ電源分圧電圧と前記主スイッチ素子の出力
電圧とを比較検出することを特徴とする電源保護回路。 - 【請求項２】 前記遮断器は，ＭＯＳＦＥＴ（Ｍｅｔａ
ｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅ
ｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｅｒ：金属酸化
物半導体電解効果トランジスタ）とゲート分圧抵抗とを
有して成ることを特徴とする請求項１に記載の電源保護
回路。 - 【請求項３】 前記過電圧検出器は，過電圧検出抵抗と
コンデンサと基準電圧設定用分圧抵抗とダイオードとコ
ンパレータとを有して成ることを特徴とする請求項１又
は請求項２に記載の電源保護回路。 - 【請求項４】 遮断器内のゲート分圧抵抗の一端が遮断
器内のＭＯＳＦＥＴのゲートと接続し，このゲート分圧
抵抗の他端が過電圧検出器内のコンパレータの出力端と
接続していることを特徴とする請求項３に記載の電源保
護回路。 - 【請求項５】 過電圧検出器内のコンパレータの非反転
入力端子は主スイッチ素子の出力端からの信号を入力
し，このコンパレータの反転入力端子は入力ＤＣ電源端
子と接続することを特徴とする請求項３又は請求項４に
記載の電源保護回路。 - 【請求項６】 ゲート分圧抵抗は，過電圧検出器の出力
端と遮断器内のＭＯＳＦＥＴのゲートとの間と，入力Ｄ
Ｃ電源端子と遮断器内のＭＯＳＦＥＴのゲートとの間
と，に設けられ，遮断器内のＰチャネルＭＯＳＦＥＴの
ソースは入力ＤＣ電源端子と接続し，遮断器内のＰチャ
ネルＭＯＳＦＥＴのドレインは主スイッチ素子の入力端
に接続することを特徴とする請求項２に記載の電源保護
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31444499A JP2001136656A (ja) | 1999-11-04 | 1999-11-04 | 電源保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31444499A JP2001136656A (ja) | 1999-11-04 | 1999-11-04 | 電源保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001136656A true JP2001136656A (ja) | 2001-05-18 |
Family
ID=18053440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31444499A Pending JP2001136656A (ja) | 1999-11-04 | 1999-11-04 | 電源保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001136656A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102843032A (zh) * | 2012-09-11 | 2012-12-26 | 成都芯源系统有限公司 | 电压变换器及其在电压变换器中提供过压保护的方法 |
| CN109327010A (zh) * | 2018-11-30 | 2019-02-12 | 浙江梧斯源通信科技股份有限公司 | 一种电子保险丝电路 |
| CN113341344A (zh) * | 2021-05-11 | 2021-09-03 | Tcl王牌电器(惠州)有限公司 | 线路通断检测装置 |
-
1999
- 1999-11-04 JP JP31444499A patent/JP2001136656A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102843032A (zh) * | 2012-09-11 | 2012-12-26 | 成都芯源系统有限公司 | 电压变换器及其在电压变换器中提供过压保护的方法 |
| CN109327010A (zh) * | 2018-11-30 | 2019-02-12 | 浙江梧斯源通信科技股份有限公司 | 一种电子保险丝电路 |
| CN109327010B (zh) * | 2018-11-30 | 2024-01-02 | 浙江梧斯源通信科技股份有限公司 | 一种电子保险丝电路 |
| CN113341344A (zh) * | 2021-05-11 | 2021-09-03 | Tcl王牌电器(惠州)有限公司 | 线路通断检测装置 |
| CN113341344B (zh) * | 2021-05-11 | 2023-02-17 | Tcl王牌电器(惠州)有限公司 | 线路通断检测装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6301133B1 (en) | Power supply system with ORing element and control circuit | |
| US7119524B2 (en) | Control of DC/DC converters having synchronous rectifiers | |
| US7746615B2 (en) | Adaptive multi-level threshold system and method for power converter protection | |
| EP1811645B1 (en) | Power supply circuit protecting method and apparatus for the same | |
| JP4651832B2 (ja) | 電源システムの過電圧保護装置 | |
| US7161783B2 (en) | Overcurrent protection circuit for switching power supply | |
| JP2007043822A (ja) | 過電圧保護回路 | |
| US20150048874A1 (en) | Semiconductor device | |
| JP5900949B2 (ja) | 電源故障検出回路および電源故障検出方法 | |
| EP1196981A2 (en) | Control of dc/dc converters having synchronous rectifiers | |
| JP2017042028A (ja) | 直流−直流変換装置 | |
| US5991175A (en) | Control circuit for an in-rush current control element, and a protection circuit and power supply employing the same | |
| JP7183421B2 (ja) | 直流分電盤 | |
| JP2001136656A (ja) | 電源保護回路 | |
| JP2000333468A (ja) | パワースイッチング装置及びインバータ装置 | |
| EP3731413A1 (en) | Gate driver circuit and method for driving a gate of a field-effect transistor | |
| US10243353B2 (en) | DC-DC converter | |
| JPH10336876A (ja) | 電流の遮断装置 | |
| JP3302951B2 (ja) | Ｄｃ−ｄｃコンバータの入力回路 | |
| CN110797836B (zh) | 用于电机驱动器中的开关电源的电路、操作方法和电机驱动电路系统 | |
| US20230275514A1 (en) | Energy supply device with safety-related shut-down facility and method of switching off the device | |
| EP4210225A1 (en) | Overcurrent protection circuit, and switching circuit | |
| JP2008154379A (ja) | 昇圧チョッパレギュレータ回路 | |
| US20240204768A1 (en) | Co-packaged controlled overcurrent handling | |
| JP3359097B2 (ja) | 多出力電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040317 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040707 |