JP2018006362A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018006362A
JP2018006362A JP2016126244A JP2016126244A JP2018006362A JP 2018006362 A JP2018006362 A JP 2018006362A JP 2016126244 A JP2016126244 A JP 2016126244A JP 2016126244 A JP2016126244 A JP 2016126244A JP 2018006362 A JP2018006362 A JP 2018006362A
Authority
JP
Japan
Prior art keywords
substrate
support
semiconductor device
contact
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016126244A
Other languages
English (en)
Other versions
JP6512182B2 (ja
Inventor
義晴 長江
Yoshiharu Nagae
義晴 長江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2016126244A priority Critical patent/JP6512182B2/ja
Priority to US15/632,513 priority patent/US10263167B2/en
Publication of JP2018006362A publication Critical patent/JP2018006362A/ja
Application granted granted Critical
Publication of JP6512182B2 publication Critical patent/JP6512182B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】支持台上に基板を載置する際に、基板がずれることを抑制する。
【解決手段】 下面が平坦であり、半導体素子を載置可能な上面、または半導体素子が載置された上面を備える基板を準備する工程と、基板が載置される平坦な支持面を備えた支持台と、支持面側に配置され上下方向に可動な複数の支持ピンと、を備えた作業台を準備する工程と、支持ピンの先端部に前記基板の下面を当接させて支持ピンを押し下げ、基板の下面を支持台の支持面に当接させる工程と、基板を、支持面の上に固定させた後に、基板に対して作業を行う工程と、を備える半導体装置の製造方法。
【選択図】図１Ａ

Description

本発明は、半導体装置の製造方法に関する。
半導体装置は、１枚の基板上に、複数の半導体素子を載置し、さらに半導体素子と基板の配線とをワイヤ等により接続させる工程を経て、最終的に基板を切断して得ることができる（例えば特許文献１）。各工程を実施する前に、その基板の位置合わせをすることが必要であり、カメラやセンサ等を用いて精度高く位置合わせをすることが要求される。
位置合わせは、アームに保持された基板を作業台上に移動させ、アームの保持を、作業台の少し上方において解除することで基板を落下させ、作業台上に載置した後、基板の位置決め部を認識して、正確な位置となるように基板又は作業治具を移動させる方法がある。落下させることで基板に過剰な力が加わることを低減することができる。
特開２００１−２８３７５号公報
基板の大きさ、形状、重量によっては、落下させる際の空気抵抗を受けやすくなる。そのため、アームから基板を落下させた後、作業台と接触する寸前で基板が滑る場合がある。これにより、作業台上において位置合わせができる範囲を大きく外れた位置に基板が載置されてしまう場合がある。
本開示は、以下の構成を含む。
下面が平坦であり、半導体素子を載置可能な上面、または半導体素子が載置された上面を備える基板を準備する工程と、基板が載置される平坦な支持面を備えた支持台と、支持面側に配置され上下方向に可動な複数の支持ピンと、を備えた作業台を準備する工程と、支持ピンの先端部に前記基板の下面を当接させて支持ピンを押し下げ、基板の下面を支持台の支持面に当接させる工程と、基板を、支持面の上に固定させた後に、基板に対して作業を行う工程と、を備える半導体装置の製造方法。
以上により、作業台に基板を載置する際に、基板がずれることを抑制することができる。
図１Ａは、本実施形態に係る半導体装置の製造方法を示す概略図である。 図１Ｂは、図１ＡのＡ−Ａ断面及びＢ−Ｂ断面を示す概略図である。 図２は、本実施形態に係る半導体装置の製造方法を示す概略図である。 図３は、本実施形態に係る半導体装置の製造方法を示す概略図である。
本発明を実施するための形態を、以下に図面を参照しながら説明する。ただし、以下に示す形態は、本発明の技術思想を具体化するための発光装置の製造方法を例示するものであって、本発明は、発光装置の製造方法を以下に限定するものではない。
また、本明細書は、特許請求の範囲に示される部材を、実施の形態の部材に特定するものでは決してない。特に、実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定的な記載がない限りは、本開示の範囲をそれのみに限定する趣旨ではない。尚、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。
本実施形態に係る半導体装置の製造方法は、
下面が平坦であり、半導体素子を載置可能な上面、または半導体素子が載置された上面を備える基板を準備する工程と、
基板が載置される平坦な支持面を備えた支持台と、支持面側に配置され上下方向に可動な複数の支持ピンと、を備えた作業台を準備する工程と、
支持ピンの先端部に基板の下面を当接させて支持ピンを押し下げ、基板の下面を支持台の支持面に当接させる工程と、
基板を、支持面の上に固定させた後に、基板に対して作業を行う工程と、
を備える。
ここで、「平坦」とは、微細な凹部又は凸部を備えるものを含む。例えば、凹部又は凸部は５０μｍ程度以下である。基板における凹部又は凸部は、基板を構成する基体をその下面に部分的に設けられたメッキや、粗面化加工による凹凸、あるいは傷などにより形成される凹部又は凸部を指す。支持台における凹部又は凸部は、支持台の支持面（上面）の粗面化加工や、支持台の構成部材に起因する凹凸、あるいは、傷や、欠けなどにより形成される凹部又は凸部を指す。すなわち、「平坦」とは、意図的に形成した凹部又は凸部だけでなく、意図せずに形成された凹部又は凸部も含む。また、１０μｍ以上の凹部又は凸部が、例えば、極小さな径で１〜数個形成される場合など、実質的に平坦とみなせる場合も含む。
基板の下面又は支持台の上面に１００μｍ以上の凹部又は凸部が複数存在する場合は、そもそも支持台上に基板を載置する際にずれが生じにくい。これは、以下のような理由であると考えられる。基板の下面が支持台の上面に接する寸前に、それらの間に存在している空気の抵抗により、基板が浮く瞬間がある。しかし直後にその空気が基板の下面の凹部内又は凸部と凸部の間に分散して移動する。つまり空気の移動方向が分散されるため、基板を任意の横方向に移動させる力が生じにくい。そして、分散された空気を種々の方向に排出しながら基板は落下する。これにより、基板は、支持台上で移動することなく載置される、と考えられる。基板又は支持台が貫通孔を有する場合は、基板の下面と支持台の上面との間の空気は貫通孔から排出されるため、空気の抵抗により基板が浮きにくい。そのため、基板を載置する際に、支持台上で基板は移動しにくい。
基板の下面及び支持台の上面が、５０μｍ以上の凹部又は凸部がない平坦な面である場合も、基板の下面が支持台の上面に接触する寸前に、それらの間に存在している空気の抵抗により、基板が浮く瞬間がある。しかし、空気が外に押し出される時に、基板の下面及び支持台の上面の両方が凹凸のない平坦な面であるため、空気は分散せず１つのまとまった塊の空気として移動しやすい。この時に発生する応力により、基板が任意の方向に押されて移動する。その後、基板の下から空気が排出されるため、基板は、アームを外した位置の直下ではなく、そこから移動した位置に載置される、と考えられる。
アームから基板を外す際のわずかなタイミングのずれや基板の反り等により、基板が移動する方向や移動する距離は不定である。支持台には、位置合わせ機構を備えているため、位置合わせができる範囲であれば問題はない。しかし、その調整できる範囲を超えて基板が大幅に移動した場合は、基板を載置する作業をやり直す必要があり、関連する装置を停止する必要がある。
本実施形態では、基板を載置する支持台に、上下方向に可動する支持ピンを備える。アームから外された基板は、支持台の上面と接する寸前に、支持ピンの先端と接する。支持ピンの先端は支持台の上面よりも高い位置にあるので、これらによって基板は多点支持される。そして、基板の自重により支持ピンが降下することで、基板の下面と支持台の上面とが接する。このように基板の下面と支持台の上面との、２つの面を接触させる寸前に、多点で接触させておくことで、これらの間に挟まれた空気によって押されて基板が移動することを抑制する。そして、支持ピンにより多点支持した状態で支持ピンを降下させることで、基板が移動することなく支持台上に載置することができる。
以下、各工程について詳説する。
＜基板を準備する工程＞
図１Ａは、基板１０と、基板を載置する支持台２１を備えた作業台２０と、を準備した状態を示し、図１Ｂは図１Ａの基板１０及び作業台２０の断面図を示す。
基板１０として、上面１０ａと、上面１０ａと反対の下面１０ｂと、を備えた板状の基板１０を準備する。基板１０は、複数の半導体装置を得るための部材であり、上面１０ａは半導体素子等の電子部品が載置される面、または半導体素子等の電子部品が載置された面であり、下面１０ｂは２次基板の上面と対向配置される面である。更に、基板１０は、最終的に個片化して半導体装置となる製品予定部１０ｃ（図１Ａの薄墨部分）と、その周りに設けられる除去予定部１０ｄと、を備える。
基板は、前述のように、複数の半導体装置を得るための部材であって、種々の構成のものを用いることができる。すなわち、ある工程を経て得られた基板、さらにその次の工程において別の電子部品を搭載された基板など、各工程が進むにつれ、種々の部材が追加されていくことで、構成が異なる基板を用いることができる。主として製品予定部１０ｃの構成が異なる基板１０であり、更に上面１０ａ側の製品予定部１０ｃの構成が異なる基板１０が挙げられる。
構成が異なる基板として、例えば、半導体装置としてセラミック基板に発光素子が搭載された発光装置を得るための基板として、以下のような基板が挙げられる。
（１）セラミックと配線とを備えた基板
（２）セラミック基板にダイボンド樹脂が配置された基板
（３）セラミック基板にダイボンド樹脂を介して発光素子が載置された基板
（４）セラミック基板にダイボンド樹脂を介して発光素子が載置され、その発光素子にワイヤが接続された基板
（５）セラミック基板にダイボンド樹脂を介して発光素子が載置され、その発光素子にワイヤが接続され、発光素子とワイヤとを透光性樹脂で被覆した基板
上記の例は一例であり、セラミックの他に、ガラスエポキシ樹脂、熱硬化性樹脂、熱可塑性樹脂、ガラス、等の絶縁性の部材を用いることができる。配線の他に、リードフレームや金属箔等の導電性の部材を用いることができる。ダイボンド樹脂の他に、半田や共晶、金属ペーストや、異方性導電性部材等の接合部材を用いることができる。発光素子の他に、保護素子などを用いることができる。ワイヤの他に、バンプや共晶、金属ペースト等の導通部材を用いることができる。透光性樹脂の他に、ガラス等の透光性部材を用いることができる。
基板の重量は５ｇ〜７ｇ程度である。また、基板の平面積は５２ｃｍ２〜５８ｃｍ２程度である。
基板１０の除去予定部１０ｄは、工程内において移動や固定のためにアーム、ネジ、バネ等の治具によって挟まれたり押さえられたりする部位であり、最終的には製品予定部１０ｃと切り離される部分である。この除去予定部１０ｄは、基板の大きさ等に応じて、基板１０の外周から数μｍ〜数ｍｍ程度の幅で設けられている。基板１０の面積に対して製品予定部１０ｃの面積は６０％以上を占める。除去予定部１０ｄは、基板１０の外周に設けられており、外周の全て、又は一部に設けられる。作業台に設けられる支持ピンは、この除去予定部１０ｄの下面１０ｂ側と対向する位置に設けられることが好ましい。
基板１０の形状は、上面視において長方形とすることができる。さらに、正方形、多角形、円形、楕円形、又はこれらを組み合わせた形状とすることができる。また、後述のように、これらの形状の一部が欠けた形状とすることができる。製品予定部１０ｃの形状も、上面視において正方形、長方形、多角形、円形、楕円形、又はこれらを組み合わせた形状とすることができる。
基板１０の下面１０ｂは平坦な面である。詳細には、基板１０の下面１０ｂは、その全面の大部分が平坦であることが好ましいが、下面１０ｂの特定の領域は平坦でなくてもよい。特定の領域は、基板１０の外周に近い領域であり、例えば、基板１０の除去予定部１０ｄが挙げられる。このような特定の領域には、位置決めや工程上の便宜のために、一部が欠けたような形状や、貫通孔や凹部などを備えていてもよい。つまり、「下面が平坦である基板」とは、詳細には基板１０のうちの製品予定部１０ｃの下面が平坦である基板１０を指す。
＜作業台を準備する工程＞
作業台２０は、基板が載置される支持面２１ａを備えた支持台２１と、支持面２１ａ側に配置された支持ピン２２と、を備える。支持ピン２２は、支持面２１ａに設けられた開口部２１ｂの中に挿通されている。支持ピン２２は、バネなどの弾性部材２３の上に配置されており、弾性部材２３は、ネジなどの固定部材２４によって支持台２１又は別部材に固定されている。
支持台２１は、基板１０が載置される支持面（上面）２１ａが平坦である。詳細には、基板１０の製品予定部１０ｃが載置される部分の上面が平坦である。除去予定部が載置される部分には、開口部２１ｂを備えている。開口部２１ｂの数は、少なくとも２つであり、好ましくは３以上である。開口部２１ｂの数は、基板１０の大きさや形状に応じて適宜選択することができる。図１Ａでは、１枚の基板１０に対して、１０個の開口部２１ｂが配置される例を示している。１０個の開口部２１ｂは、長方形の基板１０の２つの長辺に位置する除去予定部１０ｄと対応する位置にそれぞれ５個配置されている。さらに、基板の短辺の中央を通る中央線に対して左右対称となる位置に、各５個の開口部２１ｂが配置されている。１つの長辺に沿って配置されている５個の開口部２１ｂは、等間隔に配置されている。このようにバランスよく開口部２１ｂを配置することで、支持ピンで基板を支持する際に基板が傾くなどの不具合を生じにくくすることができる。
支持ピン２２は、基板が載置されていない状態では、支持ピン２２の先端部２２ａは、支持面２１ａよりも高い位置になるよう配置される。支持ピン２２の先端部２２ａは、例えば、支持面２１ａよりも１０μｍ〜３０μｍ程度高い位置に配置されることが好ましい。
支持ピン２２の大きさは、支持する基板の重量等に応じて適宜選択することができる。支持ピン２２は、その最大径が支持台２１の開口部２１ｂの開口径に対して、１％〜２％程度の径であることが好ましい。例えば、支持ピン２２の最大径は０．４ｍｍ〜０．４５ｍｍ程度とすることができる。また、支持ピン２２の長さは３．２５ｍｍ〜３．４５ｍｍ程度とすることができる。支持ピン２２の重量は、０．０１３５ｇ〜０．０１６５ｇ程度とすることができる。
支持ピン２２は、柱体又は錐体、あるいはこれらを組み合わせた形状、さらに、Ｃ面加工、Ｒ面加工などの面取り加工を施した形状などとすることができる。図１Ｂに示す例では、先端部２２ａは丸みを帯びた形状であり、その下には径の小さい円柱状部、更に、それよりも径の大きい円柱上部、で構成された支持ピン２２を例示している。
弾性部材２３は、コイルバネ、板バネなどが挙げられる。弾性部材２３は支持ピン２２を支持する部材であり、基板１０が載置されない状態では、支持ピン２２の重量によって変形しない程度の弾性力が必要である。更に、支持ピンの先端部２２ａが支持台の上面よりも高い位置に配置され、その高さを維持できる程度の弾性力が必要である。
また、支持ピンの上に基板が載置された際に、その基板の重さで変形して支持ピンを降下させる程度の弾性力が必要である。換言すると、支持ピンを支持ピンから基板に負荷がかからない程度の保持力が必要である。
上述のように、支持ピンの重量及び基板の重量に応じて、弾性部材２３の弾性力を選択する必要がある。さらに支持ピンの数によって、各支持ピンにかかる負荷が異なってくるので、それらも考慮してバネの強度を選択する必要がある。また、支持台に基板を載置した後、加熱を伴う作業が行われる場合は、その作業温度における耐熱性を備えた材料が好ましい。例えば、２００℃程度の耐熱性を備えている材料が好ましい。具体的には、ステンレス（ＳＵＳ）、アルミニウム、ジルコニア、超鋼などが挙げられ、ステンレスが好ましい。
固定部材２４は、弾性部材２３を固定するための部材であり、例えば、ネジ、ボルト、ビス、等が挙げられる。支持ピン２２や弾性部材２３を交換することができるように、着脱可能な固定部材２４が好ましい。
＜作業台に基板を載置する工程＞
作業台２０に基板１０を載置する工程は、まず、図２に示すように、支持ピン２２の先端部２２ａに基板１０の下面１０ｂを当接させる。これにより、基板１０は複数の支持ピン２２のみに指示された状態となる。この段階では、基板１０の下面１０ｂと支持台２１の上面２１ａとは接しておらず、両者の間には空気が存在する。
次いで、支持ピン２２を基板１０の自重によって押し下げることで、図３に示すように基板１０の下面１０ｂを支持台２１の支持面（上面）２１ａに当接させる。これにより、作業台２０に基板１０を載置することができる。
支持ピン２２によって多点支持された基板１０は、空気抵抗の影響を受けにくい。そのため、目的とする支持台２１の上面に基板を載置することができる。
尚、基板１０の下面１０ｂと支持台２１の上面２１ａが接しているのと共に、支持ピン２２も基板１０の下面１０ｂと接している。このとき支持ピン２２は弾性部材２３を押した状態であり、反発して支持台２１の上面２１ａから基板１０を浮かせるような力は働かない。つまり、基板１０を支持台２１から外すまでは、弾性部材２３と支持ピン２２とは上下に動かない。
＜固定された基板に作業を行う工程＞
上述のように作業台上に位置精度よく配置された基板１０を、固定治具を用いて支持第２１に固定する。更に、カメラ、センサ等を用いて、より精度の高い位置決め作業を行った後、各工程における作業を行う。
位置精度よく固定された基板に対して行う作業としては、以下のような作業が挙げられる。ここでは、セラミック基板に発光素子が搭載された発光装置を得るための工程を例示する。
（１）セラミックと配線とを備えた基板に対して、ダイボンド樹脂を配置する工程
（２）セラミック基板に配置されたダイボンド樹脂を備えた基板に対して、ダイボンド樹脂上に発光素子を載置する工程
（３）セラミック基板にダイボンド樹脂を介して発光素子が載置された基板に対して、発光素子にワイヤを接続する工程
（４）セラミック基板にダイボンド樹脂を介して発光素子が載置され、その発光素子にワイヤが接続された基板に対して、発光素子とワイヤとを覆う透光性樹脂を形成する工程
（５）セラミック基板にダイボンド樹脂を介して発光素子が載置され、その発光素子にワイヤが接続され、発光素子とワイヤとを透光性樹脂で被覆した基板に対して、透光性樹脂を覆う薄膜を形成する工程
上記の例は一例であり、セラミックの他に、ガラスエポキシ樹脂、熱硬化性樹脂、熱可塑性樹脂、ガラス、等の絶縁性の部材を用いることができる。配線の他に、リードフレームや金属箔等の導電性の部材を用いることができる。ダイボンド樹脂の他に、半田や共晶、金属ペーストや、異方性導電性部材等の接合部材を用いることができる。発光素子の他に、保護素子などを用いることができる。ワイヤの他に、バンプや共晶、金属ペースト等の導通部材を用いることができる。透光性樹脂の他に、ガラス等の透光性部材を用いることができる。
上述の工程において、加熱を伴う作業の場合は、支持台２１に加熱機能を備えている場合があり、支持面２１ａと接する基板１０の下面１０ｂとの全面（製品予定部の全面）が接していることが好ましい。これは、凹凸などにより接触部と非接触部とが形成されると熱の伝わり方が異なるため、基板内において熱が不均一に伝わって作業にばらつきが生じるためである。そのため、基板１０が空気抵抗により移動してしまうのを防ぐために基板の下面や支持面に凹凸などを設けにくい。本実施形態では、そのような加熱を伴う工程において、支持面の上面に凹部又は凸部を設けることなく、基板を載置する際のずれを低減することができる。
本開示に係る半導体装置の製造方法は、基板を用いた半導体発光装置等の製造方法として使用することができる。
１０…基板
１０ａ…上面
１０ｂ…下面
１０ｃ…製品予定部
１０ｄ…除去予定部
２０…作業台
２１…支持台
２１ａ…支持面（上面）
２１ｂ…開口部
２２…支持ピン
２２ａ…先端部
２３…弾性部材
２４…固定部材

Claims (2)

  1. 下面が平坦であり、半導体素子を載置可能な上面、または半導体素子が載置された上面を備える基板を準備する工程と、
    前記基板が載置される平坦な支持面を備えた支持台と、前記支持面側に配置され上下方向に可動な複数の支持ピンと、を備えた作業台を準備する工程と、
    前記支持ピンの先端部に前記基板の下面を当接させて前記支持ピンを押し下げ、前記基板の下面を前記支持台の前記支持面に当接させる工程と、
    前記基板を、前記支持面の上に固定させた後に、前記基板に対して作業を行う工程と、
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記支持ピンの先端部は、前記基板と接する前は、前記支持面よりも１０μｍ〜３０μｍ高い位置に配置される請求項１記載の半導体装置の製造方法。
JP2016126244A 2016-06-27 2016-06-27 半導体装置の製造方法 Active JP6512182B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016126244A JP6512182B2 (ja) 2016-06-27 2016-06-27 半導体装置の製造方法
US15/632,513 US10263167B2 (en) 2016-06-27 2017-06-26 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016126244A JP6512182B2 (ja) 2016-06-27 2016-06-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018006362A true JP2018006362A (ja) 2018-01-11
JP6512182B2 JP6512182B2 (ja) 2019-05-15

Family

ID=60677937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016126244A Active JP6512182B2 (ja) 2016-06-27 2016-06-27 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10263167B2 (ja)
JP (1) JP6512182B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11420431B2 (en) 2019-11-27 2022-08-23 Nichia Corporation Adhering jig and adhering method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039248U (ja) * 1983-08-26 1985-03-19 株式会社日立製作所 板状物の吸着チャック
JPH11233291A (ja) * 1998-02-17 1999-08-27 Fron Tec:Kk プラズマ処理装置
US6065381A (en) * 1997-09-13 2000-05-23 Samsung Electronics Co., Ltd. Apparatus for cutting tie bars of semiconductor packages
JP2000237983A (ja) * 1999-02-22 2000-09-05 Hitachi Electronics Eng Co Ltd 基板チャック装置
JP2006049747A (ja) * 2004-08-09 2006-02-16 Seiko Epson Corp 半導体基板処理装置及び半導体装置の製造方法
JP2011176213A (ja) * 2010-02-25 2011-09-08 Shin Etsu Handotai Co Ltd 気相成長用半導体基板支持サセプタおよびエピタキシャルウェーハ製造装置およびエピタキシャルウェーハの製造方法
WO2012014442A1 (ja) * 2010-07-28 2012-02-02 株式会社アルバック 基板搬送装置及び保持装置
JP4906375B2 (ja) * 2006-03-20 2012-03-28 東京応化工業株式会社 基板支持部材

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5528469B2 (ja) * 1972-05-11 1980-07-28
JPH10270535A (ja) 1997-03-25 1998-10-09 Nikon Corp 移動ステージ装置、及び該ステージ装置を用いた回路デバイス製造方法
JP2001028375A (ja) 1999-07-15 2001-01-30 Mitsubishi Electric Corp 半導体製造装置用プラテン、半導体製造装置及び半導体装置
US9955947B2 (en) * 2005-07-15 2018-05-01 General Electric Company Device and method for shielding an ultrasound probe
US7638003B2 (en) 2006-01-12 2009-12-29 Asm Japan K.K. Semiconductor processing apparatus with lift pin structure
JP5101665B2 (ja) 2010-06-30 2012-12-19 東京エレクトロン株式会社 基板載置台、基板処理装置および基板処理システム
US8458876B2 (en) * 2010-08-09 2013-06-11 Designed Metal Connections, Inc. Axial swage tool
KR20130107964A (ko) * 2012-03-23 2013-10-02 에이에스엠 아이피 홀딩 비.브이. 증착 장치
JP2015046573A (ja) 2013-07-31 2015-03-12 日東電工株式会社 貼着治具および電子装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039248U (ja) * 1983-08-26 1985-03-19 株式会社日立製作所 板状物の吸着チャック
US6065381A (en) * 1997-09-13 2000-05-23 Samsung Electronics Co., Ltd. Apparatus for cutting tie bars of semiconductor packages
JPH11233291A (ja) * 1998-02-17 1999-08-27 Fron Tec:Kk プラズマ処理装置
JP2000237983A (ja) * 1999-02-22 2000-09-05 Hitachi Electronics Eng Co Ltd 基板チャック装置
JP2006049747A (ja) * 2004-08-09 2006-02-16 Seiko Epson Corp 半導体基板処理装置及び半導体装置の製造方法
JP4906375B2 (ja) * 2006-03-20 2012-03-28 東京応化工業株式会社 基板支持部材
JP2011176213A (ja) * 2010-02-25 2011-09-08 Shin Etsu Handotai Co Ltd 気相成長用半導体基板支持サセプタおよびエピタキシャルウェーハ製造装置およびエピタキシャルウェーハの製造方法
WO2012014442A1 (ja) * 2010-07-28 2012-02-02 株式会社アルバック 基板搬送装置及び保持装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11420431B2 (en) 2019-11-27 2022-08-23 Nichia Corporation Adhering jig and adhering method

Also Published As

Publication number Publication date
US20170373234A1 (en) 2017-12-28
US10263167B2 (en) 2019-04-16
JP6512182B2 (ja) 2019-05-15

Similar Documents

Publication Publication Date Title
JP4154397B2 (ja) 電子装置及びスタンドオフ部材及び電子装置の製造方法
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
US9120169B2 (en) Method for device packaging
US9535095B2 (en) Anti-rotation for wire probes in a probe head of a die tester
EP3349550B1 (en) Fixing apparatus
CN105938790B (zh) 制造半导体器件的方法
JP6543421B2 (ja) 転写方法および実装方法
TWI706480B (zh) 安裝裝置
US20110119909A1 (en) Alignment module utilizing transparent reticle to facilitate tool calibration during the high temperature process
CN103887219A (zh) 自对准拾取头和用于利用自对准拾取头制造装置的方法
CN204209315U (zh) 半导体倒装回流焊夹具
JP2018006362A (ja) 半導体装置の製造方法
JP6625847B2 (ja) プローブ、プローブ組立体の製造方法およびプローブ組立体
JPH03506103A (ja) リードを非共面基板ヘボンディングするための装置
JP2020167251A (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
US7942305B1 (en) Soldering apparatus
JP2021535629A (ja) ダイ取り付けシステム、およびダイを基板に取り付ける方法
JP6551268B2 (ja) 半導体装置の検査方法
TWI646625B (zh) 用於接合半導體元件的系統及方法
JP7191735B2 (ja) テスト治具
US9554488B2 (en) Method to align surface mount packages for thermal enhancement
JP5889160B2 (ja) 電子機器の製造方法
US11049840B2 (en) Bonding device
JP2014154265A (ja) ソケット本体及びｉｃソケット
JP2008263039A (ja) 接続材料塗布装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190325

R150 Certificate of patent or registration of utility model

Ref document number: 6512182

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250