JP6551268B2 - 半導体装置の検査方法 - Google Patents

半導体装置の検査方法 Download PDF

Info

Publication number
JP6551268B2
JP6551268B2 JP2016046696A JP2016046696A JP6551268B2 JP 6551268 B2 JP6551268 B2 JP 6551268B2 JP 2016046696 A JP2016046696 A JP 2016046696A JP 2016046696 A JP2016046696 A JP 2016046696A JP 6551268 B2 JP6551268 B2 JP 6551268B2
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
substrate
tool
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016046696A
Other languages
English (en)
Other versions
JP2017163014A (ja
Inventor
晃行 北野
晃行 北野
啓太 身野
啓太 身野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2016046696A priority Critical patent/JP6551268B2/ja
Publication of JP2017163014A publication Critical patent/JP2017163014A/ja
Application granted granted Critical
Publication of JP6551268B2 publication Critical patent/JP6551268B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop

Description

本発明は、半導体装置の検査方法に関する。
半導体素子を搭載した半導体装置は、基板と半導体素子とが接合部材によって接合されている。半導体装置の接合部材の強度試験(ダイシェア強度試験)は、せん断剥離強度を評価する方法が一般的である。この方法は、半導体素子の側面にシェアツールを当接させ、半導体素子のせん断方向(水平方向)に押し、半導体素子が基板から剥がれる際の水平反発力をダイシェア強度値として測定するものである(例えば、特許文献1)。また、垂直方向の接合強度を評価する方法としてスタッドプルテストが知られている。スタッドプルテストは、基板上に接合部材で接合された半導体素子の上面に、引っ張り治具を接着剤で接着し、引っ張り治具を上方に引っ張り、接着部材の強度を測定するものである。
特開平8−304269号公報
水平反発力で得られる接合強度は、垂直方向における接合強度ではなく、あくまで参考値である。また、スタッドプルテストは、引っ張り治具を接着する接着剤の強度によっては接合部材の強度を精度よく評価しにくい場合がある。
本発明の実施形態は、以下の構成を含む。
基板と、半導体素子と、基板の上面と半導体素子の下面の一部とを接合する接合部材と、を備える半導体装置を準備する工程と、半導体素子の下面の下方に、側方からシェアツールを挿入する工程と、シェアツールを半導体素子の下面に当接して上方向に押す力を加える工程と、を備える半導体装置の検査方法。
以上により、半導体装置の検査を精度よく評価することができる。
図1は、実施形態1に係る半導体装置の検査方法を説明する模式図である。 図2は、実施形態2に係る半導体装置の検査方法を説明する模式図である。
本発明を実施するための形態を、以下に図面を参照しながら説明する。ただし、以下に示す形態は、本発明の技術思想を具体化するための半導体装置の検査方法を例示するものであって、本発明は、半導体装置の検査方法を以下に限定するものではない。
また、本明細書は、特許請求の範囲に示される部材を、実施の形態の部材に特定するものでは決してない。特に、実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではない。尚、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。
<実施形態1>
図1は、実施形態1にかかる半導体装置の検査方法を説明する模式図である。図1(a)〜(c)は半導体装置の検査方法を示す模式図である。
1−1.半導体装置を準備する工程
まず、半導体装置10を準備する。半導体装置10は、基板11と、半導体素子12と、基板11の上面に半導体素子12の下面の一部とを接合する接合部材13と、を備えている。半導体素子12は、フリップチップ実装が可能な半導体素子が好ましい。例えば、同一面側に正負一対の電極を備える構造を備えることが好ましい。半導体素子として、半導体発光素子や保護素子があげられる。
接合部材13はそれぞれ離間するように複数個設けられている。このような接合部材としては、バンプなどの金属部材などが挙げられる。例えば、フリップチップ実装される半導体素子は、半導体素子の下面に正負一対の電極を備えている。そして、これら一対の電極と基板上面の一対の配線とが、金属部材などの導電性の接合部材によって接合される。つまり、各電極に接続される少なくとも2つのバンプの間において、半導体素子12の下面12aと、基板11の上面11aとの間に隙間が形成される。この隙間にシェアツールを挿入することができる。
フリップチップ実装される半導体素子の各電極は、2以上の複数の金属部材(バンプ)を備えていてもよい。例えば、上面視四角形の半導体素子12の下面に、2つの隅部分を含む正電極と負電極と、を備え、4つの隅部分にそれぞれ1つの接合部材13を設けることができる。つまり、1つの電極に2つの金属部材が接合される。このようにすることで、正負電極間の隙間以外にも、半導体素子の下面12aと基板の上面11aとの間に、隙間を形成することができる。このような隙間に、シェアツールを挿入することもできる。尚、図1等では1つの基板11上に1つの半導体素子が配置されている例を示しているが、半導体装置10は、1つの基板11上に複数の半導体素子12を配置することができる。
基板11は、例えば、セラミックに配線を備えたセラミック基板等が挙げられる。接合部材13は、例えば、バンプが挙げられる。半導体素子12は、例えば、発光素子が挙げられる。発光素子を接合するための接合部材は、目的や用途によっては、光吸収性や光反射性なども考慮する必要があるため、それらも考慮して材料を選択する。そのため、本検査方法のために準備する半導体装置としては、接合部材を用いて接合した直後の半導体装置の他、各種の加速試験等を経た後の半導体装置を準備してもよい。
1−2.シェアツールを挿入する工程
シェアツールを備えるダイシェア強度試験装置(以下、単に「試験装置」とも称する)の作業台に、半導体装置10を固定する。シェアツール20は、水平方向及び垂直方向に移動可能なように試験装置内に取り付けられている。シェアツール20は、支持部21と、支持部21の下方に備えられる延伸部22と、延伸部22から横方向に突出する先端部23を備える。延伸部22と先端部23とは一体の金属部材又は別体の金属部材であり、材料としては、例えば、SKH51等の高速度工具鋼鋼材が挙げられる。る。また、延伸部を備えず、支持部から横方向に突出する先端部としてもよい。このシェアツールの先端部23を、半導体素子の下面12aの下方に、側方から挿入する。
シェアツールの延伸部22は、厚み1000μm〜2000μm程度の金属部材である。また、先端部23の厚みは、接合部材13の厚みよりも薄いことが必要であり、例えば、接合部材13が20μm〜30μmの場合は、先端部23の厚みは15μm〜20μmとすることが好ましい。先端部23の突出長さ(横方向の長さ)は、測定する半導体素子の大きさによって適宜変更することができる。例えば、半導体素子の平面形状が縦1000μm×横1000μmの四角形の場合、シェアツールの先端部23は、300μm〜500μm程度が好ましい。すなわち、半導体素子の半導体素子の中央に達する長さであり、かつ、半導体素子の下方に挿入されない部分が過分に長すぎないような長さである。好ましくは、半導体素子の側面と、シェアツールの延伸部とが接するまで先端部を挿入し、その際に半導体素子の中央にまで先端部が達している長さである。
また、シェアツールの先端部23は、横方向、すなわち、基板の上面に対して平行な方向(水平方向)に突出することが好ましい。特に、先端部23の上面23aが基板の上面及び半導体素子の下面12aと平行であることが好ましい。ただし、水平方向から上又は下に1度程度傾斜していてもよい。
1つのシェアツールには、1つの支持部を備え、その1つの支持部に1又は複数の延伸部を備えていてもよい。また、1つの延伸部に複数の先端部を備えていてもよい。金属部材の配置によっては、半導体素子の中心に先端部を挿入できない場合があり、そのような場合は、複数の先端部を用いることで、半導体素子の下面に、均等な力を付与し易くなる。
1−3.シェアツールで半導体素子を上方向に押す工程
半導体素子12の下に挿入されたシェアツール20の先端部23の上面23aを、半導体素子12の下面12aに当接させる。その後、シェアツール20を上方向に移動し、半導体素子12を上方向に押す力を加える。
シェアツール20を、接合部材13が破断するまで上方向に押すことで、接合部材13の破断過重を測定することができる。特に、水平方向に押すダイシェア強度試験に比して、上下方向にかかる負荷をより正確に測定することができる。これにより、例えば、フリップチップ実装するための接合部材を選定するための試験として上記検査方法を有用に活用することができる。また、シェアツールの挿入位置等によって、同じ接合部材でも得られる数値は異なる。そのため、比較のためには、これらを統一して行うことは言うまでもない。
<実施形態2>
図2(a)、図2(b)は、実施形態2にかかる半導体装置の検査方法を説明する模式図である。実施形態2では、半導体素子の下面と基板の上面との間の距離よりも、厚みの厚い先端部を備えたシェアツールを用いる検査方法について説明する。以下、実施形態1と異なる点について主に説明する。
2−1.半導体装置を準備する工程
実施形態2では、先端部の厚みが厚いシェアツールを用いる。そのため、準備する半導体装置100は、基板上における半導体素子の位置、又は、接合部材の位置が実施形態1とは異なる。
図2(a)に示すように、半導体素子12の1つの側面12bは、基板110の1つの側面11bよりも外側に位置する。すなわち、半導体素子12の下面12aの一部は、その下方に基板110が位置しない。半導体素子12をこのような位置に配置するには、あらかじめ基板110の側面11bよりも、半導体素子12の側面12bが位置するように配置する。あるいは、図2(a)に示すように、半導体素子の側面12bよりも基板110の側面11b’が外側に位置するように配置した後、一部の基板110’を除去することで、半導体素子の側面12bを基板の側面11bよりも外側に位置するようにしてもよい。
実施形態2では、接合部材13は半導体素子の下面の一部と接合しており、1又は離間する2以上設けられる。接合部材が1つの場合、半導体素子の下面12aのうち、シェアツールを挿入して当接させる半導体素子の下面12a以外の下面の略全面に接合部材13が接合されていてもよい。また、接合部材を2以上設ける場合、それらの間隔は、シェアツールの幅よりも広くてもよいし、同じ、又は狭くてもよい。すなわち、実施形態2では、接合部材13間にシェアツールの先端部を挿入しなくてもよい。
2−2.シェアツールを挿入する工程
実施形態1と同様に、試験装置の作業台に、半導体装置を固定する。シェアツール200は、支持部21と、支持部21の下方に備えられる延伸部22と、延伸部22から横方向に突出する先端部230を備える。
シェアツールの先端部230の厚みは、延伸部22と同様の厚みとすることができ、例えば、1000μm〜2000μmとすることができる。先端部の230の突出長さ(横方向の長さ)は、測定する半導体素子の下面において、半導体素子の側面から接合部材13と接合される部分までの距離に応じて、適宜変更することができる。例えば、半導体素子の平面形状が縦1000μm×横1000μmの四角形の場合であって、接合部材13が半導体素子の側面12bまでの距離が500μm程度の場合、シェアツールの先端部230の突出長さは、300μm〜400μm程度が好ましい。
2−3.シェアツールで半導体素子を上方向に押す工程
半導体素子12の下に挿入されたシェアツール200の先端部230の上面23aを、半導体素子12の下面12aに当接させる。その後、シェアツール20を上方向に移動し、半導体素子12を上方向に押す力を加える。
シェアツール200を、接合部材13が破断するまで上方向に押すことで、接合部材13の破断過重を測定することができる。実施形態2は、接合部材の厚みが薄い場合や、シェアツールの先端部が挿入しにくい場合の半導体装置の検査として有用である。また、シェアツールの先端部を、金属部材の厚み(すなわち、半導体素子の下面と基板の上面との間の隙間の距離)に関わらずに、比較的厚くすることができる。そのため、半導体素子を上方向に押す力によって先端部が変形することを抑制することができ、より精度よく接合強度を測定することができる。
本発明に係る半導体装置の検査方法は、基板上に接合された半導体素子の接合強度を測定することができる。得られた検査結果を用いて、接合部材の材料や、形成位置等を選択することができる。
10、100…半導体装置
11、110、110’…基板
11a…基板の上面
11b、11b’…基板の側面
12…半導体素子
12a…半導体素子の下面
12b…半導体素子の側面
13…接合部材
20、200…シェアツール
21…支持部
22…延伸部
23、230…先端部
23a…先端部の上面

Claims (5)

  1. 基板と、半導体素子と、前記基板の上面と半導体素子の下面の一部とを接合する接合部材と、を備える半導体装置を準備する工程と、
    前記半導体素子の下面の下方に、側方からシェアツールを挿入する工程と、
    前記シェアツールを前記半導体素子の下面に当接して上方向に押す力を加える工程と、
    を備える半導体装置の検査方法。
  2. 前記シェアツールは、前記半導体素子の下面と、前記基板の上面との間に挿入する請求項1記載の半導体装置の検査方法。
  3. 前記半導体素子は、前記基板の側面よりも外側に位置する請求項1又は請求項2記載の半導体装置の検査方法。
  4. 前記半導体素子は、半導体発光素子である請求項1〜請求項3のいずれか1項に記載の半導体装置の検査方法。
  5. 前記接合部材は、バンプである請求項1〜請求項4のいずれか1項に記載の半導体装置の検査方法。
JP2016046696A 2016-03-10 2016-03-10 半導体装置の検査方法 Active JP6551268B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016046696A JP6551268B2 (ja) 2016-03-10 2016-03-10 半導体装置の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016046696A JP6551268B2 (ja) 2016-03-10 2016-03-10 半導体装置の検査方法

Publications (2)

Publication Number Publication Date
JP2017163014A JP2017163014A (ja) 2017-09-14
JP6551268B2 true JP6551268B2 (ja) 2019-07-31

Family

ID=59858033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016046696A Active JP6551268B2 (ja) 2016-03-10 2016-03-10 半導体装置の検査方法

Country Status (1)

Country Link
JP (1) JP6551268B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7144692B2 (ja) * 2019-09-27 2022-09-30 日亜化学工業株式会社 半導体素子の検査方法
US11573169B2 (en) 2019-09-27 2023-02-07 Nichia Corporation Method of testing a semiconductor element with improved pressing force direction

Also Published As

Publication number Publication date
JP2017163014A (ja) 2017-09-14

Similar Documents

Publication Publication Date Title
TWI530691B (zh) 探針頭及上導板
CN103177979B (zh) 引线键合装置、工具及主体、半导体装置制造及键合方法
US20180011126A1 (en) Testing head comprising vertical probes
TWI689727B (zh) 用於測試電子裝置的設備的接觸探針及對應的測試頭
JPWO2009013809A1 (ja) コンタクタ、プローブカード及びコンタクタの実装方法。
JP6551268B2 (ja) 半導体装置の検査方法
US11442080B2 (en) Contact probe and relative probe head of an apparatus for testing electronic devices
JP2013235882A (ja) 半導体装置
JP5588601B2 (ja) 半導体装置の製造方法
JP2007278799A (ja) マイクロプローブガイドの製造方法、マイクロプローブガイドを用いるマイクロプローブユニット及び千鳥配置型マイクロプローブユニット
US11573169B2 (en) Method of testing a semiconductor element with improved pressing force direction
US7971349B2 (en) Bump bonding method
US20180261568A1 (en) Window Clamp
TW201533877A (zh) 半導體裝置的製造方法、半導體裝置以及打線裝置
JP6512182B2 (ja) 半導体装置の製造方法
JP2013254905A (ja) 半導体ウエハ用プロービングステージ、半導体検査装置、及びステージの溝幅決定方法
JP6790477B2 (ja) 半導体素子試験装置および半導体素子試験方法
JP5549461B2 (ja) 電子部品の引き剥がし装置及び引き剥がし方法
JP5214739B2 (ja) チップ剥離方法、半導体装置の製造方法、及びチップ剥離装置
JP7144692B2 (ja) 半導体素子の検査方法
TWI733239B (zh) 探針卡頭部塊體
TW201044497A (en) Test board and jig thereof
TW201215895A (en) Vertical probe structure and mounting components thereof
CN206876472U (zh) 一种用于半导体器件测试的快速微接触定位工具
KR102300626B1 (ko) 웨이퍼의 볼 단자 검사 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190617

R150 Certificate of patent or registration of utility model

Ref document number: 6551268

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250