JP2017537472A - 裏側ひずみトポロジーを有するセミコンダクタオンインシュレータ - Google Patents

裏側ひずみトポロジーを有するセミコンダクタオンインシュレータ Download PDF

Info

Publication number
JP2017537472A
JP2017537472A JP2017525339A JP2017525339A JP2017537472A JP 2017537472 A JP2017537472 A JP 2017537472A JP 2017525339 A JP2017525339 A JP 2017525339A JP 2017525339 A JP2017525339 A JP 2017525339A JP 2017537472 A JP2017537472 A JP 2017537472A
Authority
JP
Japan
Prior art keywords
layer
channel
insulator
strain
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017525339A
Other languages
English (en)
Other versions
JP2017537472A5 (ja
JP6328852B2 (ja
Inventor
ポール・エー・ニガールト
スチュアート・ビー・モーリン
マイケル・エー・スタバー
マックス・オーバン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/540,268 external-priority patent/US9466719B2/en
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017537472A publication Critical patent/JP2017537472A/ja
Publication of JP2017537472A5 publication Critical patent/JP2017537472A5/ja
Application granted granted Critical
Publication of JP6328852B2 publication Critical patent/JP6328852B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本発明の実施形態は、ひずみ層を使用する半導体構造におけるトランジスタの強化をもたらす。構造は、掘削領域およびパターン領域からなるパターン層と、掘削領域の中およびパターン領域の上に配置されたひずみ層と、ひずみ層の上方に配置された活性層と、活性層の中に形成された電界効果トランジスタと、活性層の上方に配置されたハンドル層とを備える。電界効果トランジスタは、ソース、ドレイン、およびチャネルを備える。チャネルは、パターン領域の横方向範囲内に完全に置かれている。ソースおよびドレインはそれぞれ、パターン領域の横方向範囲内に単に部分的に置かれている。ひずみ層は、チャネルのキャリア移動度を変化させる。いくつかの実施形態では、ひずみ層は、セミコンダクタオンインシュレータ構造の裏側に導入される。

Description

関連出願の相互参照
本特許出願は、２０１４年１１月１３日に出願された米国特許出願第１４／５４０，２６８号の優先権を主張するものであり、その内容が参照により本明細書に組み込まれる。
セミコンダクタオンインシュレータ（ＳＯＩ）技術は、１９９０年代末期に最初に商業化された。ＳＯＩ技術の特性を規定するのは、回路機構が形成される半導体領域が電気絶縁層によってバルク基板から絶縁されることである。この絶縁層は、一般に、二酸化ケイ素である。二酸化ケイ素が選ばれる理由は、ウエハを酸化させることによってシリコンのウエハ上にそれを形成することができ、したがって、効率的な製造に適用できることである。ＳＯＩ技術の有利な態様は、活性層をバルク基板から電子的に絶縁するための絶縁体層の能力に直接由来する。本明細書および添付の特許請求の範囲で使用するとき、信号処理回路機構がＳＯＩ構造上で形成される領域は、ＳＯＩ構造の活性層と呼ばれる。
絶縁層の導入によりＳＯＩ構造における能動デバイスが絶縁され、そのことがそれらの電気的特性を改善するので、ＳＯＩ技術は従来のバルク基板技術にまさる改善を示す。たとえば、トランジスタのしきい値電圧は望ましく均一であり、大部分がトランジスタのゲートの下の半導体材料の特性によって設定される。材料のこの領域が絶縁されている場合、さらなる処理がこの領域に影響を及ぼしデバイスのしきい値電圧を変化させる機会はさほど多くない。デバイスがスイッチとして働く場合、ＳＯＩ構造の使用に由来するさらなる電気的特性の改善は、短チャネル効果が小さいこと、より高い速度に対して静電容量が減少すること、および挿入損失が小さいことを含む。加えて、絶縁層は、有害な放射からの能動デバイスへの影響を低減するように働くことができる。地球の大気の外で有害なイオン化放射が広く行きわたっていることが想定される空間の中で使用される集積回路にとって、このことは特に重要である。
ＳＯＩウエハ１００が図１に示される。ウエハは、基板層１０１、絶縁体層１０２、および活性層１０３を含む。基板は、一般に、シリコンなどの半導体材料である。絶縁体層１０２は、しばしば、基板層１０１の酸化を通じて形成された二酸化ケイ素である誘電体である。活性層１０３は、ドーパント、誘電体、ポリシリコン、金属層、パッシベーション、およびそれらの中に回路機構１０４が形成された後に存在する他の層の組合せを含む。回路機構１０４は、金属配線と、抵抗器、キャパシタ、およびインダクタなどの受動デバイスと、トランジスタなどの能動デバイスとを含み得る。本明細書および添付の特許請求の範囲で使用するとき、ＳＯＩウエハ１００の「上部」は上面１０５を参照し、ＳＯＩウエハ１００の「底部」は底面１０６を参照する。参照としての他のフレームに対するＳＯＩウエハ１００の相対配向、およびＳＯＩウエハ１００からの層の除去またはＳＯＩウエハ１００への層の追加にかかわらず、この配向方式が存続する。したがって、活性層１０３は常に、絶縁体層１０２の「上方」にある。加えて、基準としての他のフレームに対するＳＯＩウエハ１００の相対配向、およびＳＯＩウエハ１００からの層の除去またはＳＯＩウエハ１００への層の追加にかかわらず、活性層１０３の中心において始まり底面１０６に向かって延びるベクトルは、常にＳＯＩ構造の「裏側」の方向を指す。
ＳＯＩデバイスは、上記で説明したようなそれらの能動デバイスの電気的特性を高め維持するための能力に満ちている。しかしながら、絶縁体層の導入により、熱を放散するためのデバイスの能力の観点から重大な問題が生じる。集積回路におけるデバイスの小型化が高まることに起因して、より多くの発熱デバイスがますます小さいエリアの中に押し込まれなければならない。現代の集積回路では、回路機構１０４の発熱密度は極度なものであり得る。絶縁体層１０２の熱伝導率は、一般に、標準的なバルク基板の熱伝導率よりもずっと小さいので、絶縁体層１０２の導入によりこの問題が悪化する。前述のように、二酸化ケイ素は、現代のＳＯＩ技術において広く普及している絶縁体層である。３００度ケルビン（Ｋ）としての温度において、二酸化ケイ素は、熱伝導率が概略的に１．４ワット毎メートル毎ケルビン（Ｗ／ｍ＊Ｋ）である。同じ温度におけるバルクシリコン基板は、熱伝導率が概略的に１３０Ｗ／ｍ＊Ｋである。ＳＯＩ技術が示す、放熱性能のほぼ１００倍の低減が極めて問題となる。集積回路における高いレベルの熱は、そのデバイスの電気的特性を予想される範囲の外へ動かすことがあり、重大な設計故障を引き起こす。検査されないままでは、デバイスにおける過剰な熱は、デバイスの回路機構における材料を歪曲または融解させる形での永久的かつ重大な故障につながり得る。
ＳＯＩデバイスにおける放熱の問題は、様々な解決策を使用して取り組まれてきた。１つの手法は、絶縁体層１０２から上へ活性層１０３を通るヒートチャネリングピラー（ｈｅａｔ ｃｈａｎｎｅｌｉｎｇ ｐｉｌｌａｒ）の堆積を伴う。場合によっては、金属は、一般に、二酸化ケイ素と比較して熱伝導率がずっと大きいので、これらのヒートチャネリングピラーは金属から形成される。いくつかの手法では、これらのピラーは、それらが絶縁体層１０２から上へ離れる熱の経路を同時に設けながら回路の電気性能に干渉しないように、ポリシリコンから形成される。他の手法では、絶縁体層１０２を貫通して穴が切り取られ、その穴の中にヒートチャネリングピラーが堆積される。この構成の成果は、絶縁体層１０２の中の穴を通って活性層１０３から基板１０１へ下に熱放散チャネルを設けることである。この熱は、次いで、基板１０１を通って放散される。
ＳＯＩデバイスにおける放熱の問題への別の手法は、ウエハ上で裏側から動作させることを伴う。図１Ｂは、ハンドル基板１０８およびハンドル絶縁体層１０９が備えられたハンドルウエハ１０７に、ＳＯＩウエハ１００がどのようにボンディングされ得るのかを示す。これは一般のタイプのハンドルであるが、いくつかの現代のプロセスは絶縁体層１０９の代わりに半導体材料または導電性材料を用いたハンドルウエハを使用するので、絶縁体層１０９が絶縁体材料である必要はない。ハンドルウエハへのボンディングの後、得られた構造は、次いで、逆さまに裏返されて図１Ｂに示す構造を形成し得る。この手法の下では、基板１０１および絶縁体層１０２が、次いで、ＳＯＩウエハ１００の背部から選択的に除去される。基板１０１の除去および絶縁体層１０２の選択的な除去に続いて、絶縁体層１０２を通る熱伝導率の程度をより大きくさせるために、エッチングされた領域の上に金属の層１１０が堆積される。この金属は、しばしば、集積回路が動作中であるとき、活性層１０３におけるデバイス用の接地線または情報信号線として補助的に使用される。得られた構造は裏側放熱を用いないＳＯＩ構造の熱放散能力よりも優れた熱放散能力を示すが、絶縁体層が活性基板の直下で除去されるという事実が、能動デバイスの電気的特性を維持し高めるためのその能力の観点からＳＯＩ構造の利点を減らす。
米国特許出願第１４／４５３，５９５号
本発明の一実施形態では、半導体構造が開示される。構造は、掘削領域およびパターン領域からなるパターン層と、掘削領域の中およびパターン領域の上に配置されたひずみ層と、ひずみ層の上方に配置された活性層と、活性層の中に形成された電界効果トランジスタと、活性層の上方に配置されたハンドル層とを備える。電界効果トランジスタは、ソース、ドレイン、およびチャネルを備える。チャネルは、パターン領域の横方向範囲内に完全に置かれている。ソースおよびドレインはそれぞれ、パターン領域の横方向範囲内に単に部分的に置かれている。ひずみ層は、チャネルのキャリア移動度を変化させる。
本発明の別の実施形態では、別の半導体構造が開示される。構造は、ハンドル層にボンディングされた活性層を備える。ハンドル層は、活性層の第１の側部上にある。構造はまた、活性層の第２の側部上にパターン層を備える。パターン層は、掘削領域およびパターン領域からなる。構造はまた、パターン領域の上および掘削領域の中に配置されたひずみ層を備える。ひずみ層は、活性層の中のデバイスにおけるひずみを示す。デバイスは、ソース、ドレイン、およびチャネルを有する電界効果トランジスタであり、チャネルは、ソースとドレインとの間にある。パターン領域は、チャネルを完全に包含し、ソースおよびドレインを単に部分的に包含する。
本発明の別の実施形態では、別の半導体構造が開示される。構造は、半導体構造の裏側に形成されたエッチングされたパターン層と、エッチングされたパターン層に形成されたひずみ層と、半導体構造の表側にボンディングされたハンドル層と、パターン層とハンドル層との間に配置された活性層と、活性層の中に形成された電界効果トランジスタとを備える。電界効果トランジスタは、活性エリアを備える。電界効果トランジスタは、チャネルを備える。エッチングされたパターン層の一部分は、チャネルを越える横方向範囲を有する。電界効果トランジスタは、その部分を越える横方向範囲を有する。ひずみ層は、活性エリアと接触している。
従来技術によるＳＯＩ構造における熱放散のためのプロセスおよび装置のブロック図である。 従来技術によるＳＯＩ構造における熱放散のためのプロセスおよび装置のブロック図である。 本発明による熱放散層を有するＳＯＩ構造のブロック図である。 熱放散層および本発明によるパターン形成された絶縁体層を有するＳＯＩ構造のブロック図である。 熱放散層、パターン形成された絶縁体層、および裏側金属接点を有するＳＯＩ構造のブロック図である。 本発明による取り付けられた裏側熱放散ハンドルウエハを有するＳＯＩ構造のブロック図である。 取り付けられた裏側熱放散ハンドルウエハ、および本発明によるパターン形成された絶縁体層を有するＳＯＩ構造のブロック図である。 本発明による熱放散層を有する集積回路を製作する方法のプロセスフローチャートである。 本発明による一時的なハンドルウエハを使用して、熱放散層を有する集積回路を製作する方法のプロセスフローチャートである。 本発明によるパターン形成されたひずみ層を有するＳＯＩ構造のブロック図である。 本発明に従って使用され得る様々なひずみ層パターンのブロック図である。 パターン形成された絶縁体層および本発明によるひずみ誘起層を有するＳＯＩ構造のブロック図である。 本発明によるひずみ誘起層を有する集積回路を製作する方法のプロセスフローチャートである。 本発明の実施形態による裏側ひずみ層を有する半導体構造のブロック図である。 ひずみ図と、本発明の実施形態による図１３からの半導体構造のチャネルの中の一軸ひずみに対するパターン高の対応するチャートとを集めた図である。 ひずみ図と、本発明の実施形態による図１３からの半導体構造のチャネルの中の一軸ひずみに対するパッシベーション厚の対応するチャートとを集めた図である。 図１３からの半導体構造の平面図、および本発明の実施形態による図１３からの半導体構造のチャネルの中の一軸ひずみに対する応力膜幅の対応するチャートである。 本発明の実施形態による図１３を参照しながら説明した半導体構造のチャネルにおけるひずみに対する埋込み酸化物厚のチャートである。
ここで、開示される発明の実施形態を詳細に参照し、その１つまたは複数の例が添付の図面に示される。各例は本技術の説明として提供され、本技術の限定として提供されるものではない。実際、その趣旨および範囲から逸脱することなく、本技術における修正および変形が行われ得ることが当業者に明らかである。たとえば、一実施形態の一部として図示または説明される特徴は、さらなる実施形態をもたらすために別の実施形態とともに使用され得る。したがって、本主題が添付の特許請求の範囲およびそれらの均等物内におけるそのような修正および変形を包含することが意図される。
本発明の実施形態は、ＳＯＩアーキテクチャに付随する有益な電気デバイス特性を維持しながら放熱性能を改善したＳＯＩデバイスの生産をもたらす。加えて、上述の利点を有するデバイスは、半導体産業において最も頻繁に使用される製造プロセスをほとんど修正することなく、本発明に従って製造され得る。新規の半導体ソリューションに直面し得るほぼ克服できない一定の生産コスト投資の必要性を、既存の製造プロセスとの互換性が回避することを想定すると、このことは非常に大きい利点である。本発明の実施形態は、裏側処理、ＳＯＩ埋込み絶縁体層の部分の除去、およびＳＯＩ構造の裏側での様々な構成における熱放散層の堆積を利用することを通じて、この成果を達成する。
本発明によるＳＯＩ構造が、図２を参照しながら説明され得る。図２に示すように、活性層１０３がハンドルウエハ１０７の上に配置される。特に、ＳＯＩ構造が単一化されるとき、ハンドルウエハの一部分がデバイスとともに単一化されるので、ハンドルウエハ１０７はハンドル層と呼ばれることがある。上記で説明した取り決めによれば、ハンドルウエハ１０７は活性層１０３の上方にある。加えて、活性層１０３は熱放散層２００の上方にある。熱放散層２００は、熱伝導性かつ電気絶縁性を有する。熱放散層２００を形成するために使用され得る材料は、ダイヤモンド、ダイヤモンド様炭素、炭化ケイ素、アルミニウム酸化物、アルミニウム窒化物、ベリリウム酸化物、ベリリウム窒化物、グラフェン、およびカーボンナノチューブのようないくつかの炭素生成を含む。
電気絶縁性と熱伝導性の両方を有する、熱放散層２００用の材料を選択することは、二酸化ケイ素絶縁体層を使用する従来のＳＯＩデバイスが直面する放熱問題を大幅に減らしながら、ＳＯＩ技術によってもたらされる有益な電気的特性を維持する。一例として、３００Ｋにおける純粋な人工ダイヤモンドの熱伝導率は概略的に３，３００Ｗ／ｍ＊Ｋであり、ベリリウム酸化物の熱伝導率は２６０Ｗ／ｍ＊Ｋである。これは、前述のように、熱伝導率が１．４Ｗ／ｍ＊Ｋである従来のＳＯＩ構造における非熱伝導性の二酸化ケイ素層と比較される。本明細書および添付の特許請求の範囲で使用するとき、熱伝導率が５０Ｗ／ｍ＊Ｋよりも大きい場合、材料の層は熱伝導率が高い。ダイヤモンドとベリリウム酸化物の両方は、従来のＳＯＩ構造にまさって１００倍を超える放熱性能の改善をもたらす。本発明の特定の実施形態では、絶縁体層１０２が少なくとも部分的に除去され、熱伝導層２００を形成するために熱伝導性材料の層が堆積される前に極めて薄い別の絶縁体層が堆積される。絶縁層の極端な薄さが、活性層１０３からの熱を熱伝導性材料層へ放散させるための、構造の能力を高める。たとえば、堆積した絶縁層は、元の絶縁体層と同じ材料の薄い層を備えることができる。熱伝導性かつ電気的に非導電性の材料の利点は、従来のＳＯＩ構造の不十分な放熱特性によって制限されることなく、活性層１０３の中の能動デバイスの電子的特性の維持によって実現される。
図２に表示する構造は、裏側処理を使用して生み出される。ＳＯＩ構造は、一般のＳＯＩ処理方法と対照的に、裏側から作用されるので、熱放散層２００用に使用される材料は、活性層１０３に安定性をもたらしまたは活性層１０３の中の回路機構の生産にとって適切な基板として働くための、その能力を求めて選択される必要がない。というのも、回路機構が生産される間、元の絶縁体層−−絶縁体層１０２−−がベース層として働き、裏側処理中、ハンドルウエハ１０７が支持体を提供するからである。絶縁体層１０２および基板１０１が活性層１０３に機械的支持体を提供するので、絶縁体層１０２の除去は、通常、望ましくないことになる。これらの層を定位置に有しない活性層１０３をさらに処理することは、回路機構１０４にとって破滅的となる恐れがあることになる。しかしながら、この段階におけるハンドルウエハ１０７の追加は、集積回路の追加の処理を可能にする。この裏側処理のために使用される方法が、以下でより詳細に説明される。
裏側処理の別の有利な態様は、それが半導体処理の後の段階における熱放散層２００の追加を可能にすることであり、そのことが、普通なら適用されることがない熱放散層２００用の材料の使用を可能にする。従来の手法と対照的に、裏側処理は、活性層１０３の半導体処理が完了した後の、熱放散層２００の追加を可能にする。半導体生産プロセスのいくつかの段階は、１０００℃を上回る温度を必要とする。いくつかの材料はこれらの温度に耐えることができず、したがって、一般に、熱放散層２００の代わりに配置される熱拡散層としての使用にとって不十分であるものと見なされる。しかしながら、裏側処理の使用は、熱放散層２００用に、より壊れやすい材料の使用を可能にする。
本発明による集積回路が、図３を参照しながら説明され得る。図３において、活性層１０３が、ＳＯＩデバイスでは一般的であるように絶縁体層１０２上に配置される。ただし、掘削絶縁体領域３００によって画定されたパターンを形成するように、絶縁体層１０２はいくつかの部分において掘削されている。掘削絶縁体領域は連続している必要はなく、むしろ、絶縁体層１０２は、活性層１０３の異なる部分を露出するように様々な様式でパターン形成され得る。図３において、掘削絶縁体領域３００を含む集積回路の裏面全体に、熱放散層２００が適用されている。本発明の特定の実施形態では、熱放散層２００は、掘削絶縁体領域３００の中だけに配置される。本発明の特定の実施形態では、熱放散層２００はパターン形成され、掘削絶縁体領域３００の一部分の中だけに配置される。図３において、掘削絶縁体領域３００は、掘削領域でのすべての絶縁体材料の完全な除去によって示される。しかしながら、本発明の特定の実施形態では、掘削絶縁体領域３００は、残留する薄い絶縁層からなり得る。絶縁体層の最初の厚さは、一般に、１００ナノメートル（ｎｍ）〜１０００ｎｍにわたる。薄い絶縁層は、５ｎｍ〜１００ｎｍにわたることがある。しかしながら、いかなる度合いで薄くすることも、薄い絶縁体層をもたらすことになる。残留する絶縁体材料としての単一層、１ｎｍ程度、は十分であることになるが、これは従来の方法を使用して実現するのは困難であり得る。いかなる度合いで薄くすることも、熱放散機能の観点から最初の構造にまさる改善となることになる。図３に示す構造は、熱が活性層１０３を通って横方向に流れることができ、次いで、絶縁体が薄くされているかまたは除去されている熱放散層２００を通じて外へ放散できるので、増強された熱放散を同時にもたらしながら、活性層１０３の中のデバイスを絶縁することによって与えられる増強された電気的特性という利点を保持し得る。
絶縁体層１０２の除去の利点および欠点は、掘削絶縁体領域３００のための特定のパターンの形成によってバランスがとられ得る。たとえば、掘削絶縁体領域３００は、活性層１０３の中の金属配線の最下位層と同じ空間に広がって作られてよい。図３に示すように、掘削絶縁体領域３００は、最も下の金属層３０１と横方向に同じ空間に広がっている。本発明の特定の実施形態では、掘削絶縁体領域３００は、最も下の金属層３０１の特定の部分を露出する。本発明の特定の実施形態では、掘削絶縁体領域３００は、最も下の金属層３０１のすべてを露出する。本発明の特定の実施形態では、最も下の金属層３０１は、活性層１０３の中に形成される回路機構のための配線の最下位層である。金属ワイヤが、絶縁体に配置されない場合、一般に、電気的特性の変化を受けないという点で、この構成はバランスをとる観点から極めて有利である。加えて、金属は高い熱伝導性を有し、金属配線は、通常、これらの金属線を熱放散にとって極めて効率的なチャネルにさせる能動デバイスに連結する。活性層１０３の中で生成される熱の大部分が能動デバイスによって生成されるが、熱は、これらの能動デバイスから金属線へ、次いで、熱放散層２００を通ってＳＯＩ構造の背部を通って外へ放散する。裏側の経路をより多くの直接の出口チャネルにさせる多数の金属層を現代の回路機構が有するので、この手法は、概して、金属線を通って熱を上へ、またＳＯＩ構造の上部から外へ送ることよりも優れている。
本発明による別のセミコンダクタオンインシュレータ構造が、図４を参照しながら説明され得る。図４に示す集積回路は、有利な放熱機能をＳＯＩ構造にもたらす掘削絶縁体領域３００のためのパターンの追加のセットを説明するために使用され得る。図４において、トランジスタゲート４０１を有するトランジスタのチャネル領域４００は、絶縁体層１０２の横方向範囲内にある。しかしながら、掘削絶縁体領域３００がトランジスタドレイン４０２およびトランジスタソース４０３と横方向に同じ空間に広がっているので、掘削絶縁体領域３００は、トランジスタドレイン４０２およびトランジスタソース４０３を露出する。熱放散層２００は、トランジスタドレイン４０２およびトランジスタソース４０３を露出する掘削絶縁体領域３００の部分に配置される。金属接点４０４は、掘削絶縁体領域３００の別の部分に配置される。本発明の特定の実施形態では、金属接点４０４は電気的に活性でないが、代わりに、放熱経路を設けるために存在する。本発明の特定の実施形態では、金属接点４０４は、活性層１０３の中の回路機構用の電気接点として働くことができる。たとえば、金属接点４０４は、別のシステムによって使用するために、活性層１０３の中の回路機構から外へ情報信号を搬送するための信号線であり得る。別の例では、金属接点４０４は、活性層１０３の中の回路機構用の接地線または電力線であり得る。本発明の特定の実施形態では、バンプメタル処理が、金属接点４０４がＳＯＩ構造用のバンプメタルコネクタであるような図４に表示されるＳＯＩ構造にバンプメタル接点を堆積させる。金属接点４０４が電気的に活性でない上記で説明した本実施形態では、金属接点４０４は金属である必要がなく、代わりに、良好な熱伝導率を有する任意の材料であってよい。本発明の特定の実施形態では、これらの金属接点は金属ピラー接点である。金属ピラー接点は、金または銅が備えられ得る。これらの材料は、はんだと比較してずっと良好な熱導体であるので、はんだバンプと比較して有利に働くことになる。本発明の特定の実施形態では、金属接点４０４は、回路基板への取付けを可能にする。本発明の特定の実施形態では、金属接点は、低温同時焼成セラミック基板、モジュール基板、集積回路、バンプメタル、金バンプメタル、銅ピラー、金ピラー、および任意の金属接続部への取付けを可能にし得る。
本発明の特定の実施形態では、掘削絶縁体領域３００は、活性層１０３の中の能動デバイスの部分と横方向に同じ空間に広がる。図４に示すように、これらの実施形態は、トランジスタチャネル４００が絶縁体層１０２によってカバーされるように保ちながら、トランジスタドレイン４０２およびトランジスタソース４０３の露出を含み得る。そのような実施形態は、極めて近接した熱放散チャネルを与えながら、絶縁されたチャネル領域を有することの有利な態様を示すことになる。チャネル４００が絶縁体層１０２によってカバーされたままであるので、トランジスタの電気的特性が維持される。トランジスタは、漏れ電流および基板静電容量がより小さいこと、ならびに制御されるしきい値電圧がより大きいことを示す。また、トランジスタのソースおよびドレインがトランジスタチャネルに直接隣接するので、熱放散層２００へのまさに直接のチャネルがある。本発明の他の特定の実施形態では、掘削絶縁体領域３００は、ＳＯＩ構造における能動デバイスのサブセットだけを露出する。本発明の他の特定の実施形態では、掘削絶縁体領域３００は、ＳＯＩ構造における個々の能動デバイスの領域の他のサブセットを露出する。
本発明の特定の実施形態では、掘削絶縁体領域３００の第１の部分に、金属接点４０４が配置される。さらに、熱放散層２００は、前記掘削絶縁体領域３００の第２の部分に配置され、金属接点４０４の側部にも配置される。そのような構成が図４に見られ得る。熱は、活性層１０３から金属接点４０４を通って直接放散することができる。加えて、熱は、熱放散層２００を通って横方向に、次いで、金属接点４０４を通って外へ流れることができる。図４は、掘削酸化物領域３００が活性層１０３の領域に対応するようにパターン形成される実施形態と組み合わせてこの実施形態を表示するが、これらの実施形態は独立に機能し得る。
活性層１０３の部分との熱放散層２００の位置合わせをパターン形成するために、掘削絶縁体領域３００を使用することに関して上記で説明した実施形態のいずれも、独立にまたは組み合わせて使用され得る。加えて、掘削絶縁体領域３００を形成するために、絶縁体材料をパターン除去することは、熱放散層２００のパターン形成された堆積と組み合わせられ得る。たとえば、熱放散層２００は、ＳＯＩ構造の裏側全体に配置されてよく、掘削絶縁体領域３００の中だけに配置されてよく、または掘削絶縁体領域３００の一部分の中に配置されてもよい。熱放散層２００をパターン形成する方法が以下で説明される。
掘削絶縁体領域３００または追加として熱放散層２００のいずれかがパターン形成される本発明の実施形態は、有利な特性を示す。熱放散層２００は電気絶縁性を有するが、元の絶縁体材料をいくつかの領域の背後に残すことから生じるいくつかの利点がある。たとえば、熱放散層２００が元の酸化物よりも電気絶縁性が小さい材料を備えることが可能である。材料は、コストを最小化し、その電気絶縁性能力を犠牲にして熱伝導率を最大化するように選択され得る。導電率が重要であった活性層１０３の部分において、元の絶縁体が残されてよく、掘削絶縁体領域３００が他の場所に配置されてよい。このようにして、パターン形成することは、熱放散層２００にとって最適な材料を選択する際に別の度合いの自由を与える。
掘削絶縁体領域３００をパターン形成することは、そのことが活性層１０３における界面状態の発生を制限し得るという点で別の利点をもたらす。元の絶縁体の除去が、熱放散層２００が適用されるときに再接続されないダングリングボンドの発生を引き起こすので、熱放散層２００が良好な電気絶縁体であっても、元の絶縁体は、概して、より良好に活性層１０３と物理的に接触している。このことは、活性層１０３の中の回路機構にとって問題を引き起こし得る界面状態の発生をもたらす。掘削絶縁体領域３００をパターン形成することは、有利なことに、元の絶縁体をキーエリアと接触したままにさせることにより、活性層１０３のこれらのキーエリアにおいてこれらの界面状態の発生を制限し得る。
本発明による別のＳＯＩ構造が、図５を参照しながら説明され得る。前に説明した取り決めによれば、図５は、ハンドルウエハ１０７の下方に活性層１０３を示す。本発明の他の実施形態を参照しながら説明するように、絶縁体層１０２および基板１０１は、裏側処理を通じて活性層１０３の底部から除去されている。本発明の特定の実施形態では、ハンドルウエハ１０７は、一時的なボンドを通じて活性層１０３にボンディングされる。このことは、半導体処理の後の段階の間、ボンドが容易に外され得ることを意味する。本発明の特定の実施形態では、永久的な第２のハンドルウエハ（永久的なハンドル熱放散層５００および永久的なハンドル基板層５０１として示す）は、裏側処理中、活性層１０３に直接止められる。本発明の特定の実施形態では、永久的なハンドル基板層５０１は、永久的なハンドル熱放散層５００と同じ材料からなる。この構造は、前に述べた実施形態のものと同等のレベルの熱放散能力を与え得るが、有利なことに、従来の技法を使用する活性層１０３の中の回路機構への上側部ボンディングも可能にする。ハンドルウエハ１０７は、一時的なボンドを通じて止められるので、裏側処理中に設けた支持体がもはや必要でなくなった後に除去され得る。その後、活性層１０３は、上側部ボンディングおよび様々な他の用途を可能にするために、その上側部を露出する。
本発明による別のＳＯＩ構造が、図６を参照しながら説明され得る。図６は、パターン形成された絶縁体層の態様を、図５を参照しながら説明した裏側の永久的なハンドルと組み合わせる、本発明の特定の実施形態を示す。本発明の特定の実施形態では、熱放散層２００が適用された後、永久的なハンドル基板層５０１および永久的なハンドル熱放散層５００がＳＯＩ構造の裏側に配置される。本発明の特定の実施形態では、永久的なハンドル熱放散層５００用に使用される材料は、熱放散層２００用に使用される材料と同じであってよい。熱放散層２００および５００は、スパッタリングまたはいくつかの他の方法を通じて適用され得る。前に説明したように、熱放散層２００が、絶縁体層１０２のパターン形成によって形成された掘削酸化物領域の中に配置される。図６に示す特定の実施形態は、前に説明した本発明の特定の実施形態と調和して、最も下の金属層３０１を露出するように絶縁体層１０２がパターン形成されることを表示する。実際、有益な熱放散および電気的特性を有する本発明のさらなる実施形態を生み出すように、上記で説明したパターン形成および熱放散層の変形態のすべてが、図５を参照しながら説明した永久的なハンドルの概念と組み合わせられ得る。これらの実施形態は、活性層１０３の中の回路機構への表側ボンディングが可能になることの、さらなる有益な特性を有する。
本発明による集積回路を生産する方法が、図７を参照しながら説明され得る。本発明の特定の実施形態では、集積回路を生産するための方法は、処理のためのＳＯＩウエハの準備を伴うステップ７００において開始する。このステップは、ＳＩＭＯＸ、または注入および切取り方法（ｉｍｐｌａｎｔ ａｎｄ ｃｕｔ ｍｅｔｈｏｄ）を使用して生産されるような、二酸化ケイ素絶縁体の上方の活性シリコンの層からなるＳＯＩウエハの実際の生産を備え得る。このステップはまた、事前に製作されたＳＯＩウエハの購入、およびさらなる処理のためのそれの調製を備えてもよい。
本発明の特定の実施形態では、ステップ７００におけるＳＯＩウエハの準備の後に、ステップ７０１において、ＳＯＩウエハの活性層の中に能動回路機構を形成することが続く。このステップ中にこの層の中に形成される回路機構は、限定はしないが、ＣＭＯＳ、ＢｉＣＭＯＳ、ＳｉＧｅ、ＧａＡｓ、ＩｎＧａＡｓ、およびＧａＮなどの技術を含み得る。回路機構は、ダイオードおよびトランジスタなどの様々な能動デバイスと、抵抗器、キャパシタ、およびインダクタなどの様々な受動デバイスと、金属ワイヤおよびビアなどのルーティング回路機構とを備え得る。様々なフォトリソグラフィステップおよび化学堆積ステップが、この回路機構を構築するために行われ得る。
本発明の特定の実施形態では、ステップ７０１における能動回路機構の形成の後に、ＳＯＩウエハの裏側処理が続く。本発明の特定の実施形態では、ステップ７０２において、裏側処理が、活性層の上方のＳＯＩウエハへの第２のハンドルウエハの取付けすなわち永久的なボンディングを伴って開始する。ハンドルウエハへの永久的なボンドを誘起するために使用されるプロセスは、永久的な有機接着剤または無機接着剤、酸化物フリットボンディング、ガルバニックボンディング、分子融解ボンディング、電磁ボンディングの任意の形態、および永久的なウエハボンドを生み出すために知られている他の方法を含む。
ＳＯＩ構造へのハンドルウエハの永久的なボンディングに続いて、ステップ７０３において、ＳＯＩウエハ基板が除去され得る。基板は、機械的および化学的な手段を独立にまたは組み合わせて使用して除去され得る。たとえば、ほぼ８００マイクロメートル（μｍ）としての元の厚さからほぼ２０μｍまで基板材料を薄くするために、機械的な研削が使用され得る。基板がシリコンである場合、最終的な厚さの基板材料は、ＫＯＨまたはＴＭＡＨなどのウェットエッチを用いて除去され得る。最終的な厚さの基板材料はまた、ドライプラズマエッチを使用して除去され得る。基板は、高い精度またはエッチレート比で除去され得る。エッチレート比とは、ウエハの背部から除去された所望の基板材料のレートの、除去されるべきでなかったが除去された追加の材料のレートに対する比を指す。本発明の特定の実施形態では、埋込み酸化物までのすべての基板の除去にとってエッチレート比が極めて高くなり得るので、絶縁体層はエッチストップとして働く埋込み酸化物である。
本発明の特定の実施形態では、ステップ７０３におけるＳＯＩ基板の除去の後に、前に開示した構造のいずれかを構築できる追加の裏側処理が続く。本発明の特定の実施形態では、ＳＯＩ基板の除去の後に、ステップ７０４において掘削絶縁体領域を形成するための、ＳＯＩ絶縁体層の除去が続く。前述のように、絶縁体層は、一緒に除去され、単に全体的に薄くされ、その元の厚さよりも薄く残されてよく、または掘削された絶縁体層が上記で説明したようないくつかのパターンのいずれかを形成するような方法で除去されてもよい。これらのパターンは、標準的なフォトリソグラフィ技法または選択的化学蒸気堆積を使用して形成され得る。絶縁体層を薄くすることは、活性層を損傷することを防ぐように注意深く行われなければならない。絶縁体材料としての単一層、１ｎｍ程度、しか必要とされないが、薄くすることは、元の絶縁体の均一性によって制限され得る。たとえば、絶縁体除去のための従来の方法は、開始するために５ｎｍよりも大きいばらつきを最初の層が有する場合、最終的な層を５ｎｍよりも薄く残すことができないことになる。さらに、これらのパターンは、活性層の中の回路機構がシールドされる度合いと、得られたＳＯＩ構造が上記で説明したように効率的に熱を放散する度合いとの、有益なトレードオフを利用するように構成され得る。
本発明の特定の実施形態では、ステップ７０４におけるＳＯＩウエハの裏側からの絶縁体材料の除去の後に、ステップ７０５において、掘削絶縁体領域の中のＳＯＩウエハの裏側上での熱放散層の堆積が続く。この熱放散層の堆積は、前に開示した構造のいずれかを作り出すように行われ得る。このステップは、同様に、基板材料の除去の直後に続き得る。加えて、このステップは、、たとえば、金属接点が２つ以上のステップで配置されるなら、金属接点の堆積の間に行われてよく、または電気接続用の金属接点を露出するために熱放散層において穴が後で開けられるなら、金属接点の堆積の後に行われてよい。ステップ７０５におけるこの熱放散層の追加は、化学蒸気堆積、スパッタリング、またはいくつかの他の方法を通じて実現され得る。加えて、前に開示した構造による熱放散層のパターン形成された堆積が、標準的なフォトリソグラフィ処理または選択的化学蒸気堆積の使用を通じて実現され得る。上記で説明したように、本発明の特定の実施形態では、このステップにおいて堆積した熱放散層は、電気絶縁性および熱伝導性を有する。
本発明の特定の実施形態では、ステップ７０５におけるＳＯＩウエハの裏側での熱放散層の堆積の後に、ＳＯＩウエハの背部での界面状態を不動態化することが続く。ステップ７０４において絶縁体全体が除去される本発明の実施形態では、ステップ７０５において堆積した熱放散層は高い界面状態密度を有する恐れがあるので、このことが極めて有利であり得る。堆積した膜は、それらが８００℃を上回る高温でアニール化されない限り、極めて高い界面状態密度を有する傾向がある。この温度は能動回路機構が作られた後に標準的なウエハが対処し得るよりも高いので、高温アニーリングはこの接合部におけるオプションでない。しかしながら、界面状態は、低温アニールを使用して不動態化され得る。本発明の特定の実施形態では、この低温アニールは、４００〜４５０℃の温度の範囲の中で行われ、純粋な水素ガスまたはフォーミングガスのいずれかの水素含有雰囲気の中で遂行される。フォーミングガスは、非爆発性のＮ２とＨ２との混合物である。このパッシベーションステップは、別の方法で実現され得るよりもずっと薄い熱放散層をもたらし得る。たとえば、従来の化学蒸気堆積機器またはスパッタリング機器を使用すると、この層は、５ｎｍ〜２０ｎｍの厚さであり得、均一性が約＋／−５％であり得る。したがって、このステップは、極めて薄い絶縁層の堆積、したがって、活性層からの極めて効率的な熱伝導を可能にすることになる。これらの実施形態では、熱放散層は、ＳＯＩ構造の熱放散性能を高める、効率的に展開された絶縁体材料の層を備えることになる。本発明の特定の実施形態では、高い熱伝導性材料の層が、絶縁体材料のこの薄い層の背部に堆積され、熱放散層は、薄い絶縁体材料層と熱伝導性材料層の両方を備える。
本発明の特定の実施形態では、ステップ７０４における絶縁体層全体の除去の後に、ステップ７０４において除去された同じ絶縁体材料の薄い層の堆積が続き得、その後に、前の段落で説明した低温アニールパッシベーションステップが続く。たとえば、除去される絶縁体材料は二酸化ケイ素であってよく、堆積し低温アニールされる材料も二酸化ケイ素であってよい。二酸化ケイ素は、低い界面状態特性を有するので、使用するのに有利な材料である。二酸化ケイ素が除去され、次いで、堆積されることになる理由は、堆積および低温アニーリングのプロセスが、上記で開示した方法を使用して、元の層の部分的なエッチバックを通じて実現され得るよりも均一で薄い絶縁体材料の層を作り出し得ることである。
本発明の特定の実施形態では、ステップ７０５におけるＳＯＩウエハの裏側での熱放散層の堆積の後に、その後の処理の間に活性層の中の能動回路機構への電気接触を可能にするために選択されたエリアにおける、熱放散層の除去が続く。一実施形態では、熱放散層の部分の掘削は、その金属を電気接触用に露出するために、金属の最下位レベルの領域が存在する場所に配置され得る。代替として、活性構造に直接接触することが可能になるように、熱放散層が活性シリコン領域の下で選択的に除去されてよい。熱放散層に加えて、様々な導体を電気接触用に露出するために、他の誘電体層が除去される必要があることがある。熱伝導層の除去は、フォトリソグラフィおよびドライエッチまたはウェットエッチのよく知られている手段を使用して、適切な化学反応を使用して選択的に遂行され得る。
本発明の特定の実施形態では、ＳＯＩウエハの裏側からの熱放散層のエリアの除去の後に、ステップ７０６において、金属接点の堆積が続く。これらの金属接点は、ステップ７０４またはステップ７０５において形成された、掘削絶縁体領域の第１の部分に堆積される。金属接点は、能動回路機構からの熱を急速に放散することができる。本発明の特定の実施形態では、金属接点は、能動回路機構からの放熱用の熱チャネルと外部デバイスへの信号接続または電力接続のための接点の両方を提供し得る。これらの金属接点は、ボールボンド、はんだバンプ、銅ポスト、または他のダイ接触材料を備え得る。金属接点は、さらに、回路基板または低温同時焼成セラミック基板に取り付けるように構成され得る。このステップにおいて生み出される構造は、それによって、構造の下側部においてＳＯＩ構造の活性層への接点を有し、それは標準的なＳＯＩデバイスにおいて反対の配向である。
本発明による集積回路を生産する方法が、図８を参照しながら説明され得る。本発明の特定の実施形態では、集積回路を生産するための方法は、ステップ８００において、処理のためのＳＯＩウエハの準備を伴って開始し、ステップ８０１において、ＳＯＩウエハの活性層の中の回路機構の形成を伴って継続する。ステップ８００および８０１は、それぞれ、ステップ７００および７０１を参照しながら前に説明したように実行され得る。ステップ８０２は、ＳＯＩウエハの活性層の上側部にハンドルウエハをボンディングすることを備え得る。ハンドルウエハは、一時的に活性層に止められ得る。ハンドルウエハへの一時的なボンドを誘起するために使用されるプロセスは、Ｂｒｅｗｅｒ ＳｃｉｅｎｃｅのＨＴ１０．１０、３ＭのＷＳＳ（ウエハサポートシステム）、ＨＤ Ｍｉｃｒｏのポリイミド、およびＴＭＡＴなどの接着剤を含む。このハンドルウエハは、活性シリコンにボンディングされ基板に配置されることになる絶縁体層を備え得る。したがって、現時点で、能動回路機構は、２つの絶縁体層の間にはさまれることになる。代替として、ハンドルウエハは、導電性材料または半導電性材料を備え得る。ステップ８０２におけるハンドルウエハの一時的なボンディングに続いて、ステップ８０３、８０４、および８０５はすべて、それぞれ、ステップ７０３、７０４、および７０５において前に説明したように実行され得る。
本発明の特定の実施形態では、ステップ８０５における熱放散層の堆積の後に、ステップ８０６において、活性層の下方のＳＯＩ構造への第２の永久的なハンドルウエハの取付けまたは永久的なボンディングが続き得る。この裏側処理ステップの効果は、ＳＯＩ構造における能動回路機構にそこから接触が行われ得る方向を変えることである。この第２のハンドルウエハがＳＯＩウエハの裏側に永久的にボンディングされると、ステップ８０７において、元のハンドルウエハは、一時的かつ容易に戻せるプロセスを使用してボンディングされたという事実によって容易に除去され得る。上側部ハンドルウエハへの永久的なボンドを誘起するために使用されるプロセスは、永久的な有機接着剤、酸化物フリットボンディング、ガルバニックボンディング、分子融解ボンディング、電磁ボンディング方法、および永久的なウエハボンドを生み出すために知られている他の方法を含む。分子融解ボンディングなどのいくつかのボンディング方法は、ボンディングされる両方の面に対する高い度合いの平坦性を必要とし得る。絶縁体材料が選択的に除去された場合、そのことは、ボンディングをもっと困難にするウエハの表面に対する非平面性を持ち込むことがある。その場合、ボンディングの効力を改善するためのボンディングステップの前に、化学機械研磨が使用されてウエハの表面を平面化し得る。
ステップ８０６において生み出される構造は、ＳＯＩ構造の活性層をその上側部において露出させ、さらなる処理が、上側部から能動回路機構への直接の接続を可能にし得る。ステップ８０６においてボンディングされている第２の永久的なハンドルウエハは、全体に、電気絶縁性だが熱伝導性の材料からなり得る。加えて、第２のハンドルウエハは、基板材料に配置されたそのような材料からなり得る。極めてコストがかかることがあるほど多くの熱伝導性材料を使用せずに、基板材料が必要な安定性を最終的なＳＯＩデバイスに与えるので、この第２の構成はコストを節約し得る。第２の永久的なハンドルウエハ上の熱伝導性材料が、ステップ８０５において熱放散層を形成するように堆積された同じ材料からなることが可能である。代替として、ステップ８０６においてボンディングされている永久的なハンドルウエハは、導電性材料、またはシリコンもしくは高抵抗シリコンなどの半導体材料からなり得る。
裏側ひずみ誘起層
本発明の実施形態は、それらのチャネルに密着するひずみ誘起材料を有するＳＯＩ構造における能動デバイスの生産を提供する。本発明の実施形態は、ひずみ誘起層が適用される通常の段階よりもデバイス製作プロセスでの後の段階において、そのようなひずみ誘起材料の導入を可能にする。このことは、断続的な製造段階中にＳＯＩ構造への損傷のリスクを同時に減らしながら、ひずみ誘起層の有効性を高めることを可能にする。加えて、上述の利点を有するデバイスは、半導体産業において最も頻繁に使用される製造プロセスをほとんど修正することなく、本発明に従って製造され得る。既存の製造プロセスとの互換性が、新規の半導体ソリューションに直面し得るほぼ克服できない一定の生産コスト投資に対する必要性を回避することを想定すると、このことは非常に大きい利点である。本発明の実施形態は、裏側処理、ＳＯＩ絶縁体層の部分の可能な除去、およびＳＯＩ構造の裏側での様々な構成におけるひずみ誘起層の堆積を利用することを通じて、この成果を達成する。
能動デバイスのチャネルを備える材料における機械的な引張ひずみまたは圧縮ひずみの導入は、そのような能動デバイスにおける電荷キャリアの移動度を増大させ得る。概して、引張ひずみを誘起することは、電子の移動度を増大させ、圧縮ひずみを誘起することは、正孔の移動度を増大させる。ｎ型金属酸化物半導体（ＮＭＯＳ）などのｎ型能動デバイスは、したがって、ＮＭＯＳデバイスにおける電荷キャリアが電子であるので、そのチャネルの中で引張ひずみが誘起される場合、より高い周波数で動作することができる。同様に、ｐ型金属酸化物半導体（ＰＭＯＳ）などのｐ型能動デバイスは、ＰＭＯＳデバイスにおける電荷キャリアが電子であるので、そのチャネルの中で圧縮ひずみが誘起される場合、より高い周波数で動作することができる。
本発明によるＳＯＩ構造が、図９を参照しながら説明され得る。図９はＳＯＩ構造を示し、活性層１０３を備える元のＳＯＩウエハ、絶縁体層１０２、および基板は、ハンドルウエハ１０７に取り付けられており、その基板を除去するための裏側処理を受けている。ＮＭＯＳ９００などのｎ型能動デバイスおよびＰＭＯＳ９０１などのｐ型能動デバイスを含む活性層１０３の中に、回路機構がすでに生成されている。加えて、ひずみ誘起層９０２が絶縁体層１０２の背部に存在する。
図９に示す構成は、半導体デバイスにおいてひずみを誘起するための一般の手法と比較して、いくつかの有利な特性を有する。デバイスにおける応力は、それが生み出す利点とともにウエハの反りなどの問題を引き起こすことがあり、そのため、半導体構造において誘起される応力の全体量が制限され、できるだけ詳細に目標を設定されるように保つことが望ましい。ひずませられるべき領域とひずませる領域との間の距離が減少するにつれてひずみ誘起層の効力が増大するので、できるだけ能動デバイスのチャネルの近くにひずみ誘起層を配置することによって、半導体において誘起される全体的なひずみは、同じ有益なチャネルひずみを実現しながら制限される。一般に最下位層が最初に堆積されなければならないので、このことは、上部処理製造手法という点から見ると問題となる。したがって、ひずみ誘起層は、通常、ＦＥＴデバイスのゲートの上方に堆積され、したがって、チャネルから相当な距離に配置される。また、ひずませる層における非平面性がゲートのパターン形成を通じて持ち込まれ、ひずみ誘起層の効果をＦＥＴデバイスの長さや幅などの幾何学的効果に依存させる。加えて、６００〜１０５０℃の範囲の中の極めて高い温度を伴うひずませる層の堆積の後、半導体デバイスは、さらなる処理ステップを受ける。この必要性は、半導体デバイスを弱める２つの影響を有する。第１に、ひずみ誘起層によって誘起されるひずみが高温アニーリング中に減少することがあり、そのことは、ひずみ誘起層の全般の目的に反する。第２に、ひずみ誘起層が活性層の塑性変形およびウエハの反りを引き起こすことがあり、そのことは、得られたデバイスの電気性能および生産歩留まりを著しく低下させる、すべりや転位の発生などのシリコン結晶欠陥をもたらし得る。対照的に、本発明による裏側処理を使用するひずみ誘起層の堆積は、活性層が完全に処理された後、能動デバイスのチャネルに密着するひずみ誘起層が堆積されることを可能にし、したがって、早い段階における応力の導入に関連する問題を回避する。
本発明の特定の実施形態では、ひずみ誘起層は、ひずみ誘起層のパターン形成された堆積を可能にする、図１１を参照しながら以下で説明するものなどの、リソグラフィプロセスまたは他の製造方法を使用して適用される。図９は、引張ひずみ層９０３および圧縮ひずみ層９０４を備えるようにひずみ誘起層９０２がパターン形成されている特定の実施形態を示す。本発明の特定の実施形態では、ひずみ誘起層９０２のこれらの２つの部分は、引張ひずみまたは圧縮ひずみのいずれかを活性層１０３において生み出す傾向を有する、異なる材料を使用して形成され得る。引張ひずみを誘起し得る材料は、シリコン窒化物およびアルミニウム窒化物を含む。圧縮ひずみを誘起し得る材料は、シリコン窒化物、アルミニウム窒化物、およびダイヤモンド様炭素を含む。材料が堆積される条件に応じて、同じ材料が圧縮ひずみまたは引張ひずみのいずれかを誘起し得る。本発明の特定の実施形態では、ひずみ誘起層９０２の２つの部分は、同じ材料を異なる条件の下で堆積させることによって形成され得る。いくつかの材料が適用されてよく、材料のひずみ誘起特性は、堆積条件を調節することによって制御され得る。たとえば、異なる条件の下で化学蒸気堆積を使用して堆積されたシリコン窒化物またはアルミニウム窒化物は、引張ひずみまたは圧縮ひずみのいずれかを生み出し得る。本発明の特定の実施形態では、引張ひずみ層９０３は、ＮＭＯＳ９００などのｎ型能動デバイスを有するＳＯＩ構造の領域を覆って堆積され得、圧縮ひずみ層９０４は、ＰＭＯＳ９０１などのｐ型能動デバイスを有するＳＯＩ構造の領域を覆って堆積され得る。それによって、両方のデバイスのキャリア移動度が効率的に高められ得る。
本発明の特定の実施形態では、裏側処理中に、均一なひずみ誘起層がＳＯＩ構造の底部に適用される。これらの実施形態は、特定のキャリアタイプの能動デバイスが活性層１０３の中の回路機構で優勢である状況において、特定の効用を有する。たとえば、もし能動回路層１０３の中の能動デバイスが主にＮＭＯＳトランジスタであれば、均一な引張ひずみ層が、ＳＯＩ構造の裏側に適用され得る。それによって、ＮＭＯＳトランジスタが強化されることになり、より多くのＮＭＯＳトランジスタの強化によって与えられる利点は、任意のＰＭＯＳトランジスタの中のキャリアの移動度を潜在的に弱める変化にまさることになる。
本発明の特定の実施形態では、１つまたは複数のひずみ誘起層が、活性層１０３の背部に直接適用される。このことは、ひずみ誘起層９０２が堆積される前に、絶縁体層１０２を除去する追加の裏側処理ステップによって実現される。これらの実施形態は、半導体デバイス処理シーケンスにおける後の段階でのひずみ誘起層の堆積を可能にする有益な特性を共有する。しかしながら、これらの実施形態では、ひずみ誘起層はさらに活性層１０３に近い。したがって、その能動デバイスのチャネルの中の電荷キャリアの移動度を依然として高めながら、得られた半導体デバイスの電気的特性および歩留まりを高めることができる、より小さい全体的な応力しか必要とされない。本発明の特定の実施形態では、ひずみ誘起層９０２が活性層１０３に直接堆積されるとき、ひずみ誘起層９０２は、ＳＯＩ構造の有益な特性を維持するための電気絶縁性材料が備えられる。ひずみを誘起するとともに電気絶縁体として働くことができる材料は、シリコン窒化物、アルミニウム窒化物、炭化ケイ素、およびダイヤモンド様炭素を含む。
本発明の特定の実施形態では、活性層１０３の中にひずみを誘起するために、異なるパターンが適用される。これらのパターンは、電荷キャリアの流れに平行または垂直な方向に、二軸または一軸のひずみを作り出し得る。これらのパターンは、上記で説明したように、少なくとも部分的に垂直に同じ空間に広がっている複数のひずみ誘起層の適用によって形成され得る。同様に、これらのパターンは、上記で説明したように、掘削絶縁体領域の中に堆積されたひずみ誘起層の適用によって形成され得る。引張ひずみまたは圧縮ひずみを誘起し得る様々なパターンが、図１０を参照しながら説明され得る。ゲート１０００は、ひずみ誘起層１００１によって取り囲まれる。ひずみ誘起層１００１が引張応力誘起層である場合、このパターンは、ゲート１０００の下方のチャネルの中に二軸引張ひずみを生み出す。ひずみ誘起層１００１が圧縮ひずみ誘起層である場合、このパターンは、ゲート１０００の下方のチャネルの中に二軸圧縮ひずみを生み出す。ゲート１０１０は、ひずみ誘起層１０１１によって取り囲まれる。ゲート１０１０は、幅を長さで割ったものとしての大きい比を有する。したがって、ひずみ誘起層１０１１の適用は、ゲート１０１０の下方のチャネルの中に、チャネルを通る電荷キャリアの流れに平行であり、ひずみ誘起層１０１１がそれに対応して圧縮であるのかそれとも引張であるのかに基づいて圧縮または引張のいずれかである、主に一軸のひずみを誘起する。ゲート１０２０は、ひずみ誘起層１０２１を覆っている。このパターンは、ゲート１０２０の下方のチャネルの中に、チャネルを通る電荷キャリアの流れに垂直であり、ひずみ誘起層１０２１がそれに対応して圧縮または引張であるときに、それぞれ、圧縮または引張のいずれかである、主に一軸のひずみを誘起する。最後に、ゲート１０３０は、ひずみ誘起層１０３１によって取り囲まれる。このパターンの効果は、ひずみ誘起層１０３１用および１０１１用に同じタイプの材料が使用された場合、層１０１１によって誘起されることになる対向するひずみを作り出すことである。たとえば、ひずみ誘起層１０３１が引張誘起であった場合、ゲート１０３０の下方のチャネルの中に圧縮ひずみが誘起されることになる。同様に、ひずみ誘起層１０３１が圧縮であった場合、ゲート１０３０の下方のチャネルの中に引張ひずみが誘起されることになる。
本発明によるＳＯＩ構造が、図１１を参照しながら説明され得る。図１１は、活性層１０３を備えるＳＯＩ構造を示し、絶縁体層１０２は、掘削絶縁体領域３００を形成し、ひずませる力の所望の分布を活性層１０３の中に生み出すように、特定のパターンに従って除去されている。本発明の特定の実施形態では、ひずみ誘起層９０２のすべてのために同じ材料を使用して、引張ひずみと圧縮ひずみの両方が活性層１０３の中に誘起され得る。図１０を参照しながら前に説明したように、ひずみ誘起層１０１１および１０３１がゲート１０１０および１０３０の下方のチャネルの中に対向するタイプのひずみを誘起するために、同じ材料が使用され得る。図１１に示すように、掘削絶縁体領域３００は、ＮＭＯＳ９００などのｎ型能動デバイスのチャネルを露出し得、ＰＭＯＳ９０１などのｐ型能動デバイスのチャネルの周囲にパターン形成され得る。この場合、ひずみ誘起層９０２は、掘削絶縁体領域３００のパターンと前後に並んで働くことになる均一な引張ひずみ誘起層であって、ＮＭＯＳ９００の中の電子とＰＭＯＳ９０１の中の正孔の両方の移動度を高め得る。本発明の特定の実施形態では、堆積した材料のパターンの極性およびひずみタイプは、前の実施形態と比較して交換され、同じ二重の増強効果が生じることになる。
本発明の特定の実施形態では、掘削絶縁体領域３００は、活性層１０３の中の能動デバイスのサブセットを露出するためだけに形成され得る。たとえば、掘削絶縁体領域３００は、ＮＭＯＳ９００などのｎ型デバイスのチャネルを露出するだけのパターンで除去され、引張ひずみ誘起層が、次いで、ＳＯＩ構造の背部に堆積される。同様に、本発明の特定の実施形態では、堆積した材料のパターンの極性およびひずみタイプは、前の実施形態と比較して交換され得る。本発明の特定の実施形態では、残りの絶縁体領域の下にあるひずみ誘起層は、エッチング手順を通じて除去され得る。これらの実施形態では、１つのタイプのデバイスしかひずませられないが、特にいくつかのタイプの半導体材料に性能がより深刻に依存する設計では、これはやはり有利な性能につながる。
本発明の特定の実施形態では、能動デバイスにおいてひずみを誘起するＳＯＩ構造の裏側と接触する材料はまた、熱放散層として働くことができる。したがって、この説明の最初のセクションにおける任意の熱放散層は、追加としてひずみを誘起する層と取り替えられ得る。加えて、この実施形態と、ひずみ誘起層が能動デバイスのチャネルなどの熱の発生源と接触するようにパターン形成される実施形態との組合せは、有利な結果を生み出す。特定の実施形態では、ひずみ誘起層は、能動デバイスのチャネルに堆積され、ひずみ層と熱放散層の両方として働き、同様に、標準的な絶縁体層がＳＯＩデバイスに対して行う方法でデバイスを絶縁する。電気絶縁性、熱伝導性、およびひずみ誘起であることによってこれらの有利な特性のすべてをもたらし得る材料は、アルミニウム窒化物、炭化ケイ素、およびダイヤモンド様炭素を含む。本発明の特定の実施形態では、絶縁体層１０２は完全に除去されてよく、図１０を参照しながら説明したようなひずみ誘起層のためのパターンを同時に提供しながら熱を放散し得る、パターン形成された熱拡散層と取り替えられてよい。
本発明による集積回路を生産する方法が、図１２を参照しながら説明され得る。ステップ１２００において、裏側処理を使用してＳＯＩ構造の背部から基板が除去される。本発明の特定の実施形態では、ＳＯＩ構造は、ＳＯＩ構造の活性層の中の回路機構がほぼ完成しているような重要な処理をすでに受けている。ステップ１２００における基板の除去のための方法は、図７におけるステップ７０３を参照しながら述べたものと同じである。本発明の特定の実施形態では、ステップ１２００の後に、ステップ１２０３において、ＳＯＩ構造の裏側でのひずみ誘起層の堆積が続く。堆積したひずみ誘起層は、スパッタリング、化学蒸気堆積、または任意の他の方法を通じて、ＳＯＩ層の裏面全体を覆って堆積され得る。ひずみ誘起層は、圧縮ひずみまたは引張ひずみのいずれかを誘起し得る。また、ステップ１２０３において１つの部分に第１のひずみ層を堆積させ、次いで、ステップ１２０５において別のひずみ層を堆積させるために、堆積した層がリソグラフィまたはいくつかの他の方法を使用してパターン形成され得る。この場合、引張誘起部分および圧縮誘起部分を有し得る複数部分のひずみ誘起層が形成されることになる。本発明の特定の実施形態では、ステップ１２０３および１２０５において、事実上、２つのステップの各々に対して異なる処理条件を組み合わせて、同じ材料を使用してこの複数部分のひずみ誘起層が形成され得る。上記で説明したように、シリコン窒化物などの材料は、それらが適用される条件に応じて引張応力または圧縮応力のいずれかを加える。
本発明の特定の実施形態では、ステップ１２００における基板材料の除去の後に、ステップ１２０１において、絶縁体材料の除去が続く。この除去は、図７におけるステップ７０４を参照しながら説明した方法のいずれかを伴い得る。本発明の特定の実施形態では、ステップ１２０１の後に、ステップ１２０２において、熱放散層の堆積が続き得る。この堆積は、図７におけるステップ７０５および７０６を参照しながら説明した方法のいずれかを伴い得る。本発明の特定の実施形態では、ステップ１２０１の後に、ステップ１２０３において、ひずみ誘起層の堆積が代わりに続いてよい。ひずみ誘起層および熱放散層が同一物である本発明の特定の実施形態では、これらの２つのステップの間に差異がない。本発明の特定の実施形態では、ステップ１２０１における絶縁体層除去は、ＳＯＩ構造の背部から絶縁体材料を完全に除去し得る。このステップの後にひずみ層１２０３の堆積が続く場合、得られたＳＯＩ構造は、活性層の背部に直接堆積したひずみ層を備える。
本発明の特定の実施形態では、ステップ１２０１における絶縁体層除去は、上記で説明したようないくつかのパターンで絶縁体材料を除去し得る。この後に、ステップ１２０３において、ステップ１２０１において形成された掘削絶縁体領域の中にひずみ層が堆積されるように、ひずみ層の堆積が続き得る。たとえば、絶縁体材料は、ｎ型デバイスの下だけなどの、ひずみがその上で誘起される予定であった回路の部分の下だけで除去され得る。その場合、ひずみ誘起層は引張であることになり、ｐ型デバイスが定常状態のままにされていながら、ｎ型デバイスだけが有益にひずませられることになる。別の例として、絶縁体材料は、単一のひずみ誘起層が必要に応じて引張ひずみと圧縮ひずみの両方を活性層に生み出し得るように、ｎ型デバイスチャネルの下方、およびｐ型デバイスチャネルの下方の対応するネガティブパターンの中に残され得る。ステップ１２０１における絶縁体材料のパターン形成された除去の後にも、ステップ１２０３および１２０５が順々に続いて、上記で説明したように、掘削絶縁体領域の異なる部分に異なる種類のひずみ誘起層を堆積させ得る。
本発明の特定の実施形態では、ステップ１２０３におけるＳＯＩ構造の裏側でのひずみ誘起層の堆積の後に、ステップ１２０４において、堆積したひずみ誘起層の部分のパターン形成された除去が続く。このステップは、したがって、掘削ひずみ層領域を形成する。ステップ１２０５において、ＳＯＩ構造の裏側に第２のひずみ層が堆積される。その結果、この第２のひずみ層は、掘削ひずみ層領域を充填する。ステップ１２０６において、掘削ひずみ層領域を充填しなかった追加のひずみ層が除去されて、ＳＯＩ構造のための平らな裏面を形成し得る。この手法は、ステップ１２０４におけるひずみ層の除去しかパターン形成されることを必要としないので、他の実施形態と比較していくつかの有利な態様を有する。ステップ１２０６における第２のひずみ層の除去は、均一なレベルまでの機械的な研削、または第１および第２のひずみ層の化学組成の差によって支援される制御されたエッチを伴い得る。加えて、ひずみ誘起層の実際の堆積は、ステップ１２０３と１２０５の両方において均一であり得る。化学蒸気堆積などのいくつかの堆積の形態が、詳細なリソグラフィのパターン形成にとって常に適用できるとは限らないという事実を考慮に入れると、この手法は、より効率的な方式で詳細なパターン形成を実現し得るという点で有利である。
裏側ひずみ誘起層トポロジー
ひずみ層と活性層１０３の中のデバイスとの相対配置が、デバイス性能に影響を及ぼす。層転写の後にウエハの裏側にひずみ層を配置することが、ひずみ層が上側部から能動デバイスを覆って上に重ねられる手法にまさる著しい利点をもたらすように、ひずみ層の活性層への近接度とともにひずみ層の効力が増大することが前に言及された。しかしながら、ひずみ層、ひずみ層がその上に堆積されるパターン、および活性層の間の相互作用は、単なる活性層とひずみ層との近接度以外の数多くのファクタによって影響を及ぼされる。
以下の開示の主眼は、ひずみ層、パターン、および活性層の間の関係であるので、層は材料の複数の物理的な層によって形成されてよく上記で説明した方法のいずれかを使用して形成されてよいという事実にもかかわらず、パターンを設ける材料は「パターン層」と呼ばれる。たとえば、上記で説明したように、それ自体が絶縁体層１０２の背部に堆積されているパターン層に、絶縁体層１０２が除去された後の活性層１０３の背部に直接堆積されているパターン層に、または絶縁体層１０２がパターン形成されるかもしくは薄くされた後の絶縁体層１０２の背部に、最終的な裏側ひずみ層が堆積され得る。パターン層は、任意の適切な厚さ、幅、または活性層に対する位置合わせであってよい。デバイスの裏側に堆積した追加の材料をパターン層が含む状況では、追加の材料は、半導体、金属、または絶縁体材料であってよい。別の具体例として、パターン層は、参照により本明細書に組み込まれる、同一出願人による米国特許出願第１４／４５３，５９５号において説明される方法を使用して形成され得る。
パターン層の構成の関係および組成、ならびに能動デバイスにおいて誘起されるひずみの以下の説明は、適切であり得るとき、図９〜図１２を参照しながら上記で説明したパターン層およびひずみ層のいずれかに適用される。詳細には、パターン層は、活性層の中の能動デバイスのチャネルと位置合わせされ得、いずれかの極性を有し得る（すなわち、ポジティブパターンは、ゲートフィンガーの下方に存在する位置合わせされたパターン構造を有し得、ネガティブパターンは、ゲートの下方を除いてあらゆるところに存在するパターンを有し得る）。ひずませられる層は、均一であるかまたはパターン形成されてよく、任意の適切な厚さであってよく、誘電体材料を用いて製作されてよく、圧縮（負）または引張（正）の固有の応力を有し得る。ｎ型デバイスの場合、ポジティブパターンが引張ひずみ層とともに使用され得、またはネガティブパターンが圧縮ひずみ層とともに使用され得る。ｐ型デバイスの場合、ネガティブパターンがネガティブひずみ層とともに使用され得、またはポジティブパターンがポジティブひずみ層とともに使用され得る。別の具体例として、パターン層は、埋込み絶縁体が薄くされた後、元のＳＯＩウエハの裏側に堆積した絶縁体材料の層であり得る。この手法の利点は、ひずみ層がやはり活性領域に極めて近接して配置され得ながら、元の絶縁体がデバイスの壊れやすいチャネル領域の下方で定位置に保たれ得ることであることになる。そのような状況では、ひずみ層の効力は、埋込み酸化物の厚さとともに対数的に低下する。この関係は、１０ｎｍ〜５．μｍとしての範囲の中の埋込み絶縁体厚についてあてはまる。埋込み絶縁体が定位置に残されパターン層が埋込み絶縁体層の背部に形成される状況では、埋込み絶縁体が厚さ１μｍよりも薄いことを保証することが概して望ましい。
ひずみ層パターンと活性層との関係を説明するために有用である追加の取り決めが、図１３における半導体構造断面図１３００を参照しながら説明され得る。断面図１３００は、前の図における活性層１０３に対応する活性層１３０１を含む。しかしながら、ウエハが裏側処理を受けつつあるので、活性層１３０１は裏返されている。したがって、そのような処理が行われるとき、図示されないハンドルウエハが、活性層の反対側に裏側から配置される。活性層１３０１は、パターン層１３０２のパターン領域の中でパターン層１３０２と、またパターン層１３０２の掘削領域の中でひずみ層１３０３と接触している。ひずみ層１３０３は、掘削領域の中およびパターン領域の上に配置される。
断面図１３００における活性層１３０１の顕著な特徴は、能動デバイス１３０４である。能動デバイス１３０４は、電界効果トランジスタであり得る。チャネル領域１３０６は、図示のようにソースおよびドレインが側面に位置し得る。特に、パターン層１３０２の部分１３０５は、チャネル領域がパターン領域の横方向範囲内に完全に置かれているように、依然として能動デバイス１３０４のチャネル領域１３０６を覆って定位置にある。チャネル領域１３０６は、断面図１３００の平面の中へ、また断面図１３００の平面から外へ延びてよく、マルチフィンガートランジスタの単一のフィンガーであり得る。各フィンガーの断面図が断面図１３００によって表され得る。そのような状況では、パターン層１３０２は、フィンガーに沿った同一の位置、長さ、および間隔を有するトランジスタのゲートの上に重ねられる。パターン層１３０２のパターンは裏返されてよく、その結果、パターン層１３０２の掘削領域は依然としてパターン層材料を含み、部分１３０５によって占有されるなどの領域が掘削されることになる。上記で説明したように、そのような手法は、同じタイプのひずみ層材料１３０３を有する能動デバイス１３０４に、対向するひずみ極性が与えられることを可能にすることになる。
図１３は、パターン層１３０２と活性層１３０１との関係を説明するために有用であるいくつかの寸法がマークされる。断面図１３００は、寸法１３０７がトランジスタチャネルの長さを規定するように、能動デバイス１３０４の幅に対して直角である。寸法１３０８は、パターンの高さと呼ばれることもあるパターン層の厚さを規定する。パターン層の高さは、掘削領域の深さに等しい。寸法１３０９は、ひずみ層の厚さを規定する。ひずみ層１３０３は、パターン層１３０２と接触する前面、および裏面を有する。ひずみ層１３０３の厚さは、裏面と前面との間の最小距離に等しい。寸法１３１０は、パターン層１３０２の部分１３０５がチャネル１３０６の長さを越えて延びる距離を規定する。図示したように、この寸法は、概して、ソースおよびドレインがそれぞれ、パターン領域１３０２の横方向範囲内に単に部分的に置かれているように、ソースまたはドレインの横方向範囲よりも大きくない。パターンが断面図１３００に示すもののパターンのネガティブである状況をより全般的に包含するために、寸法１３１０は、パターンにおける２つのチャネル局所的変化の間の距離とチャネルの長さとの差の半分を規定し得る。寸法１３１１は、局所的掘削領域が能動デバイス１３０４の周辺部を越えて延びる、チャネルの中央から測定される距離を規定する助けとなる。パターンの極性にかかわらず、掘削領域が図示したパターン層１３０２の外側の境界線を越えて延びないので、パターンが断面図１３００に示すパターンのネガティブである状況にとって、寸法１３１１は重要でない。
寸法１３１０は、能動デバイス１３０４に引き渡されるひずみの程度への、ひずみ層１３０３の相互作用の観点から、特有の重要性を有する。パターン層１３０２のパターンが、掘削された部分からパターン形成される部分に転写される点において起こるエッジ効果が、ひずみ層１３０３によって活性層１３０１の中で誘起されるひずみを著しく減少させる。したがって、パターンが変化する点はチャネル領域１３０６の外側に保持される必要があり、寸法１３１０は非０であるべきである。しかしながら、これらのエッジ効果をチャネル領域１３０６の外側に配置することの利点は、寸法１３１０の増大とともに漸近的に低下する。加えて、寸法１３１０をあまりに大きく増大させることは、パターン層とひずみ層との任意の所与の組合せによって与えられるひずみを、チャネルと、デバイスのソース領域およびドレイン領域の両方へ発散させる。チャネルに有益に作用し得るひずみは、デバイスのソースおよびドレインに適用されるとき、局所的レベルに対していかなる目立った悪影響も有しないが、ウエハにおける全体的なひずみは、チャネルへのひずみのより個別の適用が通常は望ましいような、特有の問題を引き起こすことがある。したがって、寸法１３１０を０．２５μｍなどの妥当なレベルまで最小化することが得策である。
図１４および図１５は、パターン層１３０２およびひずみ層１３０３によって能動デバイス１３０４に与えられるひずみに対するシミュレーション結果を表示する。シミュレートされた具体的なパターンは断面図１３００に示すものであり、ここで、パターン層部分１３０５は能動デバイス１３０４のチャネル１３０６に沿っている。活性層をシリコンとして、パターン層を二酸化ケイ素として、ひずませられたシリコン窒化物を含むひずみ層に対して様々な材料をモデル化することによって、シミュレーションを行った。ハンドル基板は、厚さが２００μｍ程度、幅が１００ｍｍとした。活性層の発散領域は、厚さが７０ｎｍ、ハンドルと同じ幅とした。元の埋込み絶縁体の厚さは１００ｎｍとした。同程度の大きさとしての寸法を有する類似の材料を使用して様々な他のシミュレーションが行われ、同様の全体的な関係が観測された。図１４と図１５の両方は、３つの別個の断面ひずみ図と、１組のｘ軸およびｙ軸とを含む。３つの別個の断面ひずみ図はそれぞれ、それぞれの軸において図示される線上の点を示す。
図１４は、チャネル１３０６の中で誘起されるひずみへのパターン高の影響を示すための３つの断面図を含む。断面図１４００は、厚さが０．０５μｍの比較的薄いパターン高を示す。断面図１４０１は、０．２μｍとしての中程度のパターン高を示す。断面図１４０１は、０．５μｍとしての比較的大きいパターン高を示す。チャート１４０３は、ミクロン単位でパターン高を図示するｘ軸１４０４と、ひずみ層の中の１ギガパスカル（ＧＰａ）の応力あたりの、チャネル１３０６の中の一軸ひずみを図示するｙ軸１４０５とを有する。各断面図は、チャート１４０３上で点として現れる。特に、ひずみは、約２００ｎｍまでパターン高の増大に対して急速に増大し、次いで、平らになり、高さが増大するにつれてわずかに下がりさえする。この効果は、パターン層およびひずみ層の幾何形状によって引き起こされる。パターンが十分に高くない場合、チャネルの外側に置かれている活性層の領域でのその効果と比較して、チャネルへのひずみ層の効果の間に十分な変化量がない。このことは、断面図１４００および１４０１におけるひずみ図の比較から明らかであり、ここで、ひずみは断面図１４０１のチャネル１３０６の中で著しく大きい。しかしながら、いくらかの高さにおいて、ひずみ層からチャネルを完全にシールドし、それによって、チャネルと取り囲む領域との間の変化量を最大化するためのパターン層の能力は使い尽くされる。このことは、断面図１４０１および１４０２におけるひずみ図の比較から明らかである。
図１５は、チャネル１３０６の中で誘起されるひずみへのひずみ層厚の影響を示すための３つの断面図を含む。各断面図において、パターン層の高さを２００ｎｍに設定する。断面図１５００は、ひずみ層厚が２０ｎｍのチャネル１３０６におけるひずみを示す。断面図１５０１は、ひずみ層厚が１５０ｎｍのチャネル１３０６におけるひずみを示す。断面図１５０２は、ひずみ層厚が３００ｎｍのチャネル１３０６におけるひずみを示す。チャート１５０３は、ミクロン単位でひずみ層厚を図示するｘ軸１５０４と、ひずみ層の中の１ＧＰａの応力あたりの、チャネル１３０６の中の一軸ひずみを図示するｙ軸１５０５とを有する。特に、チャネルにおけるひずみは、約０．１ミクロンまでひずみ層厚の増大に対して急速に増大し、次いで、０．１〜０．２５μｍとしての範囲の中のどこかで最大値に到達する。曲線が上昇し、次いで下降する理由は、２つの対抗するファクタが働くからである。第１の要因は、活性層に力を加えるためのひずみ層の能力に関係する材料係数である。膜がその応力から加えることができる力はその高さに直接比例するので、層が薄すぎる場合、さほど大きい力を活性層に加えることが組成的にできない。この効果は、断面図１５００および１５０１の比較によって示され、ここで、チャネルは、断面図１５００においてひずませられていないが、断面図１５０１において著しくひずませられている。しかしながら、層が厚すぎる場合、パターン層自体の中ではなくパターン層を覆うアーチの中で、ひずみ層自体がひずみ層の応力を吸収するので、幾何学的効果がひずみ層の増大された力を抑制するように働く。
図１５における最大値が０．２ミクロンの辺りで生じるという事実は偶然ではない。述べたように、これらのシミュレーションにおけるパターン層の高さも０．２ミクロンである。すべてのシミュレーションにおいて、ひずみ層厚に対するパターン層の高さの１対１比は、応力あたり絶対最大の一軸ひずみをもたらさなかったが、１対１比は、概して、それが妥当な確実性を伴う有益な結果を得るために適用され得るほど最大値に近かった。ひずみ層の厚さに対するパターン層の高さの比は、０．７５〜１．５の範囲の中にあるとき、有益な結果をもたらすように見えた。他のすべての考察が同等である場合、ひずみ層の中の応力に対するチャネルの中の最大一軸ひずみの目標を設定するための最大ガードバンドを与えるために、１としての比が使用されてよい。
図１６は、断面図１３００に示される半導体構造の平面図１６００を表示する。図１６はまた、ミクロン単位でパターン層の境界領域１６０３間の間隔を図示するｘ軸１６０４と、ひずみ層の中の１ＧＰａの応力あたりの、チャネル１３０６の中の一軸ひずみを図示するｙ軸１６０５とを有するチャート１６０１を含む。平面図は、構造の裏側を示す下から上への視野からのものである。ただし、平面図１６００は、チャネル領域１３０６がソース領域およびドレイン領域とともに見えるように、境界領域１６０３の間にあるひずみ層またはパターン層を示さない。平面図はまた、チャネルの上に重なることになるパターン層の部分を示さないが、代わりに、チャネル領域１３０６のエリアから後退したパターン領域１６０３の境界を示す。パターン境界領域１６０３とチャネル１３０６の中心との間の距離を示すために、断面図１３００からの寸法１３１１が示される。パターン層と能動デバイスとの間の離間は、領域１６０２によって示される。ｘ軸６０４は、パターン層の開口部がチャネルについて対称であるデバイスにとって、寸法１３１１によって示される距離の２倍に等しい寸法を図示する。
チャート１６０１に示すように、寸法１３１１を増大させることは、デバイスの両側において概略的に２５μｍまで、能動デバイス１３０４のチャネル１３０６に引き渡されるひずみの程度の著しい増大をもたらす。特に、この効果はチャネルの長さに依存し、チャート１６０１を生成するために使用されたシミュレーションは、１μｍよりも短いデバイス長を想定した。寸法１３１１が大きくなると、能動デバイス１３０４のパターン層によってカバーされる部分とカバーされない部分との間に、ひずみ層が異なる力を加えることができるもっと大きいエリアがある。その結果、能動デバイスにおけるひずみが増大する。しかしながら、いくつかの点の後、寸法１３１１の増大がその中のひずみを変化させるのにチャネル１３０６から物理的に遠すぎるという影響を有するので、この効果はそれ自体を使い尽くす。また、寸法１３１１は、全体として半導体構造への悪影響を有することなく、いつまでも増大させることはできない。いくつかの点において、ひずみ層の効果は、ウエハ全体に及ぶ効果を有するものであり、全体として半導体デバイスにおける深刻な欠陥につながることがある、ウエハ全体におけるボーイング（ｂｏｗｉｎｇ）を引き起こし始めることがある。特定の手法では、逆ひずみ層として働くために、デバイスの裏側に別のひずみ層が追加され得る。局所的レベルでのひずみ層の効力を維持しながら全体的なウエハひずみを消去するために、逆ひずみ層は、ひずみ層と比較して対向するひずみ力を活性層に加えることができる。それにもかかわらず、まず第一に、寸法１３１１を制限して全体的なウエハひずみが問題となるレベルに近づくのを防止することが有益である。
チャート１６０１を生成するために使用されたシミュレーションは、チャネル１３０６の長さと寸法１３１１との間の１０個の関係の要素を、寸法１３１１を増大させることの利点が著しく減少する点として示す。したがって、いくつかの実施形態では、チャネル長が１μｍよりも短い場合、チャネルの中に誘起されるひずみに対する利点を十分に取り込むために、寸法１３１１は１０μｍよりも大きくすべきである。ただし、ウエハ全体に及ぶ歪曲を防止するように、寸法１３１１は１０μｍ近くに保持されるべきである。
図１７は、埋込み絶縁体層の厚さによる、誘起されたひずみの対数的減少を示すための、上記で説明したような類似のシミュレーションの結果のチャート１７００を含む。チャート１７００において、ｘ軸１７０１は、ナノメートル単位で埋込み絶縁体層の厚さを与え、ｙ軸１７０２は、ひずみ層の中の１ＧＰａの応力あたりの、チャネル１３０６の中の一軸ひずみを与える。アルミニウムのパターン層、および埋込み絶縁体の裏側に堆積したシリコン窒化物のひずませられる層を用いて、シミュレーションが実行された。しかしながら、上述のように、埋込み絶縁体自体が、図１３〜図１６を参照しながら説明したパターン層として働くことができる。
本発明の実施形態はそれの特定の実施形態に関して主に説明されたが、他の変形形態が可能である。説明されたシステムの様々な構成が、本明細書で提示する構成の代わりに、またはそれに加えて使用され得る。たとえば、しばしば、シリコン基板層および酸化物絶縁体層に関してデバイスが説明されたが、本発明は、任意の形態のセミコンダクタオンインシュレータのウエハ、構造、またはデバイスを用いて機能する。たとえば、本発明は、シリコンオンサファイア構造と組み合わせて機能する。加えて、本発明は、ＣＭＯＳ、バイポーラ、ＢｉＣＭＯＳ、ＳｉＧｅ、ＧａＡｓ、ＩｎＧａＡｓ、ＧａＮなどの任意の形態の技術、および任意の他の形態の半導体技術または化合物半導体技術を使用する回路機構において、機能または動作し得る。上述のように、絶縁体層は完全に除去される必要がない。絶縁体層が元のまま残されてよく、次いで、熱放散層、ひずみ層、またはパターン層が絶縁体層の表面に配置されてよい。加えて、絶縁体層全体は、完全に除去される代わりに薄くされてよく、または残留し薄くされた絶縁体層を含む掘削絶縁体領域が形成されてよい。加えて、異なるひずみパターンを作り出すために、かつ／またはより低い層の誘起されたひずみを抑制して全体的なひずみの効果を制限するために、複数のひずみ層およびパターン層がデバイスの裏側に配置されてよい。加えて、本明細書で述べたそれらの層の間に配置された、材料の追加の層があってよい。半導体処理は極めて細密な分野であり、本明細書では、混乱を回避するように本発明を説明するために層が絶対的に必要である場合、その層だけが述べられた。たとえば、回路機構がその環境に反応するのを防止するために、活性層に配置されたパッシベーションの層があってよい。加えて、活性層または絶縁体層を説明するときなどの「層」という語の使用は、そのような層に２つ以上の材料が備えられることを排除しない。たとえば、ＳＯＩ構造の活性層全体の下の二酸化ケイ素絶縁体に加えて、能動回路機構の中の金属線の下方にガラスまたはいくつかの他の絶縁体の層があってよい。ただし、絶縁体層という用語は、ガラスおよび二酸化ケイ素の絶縁体の構造全体を包含し得る。
上記の説明は単に例として記載したものであり、本発明を限定すること意図したものではないことを当業者は諒解されよう。本開示は、本発明が特定の形態の半導体処理を必要とするシステムにまたは集積回路に限定されることを示したものではない。機能は、必要に応じて、ハードウェアまたはソフトウェアによって実行されてよい。概して、提示されるいかなる図も１つの可能な構成を示すことを意図するにすぎず、多くの変形形態が可能である。当業者はまた、本発明に一致する方法およびシステムが、電子デバイスまたは光デバイスからの熱の放散に関係する任意のものを包含する幅広い用途における使用にとって適切であることを諒解されよう。
本明細書は本発明の特定の実施形態に関して詳細に説明されたが、当業者は、上記のことの理解に到達すると、これらの実施形態に対する改変形態、変形形態、および均等物を容易に考案し得ることが諒解されよう。添付の特許請求の範囲においてより詳細に説明される、本発明の趣旨および範囲から逸脱することなく、本発明へのこれらおよび他の修正および変形が当業者によって実践され得る。
１００ ＳＯＩウエハ
１０１ 基板層
１０２ 絶縁体層
１０３ 活性層
１０４ 回路機構
１０７ ハンドルウエハ
１０８ ハンドル基板
１０９ ハンドル絶縁体層
１１０ 金属の層
２００ 熱放散層
３００ 掘削絶縁体領域
３０１ 最も下の金属層
４００ チャネル領域
４０１ トランジスタゲート
４０２ トランジスタドレイン
４０３ トランジスタソース
４０４ 金属接点
５００ ハンドル熱放散層
５０１ ハンドル基板層
９００ ＮＭＯＳ
９０１ ＰＭＯＳ
９０２ ひずみ誘起層
９０３ 引張ひずみ層
９０４ 圧縮ひずみ層
１０００ ゲート
１００１ ひずみ誘起層
１０１０ ゲート
１０１１ ひずみ誘起層
１０２０ ゲート
１０２１ ひずみ誘起層
１０３０ ゲート
１０３１ ひずみ誘起層
１３００ 半導体構造断面図
１３０１ 活性層
１３０２ パターン層
１３０３ ひずみ層
１３０４ 能動デバイス
１３０６ チャネル領域

Claims (20)

  1. セミコンダクタオンインシュレータ構造であって、
    掘削領域およびパターン領域からなるパターン層と、
    前記掘削領域の中および前記パターン領域の上に配置されたひずみ層と、
    前記ひずみ層の上方に配置された活性層と、
    前記活性層の中に形成された電界効果トランジスタであって、ソース、ドレイン、およびチャネルを備える電界効果トランジスタと、
    前記活性層の上方に配置されたハンドル層とを備え、
    前記チャネルが、前記パターン領域の横方向範囲内に完全に置かれており、
    前記ソースおよび前記ドレインがそれぞれ、前記パターン領域の前記横方向範囲内に単に部分的に置かれており、
    前記ひずみ層が、前記チャネルのキャリア移動度を変化させる、
    セミコンダクタオンインシュレータ構造。
  2. 前記パターン層が、前記掘削領域の深さに等しい高さを有し、前記ひずみ層が、前記パターン層と接触する前面、および裏面を有し、
    前記ひずみ層が、前記裏面と前記前面との間の距離に等しい厚さを有し、
    前記ひずみ層の前記厚さに対する前記パターン層の前記高さの比が、０．７５〜１．５の範囲内にある、
    請求項１に記載のセミコンダクタオンインシュレータ構造。
  3. 前記パターン層と前記活性層の両方と接触している、前記セミコンダクタオンインシュレータ構造の埋込み絶縁体をさらに備え、
    前記埋込み絶縁体は、厚さが１ミクロンよりも薄く、
    前記パターン層が、前記埋込み絶縁体の上に形成される、
    請求項２に記載のセミコンダクタオンインシュレータ構造。
  4. 前記ソースの下方から前記電界効果トランジスタの周辺部を越えるまで横方向に延びる前記掘削領域の一部分をさらに備え、
    前記チャネルから離れる方向における、前記掘削領域の前記部分の横方向寸法が、前記チャネルの長さよりも１０倍大きい、
    請求項１に記載のセミコンダクタオンインシュレータ構造。
  5. 前記電界効果トランジスタの前記チャネルは、長さが１ミクロンよりも短く、
    前記掘削領域の前記部分の前記横方向寸法が、１０ミクロンよりも大きい、
    請求項４に記載のセミコンダクタオンインシュレータ構造。
  6. 前記セミコンダクタオンインシュレータ構造の埋込み絶縁体をさらに備え、前記埋込み絶縁体が前記パターン層である、
    請求項１に記載のセミコンダクタオンインシュレータ構造。
  7. 前記ひずみ層の裏側に形成された逆ひずみ層をさらに備え、
    前記逆ひずみ層が、前記ひずみ層と比較して対向するひずみ力を前記活性層に加える、
    請求項６に記載のセミコンダクタオンインシュレータ構造。
  8. 半導体構造であって、
    ハンドル層にボンディングされた活性層であって、前記ハンドル層が、前記活性層の第１の側部上にある、活性層と、
    前記活性層の第２の側部上のパターン層であって、掘削領域およびパターン領域からなるパターン層と、
    前記パターン領域の上および前記掘削領域の中に配置されたひずみ層であって、前記活性層の中のデバイスにおけるひずみを示すひずみ層とを備え、
    前記デバイスが、ソース、ドレイン、およびチャネルを有する電界効果トランジスタであり、前記チャネルが、前記ソースと前記ドレインとの間にあり、
    前記パターン領域が、前記チャネルを完全に包含し、前記ソースおよび前記ドレインを単に部分的に包含する、
    半導体構造。
  9. 前記パターン層が、前記掘削領域の深さに等しい高さを有し、
    前記ひずみ層が、前記パターン層と接触する前面、および裏面を有し、前記ひずみ層が、前記裏面と前記前面との間の距離に等しい厚さを有し、
    前記ひずみ層の前記厚さに対する前記パターン層の前記高さの比が、０．７５〜１．５の範囲内にある、
    請求項８に記載の半導体構造。
  10. 前記比が１である、請求項９に記載の半導体構造。
  11. 前記ソースを部分的に包含する前記パターン領域の一部分から、前記デバイスの周辺部を越えるまで、横方向に延びる前記掘削領域の一部分をさらに備え、
    前記チャネルの幅と直角かつ前記チャネルから離れる方向における、前記掘削領域の前記部分の横方向寸法が、前記チャネルの長さよりも１０倍大きい、
    請求項８に記載の半導体構造。
  12. 前記デバイスの前記チャネルは、長さが１ミクロンよりも短く、
    前記掘削領域の前記部分の前記横方向寸法が、１０ミクロンよりも大きい、
    請求項１１に記載の半導体構造。
  13. 前記活性層がその上に形成される埋込み絶縁体をさらに備え、
    前記埋込み絶縁体が前記パターン層である、
    請求項８に記載の半導体構造。
  14. パターン領域の横方向範囲内に置かれている前記ソースの一部分が、前記チャネルから離れる方向における第１の横方向寸法を有し、
    前記第１の横方向寸法が、前記チャネルの長さよりも大きい、
    請求項８に記載の半導体構造。
  15. 半導体構造であって、半導体構造の裏側に形成されたエッチングされたパターン層と、前記エッチングされたパターン層に形成されたひずみ層と、
    前記半導体構造の表側にボンディングされたハンドル層と、
    前記パターン層と前記ハンドル層との間に配置された活性層と、
    前記活性層の中に形成された電界効果トランジスタとを備え、前記電界効果トランジスタが、活性エリアを備え、
    前記電界効果トランジスタが、チャネルを備え、前記エッチングされたパターン層の一部分が、前記チャネルを越える横方向範囲を有し、
    前記電界効果トランジスタが、前記部分を越える横方向範囲を有し、
    前記ひずみ層が、前記活性エリアに接触している、
    半導体構造。
  16. 前記エッチングされたパターン層が、エッチ深さを有し、
    前記ひずみ層が、ひずみ層幅を有し、
    前記ひずみ層幅に対する前記エッチ深さの比が、０．７５〜１．５の範囲内にある、
    請求項１５に記載の半導体構造。
  17. 前記部分から離れて前記電界効果トランジスタの周辺部を越えるまで延びる、前記エッチングされたパターン層の隣接するエッチングされた領域をさらに備え、
    前記チャネル長と平行な方向に沿って測定される、前記隣接するエッチングされた領域の寸法が、前記チャネル長よりも１０倍大きい、
    請求項１５に記載の半導体構造。
  18. 前記チャネル長が１ミクロンよりも短く、
    前記隣接するエッチングされた領域の前記寸法が、１０ミクロンよりも大きい、
    請求項１７に記載の半導体構造。
  19. 前記チャネルの横方向範囲の外側に、ただし前記部分の横方向範囲内にある、前記活性エリアの一部が、前記チャネルから離れ前記チャネル幅と垂直な方向における第１の横方向寸法を有し、
    前記第１の横方向寸法が、前記チャネルの前記長さよりも大きい、
    請求項１５に記載の半導体構造。
  20. 前記活性層および前記ひずみ層と接触する埋込み絶縁体層をさらに備え、前記埋込み絶縁体層が前記パターン層であり、前記埋込み絶縁体層が二酸化ケイ素であり、
    前記ひずみ層がシリコン窒化物である、
    請求項１５に記載の半導体構造。
JP2017525339A 2014-11-13 2015-11-12 裏側ひずみトポロジーを有するセミコンダクタオンインシュレータ Active JP6328852B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/540,268 2014-11-13
US14/540,268 US9466719B2 (en) 2009-07-15 2014-11-13 Semiconductor-on-insulator with back side strain topology
PCT/US2015/060463 WO2016077637A1 (en) 2014-11-13 2015-11-12 Semiconductor-on-insulator with back side strain topology

Publications (3)

Publication Number Publication Date
JP2017537472A true JP2017537472A (ja) 2017-12-14
JP2017537472A5 JP2017537472A5 (ja) 2018-04-19
JP6328852B2 JP6328852B2 (ja) 2018-05-23

Family

ID=55955080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017525339A Active JP6328852B2 (ja) 2014-11-13 2015-11-12 裏側ひずみトポロジーを有するセミコンダクタオンインシュレータ

Country Status (6)

Country Link
EP (1) EP3218927B1 (ja)
JP (1) JP6328852B2 (ja)
KR (1) KR101873876B1 (ja)
CN (1) CN107112329B (ja)
BR (1) BR112017009843A2 (ja)
WO (1) WO2016077637A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7424274B2 (ja) 2020-11-11 2024-01-30 株式会社Sumco 貼り合わせウェーハ及び貼り合わせウェーハの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018109433B3 (de) 2018-04-19 2019-09-19 Infineon Technologies Ag Verfahren zur stabilisierung einer halbleiteranordnung
CN111769191B (zh) * 2020-07-31 2022-04-08 佛山紫熙慧众科技有限公司 一种紫外led芯片散热复合基板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020041003A1 (en) * 2000-09-21 2002-04-11 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
US20030107084A1 (en) * 2001-11-02 2003-06-12 Cree Microwave, Inc. Method of manufacture of silicon on insulator device with improved heat removal
JP2004228273A (ja) * 2003-01-22 2004-08-12 Renesas Technology Corp 半導体装置
JP2007329379A (ja) * 2006-06-09 2007-12-20 Sony Corp 半導体装置およびその製造方法
JP2008004577A (ja) * 2006-06-20 2008-01-10 Sony Corp 半導体装置
US20080124889A1 (en) * 2006-11-03 2008-05-29 Freescale Semiconductor, Inc. Process of forming an electronic device including a conductive structure extending through a buried insulating layer
US20080286918A1 (en) * 2007-05-15 2008-11-20 Novellus Systems, Inc. Methods for Fabricating Semiconductor Structures With Backside Stress Layers
JP2012533887A (ja) * 2009-07-15 2012-12-27 アイ・オゥ・セミコンダクター 背面放熱を伴う絶縁体上半導体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842537B2 (en) * 2005-02-14 2010-11-30 Intel Corporation Stressed semiconductor using carbon and method for producing the same
US7468313B2 (en) * 2006-05-30 2008-12-23 Freescale Semiconductor, Inc. Engineering strain in thick strained-SOI substrates
CN103779219B (zh) * 2012-10-22 2016-08-31 中芯国际集成电路制造(上海)有限公司 半导体器件及半导体器件的制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020041003A1 (en) * 2000-09-21 2002-04-11 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
US20030107084A1 (en) * 2001-11-02 2003-06-12 Cree Microwave, Inc. Method of manufacture of silicon on insulator device with improved heat removal
JP2005509294A (ja) * 2001-11-02 2005-04-07 クリー マイクロウエイブ インコーポレイテッド 除熱を改善したシリコン−オン−インシュレータデバイスとその製法
JP2004228273A (ja) * 2003-01-22 2004-08-12 Renesas Technology Corp 半導体装置
JP2007329379A (ja) * 2006-06-09 2007-12-20 Sony Corp 半導体装置およびその製造方法
JP2008004577A (ja) * 2006-06-20 2008-01-10 Sony Corp 半導体装置
US20080124889A1 (en) * 2006-11-03 2008-05-29 Freescale Semiconductor, Inc. Process of forming an electronic device including a conductive structure extending through a buried insulating layer
US20080286918A1 (en) * 2007-05-15 2008-11-20 Novellus Systems, Inc. Methods for Fabricating Semiconductor Structures With Backside Stress Layers
JP2012533887A (ja) * 2009-07-15 2012-12-27 アイ・オゥ・セミコンダクター 背面放熱を伴う絶縁体上半導体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7424274B2 (ja) 2020-11-11 2024-01-30 株式会社Sumco 貼り合わせウェーハ及び貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
EP3218927B1 (en) 2019-10-16
EP3218927A1 (en) 2017-09-20
BR112017009843A2 (pt) 2018-03-13
KR101873876B1 (ko) 2018-07-03
CN107112329B (zh) 2019-06-04
JP6328852B2 (ja) 2018-05-23
CN107112329A (zh) 2017-08-29
KR20170058439A (ko) 2017-05-26
WO2016077637A1 (en) 2016-05-19

Similar Documents

Publication Publication Date Title
US9029201B2 (en) Semiconductor-on-insulator with back side heat dissipation
US10217822B2 (en) Semiconductor-on-insulator with back side heat dissipation
US8466054B2 (en) Thermal conduction paths for semiconductor structures
TWI497644B (zh) 以石墨烯為基底的元件及其製造方法
US7528012B1 (en) Method for forming heat sinks on silicon on insulator wafers
US9496227B2 (en) Semiconductor-on-insulator with back side support layer
TW201732947A (zh) 用於改善靜電的非平面ｉｇｚｏ裝置的製造技術
US11923238B2 (en) Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
JP6328852B2 (ja) 裏側ひずみトポロジーを有するセミコンダクタオンインシュレータ
CN107204366A (zh) 制造具有晶体管单元的半导体器件的方法以及半导体器件
US20210408287A1 (en) Method for Inducing Stress in Semiconductor Devices
US8927387B2 (en) Robust isolation for thin-box ETSOI MOSFETS
KR100258177B1 (ko) 전력소자 제조 방법 및 그 구조

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171211

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20180309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180418

R150 Certificate of patent or registration of utility model

Ref document number: 6328852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250