JP2017529695A - 低磁気雑音の超伝導配線層を形成する方法 - Google Patents

Abstract

ジョセフソン接合多層の上方に配線層を製造するステップは、当該多層の一部を除去するステップと、当該多層の一部を覆うべく絶縁層を堆積させるステップと、絶縁層に孔を画定すべく絶縁層をパターニングするステップとを含んでいてよい。本方法は、絶縁層の一部の上および孔の一部の内部に第１の超伝導配線層を堆積させるステップを含んでいる。更に、絶縁および配線層を堆積させて最上位配線層は画定させてもよい。本方法は、最上位配線層を覆うべく不動態化層を堆積させるステップを含んでいる。ハイブリッド誘電システムを含む超伝導集積回路を製造するステップは、超伝導特徴を覆う高品質誘電体層を堆積させるステップを含んでいてよい。本方法は、高品質誘電体層の少なくとも一部を覆う第２の誘電体層を堆積させるステップを含んでいる。第２の誘電体層は従来の誘電材料を含んでいてよい。

Description

背景
技術分野
本システムおよび方法は、ジョセフソン接合および複数の配線層を含む超伝導集積回路の製造に関する。

ジョセフソン接合
ジョセフソン接合は、超伝導集積回路における一般的な素子である。物理的に、ジョセフソン接合は、これが無ければ連続する超伝導電流路における小さい遮蔽部であり、典型的に２個の超伝導電極の間に挟まれた細い絶縁障壁により実現される。超伝導集積回路において、ジョセフソン接合は典型的に、薄い絶縁層が重ね合わされ、次いで超伝導対電極が重ね合わされた超伝導ベース電極を含むスタックとして製造される。従って、ジョセフソン接合は通常、３層構造として形成される。３層構造は、ウェハー全体にわたり完全に堆積され（すなわち、金属配線および誘電体層の堆積と同様に）、次いで個々のジョセフソン接合を画定すべくパターニングされていてよい。

集積回路の製造
従来、超伝導集積回路の製品は最先端の半導体製造施設では実行されていなかった。その理由は、超伝導集積回路で用いる材料のいくつかが半導体設備を汚染する恐れがあるという事実による。例えば、超伝導回路の抵抗として金を用いてもよいが、金は半導体設備において相補型金属酸化物半導体（ＣＭＯＳ）の製造に用いる製造ツールを汚染する恐れがある。その結果、金を含む超伝導集積回路は典型的に、ＣＭＯＳウェハーをも処理するツールでは処理されない。

超伝導体の製造は典型的に、標準的な量産方式を超伝導回路製造用に最適化できる研究環境に実行されてきた。超伝導集積回路は往々にして、半導体チップまたは集積回路の製造に従来用いられるツールで製造される。超伝導回路に固有の問題に起因して、必ずしも全ての半導体処理および技術が超伝導体チップ製品に移転可能な訳ではない。半導体処理および技術を超伝導体チップおよび回路製造用に転換するのは往々にして変更および微調整を必要とする。このような変更および調整は典型的に明白でなく、多くの実験を必要とし得る。半導体産業は、必ずしも超伝導産業に関連する訳ではない課題や問題に直面する。同様に、超伝導産業に関する課題および問題は往々にして標準的な半導体製造では殆どまたは全く関心が持たれていない。

超伝導チップ内に不純物が含まれている結果、超伝導キュービット等の個々の素子、および超伝導チップ全体の機能性を損なうかまたは劣化させ得る雑音が生じる恐れがある。雑音は量子コンピュータの動作に対する重大な懸念であるため、可能な限り誘電雑音を減らす対策を取るべきである。

エッチング
エッチングは、フォトレジストその他のマスキング技術により画定された所望のパターンに従い、例えば基板、誘電体層、酸化物層、電気絶縁層および／または金属層を除去する。二つの例示的なエッチング技術として湿式化学エッチングおよび乾式化学エッチングがある。

湿式化学エッチングまたは「湿式エッチング」は典型的に、ウェハーを酸浴等の腐食浴に浸漬することにより実現される。一般に、エッチング溶液はポリプロピレン製の温度制御された浴に貯留される。浴は通常、環状プレナム排気口またはエッチングステーション後部の溝付き排気口を備えている。垂直層流フードは典型的に、均一にフィルタリングされた無微粒子空気をエッチング浴の最上面に供給すべく用いられる。

乾式化学エッチングまたは「ドライエッチング」は、エッチング処理をよりうまく制御して汚染レベルを減らせる能力を有するため一般的に使用されている。ドライエッチングはガスを利用して、化学反応性を有するガスを用いる化学反応、または例えばアルゴン原子を用いるプラズマエッチング等の物理的衝撃のいずれかにより、所望の層を効果的にエッチングする。

例えばシリコン、二酸化シリコン、窒化シリコン、アルミニウム、タンタル、タンタル合成物、クロミウム、タングステン、金、その他多くの材料を効果的にエッチングすることができるプラズマエッチングシステムが開発されている。二種類のプラズマエッチングリアクタシステム、すなわちバレルリアクタシステムおよび平行プレートリアクタシステムが一般に用いられる。両方の種類のリアクタは同一原理に作用するが構成面で基本的に異なる。典型的なリアクタは、通常アルミニウム、ガラスまたは石英で作られた真空リアクタチャンバを含んでいる。高周波またはマイクロ波エネルギー源（包括的にＲＦエネルギー源と称する）を用いて、エッチャント、例えばフッ素または塩素を主成分とするガスを活性化させる。ウェハーがチャンバに封入され、ポンプがチャンバを空にして、試薬ガスが導入される。ＲＦエネルギーがガスをイオン化してエッチングプラズマを形成し、当該エッチングプラズマがウェハーと化学反応してポンプで排出される揮発性の生成物を形成する。

物理的エッチング処理は物理的衝撃を利用する。例えば、アルゴンガス原子を用いてエッチング対象の層に物理的衝撃を加えて、変位した材料を真空ポンプシステムが除去することができる。スパッタエッチングは、イオン衝撃およびエネルギー転移を含む物理的技術の一つである。エッチング対象のウェハーが、グロー放電回路内で負の電極または「目標」に取り付けられる。陽アルゴンイオンがウェハーの表面に衝突し、その結果表面原子が変位する。ＲＦエネルギー源により力が加えられる。イオンビームエッチングおよびミリングは、低エネルギーイオンのビームを用いて材料を除去する物理的エッチング処理である。イオンビームは、電気放電により生じたイオン化ガス（例えば、アルゴンまたはアルゴン／酸素）あるいはプラズマから抽出される。

反応性イオンエッチング（ＲＩＥ）は、化学および物理的エッチングの組み合せである。ＲＩＥを実行する間、ウェハーは、低圧の化学反応性ガス（例えば、ＣＦ_４、ＣＣｌ_４その他多くのガス）の空気を有するチャンバ内に置かれている。電気放電は、数百電子ボルトのエネルギーを有するイオンプラズマを生成する。イオンはウェハー表面に垂直に衝突して反応し、低圧インライン真空システムにより除去される揮発性の成分を形成する。

平坦化
化学的機械的平坦化（ＣＭＰ）を用いることでほぼ平坦な表面を形成することができる。ＣＭＰは、半導体産業における標準的な処理である。ＣＭＰプロセスは、研磨性および腐食性の化学スラリーを、典型的にはウェハーよりも幅が広い研磨パッドおよび止め輪と合わせて用いる。パッドおよびウェハーは、動的研磨ヘッドにより互いに押し付けられてプラスチック止め輪により所定位置に保たれる。動的研磨ヘッドは、異なる（すなわち非同心円の）回転軸により回転される。これにより材料が除去され、無秩序な凹凸があれば均等にされるため、ウェハーは平坦または平面になる。材料除去の処理は、木材をサンドペーパーで磨くような単純な研磨摩擦ではない。スラリー内の化学材料はまた、特定の材料を優先的に除去しながら他の材料は比較的無傷なまま残すように、除去したい材料と化学反応する、および／または当該材料を弱化させる。研磨剤はこの弱化処理を加速させ、研磨パッドは反応した材料を表面から拭い去るのを助ける。ウェハーの凹凸を平坦化すべく、高性能のスラリーを用いて比較的低いウェハーの領域に比べて比較的高い、または突出しているウェハーの領域を優先的に除去することができる。

プラズマ酸化
プラズマ酸化は、金属の上に酸化物コーティングを生成する電気化学的表面処理である。電磁気発生源を用いて、酸素ガスを金属目標に向けた酸素プラズマに変換することができる。結果的に生じた酸素プラズマが金属の表面に適用されたならば、酸化物コーティングが金属の表面上で成長する。コーティングは、金属が自身の酸化物に化学的に変換するものであり、金属の表面から内側および外側の両方向に成長する。酸化物コーティングは非導電性であるため、プラズマ酸化を用いて金属の表面を不動態化させることができる。

窒化
窒化処理を用いて窒素を金属の表面で拡散させることができる。窒化処理の例として、ガス窒化、塩浴窒化、およびプラズマ窒化が含まれる。アンモニア（ＮＨ_３）ガス等の富窒素ガスをガス窒化処理に用いることができる。例えば、アンモニアガスが加熱された金属と接触したならば水素および窒素に分離し、金属の表面上で拡散して窒化層を形成する。塩により金属の表面に窒素および炭素を付着させる塩浴窒化処理に窒素含有塩（例えば、シアン化塩）を用いることができる。塩浴窒化処理典型的に、約５５０〜５９０℃の温度範囲で実行される。プラズマ窒化処理は、強い電場を発生させて金属の表面の周辺に窒素（例えば、純粋窒素ガス）を含むガスの分子をイオン化させて金属の表面上に窒化層を形成する。プラズマ窒化処理は真空チャンバ内で低圧で実行することができる。

陽極酸化
陽極酸化処理は、金属の表面上での酸化物層の厚さを増すために利用できる電解不動態化処理である。そのような処理は、処理対象の金属が電解溶液を含む電気回路の陽極電極（すなわち陽極）を形成するため、陽極酸化処理と呼ばれる。電源から、電解溶液および電気回路の陽極として機能する金属を含む電気回路を流れる電流（例えば直流）を送る。電流は、陰極（すなわち陰電極）で水素を放出し、金属の上に金属酸化物の層を形成する金属（すなわち陽電極）の表面で酸素を放出する。酸化物層の厚さは、電圧の大きさおよび電圧が電気回路に印加される時間に依存する。

フォトリソグラフィ
フォトリソグラフィは、光リソグラフィまたはＵＶフォトリソグラフィとも呼ばれ、薄膜の一部または基板の大部分をパターニングすべく微細加工で用いられる処理である。フォトリソグラフィは光を用いて、フォトマスクから基板上の感光性化学フォトレジストに幾何学的パターンを転写する。次いで一連の化学的処理により、フォトレジスト下側の材料の上に、露光パターンを刻印するか、または新材料を所望のパターンで堆積可能にする。例えば、複雑な集積回路において、最新のＣＭＯＳウェハーにフォトリソグラフィサイクルが最大５０回まで施される。

フォトリソグラフィ、フォトレジスト内のパターンが、光学マスクにより画定された形状でフォトレジストを光に選択的に露光させて生成される点で、いくつかの基本原理を写真撮影と共有している。写真撮影と比較して、光学マスクはネガフィルムに相当し、フォトレジストは印画紙における感光性ハロゲン化銀材料である。極めて微小なパターン（大きさが数十ナノメートル）を生成することができる。これらの技術は、基板上の特徴の形状および寸法を正確に制御することができる。

簡単な要約
ジョセフソン接合を製造する方法は、ある範囲の臨界温度で超伝導性を示す材料を含む内側超伝導層を堆積させるステップと、内側超伝導層の少なくとも一部を覆う酸化物層を形成するステップと、酸化物層の少なくとも一部を覆うべくある範囲の臨界温度で超伝導性を示す材料を含む外側超伝導層を堆積させるステップと、外側超伝導層から少なくとも１個の構造を形成すべく外側超伝導層の一部を除去するステップと、外側超伝導層の一部を覆うべく第１の絶縁層を堆積させるステップと、第１の絶縁層を貫通する第１の孔を画定すべく第１の絶縁層の一部を除去するステップと、第１の絶縁層の一部および第１の孔の一部の内部を覆うべくある範囲の臨界温度で超伝導性を示す材料を含む第１の超伝導配線層を堆積させるステップと、第１の超伝導配線層の一部を除去するステップと、第１の超伝導配線層の一部を覆うべく第２の絶縁層を堆積させるステップと、第２の絶縁層の一部を覆うべく最上超伝導配線層を堆積させるステップと、最上超伝導配線層の一部を除去するステップと、最上超伝導配線層の一部を覆うべく不動態化層を堆積させるステップとを含むものとして要約できる。最上超伝導配線層の一部の上に不動態化層を堆積させるステップは、最上超伝導層の当該一部の上に絶縁層を堆積させるステップを含んでいてよい。最上超伝導配線層の当該一部の上に絶縁層を堆積させるステップは、最上超伝導層の当該一部の上に酸化物を堆積させるステップを含んでいてよい。最上超伝導配線層の一部を覆うべく不動態化層を堆積させるステップは、最上超伝導層の当該一部の上に超伝導金属を堆積させるステップを含んでいてよい。最上超伝導層の当該一部の上に超伝導金属を堆積させるステップは、最上超伝導層の当該一部の上にアルミニウムを堆積させるステップを含んでいてよい。

外側超伝導層の一部を覆うべく第１の絶縁層を堆積させるステップは、外側超伝導層の一部を覆うべく第１の誘電体を堆積させるステップと、第１の誘電体の少なくとも一部を覆うべく第２の誘電体を堆積させるステップとを含んでいてよい。第１の誘電体は窒化シリコンを含んでいてよく、第２の誘電体は二酸化シリコンを含んでいてよい。

第１の超伝導配線層の一部を覆うべく第２の絶縁層を堆積させるステップは、第１の超伝導配線層の一部を覆うべく第１の誘電体を堆積させるステップと、第１の誘電体の少なくとも一部を覆うべく第２の誘電体を堆積させるステップとを含んでいてよい。第１の誘電体は窒化シリコンを含んでいてよく、第２の誘電体は二酸化シリコンを含んでいてよい。

最上超伝導配線層の一部を覆うべく不動態化層を堆積させるステップは、第１の超伝導配線層の一部を覆うべく第１の誘電体を堆積させるステップと、第１の誘電体の少なくとも一部を覆うべく第２の誘電体を堆積させるステップとを含んでいてよい。

製品は、基板と、当該基板を覆うジョセフソン接合多層と、ある範囲の臨界温度で超伝導性を示す材料を含み且つジョセフソン接合多層を覆う複数の超伝導配線層と、当該複数の超伝導配線層のうちの最上超伝導配線層であって当該基板に対して当該複数の超伝導配線層から相対的に外側に間隔が空けられた最上超伝導配線層と、最上配線層を覆う不動態化層とを含むものとして要約できる。最上配線層を覆う不動態化層は、絶縁層、酸化物、またはアルミニウム等の超伝導金属層を含んでいてよい。

製品は、基板と、基板を覆うジョセフソン接合多層と、ジョセフソン接合多層を覆う複数の超伝導配線層と、内側超伝導配線層を覆う不動態化層とを含み、複数の超伝導配線層はある範囲の臨界温度で超伝導性を示す材料を含み、当該複数の超伝導配線層は最上超伝導配線層および少なくとも１個の内側超伝導配線層を含み、最上超伝導配線層は、基板に対して複数の超伝導配線層の他の全てのものから相対的に外側に配置され、内側超伝導配線層は、基板に対して最上超伝導配線層から相対的に内側に配置されているものとして要約できる。

内側超伝導配線層を覆う不動態化層は、絶縁層、酸化物、またはアルミニウム等の超伝導金属層を含んでいてよい。

ジョセフソン接合多層は更に、ある範囲の臨界温度で超伝導性を示す材料を含む内側超伝導層と、内側超伝導層の少なくとも一部を覆う第１の酸化物層と、ある範囲の臨界温度で超伝導性を示す材料を含み且つ酸化物層の少なくとも一部を覆う超伝導構造とを含んでいてよい。

製品は更に、基板を覆う少なくとも１個の誘電体層を含んでいてよく、当該少なくとも１個の誘電体層は少なくとも２個の誘電体を含んでいる。

製品は更に、基板を覆う第１の誘電体と、ある範囲の臨界温度で超伝導性を示す材料を含み且つ第１の誘電体の少なくとも一部を覆う超伝導層と、超伝導層の少なくとも一部を覆う第２の誘電体と、第２の誘電体の少なくとも一部を覆う第３の誘電体とを含んでいてよい。第１の誘電体および第３の誘電体の少なくとも一方が二酸化シリコンを含んでいてよく、第２の誘電体が窒化シリコンを含んでいてよい。

超伝導集積回路を製造する方法は、基板を覆う第１の誘電体を堆積させるステップと、ある範囲の臨界温度で超伝導性を示す材料を含み且つ第１の誘電体の少なくとも一部を覆う超伝導層を堆積させるステップと、少なくとも１個の超伝導特徴を形成すべく当該超伝導層をパターニングするステップと、当該少なくとも１個の超伝導特徴の少なくとも一部を覆う第２の誘電体を堆積させるステップと、第２の誘電体の少なくとも一部を覆う第３の誘電体を堆積させるステップとを含むものとして要約できる。

本方法は更に、第３の誘電体を所定の厚さに平坦化するステップを含んでいてよい。第１の誘電体および第３の誘電体の少なくとも一方が二酸化シリコンを含んでいてよく、第２の誘電体が窒化シリコンを含んでいてよい。

超伝導集積回路を製造する方法は、基板を覆う第１の誘電体を堆積させるステップと、ある範囲の臨界温度で超伝導性を示す材料を含み且つ第１の誘電体の少なくとも一部を覆う超伝導層を堆積させるステップと、超伝導層を覆う第２の誘電体を堆積させるステップと、誘電キャップを含む少なくとも１個の超伝導特徴を形成すべく第２の誘電体層および超伝導層をパターニングするステップと、当該少なくとも１個の超伝導特徴の少なくとも一部を覆う第３の誘電体を堆積させるステップと、第３の誘電体の少なくとも一部を覆う第４の誘電体を堆積させるステップとを含むものとして要約できる。

本方法は更に、第４の誘電体を所定の厚さに平坦化するステップを含んでいてよい。第１の誘電体および第４の誘電体の少なくとも一方が二酸化シリコンを含んでいてよく、第２の誘電体および第３の誘電体の少なくとも一方が窒化シリコンを含んでいてよい。

超伝導集積回路を製造する方法は、基板を覆う第１の誘電体を堆積させるステップと、ある範囲の臨界温度で超伝導性を示す材料を含み且つ第１の誘電体の少なくとも一部を覆う超伝導層を堆積させるステップと、少なくとも１個の超伝導特徴を形成すべく当該超伝導層をパターニングするステップと、当該少なくとも１個の超伝導特徴の少なくとも一部を覆う第２の誘電体を堆積させるステップと、第２の誘電体の少なくとも一部を覆う第３の誘電体を堆積させるステップと、当該少なくとも１個の超伝導特徴の少なくとも一部を露出させるべく第３の誘電体を研磨するステップと、当該少なくとも１個の超伝導特徴の少なくとも一部を覆う第４の誘電体を堆積させるステップと、第４の誘電体の少なくとも一部を覆う第５の誘電体を堆積させるステップとを含むものとして要約できる。

本方法は更に、第５の誘電体を所定の厚さに平坦化するステップを含んでいてよい。

第１の誘電体、第３の誘電体、および第５の誘電体のうち少なくとも１個が二酸化シリコンを含んでいてよく、第２の誘電体および第４の誘電体の少なくとも一方が窒化シリコンを含んでいてよい。

図面の簡単な説明
各図面において、同一参照番号により類似の要素または動作を識別する。図面内の要素の寸法および相対位置は必ずしも一定縮尺で描かれている訳ではない。例えば、各種の要素の形状および角度は一定の縮尺で描かれておらず、これらの要素のいくつかは図を見易くするために適宜拡大および配置されている。更に、描かれた要素の特定の形状は、特定の要素の実際の形状に関して何ら情報を伝達するものではなく、単に図面を分かり易くするために選択されたものに過ぎない。

図１は、例示する一実施形態による製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図２は、例示する一実施形態による製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図３は、例示する一実施形態による製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図４は、例示する一実施形態による製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図５は、例示する一実施形態による製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図６は、例示する一実施形態による製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図７は、例示する一実施形態による製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図８は、例示する一実施形態による製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図９は、例示する一実施形態による製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図１０は、例示する一実施形態による製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図１１は、例示する一実施形態による製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図１２は、例示する一実施形態による製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図１３は、例示する一実施形態による、図１〜７に示す構造を製造する製造方法を示すフロー図である。 図１４は、例示する一実施形態による、図１〜１２に示す構造を製造する製造方法を示すフロー図である。 図１５は、本システムおよび方法による、最上超伝導配線層の不動態化を行うことなく構築された一連のキュービットの雑音レベルをプロットしたグラフである。 図１６は、本システムおよび方法による、最上超伝導配線層の不動態化を用いて構築された一連のキュービットの雑音レベルをプロットしたグラフである。 図１７Ａは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図１７Ｂは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図１７Ｃは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図１７Ｄは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図１７Ｅは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図１８は、例示する一実施形態による、図１７Ａ〜１７Ｅに示す構造を製造する製造方法を示すフロー図である。 図１９Ａは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図１９Ｂは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図１９Ｃは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図１９Ｄは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図１９Ｅは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図１９Ｆは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図２０は、例示する一実施形態による、図１９Ａ〜１９Ｆに示す構造を製造する製造方法を示すフロー図である。 図２１Ａは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図２１Ｂは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図２１Ｃは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図２１Ｄは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図２１Ｅは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図２１Ｆは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図２１Ｇは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図２１Ｈは、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。 図２２は、例示する一実施形態による、図２１Ａ〜２１Ｈに示す構造を製造する製造方法を示すフロー図である。

詳細な説明
以下の説明において、開示する各種の実施形態が完全に理解されるよう、特定の具体的な詳細事項を列挙する。しかし、当業者には、これらの具体的な詳細事項の１個以上が無くても、または他の方法、構成要素、材料等により実施形態を実現できることが理解されよう。他の例において、実施形態の説明を無用に分かり難くしないよう、超伝導回路または構造、量子コンピュータ回路または構造および／または製造ツールおよび処理に関連付けられた公知の構造の詳細は図示または記述していない。

文脈上別途必要とされない限り、以下の明細書および請求項の全体にわたり、用語「含む」およびその変化形である「含んだ」および「含んでいる」は開放的、包含的な意味、すなわち「含むがこれに限定されない」と解釈するものとする。

本明細書全体にわたり「一つの実施形態」または「一実施形態」への言及は、当該実施形態との関連で記述されている特定の特徴、構造または特性が少なくとも一実施形態に含まれることを意味する。従って、本明細書全体にわたり各所で「一つの実施形態において」または「一実施形態において」という語句が出現しても、必ずしも全て同一の実施形態に言及している訳ではない。更に、特定の特徴、構造または特性は、１個以上の実施形態において任意の適切な方法で組み合わせられていてよい。

本明細書および添付の請求項で用いられる、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、記述内容により別途明示されない限り、複数の対象を含むものとする。また、用語「または」が一般に「および／または」を含む意味で用いられている点に注意されたい。

本明細書に記述する見出しおよび要約書は、便宜的なものに過ぎず、実施形態の範囲または意味を解釈するものではない。

特定の文脈上別途要求されない限り、本明細書全体にわたり用語「堆積させる」、「堆積された」、「堆積」等は一般に、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、プラズマ強化ＰＶＤ、プラズマ強化ＣＶＤ、および原子層堆積（ＡＬＤ）を含むがこれらに限定されない任意の材料堆積方法を含むべく用いられている。

本明細書に記述する各種の実施形態は、超伝導集積回路を製造するシステムおよび方法を提供する。上述したように、超伝導集積回路は典型的に半導体製造産業で従来用いられているものと同じツールおよび技術の多くを用いて製造されるにも拘わらず、当該分野において超伝導集積回路が最先端の半導体製造施設以外の研究環境で製造される傾向がある。超伝導回路に固有の問題に起因して、半導体処理および技術は一般に、超伝導チップおよび回路を製造するために変更する必要がある。このような変更は典型的には明らかでなく、いくつかの実験を必要とする場合がある。

図１〜１２は、例示する一実施形態による、製造処理の異なる連続的なフェーズにおける集積回路１００の形成を表している。図１３、１４は、例示する一実施形態による、図１〜１２に示す中間および最終構造を製造する製造方法を示す。

集積回路１００は、少なくとも１個の基板、１個のジョセフソン接合多層、複数の配線層、および１個の最上配線層を覆う絶縁層を含んでいる。ジョセフソン接合多層は、１個の内側超伝導層、１個の外側超伝導層、および任意選択的に１個以上の中間超伝導層を含んでいる。内側という用語は、各々の超伝導層が基板に対して外側超伝導層から相対的に内側に間隔が空けられている状態を示すために用いる。外側という用語は、各々の超伝導層が基板に対して内側超伝導層から相対的に外側に間隔が空けられている状態を指すために用いる。中間という用語は、各々の超伝導層が内側と外側の超伝導層の間で間隔が空けられている状態を指すために用いる。内側超伝導層をベース電極と称し、外側超伝導層は対電極と称する。

本方法を用いて超伝導体構造、例えば、ニオブ（Ｎｂ）およびアルミニウム（Ａｌ）を主成分とするジョセフソン接合および付随する配線層を製造することができる。一実施形態において、配線層製造を含むリソグラフィパターン画定およびＲＩＥ等の超伝導集積回路製造処理に続いて、最上部の配線層を覆うべく、例えば絶縁層または超伝導層等の不動態化層が形成される。この不動態化層は、集積回路を含むシステムに存在する桃色雑音（１／ｆまたはフリッカ雑音としても知られる）を減らす想定外の結果をもたらす。桃色雑音は、ＰＳＤ（ｆ）∝１／ｆ^αの形式のパワースペクトル密度を有する雑音であり、ｆは周波数、αは０〜２の間で通常は１に近い、フィッティングされた指数である。不動態化層を形成して最上部配線層等の配線層を覆うことにより桃色雑音を減らすことは有益であり得る。

ここで図１、１３を参照するに、半導体製造装置は、ステップ２０２で誘電体層１０４を基板１０２の少なくとも一部の上に（例えば直接上に）堆積させる。例えば、半導体製造装置は、ＣＶＤ処理を用いて基板１０２に誘電体層１０４を堆積させる。一実施形態において、基板１０２はシリコンを含み、第１の誘電体層１０４は二酸化シリコンを含んでいる。一実施形態において、半導体製造装置はステップ２０２で第１の誘電体層１０４を平坦化する。例えば、半導体製造装置はＣＭＰ処理を用いて第１の誘電体層１０４を平坦化する。

基板１０２が不導体材料（例えば、サファイヤ）で形成されている場合、ステップ２０２で第１の誘電体層１０４を形成することが望ましくない場合がある。従って、少なくとも一実装例において、上述の動作はステップ２０２に関しては実行されない。

ステップ２０４で、半導体製造装置は図２に示すように、ある範囲の臨界温度で超伝導となる内側超伝導層１０６を誘電体層１０４の少なくとも一部の上に（例えば直接上に）堆積させる。例えば、半導体製造装置は、ＣＶＤ処理を用いて内側超伝導層１０６を誘電体層１０４の上に堆積させる。一実施形態において、内側超伝導層１０６はニオブを含んでいる。一実施形態において、半導体製造装置はステップ２０４で内側超伝導層１０６を平坦化する。例えば、半導体製造装置はＣＭＰ処理を用いて内側超伝導層１０６を平坦化する。

ステップ２０６で、半導体製造装置は、図３に示すように、ある範囲の臨界温度で超伝導性を示す中間超伝導層１０８を内側超伝導層１０６の少なくとも一部の上に堆積させる。例えば、半導体製造装置は、ＣＶＤ処理を用いて中間超伝導層１０８を内側超伝導層１０６の上に堆積させる。一実施形態において、中間超伝導層１０８はアルミニウムを含んでいる。一実施形態において、半導体製造装置はステップ２０６で中間超伝導層１０８を平坦化する。例えば、半導体製造装置はＣＭＰ処理を用いて中間超伝導層１０８を平坦化する。少なくとも一実装例において、上述の動作はステップ２０６に関しては実行されない。すなわち、中間超伝導層１０８は１個以上の実装例でオプションである。

ステップ２０８で、半導体製造装置は、図４に示すように、酸化物層１１０を中間超伝導層１０８の上に形成する。半導体製造装置は、酸化物層１１０の所望の厚さに形成すべく、中間超伝導層１０８を所定の温度および所定の圧力で所定の時間にわたり所定の濃度の酸素ガスに露出することにより酸化物層１１０を形成することができる。一実施形態において、酸化物層１１０は酸化アルミニウム（すなわちＡｌ_２Ｏ_３）を含んでいる。一実施形態では、ステップ２０８で酸化物層１１０を形成するのに用いる酸素ガスの濃度は１００％の純酸素である。酸化時間は、ミリＴｏｒｒ〜数十Ｔｏｒｒの範囲で変動し得る圧力で、室温で１分〜数百分の範囲であってよい。酸化物層１１０の所望の厚さは、数オングストローム〜数十オングストロームのオーダーである。

ステップ２０６に関連する上述の動作が実行されない（すなわち、中間超伝導層１０８が形成されない）場合、半導体製造装置は、ステップ２０８で酸化物層１１０を内側超伝導層１０６の上に形成する。従って、一実装例において、酸化物層１１０はニオブ酸化物（例えば、ＮｂＯ、ＮｂＯ_２、またはＮｂ_２Ｏ_５）を含んでいる。

ステップ２１０で、半導体製造装置は、図５に示すように、ある範囲の臨界温度で超伝導性を示す外側超伝導層１１２を酸化物層１１０の少なくとも一部の上に（例えば直接上に）堆積させる。例えば、半導体製造装置は、ＣＶＤ処理を用いて外側超伝導層１１２を酸化物層１１０の上に堆積させる。一実施形態において、外側超伝導層１１２は内側超伝導層と整合する材料（例えば、同種の材料）を含んでいる。例えば、内側超伝導層１０６がニオブを含んでいれば外側超伝導層１１２はニオブを含んでいる。一実施形態において、半導体製造装置は、ステップ２１０で外側超伝導層１１２を平坦化する。例えば、半導体製造装置はＣＭＰ処理を用いて外側超伝導層１１２を平坦化する。

ステップ２１２で、半導体製造装置は、以前に形成された１個以上の層をパターニングする。例えば、半導体製造装置は、図６に示すように、外側超伝導層１１２の少なくとも一部の上に（例えば直接上に）マスク層１１４を形成する。例えば、半導体製造装置は、フォトレジスト材料を外側超伝導層１１２の上面に堆積させ、次いでマスク層１１４を形成すべくフォトレジスト材料の所望の部分を選択的に照射する。

更にステップ２１２で、半導体製造装置はマスク層１１４の一部を除去する。例えば、半導体製造装置は、ステップ２１２で紫外線の照射を受けなかったフォトレジスト材料の部分を現像液を用いて洗い流す。

ステップ２１２で、半導体製造装置は、外側超伝導層１１２の一部（図７に示す）、外側超伝導層１１２、酸化物層１１０、および中間超伝導層１０８（図示せず）の各部分、または外側超伝導層１１２、酸化物層１１０および中間超伝導層１０８、並びに内側超伝導層１０６（図示せず）の各部分を除去して構造（例えば、接合）を形成する。例えば、半導体製造装置は、図７に示すように酸化物層１１０に留まっている外側超伝導層１１２の一部を除去すべく、化学反応性のプラズマを用いる反応性イオンエッチング（ＲＩＥ）処理を実行する。

マスクの残った部分をストリップ処理により除去することができる。例えば、材料１１４は酸素プラズマを用いて除去することができる。ニオブの場合、いくつかの配線例は、４５°Ｃまで加熱されて９０秒間適用された酸素（Ｏ_２）プラズマを用いる。しかし、Ｏ_２プラズマ自体は、ニオブ金属にフォトレジストマスクを接着させた結果生じたいくつかのポリマーを除去するには充分ではない。いくつかの実装例において、改良されたフォトレジスト除去処理は、ＣＦ_４とＯ_２プラズマの組み合せを用いてフォトレジストマスク残渣（例えば、フォトレジストマスクとニオブ金属の相互作用により生じたポリマー）をニオブ金属の表面からより確実に除去することができる。

図１〜７、１３に、３層構造の形成、およびジョセフソン接合多層構造の例を示して説明している。ジョセフソン接合多層構造の他の例として５層構造が含まれる。ジョセフソン接合の５層構造を製造する方法は、第１の超伝導金属層を堆積させるステップと、第１の厚さを有する第１の絶縁障壁を第１の超伝導金属層の上に堆積させるステップと、第２の超伝導金属層を第１の絶縁障壁の上に堆積させるステップと、第１の絶縁障壁の第１の厚さとは異なる第２の厚さを有する第２の絶縁障壁を第２の超伝導金属層の上に堆積させるステップと、第３の超伝導金属層を第２の絶縁障壁の上に堆積させるステップとを含むものとして要約できる。第１の絶縁障壁の第１の厚さとは異なる第２の厚さを有する第２の絶縁障壁を第２の超伝導金属層の上に堆積させるステップは、第１の絶縁障壁の第１の厚さよりも大きい第２の厚さを有する第２の絶縁障壁を第２の超伝導金属層の上に堆積させるステップを含んでいてよい。国際公開第２０１３１８０７８０Ａ３号を参照されたい。

図８〜１２、１４に、ジョセフソン接合多層を覆う複数の配線層の形成を示して説明している。ここで図８、１４を参照するに、例えば本明細書に記述するような多層がステップ３０２で形成される。ステップ３０４で、半導体製造装置は、第１の誘電体層１１６を外側超伝導層１１２の少なくとも一部の上に（例えば直接上に）堆積させる。ステップ３０６で、半導体製造装置は、誘電体層１１６をパターニングすることができる。図８に示すように、半導体製造装置は、例えば上述の処理によりフォトレジストを堆積させてマスク１１８を生成する。半導体製造装置は、層１１２と同様に、誘電体層１１６の各部分をエッチングし、マスク等を除去する。これにより、誘電体層１１６内に１個以上の空隙（または孔）を生成または画定する。これらの空隙を用いてビアを形成することができる。ビアを用いて２個の層を互いに接続する。いくつかの例において、ビアは丸い断面形状を有している。いくつかの例において、ビアの直径は０．５マイクロメートル〜０．７マイクロメートルである。いくつかの例において、ビアは比較可能な特徴寸法を有する異なる形状をなしている。

ステップ３０８で、半導体製造装置は、図９に示すように、ある範囲の臨界温度で超伝導性を示す第１の超伝導配線層１２０を、誘電体層１１６の少なくとも一部および外側超伝導層１１２の少なくとも一部の上に（例えば直接上に）堆積させる。例えば、半導体製造装置は、ＣＶＤ処理を用いて超伝導配線層１２０を、第１の誘電体層１１６上に、およびパターニングにより画定された誘電体層１１６の空隙（または孔）内に堆積させる。一実施形態において、誘電体層１１６は、内側超伝導層１０６および外側超伝導層１１２と整合する材料を含んでいる。一実施形態において、半導体製造装置は、ステップ３０８で超伝導配線層１２０を平坦化する。例えば、半導体製造装置はＣＭＰ処理を用いて超伝導配線層１２０を平坦化する。そのような処理を本明細書に記述する配線層に用いることができる。

ステップ３１０で、半導体製造装置は、本明細書に記述する外側超伝導層１１２をパターニングする方法に続いて第１の超伝導配線層１２０をパターニングする。いくつかの実施形態において、第１の超伝導配線層１２０のパターニングは、外側超伝導層１１２をパターニングする処理に続いて行われる。パターニングは、第１の超伝導配線層１２０の各部分を除去することができる。

ステップ３１２で、半導体製造装置は、第２の誘電体層１２２を、第１の超伝導配線層１２０の少なくとも一部および第１の誘電体層１１６の少なくとも一部の上に（例えば直接上に）堆積させる。図１０に示すように、第２の誘電体層１２２は例えば本明細書に記述する処理を用いて平坦化されている。ステップ３１４で、半導体製造装置は誘電体層１２２をパターニングすることができる。一実施形態において、半導体製造装置はステップ３１２で第２の誘電体層１２２を平坦化する。例えば、半導体製造装置はＣＭＰ処理を用いて第２の誘電体層１２２を平坦化する。そのような処理を本明細書に記述する誘電体層に用いることができる。

ステップ３１６で、半導体製造装置は、１個以上の更なる超伝導配線層、および当該１個以上の更なる超伝導配線層の間に配置された付随する誘電体層を堆積させてパターニングすることができる。例えば、図１１に示すように、第２の超伝導配線層１２４を追加して、パターニング、平坦化等を施すことができる。当該処理は、更なる超伝導配線層および付随する誘電体層を引き続き生成することができる。例えば、図１１に示す超伝導配線層１２８、１３２、および誘電体層１２６、１３０、１３４がそうである。

ステップ３１８で、半導体製造装置は、最上超伝導配線層を堆積させてパターニングする。例えば、図１２の超伝導配線層１３６は、動作３１８により堆積させることができる。

ステップ３２０で、半導体製造装置は最上超伝導層をパターニングする。最上超伝導層のパターニングは、他の超伝導配線層（例えば１２０、１２４、１２８）および外側超伝導層１１２について記述されているように実行できる。

ステップ３２２で、半導体製造装置は、最上超伝導配線層１３６の少なくとも一部の上に（例えば直接上に）最上誘電体層１３８を堆積させる。いくつかの実施形態において、誘電体は同じ材料で作られ、超伝導配線層間の誘電体層と厚さが同じある。いくつかの実施形態において、誘電体は二酸化シリコンであって厚さが約２００ナノメートルである。いくつかの実施形態において、二酸化シリコン誘電体の厚さは、実施例に応じて約１５０〜約３００ナノメートルの間にある。いくつかの実施形態において、誘電体は窒化シリコンであって厚さが約１００ナノメートルである。いくつかの実施形態において、窒化シリコン誘電体は、実施例に応じて厚さが約１０〜約８０ナノメートルである。

いくつかの実装例において、二酸化シリコンはＳｉＯａ堆積である。そのような堆積では、二酸化シリコンは、テトラエトキシシランを主成分とする（ＴＥＯＳを主成分とする）化学蒸着（ＣＶＤ）処理を用いて生成される。ＴＥＯＳは二酸化シリコンの形成に用いる前駆体である。いくつかの実装例において二酸化シリコンはＳｉＯｂ堆積である。ＳｉＯｂの堆積において、シリカン（ＳｉＨ４）ガスを主成分とする高密度プラズマ（ＨＤＰ）を二酸化シリコンに対して用いる。誘電体層１３８が窒化シリコンであるいくつかの実装例において、物理蒸着（ＰＶＤ）により誘電体が加えられる。従って、絶縁層または酸化物を堆積させる等の語句およびそれらの変化形（例えば、シリコン酸化物を堆積させる）は、当該材料が別の層に堆積されることを意味する。これは、例えば酸化物層を形成または成長させるためにシリコン層または基板を酸素その他の何らかの材料に対して露出させることにより、層または基板との化学反応を用いて絶縁層を形成または成長させるのとは対照的である。

ステップ３２４で、半導体製造装置は、最上誘電体層１３８をパターニングすることができる。当該処理は、誘電体層１１６について記述したパターニングに続いて行われる。半導体製造装置は誘電体層１１６をパターニングすることができる。半導体製造装置はフォトレジストを堆積させてマスクを生成する。半導体製造装置は、誘電体層１３８の各部分をエッチングしてマスク等を除去する。これにより、誘電体層１３８内に１個以上の空隙、例えば空隙１４０を生成または画定する。これらの空隙を用いて、集積回路が追加的な回路との電気的接触を可能にすべく接触パッドを画定してもよい。いくつかの例において接触パッドは矩形である。いくつかの例において、矩形の接触パッドの一方の側の長さは約３０マイクロメートル〜約１５０マイクロメートルである。

上述の製造技術は、磁気発生源からの雑音が低い超伝導集積回路の構築に適用できる。このような回路は、量子デバイスの構築に有用である。低雑音は、量子デバイスの望ましい特徴である。上述の製造技術の有効性を示す実験データが以下に含まれている。

量子デバイス
量子デバイスは、量子機械効果が観測可能な構造である。量子デバイスは、電流搬送が量子機械効果に支配される回路を含んでいる。そのような装置は電子スピンがリソースおよび超伝導回路として用いられるスピントロニクスを含んでいる。スピンおよび超伝導は共に量子機械現象である。量子デバイスは、計算機械等における測定計器に用いることができる。

量子計算
量子計算および量子情報処理は、活発な研究領域であって、販売可能な製品のクラスを定義する。量子コンピュータは、重ね合せ、トンネリング、およびエンタングルメント等の量子機械現象を直接利用してデータに対する操作を実行するシステムである。量子コンピュータの素子は、二進数（ビット）ではなくて、典型的には量子二進数すなわちキュービットである。量子コンピュータは、量子物理学のシミュレーションのような特定のクラスの計算問題を指数的に高速化させる可能性を保っている。他のクラスの問題に対しても有用な高速化が存在し得る。

量子コンピュータには数種類ある。１９８１年におけるファインマンの初期の提案は、スピンの人工格子の生成を含むものであった。続いて、一度に２０００個のキュービットに論理ゲートを順序付けられた仕方で適用する量子回路モデルを含むより複雑な提案がなされた。充足可能性問題を解決するために計算のモデルが導入された。当該モデルは断熱定理に基づいて断熱量子計算と呼ばれる。当該モデルは、困難な最適化課題および潜在的に他の問題の解決に役立つものと信じられている。

断熱量子計算
断熱量子計算は典型的に、公知の初期ハミルトニアン（ハミルトニアンは自身の固有値が系の取り得るエネルギーである演算子）から、ハミルトニアンを徐々に変化させることにより最終ハミルトニアンまで系を発展させるステップを含んでいる。断熱発展の簡単な例は、初期ハミルトニアンと最終ハミルトニアンの間の線形補間である。一例を次式で与える。
Ｈ_ｅ＝（１−ｓ）Ｈ_ｉ＋ｓＨ_ｆ （１）
ここに、Ｈ_ｉは初期ハミルトニアン、Ｈ_ｆは最終ハミルトニアン、Ｈ_ｅは発展または瞬間的ハミルトニアンであり、ｓは発展速度を制御する発展係数である。系が発展するにつれて、開始時点（すなわちｓ＝０）で発展ハミルトニアンＨ_ｅが初期ハミルトニアンＨ_ｉに等しく、且つ終了時点（すなわちｓ＝１）で発展ハミルトニアンＨ_ｅが最終ハミルトニアンＨ_ｆに等しくなるように発展係数ｓは０から１まで動く。発展の開始前に系は典型的に初期ハミルトニアンＨ_ｉの基底状態に初期化され、その目標は、発展の終了時点で系が最終ハミルトニアンＨ_ｆの基底状態で終わるように系を発展させることである。発展が速すぎる場合、系を第１の励起状態等、より高いエネルギー状態に励起させることができる。当該系および素子において「断熱」的発展とは次式の断熱状態を満たす発展である。

ここに、

はｓの時間微分、ｇ（ｓ）はｓの関数としての系の基底状態と第１の励起状態とのエネルギーの差異（本明細書では「ギャップサイズ」とも称する）、およびδは１よりもはるかに小さい係数である。一般に、初期ハミルトニアンＨ_ｉと最終ハミルトニアンＨ_ｆは非可換である。すなわち、［Ｈ_ｉ，Ｈ_ｆ］≠０である。

断熱量子計算のハミルトニアンを変化させる処理は発展と称してもよい。変化率、例えばｓの変化は、発展する間、系が常に発展ハミルトニアンの瞬間的基底状態にあるように充分緩慢であって、反交差（すなわちギャップサイズが最小の時）の遷移が回避される。線形発展スケジュールの例は上で述べた。非線形、パラメートリック等の他の発展スケジュールも可能である。断熱量子計算システム、方法および装置に関する更なる詳細は例えば、米国特許７，１３５，７０１号および同７，４１８，２８３号に記述されている。

量子アニーリング
量子アニーリングは、低エネルギー状態、典型的且つ好適には系の基底状態を見つけるために利用可能な計算方法である。古典的アニーリングと概念的には同様に、本方法は、自然な系がより低いエネルギー状態に向かう傾向がある（より低いエネルギー状態がより安定しているため）という原理に依存する。しかし、古典的アニーリングが系を低エネルギー状態および理想的には大域的な最低エネルギー状態へ導くために古典的熱変動を用いるのに対し、量子アニーリングは量子トンネル効果等の量子効果（例えば）を用いて古典的アニーリングよりも正確および／または高速に大域的最低エネルギー状態に達することができる。量子アニーリングにおいて、アニーリングを助長するため熱効果その他の雑音が存在してもよい。しかし、最終の低エネルギー状態は、大域的最低エネルギー状態であるとは限らない。断熱量子計算は、従って、系が理想的には基底状態から出発して断熱発展全体を通じて基底状態のままである量子アニーリングの特別なケースと考えることができる。従って、当業者には、量子アニーリングシステムおよび方法を断熱量子計算に一般的に適用できることが理解されよう。本明細書および添付の請求項の全体を通じて、文脈上別途必要とされない限り、量子アニーリングへの言及は全て断熱量子計算を含むものとする。

量子アニーリングは、アニーリング処理を行う間、無秩序性の発生源として量子力学を用いる。最適化問題がハミルトニアンＨ_Ｐに符号化されていて、アルゴリズムはＨ_Ｐと非可換な無秩序化ハミルトニアンＨ_Ｄを加えることにより量子効果を導入する。例示的なケースは次式で与えられる。
Ｈ_Ｅ∝Ａ（ｔ）Ｈ_Ｄ＋Ｂ（ｔ）Ｈ_Ｐ （３）
ここに、Ａ（ｔ）およびＢ（ｔ）が時間依存エンベロープ関数である。ハミルトニアンＨ_Ｅは、上の断熱量子計算の文脈で記述したＨ_ｅと同様の発展ハミルトニアンと考えられる。無秩序性はＨ_Ｄを除去する（すなわち、Ａ（ｔ）を減らす）ことにより除去することができる。無秩序性を追加してから除去してもよい。従って、量子アニーリングは、系が初期ハミルトニアンから出発して発展ハミルトニアンを通過して発展し、問題の解を符号化した基底状態を有する最終「問題」ハミルトニアンＨ_Ｐに達する点で断熱量子計算と類似している。発展が充分に遅い場合、系は典型的に、大域的最低状態（すなわち厳密解）、または厳密解に近い局所最低エネルギー状態に収束する。計算のパフォーマンスは、残留エネルギー（目的関数を用いる厳密解と差異）対発展時間を用いて評価することができる。計算時間は、許容できるいくつかの閾値を下回る残留エネルギーの発生に要する時間である。量子アニーリングにおいて、Ｈ_Ｐは最適化問題を符号化することができるが、系が必ずしも常に基底状態に留まっている訳ではない。Ｈ_Ｐのエネルギー状態は、解決すべき問題の解が大域的最低状態であり、且つ局所最低状態が低い値に保たれることが良い近似であるように設定されていてよい。

超伝導キュービット
超伝導材料の回路に基づく種類の固体キュービットが存在する。超伝導材料は、臨界温度、臨界電流、または磁場の強さを下回るか、またはある材料の場合には特定の圧力を上回る等の特定の条件下で電気抵抗無しに導電性を示す。超伝導キュービットが動作する元になる２種類の超伝導効果、すなわち磁束量子化およびジョセフソントンネル効果が存在する。

磁束が量子化されるのは、磁束が螺旋状に通過する超伝導材料のループが、磁場が停止されている間に自身の超伝導臨界温度を下回るまで冷却された場合である。超伝導電流は、磁束を維持しようとして継続する。磁束が量子化される。従って、超伝導性は単なる電気抵抗の欠如ではなく量子機械効果である。ループの全電流は単一の波動関数により支配されていて、ループの任意の点で波動関数が一価関数となるように磁束が量子化される。

ジョセフソントンネル効果は、電流がループ内の微小な遮蔽部、例えば数ナノメートルの絶縁ギャップを通過するものである。電流の量は、遮蔽部の両端での位相差に正弦的に依存する。正弦依存性は、系のエネルギー準位の非調和性に至る非線形性である。

異なる構成に存在するこれらの超伝導効果は、磁束、位相、電荷、およびハイブリッドキュービットを含む異なる種類の超伝導キュービットをもたらす。これらの異なる種類のキュービットは、ループのトポロジ、およびループの各部分の物理的パラメータ、例えばインダクタンス、静電容量、および永久電流に依存する。

量子プロセッサ
量子プロセッサは、超伝導量子プロセッサの形式をとる場合がある。超伝導量子プロセッサは、多数のキュービットおよび付随する局所バイアス素子、例えば２個以上の超伝導キュービットを含んでいてよい。超伝導量子プロセッサはまた、キュービット間に通信可能結合を提供する結合素子（すなわち「カプラ」）を用いることができる。キュービットとカプラは互いに似ているが、物理的なパラメータが異なる。違いの一つはパラメータβである。ｒｆ−ＳＱＵＩＤ、すなわちジョセフソン接合により遮蔽された超伝導ループを考えるならば、βはループの幾何学的インダクタンスに対するジョセフソン接合のインダクタンスの比である。βをより低い値、すなわち約１とした設計では、単純な誘導ループ、すなわち単安定素子により似た挙動をする。より高い値とした設計はジョセフソン接合により支配され、従って双安定挙動をする可能がより高い。パラメータβは２πＬＩ_Ｃ／Φ_０と定義される。すなわち、βはインダクタンスと臨界電流の積に比例する。インダクタンスを変化させることができ、例えば、１個のキュービットは通常、付随するカプラよりも大きい。素子が大きいほどインダクタンスが大きくなり、従ってキュービットは往々にして双安定素子であってカプラは単安定である。代替的に、臨界電流を変化させるか、または、臨界電流とインダクタンスの積を変化させることができる。１個のキュービットにより多くの素子が関連付けられる場合が多い。本システムおよび素子と合わせて使用可能な例示的量子プロセッサの更なる詳細事項および実施形態は、例えば米国特許第７，５３３，０６８号、同第８，００８，９４２号、同第８，１９５，５９６号、同第８，１９０，５４８号、同第８，４２１，０５３号に記述されている。

量子プロセッサの任意の特定の実施形態により解くことができる問題の種類、並びにそのような問題の相対的なサイズおよび複雑さは典型的に多くの要因に依存する。そのような要因の二つとして、量子プロセッサ内のキュービットの個数、および量子プロセッサのキュービット間で生じ得る通信可能結合の個数（例えば結合度）が含まれる。

米国特許第８，４２１，０５３号に、キュービットがＫ_４，４等の二分グラフを含む単位セルのアーキテクチャに配置された量子プロセッサが記述されている。そのような例において、各キュービットは、少なくとも４個の他のキュービットに通信可能結合されていてよい。当該アーキテクチャにおけるいくつかのキュービットの物理的結合度は６であってよい。利用できるキュービットの個数およびそれらの相互作用に応じて、各種のサイズの問題を量子プロセッサに埋め込むことができる。

量子プロセッサのハミルトニアン記述
本システムおよび素子のいくつかの実施形態によれば、量子プロセッサは、断熱量子計算および／または量子アニーリングを実行すべく設計されていてもよい。発展ハミルトニアンは、着目ハミルトニアンに比例する第１項と、無秩序ハミルトニアンに比例する第２項の合計に比例する。上述のように、典型的な発展は式（４）で表される。
Ｈ_Ｅ∝Ａ（ｔ）Ｈ_Ｄ＋Ｂ（ｔ）Ｈ_Ｐ （４）
ここに、Ｈ_Ｐは着目ハミルトニアン、無秩序ハミルトニアンがＨ_Ｄ、Ｈ_Ｅは発展または瞬間ハミルトニアンであり、Ａ（ｔ）およびＢ（ｔ）は発展速度を制御する発展係数の例である。一般に、発展係数は０〜１の範囲で変化する。いくつかの実施形態において、時間変化エンベロープ関数が着目ハミルトニアンに配置される。一般的な無秩序ハミルトニアンを式（５）に示す。

ここに、Ｎはキュービットの個数を表し、

はｉ番目のキュービットのパウリｘ行列、Δ_ｉはｉ番目のキュービットに誘発された単一キュービットトンネル分裂である。ここに、

項は「非対角」項の例である。一般的な着目ハミルトニアンは、対角の単一キュービット項に比例する第１成分、および対角の多キュービット項に比例する第２成分を含んでいる。着目ハミルトニアンは、例えば次の形式であってよい。

ここに、Ｎはキュービットの個数を表し、

はｉ番目のキュービットのパウリｚ行列、ｈ_ｉおよびＪ_ｉ，ｊはキュービットの無次元局所場およびキュービット間結合であり、εはＨ_Ｐの何らかの特徴エネルギースケールである。ここに、

項は「対角」項の例である。前者は、単一キュービット項であり、後者は２キュービット項である。本明細書全体を通じて、「着目ハミルトニアン」および「最終ハミルトニアン」という用語は交換可能として用いている。式（５）および（６）におけるＨ_ＤおよびＨ_Ｐ等のハミルトニアンは各々、種々な異なる仕方で物理的に実現することができる。特定の例が、超伝導キュービットの実装により実現される。

量子プロセッサにおける雑音
上述の製造方法は、桃色雑音のレベルがより低い有用な集積回路を生成する。着目ハミルトニアンはプロセッサを理想化したものであり、意図しないクロストーク、ｒｆ−ＳＱＵＩＤに基づくキュービットの非理想性、ｒｆ−ＳＱＵＩＤに基づくカプラの非理想性、および磁束バイアス（ｈ_ｉ）とカップリング（Ｊ_ｉｊ）値を設定する際の不正確性により変更される。そのような値は、そのような集積回路を量子プロセッサ、測定装置等の一部として用いる際に重要である。

静的制御誤差の多くは、慎重なレイアウトおよび高精度の磁束ソースにより、および非理想的な磁束キュービット挙動があれば調整した除去する回路を追加することにより、設計段階でシステムから排除することができる。桃色雑音は、例えば式６のように、ハミルトニアンを実装する過制御誤差に大きく寄与する。ここで繰り返す式（６）を考える。

ハミルトニアンの項における誤差があれば、異なる問題を解決することにつながる。キュービットに対する磁気雑音は、量子プロセッサのアニーリングを正しく行うのを妨げる。単一キュービット項を考慮する。局所バイアスと磁気雑音との接続は次式で表すことができる。
δｈ_ｉ＝２｜Ｉ_Ｐ｜δφ_ｑ （７）
ここに、Ｉ_Ｐはキュービットループ内の永久電流、Φ_ｑは外部磁束バイアスである。従って、外部磁束の変化は、キュービットｈ_ｉのバイアス値の変化に正比例する。磁束バイアスΦ_ｑが消失するにつれてキュービット状態間で急激に遷移することは、キュービットが自身の縮退点（Φ_ｑ＝０）で磁束雑音に極めて敏感であることを意味する。ここに、キュービット状態は、｜０＞および｜１＞、または各々｜↓＞および｜↑＞と表記される。同様の磁気雑音が着目ハミルトニアン内の２個のキュービット項の仕様に影響を及ぼし得る。

桃色雑音は、目標ハミルトニアンを歪ませ、計算結果に量子アニーリングから誤差をもたらす恐れがある。桃色雑音の発生源を発見して除去することは、量子アニーリングおよび関連動作を行う量子プロセッサの性能を向上させ得る。

いくつかの実施形態において、雑音の測定は、キュービットを縮退させ、アニーリングし、次いで結果的に生じた状態を読み出すことにより行われる。いくつかの例において、桃色雑音の測定は、キュービットを縮退させ、着目ハミルトニアンに向けてアニーリングし、次いで結果的に生じた状態を読み出すステップを含んでいる。いくつかの例において、アニーリングは、キュービットに適用される磁束をΦ_０／２からΦ_０まで傾けることにより行われる。アニーリングの持続期間は、例えば約１０マイクロ秒であってよい。キュービットの状態が記録される。いくつかの実施形態において、当該処理を複数のキュービットに対して同時に実行することができる。

いくつかの例において、着目ハミルトニアンは、１個以上のキュービットの最終状態がいずれも基底状態とならないように選択される。磁気雑音とも呼ばれる磁束雑音が存在しない場合、この測定値から一貫して、サンプルサイズが充分に大きい場合、各キュービット状態に存在する確率が等しい、すなわちＰ_｜０＞＝Ｐ_｜１＞＝０．５であることが帰結される。雑音が存在する場合、時間変化するバイアスが予想されて観察される。

キュービットが温度Ｔで熱浴と熱平衡にあり、且つ雑音（φ_ｎ（ｔ））が低周波数特徴を有していれば、キュービットが｜１＞状態にある確率は次式で与えられる。

ここに、

は動的エネルギーが消滅してキュービットが局所化する点におけるキュービットの永久電流、

はキュービット状態の縮退点、

はキュービットに適用される磁束である。

テスト実行に際して、各キュービットに対して縮退点および凍結点を決定する。本システムは次いで、単一状態にある確率の測定を実行する。本明細書において、一般性を失うことなく、状態｜１＞および付随する確率Ｐ_｜１＞を用いる。これは、キュービットを縮退点で初期化して最終ハミルトニアンへ向けてアニーリングすることにより行われる。いくつかの実施形態において、着目ハミルトニアンのキュービットにはゼロ局所バイアスがある。次いで読み出しがなされる。規約として、出力が｜↑＞である都度結果は１であり、出力が｜↓＞である都度結果は０である。初期化、アニーリング、読み出し、および記録動作を含むサイクルをｎ回実行した後、確率を記録する。確率は、サイクル数で正規化した出力の和に比例する。次いでこの確率を用いて、式（８）を反転させることによりキュービットφ_ｎ（ｔ）に対する磁束雑音を回復する。この処理は、長時間にわたりデータを収集すべくサイクルを（ｎとは異なる）ｍ回繰り返す。各サイクルは、例えば約３５マイクロ秒を要する場合がある。このため確率の測定が時間変化する。データのスペクトル変換、例えば高速フーリエ変換に注目して、キュービットの雑音を抽出することができる。

結果的に得られる確率データは磁束に変換され、パワースペクトル密度がモデルにフィッティングされる。

ここに、Ａは雑音の振幅、αは線形ログプロットで桃色雑音にフィッティングされた線の「傾き」、ｗ_ｎは背景白色雑音である。背景白色雑音は、サンプリング時間および素子温度に依存し得る統計的測定下限である。典型的な雑音レベルには以下を含んでいてよい。

単位

は本明細書で標準雑音単位（ＳＮＵ）として定義する。しかし、例えば最上超伝導配線層の上に不動態化層を含めない従来の処理から作られたチップの雑音レベルはより高い。

不純物を、金属面上に堆積させても、および／またはエッチング／フォトレジスト化学品と金属との相互作用により生じさせてもよい。桃色雑音は、量子プロセッサ上面の不純物に起因する場合がある。カプラは、最終配線層内で形成されるため、形成後の取扱いに敏感である。量子プロセッサ上面の不純物は、例えばフォトレジストを保護コーティングとして用いたことにより生じる、および／またはウェハーを多数のチップに切削することから不純物が表面に残る場合がある。仮説として、これらの不純物の影響が、上述のように堆積された不動態化層のような障壁不動態化層により最小化できるものとする。

不純物は、スピン１／２粒子であると仮定する。ジョセフソン多層、超伝導配線層、および付随する誘電体層を含むプロセッサのモデリングは上述の仮説を支持する。最上超伝導配線層の不動態化層を用いた集積回路と対比して、最上超伝導配線層の不動態化を行うことなく形成された集積回路を試験するための試験が考案された。不動態化層の一例が図１２の層１３８である。

この試験は、キュービットカプラ、すなわち着目ハミルトニアンの２個のキュービット項を実装する素子の大半が最上配線層に形成されるという知見に由来する。カプラの本体の大部分は最上配線層に置かれているが、自身の電流路の一部はビア、下位配線層、およびジョセフソン多層に含まれている。例えば、ある量子プロセッサのレイアウトでは、カプラ本体の約９０％が最上配線層に存在する。従って、試験は、一体化された表面上の不純物に最も近いカプラの方が、不純物から遠くに配置されたカプラよりも多くの不純物の存在を検出するものと仮定する。キュービットが人工スピン１／２粒子であるため、特定のカプラ値に対して、これらのカプラが異なる量の雑音に寄与するものと判定された。１個のキュービットに多数のカプラが関連付けられているため、このことは実装に便利であり、キュービット測定用に読み出し装置が設計されている。仮説が確認された。

図１５は、本システムおよび方法による、最上超伝導配線層の不動態化を行うことなく構築された一連のキュービットの雑音レベルをプロットしたグラフである。グラフ４００のデータは、上述の雑音測定処理を用いて抽出されたものであり、大部分は桃色雑音である。グラフ４００は、キュービットインデックス対してプロットされた４個のキュービット用の雑音を示す。プロット図は、４列に構成されている。第１列４０２ａ、４０２ｂ、４０２ｃ、４０２ｄは、Ｊ＝１に設定されているキュービットに取り付けられたカプラに対応する。これを慣用的に反強磁性という。第２列４０４ａ、４０４ｂ、４０４ｃ、４０４ｄは、キュービットに取り付けられたカプラがＪ＝０すなわち無結合値に設定されている場合のデータである。第２列４０４ａ、４０４ｂ、４０４ｃ、４０４ｄの雑音振幅は、第１列４０２ａ、４０２ｂ、４０２ｃ、４０２ｄよりも高い。第３列４０６ａ、４０６ｂ、４０６ｃ、４０６ｄを示す。列４０６ａ、４０６ｂ、４０６ｃ、４０６ｄのデータは、カップリング値Ｊ＝−１を有するカプラのものである。これを慣用的に強磁性という。第４列４０８ａ、４０８ｂ、４０８ｃ、４０８ｄを示す。列４０８ａ、４０８ｂ、４０８ｃ、４０８ｄのデータは、カップリング値Ｊ＝−２を有するカプラのものである。これを慣用的に強強磁性という。キュービットの雑音は、約８〜約１９ＳＮＵの範囲で変化する。カプラの設定は、キュービットが観測する雑音に影響を及ぼす。データ列４０２ａ、４０２ｂ、４０２ｃ、４０２ｄで検出された雑音の量もまた望ましいレベルよりも高い。

図１６は、本システムおよび方法による、最上超伝導配線層の不動態化を用いて構築された一連のキュービットの雑音レベルをプロットしたグラフである。不動態化層の一例が図１２の層１３８である。グラフ５００は、キュービットインデックスに対してプロットされた８個のキュービットの雑音を示す。プロット図は２列に構成されている。第１列５０２ａ〜５０２ｈは、キュービットに取り付けられたカプラがＪ＝１に設定されている場合のデータである。これを慣用的に反強磁性である。第２列５０８ａ〜５０８ｈを示す。列５０８ａ〜５０８ｈのデータは、カップリング値Ｊ＝−１を有するカプラのものである。これを慣用的に強強磁性である。

第１列５０２ａ〜５０２ｈのデータは、第２列５０８ａ〜５０８ｈのデータと重なり合う。キュービットの雑音は約４〜約６ＳＮＵの範囲で変化する。第１および第２のデータ列の誤差バーは重なり合う。余分の点および誤差バーはグラフ５００を見難くするため、無結合および強磁性の場合のデータは取得されているがプロットされていない。従って、キュービットが観測する雑音はカプラにより影響されない。

図１５、１６は、カプラが磁束雑音をキュービットに伝達できることを示し、製造処理が、結果的に得られた集積回路で観察される桃色雑音を変化させる様子を見せる。図１〜１４、特に図８〜１２および図１４に示す処理は、雑音がより低い集積回路を提供する。

少なくともいくつかの態様において、本出願は不動態化保護による超伝導配線の封入に関する。いくつかの実装例において、不動態化層は上述のように絶縁層であってよい。他の実装例において不動態化層は非絶縁であってよく、例えば、不動態化層はアルミニウム等の超伝導金属であってよい。

本明細書に記述する方法による不動態化は、超伝導配線の最上位層に適用可能であり、超伝導配線の１個以上の内側層に適用可能である。複数の超伝導配線層が存在する場合、超伝導配線の最上位（すなわち最上）層は基板に対して２個以上の超伝導配線層の相対的に外側に間隔が空けられて（すなわち配置されて）いる。超伝導配線の内側層は、基板に対して最上超伝導配線層の相対的に内側に間隔が空けられた層である。

本明細書に記述する方法の利点の一つは、半導体製造装置による後続処理から超伝導配線を保護することである。

ハイブリッド誘電システム
いくつかの実装例において、超伝導回路の製造に関連する本システムおよび方法に関して上で述べた誘電体層、絶縁層、および不動態化層のいずれかがハイブリッド誘電システムを用いて形成される。いくつかの実装例において、金属特徴を包む、または塞ぐ金属パターニングの後で、例えば窒化シリコン等のよりも高品質の誘電体膜を堆積させる。例えば二酸化シリコン等のより従来型（低品質）の誘電体膜が少なくとも１個の金属特徴の上に堆積され、続いて化学機械研磨（ＣＭＰ）により所望の厚さにされる。ハイブリッド誘電材料を用いることで、金属特徴を包む高品質誘電体および従来の誘電体の両方で平坦化にＣＭＰを使用できるようになる。いくつかの実装例において、より高品質の誘電体を用いて超伝導金属特徴の側面を保護することができる。

図１７Ａ〜１７Ｅは各々、例示する一実施形態による製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。

図１８は、例示する一実施形態による、図１７Ａ〜１７Ｅに示す構造を製造する製造処理１８００を示すフロー図である。

ここで図１７Ａ〜１７Ｅおよび図１８を参照するに、半導体製造装置は、ステップ１８１０で第１の誘電体層１７０４を基板１７０２の少なくとも一部の上に（例えば直接上に）堆積させる。例えば、半導体製造装置は、ＣＶＤ処理を用いて第１の誘電体層１７０４を基板１７０２の上に堆積させる。一実施形態では、基板１７０２はシリコンを含み、第１の誘電体層１７０４は二酸化シリコンを含んでいる。一実施形態において、半導体製造装置はステップ１８１０で第１の誘電体層１７０４を平坦化する。例えば、半導体製造装置はＣＭＰ処理を用いて第１の誘電体層１７０４を平坦化する。

基板１７０２が不導体材料（例えばサファイヤ）で形成されている場合、ステップ１８１０で第１の誘電体層１７０４を形成することが望ましくない場合がある。従って、少なくとも一実装例において、ステップ１８１０に関して上で述べた動作は実行されない。

ステップ１８２０で、半導体製造装置は超伝導層を堆積させて、１個以上の特徴、例えば１７０６−１、１７０６−２を形成すべく当該層をパターニングする。例えば、半導体製造装置は上述の図１、２に関して説明したように超伝導層を堆積させてパターニングする。超伝導特徴１７０６−１、１７０６−２は例えば、各々ニオブを含んでいてよい。

ステップ１８３０で、半導体製造装置は、第２の誘電体層１７０８を少なくとも１個の超伝導特徴１７０６−１および１７０６−２の上に堆積させる。一実装例において、第２の誘電体層１７０８は少なくとも１個の超伝導特徴１７０６−１、１７０６−２を包んで塞ぐ。一実装例において、第２の誘電体層１７０８は第１の誘電体層１７０４よりも高品質の誘電体を含んでいる。一実装例において、第２の誘電体層は窒化シリコンを含んでいる。

ステップ１８４０で、半導体製造装置は、第３の誘電体層１７１０を第２の誘電体層１７０８の少なくとも一部の上に堆積させる。一実装例において、第３の誘電体層１７１０は第１の誘電体層１７０４と同じ誘電材料を含んでいる。一実装例において、第３の誘電体層１７１０は二酸化シリコンを含んでいる。

ステップ１８５０で、半導体製造装置は第３の誘電体層１７１０を平坦化する。例えば、半導体製造装置はＣＭＰ処理を用いて第３の誘電体層１７１０を平坦化する。

ステップ１８５０で第３の誘電体層１７１０を平坦化することが望ましくない場合がある。従って、少なくとも一実装例において、ステップ１８５０に関して上で述べた動作は実行されない。

別の実装例ではパターニングの前に高品質誘電体膜を金属フィルムの上に堆積させる。高品質誘電体膜は、金属の上面を塞いで各種の処理化学品への露出から保護する。高品質誘電体膜および金属フィルムがパターニングされた後で、第２の高品質誘電体膜を塞がれた金属特徴の上に堆積させて、塞がれた金属特徴の最上面および側面を包む。次いで従来の誘電体膜を堆積させて所望の厚さにＣＭＰ研磨を行うことができる。

図１９Ａ〜１９Ｆは各々、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。

図２０は、例示する一実施形態による、図１９Ａ〜１９Ｆに示す構造を製造する製造方法２０００を示すフロー図である。

ここで図１９Ａ〜１９Ｆおよび図２０を参照するに、半導体製造装置は、ステップ２０１０で第１の誘電体層１９０４を基板１９０２の少なくとも一部の上に（例えば直接上に）堆積させる。例えば、半導体製造装置はＣＶＤ処理を用いて第１の誘電体層１９０４を基板１９０２の上に堆積させる。一実装例において、基板１９０２はシリコンを含み、第１の誘電体層１９０４は二酸化シリコンを含んでいる。一実装例において、半導体製造装置はステップ２０１０で第１の誘電体層１９０４を平坦化する。例えば、半導体製造装置はＣＭＰ処理を用いて第１の誘電体層１９０４を平坦化する。

基板１９０２が不導体材料（例えばサファイヤ）で形成されている場合、ステップ２０１０で第１の誘電体層１９０４を形成することが望ましくない場合がある。従って、少なくとも一実装例において、ステップ２０１０に関して上で述べた動作は実行されない。

半導体製造装置は、ステップ２０２０で超伝導層１９０６を堆積させ、ステップ２０３０で第２の誘電体層１９０７を堆積させる。一実装例において、超伝導層１９０６はニオブを含んでいる。一実装例において、第２の誘電体層１９０７は第１の誘電体層１９０４よりも高品質の誘電体を含んでいる。一実装例において、第２の誘電体層は窒化シリコンを含んでいる。

ステップ２０４０で、半導体装置製造は２個の層、すなわち超伝導層１９０６および第２の誘電体層１９０７をパターニングして、１個以上の特徴、例えば素子１９０６−１、１９０７−１、および素子１９０６−２、１９０７−２を含む特徴を形成する。例えば、半導体製造装置は、上述の図１、２に関して説明したように超伝導層および第２の誘電体層を堆積させてパターニングする。

ステップ２０５０で、半導体製造装置は第３の誘電体層１９０８を、少なくとも１個の超伝導特徴、例えば素子１９０６−１、１９０７−１、および素子１９０６−２、１９０７−２を含む特徴の上に堆積させる。一実施形態において、第３の誘電体層１９０８は少なくとも１個の超伝導特徴を包んで塞ぐ。一実装例において、第３の誘電体層１９０８は第１の誘電体層１９０４よりも高品質の誘電体を含んでいる。一実装例において、第３の誘電体層は窒化シリコンを含んでいる。

ステップ２０６０で、半導体製造装置は、第４の誘電体層１９１０を第３の誘電体層１９０８の少なくとも一部の上に堆積させる。一実施形態において、第４の誘電体層１９１０は第１の誘電体層１９０４と同じ誘電材料を含んでいる。一実施形態において、第４の誘電体層１９１０は二酸化シリコンを含んでいる。

ステップ２０７０で、半導体製造装置は第４の誘電体層１９１０を平坦化する。例えば、半導体製造装置はＣＭＰ処理を用いて第３の誘電体層１９１０を平坦化する。

ステップ２０７０で第３の誘電体層１９１０を平坦化することが望ましくない場合がある。従って、少なくとも一実装例において、ステップ２０７０に関して上で述べた動作は実行されない。

別の実装例は、金属特徴をパターニングした後で高品質誘電体を堆積させ、続いて従来の誘電体膜を堆積させるステップを含んでいてよい。次いでＣＭＰを用いて誘電体膜を金属最上面まで研磨する。次いで別の高品質誘電体膜を堆積させて層間誘電体を形成する。追加的な誘電材料を堆積させて、所望の厚さのハイブリッド層間誘電体を形成することができる。

図２１Ａ〜２１Ｈは各々、例示する一実施形態による、製造処理の連続的なフェーズにおける超伝導集積回路の断面図である。

図２２は、例示する一実施形態による、図２１Ａ〜２１Ｅに示す構造を製造する製造処理２２００を示すフロー図である。

ここで図２１Ａ〜２１Ｈおよび図２２を参照するに、半導体製造装置は、ステップ２２１０で第１の誘電体層２１０４を基板２１０２の少なくとも一部の上に（例えば直接上に）堆積させる。例えば、半導体製造装置はＣＶＤ処理を用いて第１の誘電体層２１０４を基板２１０２の上に堆積させる。一実装例において、基板２１０２はシリコンを含み、第１の誘電体層２１０４は二酸化シリコンを含んでいる。一実装例において、半導体製造装置はステップ２２１０で第１の誘電体層２１０４を平坦化する。例えば、半導体製造装置はＣＭＰ処理を用いて第１の誘電体層２１０４を平坦化する。

基板２１０２が不導体材料（例えばサファイヤ）で形成されている場合、ステップ２２１０で第１の誘電体層２１０４を形成することが望ましくない場合がある。従って、少なくとも一実装例において、ステップ２２１０に関して上で述べた動作は実行されない。

ステップ２２２０で、半導体製造装置は、超伝導層を堆積させて、１個以上の特徴、例えば２１０６−１、２１０６−２を形成すべく当該層をパターニングする。例えば、上述の図１および２に関して説明したように、半導体製造装置は超伝導層を堆積させてパターニングする。超伝導特徴２１０６−１、２１０６−２は各々ニオブを含んでいてよい。

ステップ２２３０で、半導体製造装置は、第２の誘電体層２１０８を超伝導特徴２１０６−１、２１０６−２の少なくとも一方の上に堆積させる。一実装例において、第２の誘電体層２１０８は超伝導特徴２１０６−１、２１０６−２の少なくとも一方を包んで塞ぐ。一実装例において、第２の誘電体層２１０８は第１の誘電体層２１０４よりも高品質の誘電体を含んでいる。一実装例において、第２の誘電体層は窒化シリコンを含んでいる。

ステップ２２４０で、半導体製造装置は、第３の誘電体層２１１０を第２の誘電体層２１０８の少なくとも一部の上に堆積させる。一実装例において、第３の誘電体層２１１０は、第１の誘電体層２１０４と同じ誘電材料を含んでいる。一実装例において、第３の誘電体層２１１０は、二酸化シリコンを含んでいる。

ステップ２２５０で、半導体製造装置は、第３の誘電体層２１１０を超伝導特徴２１０６−１、２１０６−２の少なくとも一方の最上面まで研磨する。例えば、半導体製造装置はＣＭＰ処理を用いて第３の誘電体層２１１０を研磨する。

ステップ２２６０で、半導体製造装置は、第４の誘電体層２１１２を、超伝導特徴２１０６−１、２１０６−２の少なくとも一方の上に、および第３の誘電体層２１１０の少なくとも一部の上に堆積させる。

ステップ２２７０で、半導体製造装置は、第５の誘電体層２１１４を第４の誘電体層２１１２の少なくとも一部の上に堆積させる。一実施形態において、第５の誘電体層２１１４は第１の誘電体層２１０４と同じ誘電材料を含んでいる。一実装例において、第５の誘電体層２１１０は二酸化シリコンを含んでいる。

ステップ２２８０で、半導体製造装置は第５の誘電体層２１１４を平坦化する。例えば、半導体製造装置はＣＭＰ処理を用いて第５の誘電体層２１１４を平坦化する。

ステップ２２８０で第３の誘電体層２１１４を平坦化することが望ましくない場合がある。従って、少なくとも一実装例において、ステップ２２８０に関して上で述べた動作は実行されない。

上述の各種の実施形態を組み合わせて更なる実施形態を提供することができる。本明細書の特定の開示内容および定義と矛盾しない範囲で、本明細書で言及した、および／または出願データシートに掲載した以下の米国仮特許出願第６２／０３６，９６９号（２０１４年８月１３日出願）、同第６２／１２０，７２３号（２０１５年２月２５日出願）、同第６１／９７９，４０６号（２０１４年４月１４日出願）、同第６１／９８７，７８２号（２０１４年５月２日出願）、同第６１／９４０，２７８号（２０１４年２月１４日出願）、同第６１／７１４，６４２号（２０１２年１０月１６日出願）、同第６１／６０８，３７９号（２０１２年３月８日出願）、同第６１／１５６，３７７号（２００９年２月２７日出願）、および米国特許出願第１２／９９２，０４９号（２０１５年１月２０日出願、但し米国特許法３７１条（ｃ）項に基づく２０１０年１１月１０日出願の第１４／６００，９６２号）、並びに国際公開第２０１３１８０７８０Ａ３号を含むがこれに限定されない、米国特許、米国特許出願公開、米国特許出願、外国特許、外国特許出願、および非特許文献の全てについて本明細書にその全文を引用している。上述の実施形態の態様は、各種の特許、出願、および出版物のシステム、回路および概念を利用して更なる実施形態を提供すべく必要に応じて変更可能である。

これらおよび他の変更を、上の詳細説明に照らし合わせて各実施形態に行うことができる。一般に、以下の請求項で用いる用語は、当該請求項を本明細書および請求項において開示する特定の実施形態に限定するものと解釈すべきではなく、そのような請求項が有効である等価物の完全範囲と共に全ての可能な実施形態を含むものと解釈すべきである。従って、請求項は本開示により限定されない。

Claims (34)

1. ジョセフソン接合を製造する方法であって、
   ある範囲の臨界温度で超伝導性を示す材料を含む内側超伝導層を堆積させるステップと、
   前記内側超伝導層の少なくとも一部を覆う酸化物層を形成するステップと、
   前記酸化物層の少なくとも一部を覆うべくある範囲の臨界温度で超伝導性を示す材料を含む外側超伝導層を堆積させるステップと、
   前記外側超伝導層から少なくとも１個の構造を形成すべく前記外側超伝導層の一部を除去するステップと、
   前記外側超伝導層の一部を覆うべく第１の絶縁層を堆積させるステップと、
   前記第１の絶縁層を貫通する第１の孔を画定すべく前記第１の絶縁層の一部を除去するステップと、
   前記第１の絶縁層の一部および前記第１の孔の一部の内部を覆うべくある範囲の臨界温度で超伝導性を示す材料を含む第１の超伝導配線層を堆積させるステップと、
   前記第１の超伝導配線層の一部を除去するステップと、
   前記第１の超伝導配線層の一部を覆うべく第２の絶縁層を堆積させるステップと、
   前記第２の絶縁層の一部を覆うべく最上超伝導配線層を堆積させるステップと、
   前記最上超伝導配線層の一部を除去するステップと、
   前記最上超伝導配線層の一部を覆うべく不動態化層を堆積させるステップとを含む方法。
2. 前記最上超伝導配線層の一部の上に不動態化層を堆積させるステップが、前記最上超伝導層の前記一部の上に絶縁層を堆積させるステップを含んでいる、請求項１に記載の方法。
3. 前記最上超伝導配線層の前記一部の上に絶縁層を堆積させるステップが、前記最上超伝導層の前記一部の上に酸化物を堆積させるステップを含んでいる、請求項２に記載の方法。
4. 前記最上超伝導配線層の一部を覆うべく不動態化層を堆積させるステップが、前記最上超伝導層の前記一部の上に超伝導金属を堆積させるステップを含んでいる、請求項１に記載の方法。
5. 前記最上超伝導層の前記一部の上に超伝導金属を堆積させるステップが、前記最上超伝導層の前記一部の上にアルミニウムを堆積させるステップを含んでいる、請求項４に記載の方法。
6. 前記外側超伝導層の一部を覆うべく第１の絶縁層を堆積させるステップが、
   前記外側超伝導層の一部を覆うべく第１の誘電体を堆積させるステップと、
   前記第１の誘電体の少なくとも一部を覆うべく第２の誘電体を堆積させるステップとを含んでいる、請求項１に記載の方法。
7. 前記第１の誘電体が窒化シリコンを含み、前記第２の誘電体が二酸化シリコンを含んでいる、請求項６に記載の方法。
8. 前記第１の超伝導配線層の一部を覆うべく第２の絶縁層を堆積させるステップが、
   前記第１の超伝導配線層の一部を覆うべく第１の誘電体を堆積させるステップと、
   前記第１の誘電体の少なくとも一部を覆うべく第２の誘電体を堆積させるステップとを含んでいる、請求項１に記載の方法。
9. 第１の誘電体を堆積させるステップが窒化シリコンを堆積させるステップを含み、第２の誘電体を堆積させるステップが二酸化シリコンを堆積させるステップを含んでいる、請求項８に記載の方法。
10. 前記最上超伝導配線層の一部を覆うべく不動態化層を堆積させるステップが、
    前記第１の超伝導配線層の一部を覆うべく第１の誘電体を堆積させるステップと、
    前記第１の誘電体の少なくとも一部を覆うべく第２の誘電体を堆積させるステップとを含んでいる、請求項１に記載の方法。
11. 前記第１の誘電体が窒化シリコンを含み、前記第２の誘電体が二酸化シリコンを含んでいる、請求項１０に記載の方法。
12. 超伝導集積回路を製造する方法であって、
    基板を覆う第１の誘電体を堆積させるステップと、
    ある範囲の臨界温度で超伝導性を示す材料を含み且つ前記第１の誘電体の少なくとも一部を覆う超伝導層を堆積させるステップと、
    少なくとも１個の超伝導特徴を形成すべく前記超伝導層をパターニングするステップと、
    前記少なくとも１個の超伝導特徴の少なくとも一部を覆う第２の誘電体を堆積させるステップと、
    前記第２の誘電体の少なくとも一部を覆う第３の誘電体を堆積させるステップとを含む方法。
13. 前記第３の誘電体を所定の厚さに平坦化するステップを更に含んでいる、請求項１２に記載の方法。
14. 前記第１の誘電体および前記第３の誘電体の一方を堆積させるステップが二酸化シリコンを堆積するステップを含み、前記第２の誘電体を堆積させるステップが窒化シリコンを堆積させるステップを含んでいる、請求項１２または１３のいずれか１項に記載の方法。
15. 基板と、
    前記基板を覆うジョセフソン接合多層と、
    ある範囲の臨界温度で超伝導性を示す材料を含み且つ前記ジョセフソン接合多層を覆う複数の超伝導配線層と、
    前記複数の超伝導配線層のうちの最上超伝導配線層であって前記基板に対して前記複数の超伝導配線層から相対的に外側に間隔が空けられた最上超伝導配線層と、
    前記最上配線層を覆う不動態化層とを含む製品。
16. 前記最上配線層を覆う前記不動態化層が、前記最上配線層を覆う絶縁層を含んでいる、請求項１５に記載の製品。
17. 前記最上配線層を覆う前記絶縁層が酸化物を含んでいる、請求項１６に記載の製品。
18. 前記最上配線層を覆う前記不動態化層が、前記最上配線層を覆う超伝導金属層を含んでいる、請求項１５に記載の製品。
19. 前記最上配線層を覆う前記超伝導金属層がアルミニウムを含んでいる、請求項１８に記載の製品。
20. 基板と、
    前記基板を覆うジョセフソン接合多層と、
    前記ジョセフソン接合多層を覆う複数の超伝導配線層と、
    前記内側超伝導配線層を覆う不動態化層とを含む製品であって、
    前記複数の超伝導配線層が最上超伝導配線層および内側超伝導配線層を含み、前記複数の超伝導配線層がある範囲の臨界温度で超伝導性を示す材料を含み、前記最上超伝導配線層が、前記基板に対して前記複数の超伝導配線層の他の全てのものから相対的に外側に配置され、前記内側超伝導配線層が、前記基板に対して前記最上超伝導配線層から相対的に内側に配置されている製品。
21. 前記内側超伝導配線層を覆う前記不動態化層が、前記内側超伝導配線層を覆う絶縁層を含んでいる、請求項２０に記載の製品。
22. 前記内側超伝導配線層を覆う前記絶縁層が酸化物を含んでいる、請求項２１に記載の製品。
23. 前記内側超伝導配線層を覆う前記不動態化層が、前記最上配線層を覆う超伝導金属層を含んでいる、請求項２０に記載の製品。
24. 前記内側超伝導配線層を覆う前記超伝導金属層がアルミニウムを含んでいる、請求項２３に記載の方法。
25. 前記ジョセフソン接合多層が、
    ある範囲の臨界温度で超伝導性を示す材料を含む内側超伝導層と、
    前記内側超伝導層の少なくとも一部を覆う第１の酸化物層と、
    ある範囲の臨界温度で超伝導性を示す材料を含み且つ前記酸化物層の少なくとも一部を覆う超伝導構造とを含んでいる、請求項２０に記載の製品。
26. 前記基板を覆う少なくとも１個の誘電体層を更に含み、前記少なくとも１個の誘電体層が少なくとも２個の誘電体を含んでいる、請求項２０に記載の製品。
27. 前記基板を覆う第１の誘電体と、
    ある範囲の臨界温度で超伝導性を示す材料を含み且つ前記第１の誘電体の少なくとも一部を覆う超伝導層と、
    前記超伝導層の少なくとも一部を覆う第２の誘電体と、
    前記第２の誘電体の少なくとも一部を覆う第３の誘電体とを含んでいる、請求項２０に記載の製品。
28. 前記第１の誘電体および第３の誘電体の少なくとも一方が二酸化シリコンを含み、前記第２の誘電体が窒化シリコンを含んでいる、請求項２７に記載の製品。
29. 超伝導集積回路を製造する方法であって、
    基板を覆う第１の誘電体を堆積させるステップと、
    ある範囲の臨界温度で超伝導性を示す材料を含み且つ前記第１の誘電体の少なくとも一部を覆う超伝導層を堆積させるステップと、
    前記超伝導層を覆うべく第２の誘電体を堆積させるステップと、
    誘電キャップを含む少なくとも１個の超伝導特徴を形成すべく前記第２の誘電体および前記超伝導層をパターニングするステップと、
    前記少なくとも１個の超伝導特徴の少なくとも一部を覆う第３の誘電体を堆積させるステップと、
    前記第３の誘電体の少なくとも一部を覆う第４の誘電体を堆積させるステップとを含む方法。
30. 前記第４の誘電体を所定の厚さに平坦化するステップを更に含んでいる、請求項２９に記載の方法。
31. 前記第１の誘電体および前記第４の誘電体の少なくとも一方が二酸化シリコンを含み、前記第２の誘電体および前記第３の誘電体の少なくとも一方が窒化シリコンを含んでいる、請求項２９または３０のいずれか１項に記載の方法。
32. 超伝導集積回路を製造する方法であって、
    基板を覆う第１の誘電体を堆積させるステップと、
    ある範囲の臨界温度で超伝導性を示す材料を含み且つ前記第１の誘電体の少なくとも一部を覆う超伝導層を堆積させるステップと、
    少なくとも１個の超伝導特徴を形成すべく前記超伝導層をパターニングするステップと、
    前記少なくとも１個の超伝導特徴の少なくとも一部を覆う第２の誘電体を堆積させるステップと、
    前記第２の誘電体の少なくとも一部を覆う第３の誘電体を堆積させるステップと、
    前記少なくとも１個の超伝導特徴の少なくとも一部を露出させるべく前記第３の誘電体を研磨するステップと、
    前記少なくとも１個の超伝導特徴の少なくとも一部を覆う第４の誘電体を堆積させるステップと、
    前記第４の誘電体の少なくとも一部を覆う第５の誘電体を堆積させるステップとを含む方法。
33. 前記第５の誘電体を所定の厚さに平坦化するステップを更に含んでいる、請求項ステップ３２に記載の方法。
34. 前記第１の誘電体、前記第３の誘電体、および前記第５の誘電体のうち少なくとも１個が二酸化シリコンを含み、前記第２の誘電体および前記第４の誘電体の少なくとも一方が窒化シリコンを含んでいる、請求項３２または３３のいずれか１項に記載の方法。

Images