CN113257988A - 硬掩模及其制备方法、约瑟夫森结的制备方法及超导电路 - Google Patents

硬掩模及其制备方法、约瑟夫森结的制备方法及超导电路 Download PDF

Info

Publication number
CN113257988A
CN113257988A CN202010250679.5A CN202010250679A CN113257988A CN 113257988 A CN113257988 A CN 113257988A CN 202010250679 A CN202010250679 A CN 202010250679A CN 113257988 A CN113257988 A CN 113257988A
Authority
CN
China
Prior art keywords
pattern
hard mask
silicon nitride
nitride layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010250679.5A
Other languages
English (en)
Other versions
CN113257988B (zh
Inventor
高然
周经纬
邓纯青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alibaba Group Holding Ltd
Original Assignee
Alibaba Group Holding Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alibaba Group Holding Ltd filed Critical Alibaba Group Holding Ltd
Priority to CN202010250679.5A priority Critical patent/CN113257988B/zh
Priority to US17/216,179 priority patent/US11626556B2/en
Publication of CN113257988A publication Critical patent/CN113257988A/zh
Application granted granted Critical
Publication of CN113257988B publication Critical patent/CN113257988B/zh
Priority to US18/172,710 priority patent/US20230210020A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本发明实施例提供了一种硬掩模及其制备方法、约瑟夫森结的制备方法及超导电路。硬掩模包括：氧化硅层，用于设置于裸硅片上；氮化硅层，设置于氧化硅层的上端；在氮化硅上设置有第一图案，氧化硅层上设置有与第一图案相对应的第二图案，第一图案与第二图案的形状不同，第一图案与第二图案用于辅助在裸硅片上形成约瑟夫森结。本实施例提供的技术方案，通过氧化硅层和氮化硅层构成硬掩模，使得硬掩模可以承受不同加工温度的材料，适用于多种表面处理工艺，可以与超高真空环境兼容，且在制备约瑟夫森结时，可以适用于材料淀积前后，较强烈的处理工艺；不仅保证了约瑟夫森结的制备质量和效率，同时也提高了对约瑟夫森结进行制备的工艺多样性和兼容性。

Description

硬掩模及其制备方法、约瑟夫森结的制备方法及超导电路
技术领域
本发明涉及超导电路技术领域，尤其涉及一种硬掩模及其制备方法、约瑟夫森结的制备方法及超导电路。
背景技术
超导量子比特器件的制备已有几十年历史，几十年前至今用于制备约瑟夫森结的工艺都是基于电子束光刻胶的软掩模板技术，软掩模板技术具有方便、稳定的特点。但是，软掩模板技术因其模板材料是有机高分子，因此，存在一个极大的弊端，例如：需要保持低温、低轰击、不可清洗等预设条件。因而，在利用软掩膜板技术制备约瑟夫森结时，使得制备约瑟夫森结的工艺条件也需要满足苛刻的要求。
发明内容
本发明实施例提供了一种硬掩模及其制备方法、约瑟夫森结的制备方法、设备及超导电路，通过氧化硅层和氮化硅层构成硬掩模，使得硬掩模可以承受不同加工温度的材料，适用于多种表面处理工艺，并且还可以应用于超高真空的环境。
第一方面，本发明实施例提供了一种硬掩模，包括：
氧化硅层，用于设置于裸硅片上；
氮化硅层，设置于所述氧化硅层的上端；
在所述氮化硅上设置有第一图案，所述氧化硅层上设置有与所述第一图案相对应的第二图案，所述第一图案与所述第二图案的形状不同，所述第一图案与所述第二图案用于辅助在所述裸硅片上形成约瑟夫森结。
第二方面，本发明实施例提供了一种硬掩模的制备方法，包括：
在预设的裸硅片上形成氧化硅层；
在所述氧化硅层的上端形成氮化硅层；
在所述氮化硅层上形成第一图案，并在所述氧化硅层上形成与所述第一图案相对应的第二图案，形成硬掩模，其中，所述第一图案与所述第二图案的形状不同，所述第一图案与所述第二图案用于辅助在所述裸硅片上形成约瑟夫森结。
第三方面，本发明实施例提供一种约瑟夫森结的制备方法，包括：
通过第一硬掩模在预设的裸硅片上生长预设材料,生成第一结构；
通过第二硬掩模在预设的裸硅片上生长预设材料,生成第二结构,所述第一结构的方向与所述第二结构的方向不同；
通过所述第一结构和所述第二结构生成所述约瑟夫森结,所述约瑟夫森结用于作为一非线性电感元件。
第四方面，本发明实施例提供了一种超导电路，其特征在于，包括：
约瑟夫森结，用于作为一非线性电感元件，所述约瑟夫森结通过上述第三方面所述的约瑟夫森结的制备方法所生成。
第五方面，本发明实施例提供了一种硬掩模的制备设备，包括：存储器、处理器；其中，所述存储器用于存储一条或多条计算机指令，其中，所述一条或多条计算机指令被所述处理器执行时实现如上述第二方面所述的硬掩模的制备方法。
第六方面，本发明实施例提供了一种计算机存储介质，用于储存计算机程序，所述计算机程序使计算机执行时实现上述第二方面所述的硬掩模的制备方法。
第七方面，本发明实施例提供了一种约瑟夫森结的制备设备，包括：存储器、处理器；其中，所述存储器用于存储一条或多条计算机指令，其中，所述一条或多条计算机指令被所述处理器执行时实现上述第三方面所述的约瑟夫森结的制备方法。
第八方面，本发明实施例提供了一种计算机存储介质，用于储存计算机程序，所述计算机程序使计算机执行时实现上述第三方面所述的硬掩模的制备方法。
本实施例提供的硬掩模及其制备方法、约瑟夫森结的制备方法、设备及超导电路，通过氧化硅层和氮化硅层构成硬掩模，从而使得硬掩模可以适用于1000℃以上的加工温度的材料、多种表面处理工艺，并可以与超高真空环境兼容；同时，在利用该硬掩模制备约瑟夫森结时，可以适用于材料淀积前后，较强烈的处理工艺，例如：退火、去残胶、衬底表面重构等操作，这样不仅保证了约瑟夫森结的制备质量和效率，同时也提高了对约瑟夫森结进行制备的工艺多样性以及工艺兼容性，进而有效地提高了该硬掩模使用的稳定可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种硬掩模的剖面结构示意图一；
图2为本发明实施例提供的一种硬掩模的结构示意图；
图3为图2实施例所对应的硬掩模的剖面结构示意图二；
图4为本发明实施例提供的一种硬掩模的制备方法的流程示意图；
图5为本发明实施例提供的另一种硬掩模的制备方法的流程示意图；
图6为本发明实施例提供的在所述氮化硅层上形成第一图案的流程示意图；
图7为本发明实施例提供的在所述氧化硅层上形成与所述第一图案相对应的第二图案的流程示意图；
图8为本发明应用实施例提供的一种硬掩模的制备方法的场景示意图；
图9为本发明实施例提供的一种约瑟夫森结的制备方法的流程示意图；
图10为本发明实施例提供的通过所述第一结构和所述第二结构生成所述约瑟夫森结的示意图；
图11为本发明实施例提供的去除位于所述裸硅片上的所述第一硬掩模和所述第二硬掩模的示意图；
图12为本发明实施例提供的基于所述多个预设图案，去除位于所述裸硅片上的第一硬掩模和所述第二硬掩模的示意图一；
图13为本发明实施例提供的基于所述多个预设图案，去除位于所述裸硅片上的第一硬掩模和所述第二硬掩模的示意图二；
图14为本发明实施例提供的有桥结构的硬掩模的结构示意图；
图15为本发明实施例提供的基于第一投影角度，通过所述同一掩模上的所述第一掩模图案和所述第二掩模图案，在所述裸硅片上生成预设材料生成所述第一结构的示意图；
图16为本发明实施例提供的基于第二投影角度，通过所述同一掩模上的所述第一掩模图案和所述第二掩模图案，在所述裸硅片上生成预设材料生成所述第二结构的示意图；
图17为本发明实施例提供的一种硬掩模的制备设备的结构示意图；
图18为本发明实施例提供的一种约瑟夫森结的制备设备的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义，“多种”一般包含至少两种，但是不排除包含至少一种的情况。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
取决于语境，如在此所使用的词语“如果”、“若”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。类似地，取决于语境，短语“如果确定”或“如果检测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当检测(陈述的条件或事件)时”或“响应于检测(陈述的条件或事件)”。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的商品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种商品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的商品或者系统中还存在另外的相同要素。
另外，下述各方法实施例中的步骤时序仅为一种举例，而非严格限定。
为了便于理解本申请的技术方案，下面对相关技术进行简要说明：约瑟夫森结Josephson junction是一种由两层超导材料被超薄的绝缘体(几纳米的介电层)隔开的夹层结构，其在低温下的电学表现为非线性电感元件，该非线性电感元件是制备量子超导比特的必要原件，因此，约瑟夫森结的可靠产生对超导量子电路的应用至关重要。
其中，约瑟夫森结的最广泛制造技术是悬浮桥技术(Dolan-bridge)，其具体是利用两层电子束光刻胶(电阻)形成桥结构，以便在桥下以两个不同的投影角度来沉积超导材料，形成约瑟夫森结。上述的电子束光刻胶可以为聚甲基丙烯酸甲酯(polymethylmethacrylate，简称PMMA)电子束光刻胶，其是一种可以被电子束曝光的有机高分子材料，用于形成特定镂空图形。
基于电子束光刻胶的悬浮桥技术来形成约瑟夫森结具有稳健性和可重复性的特性，并且，上述技术应用于铝基量子电路的制作已数十年，然而，上述的悬浮桥技术同时对制造条件提出了一些严格的要求:
(a)由于电子束光刻胶的材质，使得制备约瑟夫森结的整个过程的温度需要保持在80℃以下。
(b)由于两层电子束光刻胶之间可以形成桥结构，为了保证桥结构的稳定性和不易变形，不能对形成桥结构的悬浮桥技术进行强烈的处理操作。
(c)由于电子束光刻胶的材质特征，其在超高真空的环境下会产生气体，从而会破坏超高真空的环境，因此，使得电子束光刻胶不适用于需要超高真空的沉积过程。
总结来说，上述悬浮桥技术在超导量子信息处理中仍然发挥着重要作用的一个主要原因是铝可以在室温下沉积。虽然上述的悬浮桥技术具有方便、稳定的特点，但是，由于其模板材料为有机高分子，对后续制备工艺的条件有着苛刻的要求(例如：低温、低轰击、不可清洗等等)。因而，软模板的使用范围基本局限于一种材料(铝)的制备工艺，而更多的高性能超导材料无法被有效使用。
为了解决上述技术问题，本实施例提供了一种硬掩模及其制备方法、约瑟夫森结的制备方法及超导电路，其中，硬掩模Hard mask是一种用耐高温的高密度无机材料制作出来的掩模板，该掩模板用于制备约瑟夫森结。该技术方案可以基于硬掩模来提高工艺材料的选择性和工艺条件的通用性，从而可以忽略上述约瑟夫森结的制备工艺所提及的限制要求。具体的，该硬掩模可承受高达1000℃的工艺温度、多种表面处理工艺，并可以与超高真空环境兼容；同时，可以适用于材料淀积前后，较强烈的处理工艺，例如：退火、去残胶、衬底表面重构等操作，从而有效地提高了约瑟夫森结的制备质量和效率，同时也提高了对约瑟夫森结进行制备的工艺多样性以及工艺兼容性。
下面结合附图，对本发明的一些实施方式作详细说明。在各实施例之间不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
图1为本发明实施例提供的一种硬掩模的剖面结构示意图一；参考附图1所示，本实施例提供了一种硬掩模，该硬掩模用于制备约瑟夫森结，具体的，该硬掩模可以包括：氧化硅层101和氮化硅层102，其中，氧化硅层101用于设置于裸硅片100上；氮化硅层102可以设置于氧化硅层101的上端。而后，可以在氮化硅层102和氧化硅层101上刻蚀用于制备约瑟夫森结的图案，具体的，在氮化硅上设置有第一图案1021，氧化硅层101上设置有与第一图案1021相对应的第二图案1011，第一图案1021与第二图案1011的形状不同，第一图案1021与第二图案1011用于辅助在裸硅片100上形成约瑟夫森结。
其中，氧化硅层101可以由氧化硅SiOx材料构成，可以理解的是，上述的氧化硅SiOx材料可以包括以下任意之一：一氧化硅SiO材料、二氧化硅SiO2材料、三氧化硅SiO3材料、四氧化硅SiO4材料等等，本领域技术人员可以根据具体的应用需求来选择不同的氧化硅材料来形成氧化硅层101。相类似的，氮化硅层102可以由氮化硅SiNx材料构成，可以理解的是，上述的氮化硅SiNx材料可以包括：四氮化三硅Si3N4材料。当然的，本领域技术人员也可以根据具体的应用需求和设计需求选择其他的材料来构成氧化硅层101和氮化硅层102，在此不再赘述。
另外，本实施例对于氧化硅层101的厚度信息不做限定，本领域技术人员可以根据具体的应用需求和设计需求进行配置，例如：氧化硅层101的厚度信息大于或等于200nm、且小于或等于800nm，具体的，氧化硅层101可以为200nm、300nm或者400nm等等。相类似的，本实施例对于氮化硅层102的厚度信息不做限定，本领域技术人员可以根据具体的应用需求和设计需求进行配置，例如：氮化硅层102的厚度信息大于或等于400nm、且小于或等于1400nm，氮化硅层102可以为400nm、500nm或者600nm等等，在此不再赘述。
此外，在氮化硅上设置有第一图案1021，氧化硅层101上设置有与第一图案1021相对应的第二图案1011时，一般情况下，可以先在氮化硅层102上形成第一图案1021，而后可以基于第一图案1021在氧化硅层101上形成与第一图案1021相对应的第二图案1011，此时，第二图案1011的线宽尺寸大于或等于第一图案1021的线宽尺寸，即第二图案1011的线宽尺寸可以大于第一图案1021的线宽尺寸，或者，第二图案1011的线宽尺寸可以等于第一图案1021的线宽尺寸，并且，具体实现时，第一图案1021的线宽尺寸可以大于或等于100nm，第二图案1011的线宽尺寸也可以大于或等于100nm。
在一些实例中，在将氮化硅层102上设置第一图案1021时，为了能够保证第一图案1021形成的稳定可靠性，可以控制氮化硅层102的应力小于或等于预设阈值，需要注意的是，氮化硅层102的应力与氮化硅层102中氮材料与硅材料的占比有关。具体的，在氮化硅层102的应力大于预设阈值时，则可以通过调整氮化硅层102中氮材料与硅材料的占比信息来调整氮化硅层102的应力。当然的，本领域技术人员也可以通过其他的方式来调整氮化硅层102的应力，只要能够保证氮化硅层102的应力小于或等于预设阈值即可，在此不再赘述。
本实施例提供的硬掩模，通过氧化硅层101和氮化硅层102构成硬掩模，从而使得硬掩模可以适用于1000℃以上的加工温度的材料、多种表面处理工艺，并可以与超高真空环境兼容，同时，在利用该硬掩模制备约瑟夫森结的过程中，可以适用于材料淀积前后，较强烈的处理工艺，例如：退火、去残胶、衬底表面重构等操作，这样不仅保证了约瑟夫森结的制备质量和效率，同时也提高了对约瑟夫森结进行制备的工艺多样性以及工艺兼容性，进而有效地提高了该硬掩模使用的稳定可靠性。
图2为本发明实施例提供的一种硬掩模的结构示意图；图3为图2实施例所对应的硬掩模的剖面结构示意图二；在上述实施例的基础上，继续参考附图2-3所示，本实施例提供了另一种硬掩模的结构，具体的，该硬掩模还可以包括：
图像传输层103,设置于氮化硅层102的上端，图像传输层103上设置有第三图案1031，第三图案1031用于辅助在氮化硅上形成与第三图案1031相对应的第一图案1021。
其中，图像传输层103用于将图像传输至氮化硅层102。本实施例对于图像传输层103所构成的具体材质不做限定，本领域技术人员可以根据具体的应用需求进行设置，例如：图像传输层103可以由铬材料构成。本实施例对于图像传输层103的具体厚度尺寸不做限定，本领域技术人员可以根据具体的应用需求和设计需求进行设置，具体的，图像传输层103的厚度信息可以大于或等于15nm、且小于或等于50nm。
另外，由于图像传输层103设置于氮化硅层102的上端，因此，在对氮化硅层102上配置图案时，可以先在图像传输层103上设置第三图案1031，该第三图案1031可以用于辅助在氮化硅层102上形成与第三图案1031相对应的第一图案1021，可以理解的是，第三图案1031的线宽尺寸可以与第一图案1021的线宽尺寸相同，在第一图案1021的线宽尺寸大于或等于100nm时，第三图案1031的线宽尺寸也大于或等于100nm。
具体实现时，为了能够在图像传输层103上设置第三图案1031，可以先在图像传输层103上设置有电子束光刻胶层，通过在电子束光刻胶层刻蚀待传输图案，而后基于待传输图案在图像传输层103上设置与待传输图案相对应的第三图案1031，而后可以基于第三图案1031在氮化硅层102上设置与第三图案1031相对应的第一图案1021，进而可以基于第一图案1021在氧化硅层101上设置与第一图案1021相对应的第二图案1011，从而生成了一种硬掩模，该硬掩模可以包括图像传输层103、氮化硅层102和氧化硅层101，通过该硬掩模可以配置约瑟夫森结。
本实施例中，通过设置于氮化硅层102上端的图像传输层103，并通过图像传输层103上的第三图案1031辅助在氮化硅上形成与第三图案1031相对应的第一图案1021，不仅保证了硬掩模生成的稳定可靠性，并且也扩展了硬掩模生成的灵活多样性。
图4为本发明实施例提供的一种硬掩模的制备方法的流程示意图；参考附图4所示，本实施例提供了一种硬掩模的制备方法，该制备方法可以用于制备生成硬掩模，可以理解的是，具有不同结构的硬掩模可以对应有不同的制备方法。具体的，该制备方法可以包括：
步骤S401：在预设的裸硅片上形成氧化硅层。
步骤S402：在氧化硅层的上端形成氮化硅层。
步骤S403：在氮化硅层上形成第一图案，并在氧化硅层上形成与第一图案相对应的第二图案，形成硬掩模，其中，第一图案与第二图案的形状不同，第一图案与第二图案用于辅助在裸硅片上形成约瑟夫森结。
下面对上述步骤的实现过程进行详细阐述：
步骤S401：在预设的裸硅片上形成氧化硅层。
其中，本实施例对于裸硅片的具体尺寸不做限定，例如：裸硅片的尺寸可以很大，或者，裸硅片的尺寸也可以很小，本领域技术人员可以根据具体的应用需求和设计需求进行设置，在此不再赘述。在获取到裸硅片之后，可以在裸硅片上形成氧化硅层，具体的，可以通过干法氧化法来形成氧化硅层。当然的，本领域技术人员也可以采用其他的方式来生成氧化硅层，只要能够保证在裸硅片上稳定形成氧化硅层即可，在此不再赘述。
另外，本实施例对于氧化硅层的厚度信息不做限定，本领域技术人员可以根据具体的应用需求和设计需求进行配置，例如：氧化硅层的厚度信息大于或等于200nm、且小于或等于800nm，具体的，氧化硅层可以为200nm、300nm或者400nm等等。
步骤S402：在氧化硅层的上端形成氮化硅层。
当在预设的裸硅片上形成氧化硅层之后，可以在氧化硅层的上端形成氮化硅层，具体的，可以通过低压力化学气相沉积法(Low Pressure Chemical Vapor Deposition，简称LPCVD)在氧化硅层的上端形成氮化硅层，其中，LPCVD是一种生长氮化硅的薄膜生长技术。当然的，本领域技术人员也可以采用其他的方式来生成氮化硅层，只要能够保证在氧化硅层的上端稳定形成氮化硅层即可，在此不再赘述。
另外，本实施例对于氮化硅层的厚度信息不做限定，本领域技术人员可以根据具体的应用需求和设计需求进行配置，例如：氮化硅层的厚度信息大于或等于400nm、且小于或等于1400nm，氮化硅层可以为400nm、500nm或者600nm等等，在此不再赘述。
步骤S403：在氮化硅层上形成第一图案，并在氧化硅层上形成与第一图案相对应的第二图案，形成硬掩模，其中，第一图案与第二图案的形状不同，第一图案与第二图案用于辅助在裸硅片上形成约瑟夫森结。
当在氧化硅层的上端形成氮化硅层时，可以在氮化硅层上形成第一图案，并且可以在氧化硅层上形成与第一图案相对应的第二图案，其中，第一图案与第二图案的形状不同，第一图案与第二图案用于辅助在裸硅片上形成约瑟夫森结，从而可以形成硬掩模。
具体的，在氮化硅上设置第一图案，氧化硅层上设置与第一图案相对应的第二图案时，一般情况下，先在氮化硅层上形成第一图案，而后可以基于第一图案在氧化硅层上形成与第一图案相对应的第二图案，此时，第二图案的线宽尺寸大于或等于第一图案的线宽尺寸，即第二图案的线宽尺寸可以大于第一图案的线宽尺寸，或者，第二图案的线宽尺寸可以等于第一图案的线宽尺寸，具体的，第一图案的线宽尺寸可以大于或等于100nm，第二图案的线宽尺寸也可以大于或等于100nm。
本实施例提供的硬掩模的制备方法，通过在预设的裸硅片上形成氧化硅层，并在氧化硅层的上端形成氮化硅层，在氮化硅层上形成第一图案，并在氧化硅层上形成与第一图案相对应的第二图案，其中，第一图案与第二图案的形状不同，第一图案与第二图案用于辅助在裸硅片上形成约瑟夫森结，从而有效地实现了对用于制备约瑟夫森结的硬掩模进行生成，进而保证了该制备方法的实用性。
图5为本发明实施例提供的另一种硬掩模的制备方法的流程示意图；在上述实施例的基础上，继续参考附图5所示，本实施例中的方法还可以包括：
步骤S501：获取氮化硅层的应力信息。
步骤S502：在应力信息大于预设应力阈值时，则调整氮化硅层中氮材料与硅材料之间的比例，以使得应力信息小于或等于预设应力阈值。
具体的，在将氮化硅层上设置第一图案时，为了能够保证第一图案形成的稳定可靠性，可以控制氮化硅层的应力小于或等于预设阈值，需要注意的是，氮化硅层的应力与氮化硅层中氮材料与硅材料的占比有关，因此，通过获取到氮化硅层中氮材料与硅材料的占比信息之后，即可根据预设的占比信息与应力信息之间的映射关系来获取氮化硅层的应力信息。
而后，可以将氮化硅层的应力信息与预设阈值进行分析比较，在氮化硅层的应力大于预设阈值时，则可以通过调整氮化硅层中氮材料与硅材料的占比信息来调整氮化硅层的应力。当然的，本领域技术人员也可以通过其他的方式来调整氮化硅层的应力，只要能够保证氮化硅层的应力小于或等于预设阈值即可，在此不再赘述。
本实施例中，通过获取氮化硅层的应力信息，在应力信息大于预设应力阈值时，则调整氮化硅层中氮材料与硅材料之间的比例，以使得应力信息小于或等于预设应力阈值，从而有效地保证了在氮化硅层上形成第一图案形成的质量和效率，进一步提高了该硬掩模使用的准确可靠性。
图6为本发明实施例提供的在氮化硅层上形成第一图案的流程示意图；在上述实施例的基础上，继续参考附图6所示，本实施例对于在氮化硅层上形成第一图案的具体实现方式不做限定，本领域技术人员可以根据具体的应用需求和设计需求进行设置，较为优选的，本实施例中的在氮化硅层上形成第一图案，包括：
步骤S601：在氮化硅层的上端形成图像传输层；
步骤S602：在图像传输层上形成第三图案；
步骤S603：基于第三图案在氮化硅层上形成第一图案。
其中，本实施例对于图像传输层所构成的具体材质不做限定，本领域技术人员可以根据具体的应用需求进行设置，例如：图像传输层可以由铬材料构成。本实施例对于图像传输层的具体厚度尺寸不做限定，本领域技术人员可以根据具体的应用需求和设计需求进行设置，具体的，图像传输层的厚度信息可以大于或等于15nm、且小于或等于50nm。
另外，由于图像传输层设置于氮化硅层的上端，因此，在对氮化硅层上配置图案时，需要先在图像传输层上设置第三图案，该第三图案可以用于辅助在氮化硅上形成与第三图案相对应的第一图案，可以理解的是，第三图案的线宽尺寸可以与第一图案的线宽尺寸相同，在第一图案的线宽尺寸大于或等于100nm时，第三图案的线宽尺寸也大于或等于100nm。
具体实现时，在图像传输层上形成第三图案可以包括：
步骤S6011：在图像传输层的上端形成光刻胶层。
步骤S6012：在光刻胶层的上端形成待传输图案。
步骤S6013：基于待传输图案在图像传输层上形成第三图案。
具体的，为了能够在图像传输层上设置第三图案，可以先在图像传输层上设置电子束光刻胶层，通过在电子束光刻胶层刻蚀待传输图案，而后基于待传输图案在图像传输层上设置与待传输图案相对应的第三图案，而后可以基于第三图案在氮化硅层上设置与第三图案相对应的第一图案，进而可以基于第一图案在氧化硅层上设置与第一图案相对应的第二图案，从而生成了一种硬掩模，该硬掩模可以包括图像传输层、氮化硅层和氧化硅层，通过该硬掩模可以用于配置约瑟夫森结。
本实施例中，通过设置于氮化硅层的上端的图像传输层，并通过图像传输层上的第三图案辅助在氮化硅上形成与第三图案相对应的第一图案，不仅保证了硬掩模生成的稳定可靠性，并且也扩展了硬掩模生成的灵活多样性。
在上述实施例的基础上，本实施例对于在氮化硅层上形成第一图案的具体实现方式不做限定，本领域技术人员可以根据具体的应用需求和设计需求进行设置，较为优选的，本实施例中的在氮化硅层上形成第一图案可以包括：
步骤S701：对氮化硅层进行各向异性刻蚀，以在氮化硅层上形成第一图案。
其中，各向异性刻蚀是指不同的结晶学平面呈现出不同的腐蚀速率的刻蚀方法。可以理解的是，本实施例对于对氮化硅层进行各向异性刻蚀，以在氮化硅层上形成第一图案的具体实现方式不做限定，本领域技术人员可以根据具体的应用需求和设计需求进行设置，具体的，一种可实现的方式为，对氮化硅层进行各向异性刻蚀，以在氮化硅层上形成第一图案可以包括：
步骤S7011：利用电感耦合刻蚀设备对氮化硅层进行各向异性刻蚀，以在氮化硅层上形成第一图案。
其中，电感耦合刻蚀设备用于对氮化硅层进行各向异性刻蚀，具体的，在获取到氮化硅层之后，可以将氮化硅层转移到电感耦合刻蚀设备中，可以在预设环境中(例如：SF6/O2环境)对氮化硅层进行各向异性刻蚀，从而可以在氮化硅层上形成第一图案，可以理解的是，通过控制在预设环境中对氮化硅层进行各项异性刻蚀操作的时间长短来调整第一图案的尺寸信息。
在另一些实例中，提出了另一种可实现的对氮化硅层进行各向异性刻蚀，以在氮化硅层上形成第一图案的方式，具体的，对氮化硅层进行各向异性刻蚀，以在氮化硅层上形成第一图案可以包括：
步骤S7012：基于反应离子刻蚀方法对氮化硅层进行各向异性刻蚀，以在氮化硅层上形成第一图案。
其中，反应离子腐蚀技术是一种各向异性很强、选择性高的干法腐蚀技术，其可以在真空环境中利用分子气体等离子来对氮化硅层进行刻蚀，利用离子诱导化学反应来实现各向异性刻蚀，即是利用离子能量来使被刻蚀层的表面形成容易刻蚀的损伤层和促进化学反应，从而实现了在氮化硅层上形成第一图案，此外，在形成第一图案的过程中，所产生的离子还可以清除表面的生成物，以露出清洁的刻蚀表面的作用。
可以理解的是，对氮化硅层进行各向异性刻蚀，以在氮化硅层上形成第一图案的具体实现方式并不限于上述举例说明，本领域技术人员还可以采用其他的方式来实现在氮化硅层上形成第一图案，只要能够保证在氮化硅层上形成稳定地形成第一图案即可，在此不再赘述。
图7为本发明实施例提供的在氧化硅层上形成与第一图案相对应的第二图案的流程示意图；在上述实施例的基础上，继续参考附图7所示，本实施例对于在氧化硅层上形成与第一图案相对应的第二图案的具体实现方式不做限定，本领域技术人员可以根据具体的应用需求和设计需求进行设置，较为优选的，本实施例中的在氧化硅层上形成与第一图案相对应的第二图案可以包括：
步骤S801：基于第一图案，在氧化硅层上形成与第一图案相对应的中间图案，中间图案与裸硅片之间的距离大于零。
步骤S802：利用预设的清洗溶液对中间图案进行清洗，形成与第一图案相对应的第二图案，第二图案与中间图案的形状不同。
其中，当在氮化硅层上形成第一图案之后，可以基于第一图案，在氧化硅层上形成与第一图案相对应的中间图案，该中间图案的线宽尺寸小于或等于第一图案的线宽尺寸，并且，该中间图案与裸硅片之间的距离大于零。
在获取到中间图案之后，可以利用清洗溶液对中间图案进行清洗操作，其中，上述的清洗溶液可以包括以下至少之一：氢氟酸HF溶液、缓冲氢氟酸BHF溶液。在利用预设的清洗溶液对中间图案进行清洗，可以形成与第一图案相对应的第二图案，第二图案与中间图案的形状不同，具体的，第二图案可以包括由清洗溶液进行清洗操作而生成的咬边结构，该咬边结构可以保证在生长预设材料时，预设材料不会接触到侧壁，从而避免了因材料接触到侧壁而难度去除的情况，并且也保证了生长结构的平整程度。
本实施例中，基于第一图案在氧化硅层上形成与第一图案相对应的中间图案，而后利用预设的清洗溶液对中间图案进行清洗，形成与第一图案相对应的第二图案，有效地在氧化硅层上形成与第一图案相对应的第二图案，进而实现了对硬掩模的制备操作。
具体应用时，参考附图8所示，以硬掩模包括氧化硅层、氮化硅层和图像传输层为例进行说明，本应用实施例提供了一种硬掩模的制备方法，包括以下步骤：
步骤1：在裸硅片上生成氧化硅层，在氧化硅层上生成氮化硅层，在氮化硅层上生成图像传输层。
具体的，可以通过干法氧化在裸硅片上生成200nm厚的氧化硅层，然后，用低压力化学气相沉积LPCVD方法在氧化硅层的上端沉积400nm厚的低应力的氮化硅层；在形成氮化硅层之后，可以利用电子束蒸发15nm厚的铬层作为图形传输层，上述的氧化硅层起到保护和牺牲层的作用，氮化硅层用于定义硬掩模。
步骤2：在图像传输层上端配置光刻胶层，在光刻胶层上刻蚀待传输图案。
具体的，为了形成硬掩模结构，可以对光刻胶层(例如：PMMA)经旋涂、曝光并显影操作，以形成最小特征尺寸约为100nm(线宽)的待传输图案。
步骤3：基于待传输图案，对图像传输层进行图案刻蚀操作，生成与待传输图案相对应的第三图案。
具体的，可以利用有限的线宽对图像传输层进行湿法蚀刻，从而可以生成与待传输图案相对应的第三图案，第三图案与待传输图案的线宽尺寸信息相同。
步骤4：将图像传输层、氮化硅层和氧化硅层转移到电感耦合刻蚀设备，以在氮化硅层上生成与第三图案相对应的第一图案。
具体的，可以在SF6/O2的环境中对氮化硅层进行各向异性刻蚀，以在氮化硅层上生成与第三图案相对应的第一图案。
步骤5：基于第一图案，在氧化硅层上形成与第一图案相对应的中间图案；利用预设的清洗溶液对中间图案进行清洗，形成与第一图案相对应的第二图案，第二图案与中间图案的形状不同。
其中，在对氧化硅层进行刻蚀操作时，可以在距离裸硅片的表面上方约50nm处停止，即使得中间图案与裸硅片之间的距离为50m，具体的，可以通过控制对氧化硅层进行刻蚀的时间来实现对中间距离与裸硅片之间的距离进行调整，控制中间图案与裸硅片之间的距离大于零，可以有效地消除对裸硅片的表面损伤。
在生成中间图案之后，可以将图像传输层、氮化硅层和氧化硅层浸入到HF溶液中，从而可以使得中间图案产生一个咬边结构，形成了与第一图案相对应的第二图案。
本应用实施例提供的硬掩模的制备方法，具有以下优点：
(a)适用于更大的温度范围。
本实施例中的硬掩模可承受1000℃以上加工温度的材料，从而使得更大温度范围的工艺(如：高温沉积、原位退火、后退火等等)可应用于约瑟夫森结的制造过程。
(b)适用于更多的材料。
本应用实施例提供的硬掩模的制备方法，不仅适用于通过铝材料来制备约瑟夫森结，并且还可以适用于其他材料来制备约瑟夫森结，例如：二元氮化物(如氮化钛、氮化铌)、三元氮化物(如氮化铌钛)等等复合氧化物，由于上述复合氧化物显示出类似或优越的性能，因此，有效地保证了约瑟夫森结制备的质量和效率，进一步提高了量子信息的处理能力，对材料进行更深入、更全面的研究具有重要意义，有助于为基础物理/材料科学提供研究方向。
(c)可靠性和再现性。
本实施例提供的硬掩模技术，可以适用于无桥设计结构和有桥设计结构，在采用无桥的硬掩模设计结构时，消除了桥梁坍塌的可能性，并且还可以进一步扩展到晶圆规模的硬掩模的制备操作，进一步提高了该方法的实用性和适用范围。
(d)表面处理。
现有技术中的硬掩模的制备方法，表面处理技术会受到很大限制。有时，表面处理会对量子电路的相干时间产生不利影响，例如：离子研磨等等。另一方面，等离子体表面处理的应用会破坏光刻胶的性能，使光刻胶的性能与设计值有很大的偏差。
本实施例中的硬掩模的制备方法中，由于硬掩模的材料不会对表面处理化学/物理影响产生反应，即本实施例提供的制备方法并不存在表面处理的限制，因此，使得该制备方法具有了更广泛的处理能力。
(e)特高压兼容性。
本实施例提供的硬掩模的制备方法完全适用于超高压真空环境，由于本实施例中的硬掩模中并不包含任何有机材料在掩模层中，因此，材料的脱气效果也有限，进而使得该硬掩模可以适用于超高真空环境，进一步提高了该方法的适用范围。
图9为本发明实施例提供的一种约瑟夫森结的制备方法的流程示意图；图10为本发明实施例提供的通过第一结构和第二结构生成约瑟夫森结的示意图；参考附图9-图10所示，本实施例提供了一种约瑟夫森结的制备方法，该制备方法可以用于制备约瑟夫森结，具体的，该制备方法可以包括：
步骤S901：通过第一硬掩模在预设的裸硅片上生长预设材料,生成第一结构。
步骤S902：通过第二硬掩模在预设的裸硅片上生长预设材料,生成第二结构,第一结构的方向与第二结构的方向不同。
步骤S903：通过第一结构和第二结构生成约瑟夫森结,约瑟夫森结用于作为一非线性电感元件。
其中，第一硬掩模与第二硬掩模可以为相同掩模或者不同掩模，在第一硬掩模与第二硬掩模为相同掩模时，第一硬掩模和第二硬掩模可以为两个不同的硬掩模，或者，第一硬掩模和第二硬掩模可以为同一掩模。可以理解的是，第一硬掩模和第二硬掩模可以是预先制备好的硬掩模，该第一硬掩模和第二硬掩模可以用于制备约瑟夫森结。
在获取到第一硬掩模和第二硬掩模之后，可以基于第一硬掩模在预设的裸硅片上生长预设材料，以生成第一结构，其中，预设材料可以包括以下任意之一：铝、二元氮化物、三元氮化物、复合氧化物。相类似的，可以基于第二硬掩模在预设的裸硅片上生长预设材料，从而可以生成第二结构。可以理解的是，在第一硬掩模和第二硬掩模为相同掩模时，所生成的第一结构和第二结构可以为相同结构；在第一硬掩模和第二硬掩模为不同的硬掩模时，所生成的第一结构和第二结构可以为不同结构。
在获取到第一结构和第二结构之后，可以通过第一结构和第二结构生成约瑟夫森结,该约瑟夫森结用于作为一非线性电感元件。具体的，通过第一结构和第二结构生成约瑟夫森结可以包括：
步骤S9031：获取第一结构与第二结构之间所形成的重叠结构。
步骤S9032：将重叠结构确定为约瑟夫森结。
其中，在生成第一结构和第二结构之后，第一结构与第二结构之间存在重叠结构，上述的重叠结构可以是通过第一结构与第二结构之间交叉所形成的。具体的，在生成第一结构和第二结构之后，可以使得第一结构和第二结构之间可以形成预设角度，该预设角度不为零。例如，如图10所示，可以先在第一方向上生成第一结构，在第二方向上生成第二结构，上述的第一结构的方向与第二结构的方向相互垂直，即第一结构与第二结构之间形成90°角，此时，通过第一结构和第二结构之间所存在的重叠结构可以获得约瑟夫森结。
可以理解的是，第一结构与第二结构之间所形成的角度并不限于上述角度，本领域技术人员可以根据具体的应用需求和设计需求进行设置，例如：第一结构与第二结构之间可以形成30°角、45°角、135°角或者180°角等等，在此不再赘述。
需要注意的是，上述步骤S901和步骤S902的执行顺序并不限于上述实施例所例举的执行顺序，例如，步骤S901可以在步骤S902之后执行，本领域技术人员可以根据具体的应用需求和设计需求进行配置，在此不再赘述。
本实施例提供的约瑟夫森结的制备方法，通过第一硬掩模在预设的裸硅片上生长预设材料,生成第一结构，并通过第二硬掩模在预设的裸硅片上生长预设材料,生成第二结构,由于第一结构的方向与第二结构的方向不同，因此，可以通过第一结构和第二结构生成约瑟夫森结,这样有效地保证了对约瑟夫森结进行制备的质量和效率，进一步提高了该方法使用的稳定可靠性。
在上述实施例的基础上，在通过第一结构和第二结构生成约瑟夫森结之后，本实施例中的方法还可以包括：
步骤S1001：去除位于裸硅片上的第一硬掩模和第二硬掩模。
在生成约瑟夫森结之后，可以去除用于制备约瑟夫森结的第一硬掩模和第二硬掩模，具体的，可以利用高频气相腐蚀方式去除第一硬掩模和第二硬掩模。当然的，本领域技术人员可以采用其他方式来去除第一硬掩模和第二硬掩模，只要能够保证能够稳定有效地去除第一硬掩模和第二硬掩模即可，在此不再赘述。
图11为本发明实施例提供的去除位于裸硅片上的第一硬掩模和第二硬掩模的示意图；在上述实施例的基础上，继续参考附图11所示，本实施例对于去除位于裸硅片上的第一硬掩模和第二硬掩模的具体实现方式不做限定，本领域技术人员可以根据具体的应用需求和设计需求进行设置，较为优选的，本实施例中的去除位于裸硅片上的第一硬掩模和第二硬掩模可以包括：
步骤S1101：在第二硬掩模位于第一硬掩模的上端时，在第二硬掩模上形成多个预设图案，多个预设图案用于提高去除第一硬掩模和第二硬掩模的效率。
步骤S1102：基于多个预设图案，去除位于裸硅片上的第一硬掩模和第二硬掩模。
其中，多个预设图案可以包括以下任意之一：多个圆孔图案、多个倾斜线图案。具体的，多个圆孔图案的线宽尺寸可以小于或等于100nm，多个倾斜线图案与第二硬掩模的边缘之间呈45°角倾斜，并且，多个倾斜线图案的线宽小于或等于100nm。
在生成约瑟夫森结之后，为了能够提高对第一硬掩模和第二硬掩模进行去除的质量和效率，在第二硬掩模位于第一硬掩模的上端时，可以在第二硬掩模上形成多个预设图案，多个预设图案用于提高对第一硬掩模和第二硬掩模的去除效率，而后可以基于多个预设图案去除位于裸硅片上的第一硬掩模和第二硬掩模，这样可以有效地提高对第一硬掩模和第二硬掩模进行去除的质量和效率。
具体实现方式一，参考附图12所示，在获取到硬掩模(包括第一硬掩模和第二硬掩模)之后，可以通过硬掩模上的掩模图案在裸硅片上生成预设材料，从而可以生成约瑟夫森结。在裸硅片的上表面而言，可以包括约瑟夫森结所在的第一区域和硬掩模所在的第二区域，为了能够保证约瑟夫森结使用的稳定可靠性，需要将位于裸硅片上的位于第二区域的硬掩模去掉。具体的，为了能够提高对硬掩模进行去除的质量和效率，可以在硬掩模上均匀设置有多个圆孔图案，结合多个圆孔图案进行去除硬掩模操作，不仅可以提高对硬掩模去除的质量和效率，并且还可以保证对裸硅片上不会留下痕迹，进而保证了约瑟夫森结使用的稳定可靠性。
具体实现方式二，参考附图13所示，在获取到硬掩模(包括第一硬掩模和第二硬掩模)之后，可以通过硬掩模上的掩模图案在裸硅片上生成预设材料，从而可以生成约瑟夫森结。在裸硅片的上表面而言，可以包括约瑟夫森结所在的第一区域和硬掩模所在的第二区域，为了能够保证约瑟夫森结使用的稳定可靠性，需要将位于裸硅片上的位于第二区域的硬掩模去掉。具体的，为了能够提高对硬掩模进行去除的质量和效率，可以在硬掩模上均匀设置有多个倾斜线图案，其中，为了避免在裸硅片上留下去除痕迹，多个倾斜线图案与位于裸硅片上端的硬掩模的边缘之间呈45°角倾斜。结合多个倾斜线图案进行去除硬掩模操作，不仅可以提高对硬掩模去除的质量和效率，并且还可以保证对裸硅片上不会留下痕迹，进而保证了约瑟夫森结使用的稳定可靠性。
图14为本发明实施例提供的有桥结构的硬掩模的结构示意图；在上述实施例的基础上，本实施例中的硬掩模还可以形成有桥结构的硬掩模，具体的，参考附图14所示，在第一硬掩模和第二硬掩模为同一掩模时，则可以通过有桥结构的硬掩模来实现约瑟夫森结的制备过程。其中，同一掩模上包括第一掩模图案和第二掩模图案，第一掩模图案与第二掩模图案之间设置有桥结构。
需要说明的是，在第一硬掩模和第二硬掩模为同一掩模时，同一掩模上可以不仅仅包括第一掩模图案和第二掩模图案，本领域技术人员可以根据具体的应用需求和设计需求进行设置，例如：还可以包括第三掩模图案和第四掩模图案，其中，第三掩模图案和第四掩模图案之间也可以设置有桥结构；或者，第三掩模图案和第四掩模图案之间没有桥结构等等，在此不再赘述。
基于上述有桥结构的硬掩模，通过第一硬掩模在预设的裸硅片上生长预设材料,生成第一结构可以包括：基于第一投影角度，通过同一掩模上的第一掩模图案和第二掩模图案，在裸硅片上生成预设材料生成第一结构。
具体的，如图15所示，第一投影角度为θ1，通过第一投影角度对硬掩模进行预设材料的生长操作，此时，预设材料可以通过同一掩模上的第一掩模图案和第二掩模图案在裸硅片上进行生长，从而可以生成第一结构，可以理解的是，第一结构可以包括两个分别与第一掩模图案和第二掩模图案相对应的子结构。
同理的，基于上述有桥结构的硬掩模，通过第二硬掩模在预设的裸硅片上生长预设材料,生成第二结构可以包括：基于第二投影角度，通过同一掩模上的第一掩模图案和第二掩模图案，在裸硅片上生成预设材料生成第二结构，第一投影角度与第二投影角度不同，并且第一结构与第二结构之间存在重叠结构。
具体的，如图16所示，第二投影角度为θ2，此时的第二投影角度θ2与上述第一投影角度θ1不同，因此，通过第二投影角度对硬掩模进行预设材料的生长操作，此时，预设材料可以通过同一掩模上的第一掩模图案和第二掩模图案在裸硅片上进行生长，从而可以生成第二结构，可以理解的是，第二结构可以包括两个分别与第一掩模图案和第二掩模图案相对应的子结构，并且，由于第二投影角度与第一投影角度不同，因此，第一结构和第二结构在裸硅片上的位置不同，为了能够形成约瑟夫森结，需要使得第一结构与第二结构之间存在重叠结构，该重叠结构即为约瑟夫森结。
具体应用时，以实现无桥结构的硬掩模来制备约瑟夫森结为例，提供了一种约瑟夫森结的制备方法，包括：
步骤1：将硬掩模以第一角度放置在裸硅片上，通过该硬掩模在裸硅片上沉积铝材料，生成第一结构。
步骤2：将第一角度的硬掩模倾斜90°角，而后通过该硬掩模在裸硅片上沉积铝材料，生成第二结构。
步骤3：获取第一结构与第二结构之间所形成的重叠结构，将重叠结构确定为约瑟夫森结。
步骤4：材料沉积后，采用高频气相腐蚀去除硬掩模。
具体的，可以使用氢氟酸HF蒸气去除硬掩模，其在铝和氧化铝上具有较好的SiOx腐蚀选择性。另外，为了能够快速去除硬掩模，可以在硬掩模上添加预设图案，在预设图案为圆形图案时，圆形图案的尺寸可以为100nm左右；在预设图案为倾斜线图案时，倾斜线图案不能与约瑟夫森结的边缘相平行，以保证在约瑟夫森结上形成相应的痕迹。
本应用实施例提供的约瑟夫森结的制备方法，结合成熟的半导体工艺，提出了一种基于硬掩模来制备约瑟夫森结的方式，相比于传统的利用软掩模技术只可以使用一种工艺制备单一超导材料而言，硬掩模对于约瑟夫森结的制备工艺及材料选择原则上无限制；此外，硬掩模技术可以用于超高真空设备来制备超导材料，从而可以极大提高量子比特的相干寿命，进而提高了该制备方法的实用性和适用范围。
此外，本实施例的另一方面提供了一种超导电路，当超导电路位于预设环境中时，可以产生超导量子比特。具体的，该超导电路可以包括：
约瑟夫森结，用于作为一非线性电感元件，约瑟夫森结通过上述实施例中的约瑟夫森结的制备方法所生成。
图17为本发明实施例提供的一种硬掩模的制备设备的结构示意图；参考附图17所示，本实施例提供了一种硬掩模的制备设备，该制备设备可以用于制备硬掩模。具体的，该电子设备可以包括：第一处理器11和第一存储器12。其中，第一存储器12用于存储相对应电子设备执行上述图4-图8所示实施例中提供的硬掩模的制备方法的程序，第一处理器11被配置为用于执行第一存储器12中存储的程序。
程序包括一条或多条计算机指令，其中，一条或多条计算机指令被第一处理器11执行时能够实现上述上述图4-图8所示实施例中提供的硬掩模的制备方法。
进一步的，第一处理器11还用于执行前述图4-图8所示实施例中的全部或部分步骤。
其中，电子设备的结构中还可以包括第一通信接口13，用于电子设备与其他设备或通信网络通信。
另外，本发明实施例提供了一种计算机存储介质，用于储存电子设备所用的计算机软件指令，其包含用于执行上述图4-图8所示方法实施例中硬掩模的制备方法所涉及的程序。
图18为本发明实施例提供的一种约瑟夫森结的制备设备的结构示意图，参考附图18所示，本实施例提供了一种约瑟夫森结的制备设备，该制备设备可以用于制备约瑟夫森结。具体的，该电子设备可以包括：第二处理器21和第二存储器22。其中，第二存储器22用于存储相对应电子设备执行上述图9-图16所示实施例中提供的约瑟夫森结的制备方法的程序，第二处理器21被配置为用于执行第二存储器22中存储的程序。
程序包括一条或多条计算机指令，其中，一条或多条计算机指令被第二处理器21执行时能够实现上述上述图9-图16所示实施例中提供的约瑟夫森结的制备方法。
进一步的，第二处理器21还用于执行前述图9-图16所示实施例中的全部或部分步骤。
其中，电子设备的结构中还可以包括第二通信接口23，用于电子设备与其他设备或通信网络通信。
另外，本发明实施例提供了一种计算机存储介质，用于储存电子设备所用的计算机软件指令，其包含用于执行上述图9-图16所示方法实施例中约瑟夫森结的制备方法所涉及的程序。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助加必需的通用硬件平台的方式来实现，当然也可以通过硬件和软件结合的方式来实现。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以计算机产品的形式体现出来，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程设备的处理器以产生一个机器，使得通过计算机或其他可编程设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据图案、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (44)

1.一种硬掩模，其特征在于，包括：
氧化硅层，用于设置于裸硅片上；
氮化硅层，设置于所述氧化硅层的上端；
在所述氮化硅上设置有第一图案，所述氧化硅层上设置有与所述第一图案相对应的第二图案，所述第一图案与所述第二图案的形状不同，所述第一图案与所述第二图案用于辅助在所述裸硅片上形成约瑟夫森结。
2.根据权利要求1所述的硬掩模，其特征在于，所述硬掩模还包括：
图像传输层,设置于所述氮化硅层的上端，所述图像传输层上设置有第三图案，所述第三图案用于辅助在所述氮化硅上形成与所述第三图案相对应的所述第一图案。
3.根据权利要求2所述的硬掩模，其特征在于，所述图像传输层由铬材料构成。
4.根据权利要求2所述的硬掩模，其特征在于，所述图像传输层的厚度信息大于或等于15nm、且小于或等于50nm。
5.根据权利要求2所述的硬掩模，其特征在于，所述第三图案的线宽尺寸与所述第一图案的线宽尺寸相同。
6.根据权利要求2所述的硬掩模，其特征在于，所述第一图案、所述第二图案、第三图案的线宽均大于或等于100nm。
7.根据权利要求1-6中任意一项所述的硬掩模，其特征在于，所述氮化硅层的应力小于或等于预设阈值。
8.根据权利要求1-6中任意一项所述的硬掩模，其特征在于，所述第二图案的线宽尺寸大于或等于所述第一图案的线宽尺寸。
9.根据权利要求1-6中任意一项所述的硬掩模，其特征在于，所述氧化硅层的厚度信息大于或等于200nm、且小于或等于800nm。
10.根据权利要求1-6中任意一项所述的硬掩模，其特征在于，所述氮化硅层的厚度信息大于或等于400nm、且小于或等于1400nm。
11.一种硬掩模的制备方法，其特征在于，包括：
在预设的裸硅片上形成氧化硅层；
在所述氧化硅层的上端形成氮化硅层；
在所述氮化硅层上形成第一图案，并在所述氧化硅层上形成与所述第一图案相对应的第二图案，形成硬掩模，其中，所述第一图案与所述第二图案的形状不同，所述第一图案与所述第二图案用于辅助在所述裸硅片上形成约瑟夫森结。
12.根据权利要求11所述的方法，其特征在于，所述方法还包括：
获取所述氮化硅层的应力信息；
在所述应力信息大于预设应力阈值时，则调整所述氮化硅层中氮材料与硅材料之间的比例，以使得所述应力信息小于或等于预设应力阈值。
13.根据权利要求11所述的方法，其特征在于，在所述氮化硅层上形成第一图案，包括：
在所述氮化硅层的上端形成图像传输层；
在所述图像传输层上形成第三图案；
基于所述第三图案在所述氮化硅层上形成所述第一图案。
14.根据权利要求13所述的方法，其特征在于，在所述图像传输层上形成第三图案，包括：
在所述图像传输层的上端形成光刻胶层；
在所述光刻胶层的上端形成待传输图案；
基于所述待传输图案在所述图像传输层上形成所述第三图案。
15.根据权利要求13所述的方法，其特征在于，所述图像传输层由铬材料构成。
16.根据权利要求13所述的方法，其特征在于，所述图像传输层的厚度信息大于或等于15nm、且小于或等于50nm。
17.根据权利要求13所述的方法，其特征在于，所述第三图案的线宽尺寸与所述第一图案的线宽尺寸相同。
18.根据权利要求13所述的方法，其特征在于，所述第一图案、所述第二图案、第三图案的线宽均大于或等于100nm。
19.根据权利要求11所述的方法，其特征在于，在所述氮化硅层上形成第一图案，包括：
对所述氮化硅层进行各向异性刻蚀，以在所述氮化硅层上形成所述第一图案。
20.根据权利要求19所述的方法，其特征在于，对所述氮化硅层进行各向异性刻蚀，以在所述氮化硅层上形成所述第一图案，包括：
利用电感耦合刻蚀设备对所述氮化硅层进行各向异性刻蚀，以在所述氮化硅层上形成所述第一图案。
21.根据权利要求19所述的方法，其特征在于，对所述氮化硅层进行各向异性刻蚀，以在所述氮化硅层上形成所述第一图案，包括：
基于反应离子刻蚀方法对所述氮化硅层进行各向异性刻蚀，以在所述氮化硅层上形成所述第一图案。
22.根据权利要求11所述的方法，其特征在于，在所述氧化硅层上形成与所述第一图案相对应的第二图案，包括：
基于所述第一图案，在所述氧化硅层上形成与所述第一图案相对应的中间图案，所述中间图案与所述裸硅片之间的距离大于零；
利用预设的清洗溶液对所述中间图案进行清洗，形成与所述第一图案相对应的第二图案，所述第二图案与所述中间图案的形状不同。
23.根据权利要求22所述的方法，其特征在于，所述清洗溶液包括以下至少之一：氢氟酸HF溶液、缓冲氢氟酸BHF溶液。
24.根据权利要求22所述的方法，其特征在于，所述第二图案包括由清洗溶液的清洗操作而生成的咬边结构。
25.根据权利要求11-24中任意一项所述的方法，其特征在于，所述氮化硅层的应力小于或等于预设阈值。
26.根据权利要求11-24中任意一项所述的方法，其特征在于，所述第二图案的线宽尺寸大于或等于所述第一图案的线宽尺寸。
27.根据权利要求11-24中任意一项所述的方法，其特征在于，所述氧化硅层的厚度信息大于或等于200nm、且小于或等于800nm。
28.根据权利要求11-24中任意一项所述的方法，其特征在于，所述氮化硅层的厚度信息大于或等于400nm、且小于或等于1400nm。
29.一种约瑟夫森结的制备方法，其特征在于，包括：
通过第一硬掩模在预设的裸硅片上生长预设材料,生成第一结构；
通过第二硬掩模在预设的裸硅片上生长预设材料,生成第二结构,所述第一结构的方向与所述第二结构的方向不同；
通过所述第一结构和所述第二结构生成所述约瑟夫森结,所述约瑟夫森结用于作为一非线性电感元件。
30.根据权利要求29所述的方法，其特征在于，所述预设材料包括以下任意之一：铝、二元氮化物、三元氮化物、复合氧化物。
31.根据权利要求29所述的方法，其特征在于，通过所述第一结构和所述第二结构生成所述约瑟夫森结,包括：
获取所述第一结构与所述第二结构之间所形成的重叠结构；
将所述重叠结构确定为所述约瑟夫森结。
32.根据权利要求29所述的方法，其特征在于，所述第一结构的方向与所述第二结构的方向相互垂直。
33.根据权利要求29所述的方法，其特征在于，在通过所述第一结构和所述第二结构生成所述约瑟夫森结之后，所述方法还包括：
去除位于所述裸硅片上的所述第一硬掩模和所述第二硬掩模。
34.根据权利要求33所述的方法，其特征在于，去除位于所述裸硅片上的所述第一硬掩模和所述第二硬掩模，包括：
在所述第二硬掩模位于所述第一硬掩模的上端时，在所述第二硬掩模上形成多个预设图案，所述多个预设图案用于提高去除第一硬掩模和所述第二硬掩模的效率；
基于所述多个预设图案，去除位于所述裸硅片上的第一硬掩模和所述第二硬掩模。
35.根据权利要求34所述的方法，其特征在于，所述多个预设图案包括以下任意之一：多个圆孔图案、多个倾斜线图案。
36.根据权利要求35所述的方法，其特征在于，所述多个圆孔图案的线宽尺寸小于或等于100nm。
37.根据权利要求35所述的方法，其特征在于，所述多个倾斜线图案与所述第二硬掩模的边缘之间呈45°角倾斜，并且，所述多个倾斜线图案的线宽小于或等于100nm。
38.根据权利要求29所述的方法，其特征在于，所述第一硬掩模与所述第二硬掩模为相同掩模。
39.根据权利要求29所述的方法，其特征在于，所述第一硬掩模与所述第二硬掩模为同一掩模。
40.根据权利要求39所述的方法，其特征在于，所述同一掩模上包括第一掩模图案和第二掩模图案，所述第一掩模图案与所述第二掩模图案之间设置有桥结构。
41.根据权利要求40所述的方法，其特征在于，通过第一硬掩模在预设的裸硅片上生长预设材料,生成第一结构，包括：
基于第一投影角度，通过所述同一掩模上的所述第一掩模图案和所述第二掩模图案，在所述裸硅片上生成预设材料生成所述第一结构；
通过第二硬掩模在预设的裸硅片上生长预设材料,生成第二结构,包括：
基于第二投影角度，通过所述同一掩模上的所述第一掩模图案和所述第二掩模图案，在所述裸硅片上生成预设材料生成所述第二结构，所述第一投影角度与所述第二投影角度不同，并且所述第一结构与所述第二结构之间存在重叠结构。
42.一种超导电路，其特征在于，包括：
约瑟夫森结，用于作为一非线性电感元件，所述约瑟夫森结通过权利要求29-41中任意一项所述的约瑟夫森结的制备方法所生成。
43.一种硬掩模的制备设备，其特征在于，包括：存储器、处理器；其中，所述存储器用于存储一条或多条计算机指令，其中，所述一条或多条计算机指令被所述处理器执行时实现如权利要求11-28中任意一项所述的硬掩模的制备方法。
44.一种约瑟夫森结的制备设备，其特征在于，包括：存储器、处理器；其中，所述存储器用于存储一条或多条计算机指令，其中，所述一条或多条计算机指令被所述处理器执行时实现如权利要求29-41中任意一项所述的约瑟夫森结的制备方法。
CN202010250679.5A 2020-04-01 2020-04-01 硬掩模及其制备方法、约瑟夫森结的制备方法及超导电路 Active CN113257988B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010250679.5A CN113257988B (zh) 2020-04-01 2020-04-01 硬掩模及其制备方法、约瑟夫森结的制备方法及超导电路
US17/216,179 US11626556B2 (en) 2020-04-01 2021-03-29 Hard mask and preparation method thereof, preparation method of Josephson junction, and superconducting circuit
US18/172,710 US20230210020A1 (en) 2020-04-01 2023-02-22 Hard mask and preparation method thereof, preparation method of josephson junction, and superconducting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010250679.5A CN113257988B (zh) 2020-04-01 2020-04-01 硬掩模及其制备方法、约瑟夫森结的制备方法及超导电路

Publications (2)

Publication Number Publication Date
CN113257988A true CN113257988A (zh) 2021-08-13
CN113257988B CN113257988B (zh) 2022-05-06

Family

ID=77220025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010250679.5A Active CN113257988B (zh) 2020-04-01 2020-04-01 硬掩模及其制备方法、约瑟夫森结的制备方法及超导电路

Country Status (2)

Country Link
US (2) US11626556B2 (zh)
CN (1) CN113257988B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115563783A (zh) * 2022-10-12 2023-01-03 中国人民解放军战略支援部队信息工程大学 利用Al/α-Al2O3界面堆叠顺序调控氧化铝约瑟夫森结电输运性质的方法
WO2023060239A1 (en) * 2021-10-07 2023-04-13 Google Llc Hard mask liftoff processes
EP4177975A4 (en) * 2021-09-26 2023-12-20 Tencent Technology (Shenzhen) Company Limited METHOD FOR PRODUCING A QUBIT ARRANGEMENT, QUBIT ARRANGEMENT, QUANTUM CHIP AND DEVICE

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11683995B2 (en) * 2020-08-03 2023-06-20 International Business Machines Corporation Lithography for fabricating Josephson junctions
WO2023203679A1 (ja) * 2022-04-20 2023-10-26 富士通株式会社 ジョセフソン接合素子の製造方法および量子ビットの製造方法
CN115233156A (zh) * 2022-07-25 2022-10-25 复旦大学 约瑟夫森结制备方法及约瑟夫森结

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145699A (en) * 1977-12-07 1979-03-20 Bell Telephone Laboratories, Incorporated Superconducting junctions utilizing a binary semiconductor barrier
JP2002076456A (ja) * 2000-09-05 2002-03-15 Shimadzu Corp ジョセフソン接合素子の製造方法
US7138341B1 (en) * 2004-07-07 2006-11-21 Hewlett-Packard Development Company, L.P. Process for making a memory structure
CN101231948A (zh) * 2008-03-31 2008-07-30 天津工业大学 一种进行电极剥离的方法
CN104701451A (zh) * 2015-03-20 2015-06-10 清华大学 一种原位三层膜边缘覆盖超导约瑟夫森结制备工艺
CN104979269A (zh) * 2014-04-03 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
US20160093790A1 (en) * 2014-09-26 2016-03-31 International Business Machines Corporation Diamond substrates for superconducting quantum circuits
WO2017205658A1 (en) * 2016-05-25 2017-11-30 The Regents Of The University Of Colorado, A Body Corporate Atomic layer etching on microdevices and nanodevices
CN108110131A (zh) * 2017-12-18 2018-06-01 合肥本源量子计算科技有限责任公司 一种超导约瑟夫森结的制备方法
US10243132B1 (en) * 2018-03-23 2019-03-26 International Business Machines Corporation Vertical josephson junction superconducting device
CN110034228A (zh) * 2019-04-12 2019-07-19 中国科学院物理研究所 多层膜结构、其制备方法及应用
US20190288176A1 (en) * 2016-06-13 2019-09-19 Intel Corporation Suspended josephson junctions
CN110291649A (zh) * 2017-03-20 2019-09-27 于利奇研究中心有限公司 用于原位制造“马约拉纳材料-超导体”混合网络的方法以及通过该方法制造的混合结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088310B2 (en) * 2019-04-29 2021-08-10 International Business Machines Corporation Through-silicon-via fabrication in planar quantum devices

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145699A (en) * 1977-12-07 1979-03-20 Bell Telephone Laboratories, Incorporated Superconducting junctions utilizing a binary semiconductor barrier
JP2002076456A (ja) * 2000-09-05 2002-03-15 Shimadzu Corp ジョセフソン接合素子の製造方法
US7138341B1 (en) * 2004-07-07 2006-11-21 Hewlett-Packard Development Company, L.P. Process for making a memory structure
CN101231948A (zh) * 2008-03-31 2008-07-30 天津工业大学 一种进行电极剥离的方法
CN104979269A (zh) * 2014-04-03 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
US20160093790A1 (en) * 2014-09-26 2016-03-31 International Business Machines Corporation Diamond substrates for superconducting quantum circuits
CN104701451A (zh) * 2015-03-20 2015-06-10 清华大学 一种原位三层膜边缘覆盖超导约瑟夫森结制备工艺
WO2017205658A1 (en) * 2016-05-25 2017-11-30 The Regents Of The University Of Colorado, A Body Corporate Atomic layer etching on microdevices and nanodevices
US20190288176A1 (en) * 2016-06-13 2019-09-19 Intel Corporation Suspended josephson junctions
CN110291649A (zh) * 2017-03-20 2019-09-27 于利奇研究中心有限公司 用于原位制造“马约拉纳材料-超导体”混合网络的方法以及通过该方法制造的混合结构
CN108110131A (zh) * 2017-12-18 2018-06-01 合肥本源量子计算科技有限责任公司 一种超导约瑟夫森结的制备方法
US10243132B1 (en) * 2018-03-23 2019-03-26 International Business Machines Corporation Vertical josephson junction superconducting device
CN110034228A (zh) * 2019-04-12 2019-07-19 中国科学院物理研究所 多层膜结构、其制备方法及应用

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陆栋等: "《固体物理学》", 31 December 2010, 上海科学技术出版社 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4177975A4 (en) * 2021-09-26 2023-12-20 Tencent Technology (Shenzhen) Company Limited METHOD FOR PRODUCING A QUBIT ARRANGEMENT, QUBIT ARRANGEMENT, QUANTUM CHIP AND DEVICE
WO2023060239A1 (en) * 2021-10-07 2023-04-13 Google Llc Hard mask liftoff processes
CN115563783A (zh) * 2022-10-12 2023-01-03 中国人民解放军战略支援部队信息工程大学 利用Al/α-Al2O3界面堆叠顺序调控氧化铝约瑟夫森结电输运性质的方法

Also Published As

Publication number Publication date
US20210313507A1 (en) 2021-10-07
US11626556B2 (en) 2023-04-11
US20230210020A1 (en) 2023-06-29
CN113257988B (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
CN113257988B (zh) 硬掩模及其制备方法、约瑟夫森结的制备方法及超导电路
CN111201622B (zh) 用于传输量子位的垂直超导电容器
CN110291649B (zh) 原位制造马约拉纳材料超导体混合网络的方法及混合结构
WO2018030977A1 (en) Josephson junctions formed by partially subtractive fabrication
US9177814B2 (en) Suspended superconducting qubits
US8623770B1 (en) Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide
WO2018160187A1 (en) Superconducting qubit devices with hexagonal boron nitride josephson junctions
JP2017529695A (ja) 低磁気雑音の超伝導配線層を形成する方法
WO2018106215A1 (en) Quantum circuit components with planar josephson junctions
US11910730B2 (en) Josephson junction, Josephson junction preparation method and apparatus, and superconducting circuit
US11856871B2 (en) Quantum processors
CN113678256B (zh) 具有沟槽式电容器结构的transmon量子位
CN113257989A (zh) 约瑟夫森结的制备方法、装置、设备以及超导器件
Mu et al. Fabrication of high aspect ratio silicon micro-structures based on aluminum mask patterned by IBE and RIE processing
JP7171705B2 (ja) 多層スタックを使用したデバイスの作製
KR102630085B1 (ko) 초미세 패턴 및 그 제조 방법
CN108231580A (zh) 一种清除磁性隧道结硬掩模刻蚀之后形成的聚合物的方法
CN109844642B (zh) 防止光致抗蚀剂显影剂蚀刻的缓冲层
JP2006313300A (ja) プリズムの製造方法
CN112786436A (zh) 半导体结构及其形成方法
WO2016079818A1 (ja) プラズマ処理方法
US9865795B1 (en) Process for fabrication of superconducting vias for electrical connection to groundplane in cryogenic detectors
WO2018038707A1 (en) Inverted microstrip transmission lines for qubits
CN109411330B (zh) 一种半导体基板的斜面图形化方法
JPS5841589B2 (ja) 磁気バブル素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant