JP7171705B2 - 多層スタックを使用したデバイスの作製 - Google Patents

多層スタックを使用したデバイスの作製 Download PDF

Info

Publication number
JP7171705B2
JP7171705B2 JP2020512459A JP2020512459A JP7171705B2 JP 7171705 B2 JP7171705 B2 JP 7171705B2 JP 2020512459 A JP2020512459 A JP 2020512459A JP 2020512459 A JP2020512459 A JP 2020512459A JP 7171705 B2 JP7171705 B2 JP 7171705B2
Authority
JP
Japan
Prior art keywords
layer
substrate
polymeric material
support layer
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020512459A
Other languages
English (en)
Other versions
JP2020532865A (ja
Inventor
アンソニー・エドワード・メグラント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Publication of JP2020532865A publication Critical patent/JP2020532865A/ja
Application granted granted Critical
Publication of JP7171705B2 publication Critical patent/JP7171705B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094Multilayer resist systems, e.g. planarising layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

本開示は、多層スタックを使用してデバイスを作製することに関する。
量子コンピューティングは、2つの量子状態の重ね合わせ、および別個のリモートエンティティに属する量子状態間のもつれなど、量子力学的現象を活用する新しいコンピューティング方法である。2つの双安定状態(たとえば、「0」と「1」)であるように構成された「ビット」を使用して情報を記憶し、操作するデジタルコンピュータとは対照的に、量子コンピューティングシステムは、量子状態の重ね合わせ(たとえば、a|0>+b|1>)であるように構成された「キュビット(qubit)」を使用して情報を操作することを目的とする。各キュビットの量子状態は、互いにもつれることがあり、すなわち1つのキュビットの測定結果は、別のキュビットの測定結果と強く相関する。これらの特性は、量子コンピュータの速度がキュビット数の指数関数であるという、古典的コンピュータに優る決定的利点をもたらす。
一般に、いくつかの態様では、本開示の主題は、デバイスを作製する方法において具現化されてもよく、方法は、主面を有する基板上に多層スタックを形成するステップを含み、多層スタックは、基板の主面の上に形成された支持層と、支持層上に形成されたフォトレジスト層とを含み、デバイスを作製する方法は、フォトレジスト層が支持層によってアンダーカットされるように少なくとも1つの開口を形成するために多層スタックをパターニングするステップと、基板を異方的にドライエッチングするステップとをさらに含む。
方法の実装形態は、以下の特徴のうち1つまたは複数を含んでもよい。たとえば、いくつかの実装形態では、多層スタックは、基板の主面上に形成された第1の層をさらに含んでもよく、支持層は第1の層の上に形成される。
いくつかの実装形態では、支持層は、第1の層上に形成されてもよい。
いくつかの実装形態では、支持層は、第1の層によってオーバーカットされてもよい。
いくつかの実装形態では、フォトレジスト層および第1の層は、揃えられたそれぞれのエッジを有してもよい。
いくつかの実装形態では、第1の層はポリマー材料である。
いくつかの実装形態では、ポリマー材料は、電子ビーム照射に反応してもよい。
いくつかの実装形態では、ポリマー材料は、メタクリル酸メチルであってもよい。
いくつかの実装形態では、ポリマー材料は、ポリメタクリル酸メチルであってもよい。
いくつかの実装形態では、ポリマー材料は、メタクリル酸であってもよい。
いくつかの実装形態では、多層スタックは、二層スタックであってもよい。
いくつかの実装形態では、多層レジストスタックをパターニングすることは、現像液を使用してフォトレジスト層を現像することを含んでもよい。
いくつかの実装形態では、支持層は、現像液に溶解してもよい。
いくつかの実装形態では、現像液は、アルカリであってもよい。
いくつかの実装形態では、支持層は、ポリマー材料である。
いくつかの実装形態では、ポリマー材料は、電子ビーム照射に反応してもよい。
いくつかの実装形態では、ポリマー材料は、ポリジメチルグルタルイミド(PMGI)であってもよい。
いくつかの実装形態では、ポリマー材料は、メタクリル酸メチルであってもよい。
いくつかの実装形態では、ポリマー材料は、ポリメタクリル酸メチルであってもよい。
いくつかの実装形態では、ポリマー材料は、メタクリル酸であってもよい。
いくつかの実装形態では、多層スタックをパターニングすることは、プラズマアッシングを行うことを含んでもよい。
いくつかの実装形態では、デバイスは、量子情報処理デバイスであってもよい。
いくつかの実装形態では、基板は、シリコン基板上に配置されたアルミニウムの層を含んでもよい。
いくつかの実装形態では、デバイスは、上記の方法または実装形態のいずれか1つによって取得可能なデバイスであってもよい。
実装形態は、以下の利点のうちの1つまたは複数を含んでもよい。たとえば、いくつかの実装形態では、方法は、パターニングされる金属層と、上記で説明した支持層との間に保護のさらなる層を設けてもよい。これは、残留物にバリアを設けること、ならびに除去ステップのための溶剤がより入りやすくすることによって、パターニングされたフィーチャ(patterned feature)のエッジの周りの保護を改善し得る。
本開示では、超伝導体(代替的に、超伝導)材料は、超伝導臨界温度以下で超伝導特性を示す材料として理解されてもよい。超伝導体材料の例は、アルミニウム(たとえば1.2ケルビンの超伝導臨界温度)、ニオブ(たとえば9.3ケルビンの超伝導臨界温度)、および窒化チタン(たとえば5.6ケルビンの超伝導臨界温度)を含む。
1つまたは複数の実装形態の詳細について、添付の図面および以下の説明に示す。説明、図面、および特許請求の範囲から、他の特徴および利点が明らかとなるであろう。
3層構造を使用した基板上の金属層のパターニングのプロセスを示す図である。 3層構造を使用した基板上の金属層のパターニングのプロセスを示す図である。 3層構造を使用した基板上の金属層のパターニングのプロセスを示す図である。 3層構造を使用した基板上の金属層のパターニングのプロセスを示す図である。 3層構造を使用した基板上の金属層のパターニングのプロセスを示す図である。 3層構造を使用した基板上の金属層のパターニングのプロセスを示す図である。 3層構造を使用した基板上の金属層のパターニングのプロセスを示す図である。 3層構造を使用した基板上の金属層のパターニングのプロセスを示す図である。 3層構造を使用した基板上の金属層のパターニングのプロセスを示す図である。 3層構造を使用した基板上の金属層のパターニングのプロセスを示す図である。 3層構造を使用した基板上の金属層のパターニングのプロセスを示す図である。 基板上の金属層のパターニングの方法のプロセスフロー図である。 3層構造の代替として使用することができる、現像前の2層構造を示す図である。 3層構造の代替として使用することができる、現像後の2層構造を示す図である。
量子コンピューティングは、量子コンピュータの複数のキュビットに記憶された量子情報のコヒーレント処理を提供する。最高計算速度を達成するために、理想的にはキュビットは、各キュビットの量子状態が、他のキュビットの対応する量子状態に直ちに影響を及ぼすように、制御可能な方法で互いにもつれている。超伝導量子コンピューティングは、量子回路が基板上に少なくとも部分的に超伝導体材料から形成される、量子コンピューティング技術の有望な実装形態である。いくつかの実装形態では、量子回路要素は、熱変動がキュビットのコヒーレンスをかき乱すこと、または動作周波数で回路要素の損失を引き起こすことがないように、好ましくは極低温で動作される。損失またはデコヒーレンスにつながる可能性がある他の因子は、2準位状態(TLS)および望ましくない放射結合などの材料欠陥である。
したがって、臨界温度より下で超伝導挙動を示す金属層が、特にジョセフソン接合、コプレーナ導波路、LC発振器、超伝導量子干渉計(SQUID:superconducting quantum interference device)、インダクタ、キャパシタなどの、様々な量子回路要素および構成要素を形成するために使用されてもよい。超伝導量子コンピューティングデバイスは、多層システムであってもよいが、一般的には第1の金属層のみが、計算基底のコアを形成する。
従来、基板上の金属層をパターニングするには、フォトレジスト層が金属層上に堆積され、現像される。これらのステップは、エッチングされる金属層の部分を露光する。金属層の露光された領域をエッチングするために、イオンミリングなのドライエッチを使用することができる。ドライエッチは、金属層がエッチングされると、下にある基板をエッチングするために使用することもできる。ドライエッチングの後、フォトレジスト層は、溶剤で除去することができる。
この手法の欠点は、パターニングされたフォトレジストが、エッチング液にさらされることによりドライエッチングステップの間に硬化し得ることである。したがって、溶剤でフォトレジスト層を除去した後に、硬化したフォトレジストの部分が、金属層上に残ることがある。これらのフォトレジスト残留物は、硬化したフォトレジストが金属層と直接接触しているパターニングされたフィーチャのエッジの周りで特に問題となる。金属フィーチャのエッジの周りに残っている残留物は、パターニングされた金属構造上のその後の層の均一形成を妨げる可能性があり、これは量子情報デバイスの作製において危機的であり得る。これらはまた、パターニングされた金属構造の電磁特性に影響を及ぼす場合がある。
この問題に対処するために、アンダーカットプロファイルが使用される。支持層(本明細書では「アンダーカット層」とも呼ばれる)が、金属層の上に堆積され、フォトレジスト層は、支持層の上に堆積され得る。支持層の特性は、現像されるとき、支持層が、フォトリソグラフィによって形成される窓の内壁から横方向に後退することである。したがって、フォトレジスト層および支持層は、オーバーハング(overhang)フィーチャ(または「アンダーカットプロファイル」)を形成する。支持層の材料は、ポリジメチルグルタルイミド(PMGI)、LOR(商標)、およびLOL(商標)など、市販されている。
支持層を使用すると、金属/基板がドライエッチングされるとき、フォトレジスト層の露光部分(すなわち、エッチにさらされる、硬化した部分)は、金属層と直接接触していない。したがって、支持層の使用は、硬化したフォトレジスト残留物の問題を軽減することができる。
しかしながらこの手法は、2つの理由により、依然として金属層を完全に保護しない。第1に、イオンミリングおよび他の形式のドライエッチは異方性(言い換えれば、エッチングが垂直一方向)であり得るが、イオンは、フォトレジスト層および支持層によって定められる壁に反射することによって、パターニングされた窓の内側でさらに跳ね返る可能性がある。したがって、金属層と接触している支持層自体は、硬化する可能性がある。第2に、ドライエッチング、詳細にはイオンミリングは、金属層および基板層からの材料が、基板から放出され、金属層に形成された窓の露出された縁の周りに堆積されるという点において、侵略的(aggressive)プロセスである。
本開示は、この問題に対処することに関し、基板上の金属層をパターニングすると同時に、パターニングされた金属層のエッジ付近の誘電体/金属残留物を抑制し、さらには防ぐ方法を提示する。詳細には、方法は、パターニングされる金属層と上記で説明した支持層との間に保護のさらなる層(本明細書では「第1の層」、「基層」、または「保護層」と呼ばれる)を設ける。これは、残留物にバリアを設けること、ならびに除去ステップのための溶剤がより入りやすくすることによって、パターニングされたフィーチャのエッジの周りの保護を改善する。この方法によって達成される純度のレベルは、特に量子情報デバイスに重大な差異を生み出し得る。いくつかの実装形態では、金属構造と接触している誘電体残留物は、数GHzの動作周波数の損失を招き、これは、キュビットのコヒーレンス時間または共振器の品質係数など、デバイスの主要パラメータに影響を与える。
図1A~図1Kは、基板上の金属層のフォトリソグラフィによるパターニングのプロセスの一例を示す。詳細には、図1A~図1Kに示す例示的なプロセスは、2つのトレンチを形成することによる、基板上に堆積された金属層からの3つの金属領域の形成の断面図を示す。次に図1および図2を参照しながら、この方法について説明する。
図1Aを参照すると、基板10上に金属層100が堆積されてもよい。金属層100は、基板10に貼り付けるために接着剤促進剤を必要としなくてもよく、基板10上に安定した層を設ける。金属層100は、アルミニウムの層の形態をとってもよく、基板10は、たとえばp型(100)のシリコンなどのシリコンの形態をとってもよい。アルミニウムとシリコンの組合せは、超伝導キュビットを含む量子情報処理デバイスを実装するために使用され得る。しかしながら、現在の方法は他の任意の金属層および基板に使用され得ることから、金属の選択はこれらに限定されない。たとえば、基板10は、サファイアウエハであってもよい。金属層100がアルミニウム層である場合、金属層100は、厚さ約100nmであってもよく、多結晶であることがある。
図1Bおよび図2を参照すると、オプションの第1の層(または「保護層」)101が、金属層100の上に堆積されてもよい(ステップS1)。一例として、保護層101は、層ポリ(メタクリル酸メチル)(PMMA)の形態をとってもよい。保護層すなわち保護層101を形成するために、PMMAが、アニソールなどの溶剤に溶かされ、シリコン基板10および金属層100を含む基板上にスピンコートされてもよい。スピンコートした後、保護層101は、アンダーカット層または支持層102を堆積する前に、硬化するためにベークすることができる。
保護層101(存在する場合)上に、または金属層100上に、支持層102が堆積される(ステップS2)。
上記で述べたように、支持層102の例は、PMGI、LOL(商標)、およびLOR(商標)のいずれか1つを含んでもよい。これらは、保護層101がPMMA層であるとき、保護層101に貼り付けるために接着促進剤を必要としない。支持層102もまた、スピンコートされ、層内の溶剤を蒸発させるために、約185度であるガラス転移温度を超えてベークされる。代替的に、支持層102は、支持層102および保護層101の著しい混合を招くことなく、160度などの、ガラス転移温度よりも低い温度で5分間ベークされてもよい。
支持層102の上に、フォトレジスト層103が堆積される(ステップS3)。
保護層101の厚さは、約100nmであってもよく、10nm~1μmであってもよい。支持層102の厚さは、PMGIが使用される場合、約200nmであってもよく、支持層102の樹脂組成にかかわらず、10nm~10μmであってもよい。フォトレジスト層103の厚さは、一般的に、800nm~7μmであってもよい。しかしながら、フォトレジスト層103の厚さは、プロセスのパラメータ、たとえばシリコン基板10への反応性イオンエッチングの度合いに応じて、100nm~100μmに及んでもよい。
図1Cおよび図2を参照すると、フォトマスク104を使用して、フォトレジスト層103および支持層102は露光される(ステップS4)。両層のスペクトル応答は、深UV(DUV)範囲に入る、240~290nmの波長範囲あたりにある。したがって、フォトレジスト層103と支持層102の両方が、DUVフラッド露光で同時に露光され得る。代替的に、フォトレジスト層103は、完全にパターニングされてもよく、支持層102の露光部分のみが、DUVフラッド露光で露光されてもよい。代替的に、両層102、103が、電子ビームで露光され得る。たとえば、PMGIは、1~5ジュール/cmの範囲のDUV、および30~40μC/cmの範囲の電子ビーム線量で現像される。PMGIの線量は、PMMAの線量の3~5分の1である。露光量は、これらのパラメータを念頭において適宜に最適化され、決定されてもよい。
図1Cは、フォトレジスト層103がポジ型フォトレジストである一例を示す。しかしながら、ネガ型フォトレジストがフォトレジスト層に使用されてもよい。支持層102、PMGI、LOR(商標)、およびLOL(商標)は、ポジ型フォトレジストであって、水性溶剤を必要とする場合がある。フォトレジスト層103がポジ型フォトレジストであるとき、PMGIは従来のフォトレジスト溶剤の多くには溶解しないが、PMGIに一般的に使用される溶剤、シクロペンタノンが、フォトレジスト層として使用されるほとんどの材料を溶かすので、フォトレジストとPMGIとの間の界面付近で軽度の混合が発生することがある。しかしながら、支持層を十分にベークすると、混合を減らすのに役立つことがある。ポジ型フォトレジストの例は、ジアゾナフトキノン(DNQ)およびノボラック樹脂(フェノールホルムアルデヒド樹脂)の混合物を含む。ネガ型フォトレジストの例は、SU-8フォトレジストポリマーおよびオフ化学量論チオールエン(OSTE:Off-Stoichiometry Thiol-Enes)ポリマーを含む。
フォトレジスト層103の材料は一般的に、クリーンなリフトオフ(lift-off)のために現像後にエッジ付近に異方性スロープを設けるように設計される。支持層102の材料は一般的に、現像後に等方性スロープおよび制御可能な度合いのアンダーカットまたは後退を設けるように設計される。したがって、支持層102およびフォトレジスト層103の材料は、互換的に使用されてはならない。しかしながら、アンダーカットまたは後退の度合いが再現可能に制御でき、後続のフォトレジスト層103との著しい量の層間混合に至らない場合、フォトレジスト層103として使用できるどんな材料も、支持層102として使用されてよい。
保護層101、たとえばPMMA層は、このステップにおいてある程度まで露光される場合もある。しかしながら、保護層101がネガ型フォトレジストである場合、保護層101は、フォトレジスト層と支持層の両方がポジ型フォトレジストであれば、水性現像液に溶解しない傾向がある。保護層101がポジ型レジストであって、現像液によって溶解されない場合でも、主に上の2層のみが露光されるように、保護層101の厚さおよび露光量を制御することができる。さらに、保護層101がPMMA層であるとき、PMMAの架橋を引き起こすDUV光の線量は、支持層102およびフォトレジスト層103を露光するために必要とされる線量よりも実質的に大きい。したがって、保護層101へのDUVフラッド露光の影響は無視でき得る。
また図1Dおよび図2を参照すると、上の2層102、103、すなわちフォトレジスト層103および支持層102は、フォトレジスト層103が、TMAHまたはKOH水溶液など、支持層102を現像するために使用される現像液で現像できるタイプである場合、同時に現像されてもよい。代替的に、フォトレジスト層103および支持層102は、2つの別個の現像ステップを使用して現像されてもよい。保護層101が存在するために、現像段階において、金属層100は、現像液にさらされなくてもよい(ステップS5)。
この段階において、パターニングされた支持層102’は、パターニングされたフォトレジスト層103’によって定められる側壁から後退し、それによってフォトレジストとともにオーバーハングフィーチャを形成し得る。アンダーカットの度合いは、露光の度合いによって再現可能に制御され得る。支持層102におけるアンダーカットの度合いはまた、ベーク温度、現像液タイプ、および支持層102内の樹脂組成で制御することができる。
アンダーカットの度合いを制御することができるパラメータの1つがUV露光である。たとえば、アンダーカットを最大にするために、図1Cに示すステップS4において、支持層102が形成され、ベークされた後に、支持層102全体は、フォトレジスト層103を堆積する前に、DUVフラッド露光でフラッド露光されてもよい。支持層102およびフォトレジスト層103は、同時に現像されてもよい。これは、アンダーカットの度合いを最大にするために、支持層102上で直ちに露光を最大にするための例示的な手順である。
代替として、支持層102を堆積し、ベークした後、フォトレジスト層103は堆積され、ベークされてもよい。フォトレジスト層103が、投影されるために露光されるとき、支持層102は、図1Cに示すステップS4で説明するように同時に露光されてもよい。この場合、支持層102は、支持層102全体が露光される例と比べてより少ない度合いで露光され、したがってアンダーカットの度合いはより小さくなる。
別の代替として、支持層102を堆積し、ベークした後、フォトレジスト層103は堆積され、ベークされ、露光され、現像されてもよい。フォトレジスト層103が、完全にパターニングされた後、支持層102の露光された部分は、アンダーカットの度合いを制御するためにDUVフラッド露光でさらにフラッド露光されてもよい。支持層102の露光された領域は、支持層102の露光されていない領域に比べて高速で現像され、それによって、支持層102の露光されていない領域の方へ後退する支持層102のアンダーカットを形成する。
アンダーカットの度合いを最小にしておくために、支持層102へのDUV露光は、無くされてもよい。言い換えれば、フォトレジスト層103が露光されるとき、支持層102がDUV光にさらされないように、線量およびフォトレジスト層103の厚さは制御されてもよい。この場合でも、ある程度のアンダーカットが期待される。
支持層102の樹脂組成もまた、アンダーカットの度合いを再現可能に制御するための重要な因子である。たとえば、NANO LORレジストなど、特定の種類の支持層102が使用されるとき、DVUフラッド露光なしで、非常に大きい度合いのアンダーカットが実現され得る。
支持層102内の残留溶剤の量が、現像段階での溶解速度を決定するので、アンダーカットの度合いは、ベーク時間および温度によって決定される場合もある。たとえば、支持層102がPMGIである場合、支持層102内の残留溶剤を除去するために、ベーク温度は185℃以上、約250℃までとすべきである。しかしながら、支持層102が185℃を下回る温度でベークされるとき、より多くの溶剤が支持層102に残ることになる。これは結果として、溶解速度がより高いために、アンダーカットの度合いがより大きくなる。
アンダーカットの度合いを制御することができる別のパラメータは、現像液タイプである。現像液タイプに応じて、支持層102の溶解速度は変動し得る。
したがって、アンダーカットの度合いは、4つのパラメータ、すなわちDUVフラッド露光、ベーク温度、樹脂組成、および現像液タイプを最適化することによって、再現可能に制御され得る。支持層102の溶解速度、ひいてはアンダーカットの度合いは、主にベーク温度によって制御され得る。
また図1Eおよび図1Fならびに図2を参照すると、保護層101は、反応性イオンエッチング(RIE)によってエッチングされてもよい。保護層101が、PMMAなどの有機材料から構成される場合、金属層100へのエッチングなしで有機保護層を選択的に除去するために、酸素プラズマを使用することができる(ステップS6)。保護層101は、パターニングされた保護層101’のパターニングされたエッジが、パターニングされたフォトレジスト層103’のパターニングされたエッジと揃うようにエッチングできるので、エッチングの高い度合いの方向性または異方性が望ましい場合がある。このフィーチャは、スプリアス(spurious)残留物から金属層100におけるフィーチャのエッジをさらに保護し得る。異方性の反応性イオンエッチングでは、非対称構成の電極を備えた誘導結合プラズマ(ICP)システムが、数十ミリトールの範囲に低圧の酸素で使用され得る。
反応性イオンエッチングが異方性であるように整えられるときでも、保護層101は、特にそれがPMMA層であるとき、わずかに後退し、やはりアンダーカット構造に至り得る。後退またはアンダーカットの度合いは、酸素の圧力によって制御されてもよい。後退は、数ナノメートルから数百ナノメートルであってもよい。
図1Gおよび図2を参照すると、金属層100は、パターニングされた保護層101’のパターンが下にある金属層100に転写され得るように、イオンミリングによってドライエッチングされてもよい(ステップS7)。アルゴン(Ar)などの非反応性ガスを、イオンミリングに使用することができる。イオンミリングプロセスは選択的でなく、重イオンの衝撃(bombardment)を含むので、基板は、金属層がエッチングされると、エッチングされ得る。特に金属層100が、スパッタリング法を使用して堆積されるとき、金属層100からのかなりの量の破片が、パターニングされたフィーチャのエッジに蓄積し得る。しかしながら、このステップのエッチングのための方法は、イオンミリングなどのドライエッチングに限定されない。フォトレジスト層103’および保護層101’によって定義されるパターンが、下にある金属層100に実質的に異方的に転写できる限り、他の任意のエッチング方法が、このステップに採用されてもよく、たとえば、異方性エッチングを提供するように構成された、誘導結合プラズマを用いる反応性イオンエッチングが採用されてもよい。
保護層101の利点は、以下の通りであり得る。
第1に、保護層101があると、金属層100の上部に連続する硬化薄膜の形成を妨げることができ、保護層103の除去がより容易になる。溶剤は、フォトレジスト層103の損傷を受けていない部分を容易に溶解させることができるからである。
第2に、パターニングされたホールの内側の壁に反射した重イオンはまた、保護層101を硬化し得るが、保護層101の厚さは小さく保たれてもよく、たとえばPMMA層では100nmに保たれてもよい。したがって、側壁の小部分のみが、パターン内でさらされて硬化し得る。これは、約1μmである、フォトレジスト層103の一般的な厚さと対照的である。
第3に、図1Eおよび図1FならびにステップS6に関して説明したように、保護層101を除去するための反応性イオンエッチングステップは、保護層101の側壁をわずかに後退させる。この後退の度合いは、保護層101が重イオンの衝撃に激しくさらされないように制御されると同時に、スプリアスパーティクル(spurious particle)からエッジを保護し得る。したがって、保護層101は、保護層101の硬化された部分を金属層100と接触させたままにすることなく、パターニングされたフィーチャのエッジを保護することができる。
また図1Hおよび図2を参照すると、重イオンによって衝撃を与えられたフォトレジスト層103’は、パターニングされたフォトレジスト層103’の露出面に硬化されたフォトレジスト領域104(または「キャップ」)を生じる。しかしながら、これらの領域104は、パターニングされた支持層102’、および存在する場合はパターニングされた保護層101’によって、パターニングされた金属層100’から離間している。また、パターニングされた金属層100’におけるフィーチャのエッジは、保護層101によって保護される。これは、支持層の後退した部分が、金属層100におけるフィーチャのエッジを露出させる、保護層なしの場合と対照的である。したがって、パターニングされた金属層100’におけるフィーチャのエッジは、考えられる誘電または金属残留物にさらされない。
図1Jおよび図2を参照すると、パターニングされた保護層101’、パターニングされた支持層102’、およびパターニングされたフォトレジスト層103’は、溶剤を使用して除去されてもよい(ステップS8)。3層構造を使用すると、溶剤がレジストの下に入るのを容易にし、層のよりクリーンなリフトオフを支援することができる。等方性酸素プラズマなどの好適なストリッピング方法が使用できる。加熱したN-メチル-2-ピロリドン(NMP)をこのステップに使用することができる。
図1Kは、上述のステップに続いて、パターニングされた金属層100’を示す。金属層100は、フォトレジスト残留物の硬化または金属層100および基板10からのパーティクルの傾向がはるかに少ない可能性がある。
図3Aを参照すると、前に説明したように、3層構造の代わりに2層構造を使用することができる。支持層102は、金属層100上に直接堆積されてもよい。フォトレジスト層103は、支持層102上に堆積されてもよい。この場合、図1Bに示す3層構造101、102、103の代わりに、2層構造102、103が形成される。2層構造を形成するために、上述のものと同じ材料および同じまたは同様のプロセスを使用することができ、したがってここでは詳細を再び説明しない。しかしながら、層厚さおよび/またはベーク時間などの処理パラメータは、2層構造に対応するように適合されてもよい。形成されると、2層構造は、3層構造を処理するために使用される同じまたは同様のプロセスを使用して処理されてもよい。しかしながら、線量および/または現像時間などの処理パラメータが、2層構造に対応するように適合されてもよい。3層構造と対照的に、保護層101とフォトレジスト層103との間には支持層102がなく、2層間にかなりの混合が存在し得る。
図3Bを参照すると、図1Aから図1Kおよび図2を参照して上記で説明した同じプロセスを、図3Aに示す2層構造102、103から始めてたどることができる。酸素プラズマ処理ステップ(ステップS6)の後、ドライエッチングステップ(ステップS7)の前に、パターニングされた支持層102’およびパターニングされたフォトレジスト層103’は、図1Fに示す3層の構造の代わりに、図3Bに示すような2層のアンダーカットプロファイルを形成する。この場合、金属層300におけるフィーチャのエッジは、材料および/またはレジスト残留物の再堆積から保護されない。
上記で説明したように、臨界温度より下で超伝導挙動を示すことができる金属層100は、量子情報処理を行うのに寄与する重要な要素および構成要素を含む主要層であってもよい。これらの要素および構成要素、たとえば、ジョセフソン接合、コプレーナ導波路、LC発振器、超伝導量子干渉計(SQUID)、インダクタ、およびキャパシタの全部または一部は、理想的にはクリーンで明確なエッジを持つ、金属層上のパターンとして定義される。たとえば、コプレーナ導波路は、金属層100におけるストリップとして定義されてもよい。本明細書内で説明するプロセスは、これらのストリップ上によりクリーンなエッジを設けるために使用することができ、これらのストリップのエッジ付近に存在する不完全性から生じる損失を実質的に低減する。さらに、本明細書内で説明するプロセスは、2準位状態(TLS)などの材料欠陥に起因する損失またはデコヒーレンスにつながり得る、パターンのエッジ付近に残留物が残ることを防ぐことができる。本明細書内で説明するプロセスから得られるクリーンで明確なエッジはまた、後続の層への悪影響を防ぐ。本明細書で説明するプロセスは、超伝導体、誘電体、および/または金属など、1つまたは複数の材料の堆積を伴う場合がある。選択される材料に応じて、これらの材料は、堆積プロセスの中でも、化学気相堆積、物理気相堆積(たとえば、蒸着もしくはスパッタリング)、またはエピタキシャル技法などの堆積プロセスを使用して堆積されてもよい。本明細書で説明するプロセスはまた、作製中にデバイスから1つまたは複数の材料を除去することを伴う場合がある。除去される材料に応じて、除去プロセスは、たとえば、ウェットエッチング技法、ドライエッチング技法、またはリフトオフプロセスを含む場合がある。
金属層および基板には、他の材料が使用されてもよい。たとえば、金属層は、ニオブもしくはスズなど、別の超伝導金属、または超伝導合金であってもよい。基板は、サファイアまたは好適な誘電体材料であってもよい。基板は、シリコンオンインシュレータなど、多層基板であってもよい。
本明細書で説明する量子素材および量子演算の実装形態は、本明細書で開示する構造物およびそれらの構造的同等物を含む、好適な量子回路、またはより一般的には、量子計算システムにおいて、またはそれらの1つもしくは複数の組合せにおいて、実装されてもよい。「量子コンピューティングシステム」という用語は、限定はしないが、量子コンピュータ、量子情報処理システム、量子暗号システム、または量子シミュレータを含む場合がある。
量子情報および量子データという用語は、量子系によって搬送され、量子系に保持または記憶される情報またはデータを指し、ここで、最小の非自明な系はキュビット、たとえば、量子情報の単位を定義する系である。「キュビット」という用語は、対応する文脈において二準位系として適切に近似される場合があるすべての量子系を包含することを理解されたい。そのような量子系は、たとえば2以上の準位を有する多準位系を含む場合がある。例として、そのような系は、原子、分子、電子、光子、イオン、量子ドット、または超伝導キュビットを含むことができる。多くの実装形態では、計算基底状態(computational basis state)は、基底の(ground)、第1の励起状態で識別されるが、計算状態が上位レベルの励起状態で識別される他のセットアップが考えられると理解されたい。量子メモリは、量子データを高い忠実度および効率で長時間記憶することができるデバイス、たとえば、光が伝送に使用される光-物質インターフェース、および重ね合わせまたは量子コヒーレンスなど量子データの量子特徴を記憶し、保存するための物質であると理解されたい。
量子回路要素は、量子処理演算を行うために使用され得る。すなわち、量子回路要素は、非決定的にデータに演算を行うために、重ね合わせおよびもつれなど、量子力学的現象を利用するように構成されてもよい。キュビットなど、いくつかの量子回路要素は、同時に2つ以上の状態で情報について表現し、動作するように構成されてもよい。本明細書で開示する処理で形成され得る超伝導量子回路要素の例は、特に、コプレーナ導波路、量子LC発振器、キュビット(たとえば、磁束キュビットまたは電荷キュビット)、超伝導量子干渉計(SQUID)(たとえば、RF-SQUIDまたはDCSQUID)、インダクタ、キャパシタ、伝送線路、接地面などの回路要素を含む。
対照的に、古典的回路要素は、一般に、決定的にデータを処理する。古典的回路要素は、四則演算、論理演算、および/または入出力演算をデータに行うことによって、コンピュータプログラムの命令をまとめて実行するように構成されてもよく、データはアナログまたはデジタル形式で表される。
いくつかの実装形態では、電気的または電磁的接続を介して量子回路要素にデータを送信するおよび/または量子回路要素からデータを受信するために、古典的回路要素が使用されてもよい。本明細書で開示する処理で形成され得る古典的回路要素の例は、高速単一磁束量子(RSFQ:rapid single flux quantum)デバイス、レシプロカル量子論理(RQL:reciprocal quantum logic)デバイス、および、バイアス抵抗器を使用しないRSFQのエネルギー効率の良いバージョンであるERSFQデバイスを含む。他の古典的回路要素が、同様に本明細書で開示するプロセスで形成されてもよい。
本明細書で説明する回路要素などの、超伝導量子回路要素および/または超伝導古典的回路要素を使用する量子コンピューティングシステムの演算中に、超伝導回路要素は、超伝導材料が超伝導特性を示すことを可能にする温度までクリオスタット内で冷却される。
本明細書は、多くの特定の実装形態の詳細を含むが、これらは、特許請求される可能性のあるものの範囲への制限として解釈されるべきではなく、むしろ特定の実装形態に固有である場合がある特徴の説明として解釈されるべきである。本明細書において別個の実装形態の文脈で説明されるいくつかの特徴は、単一の実装形態において組み合わせて実装されることもある。逆に、単一の実装形態の文脈で説明される様々な特徴は、複数の実装形態において別々に、または任意の適切な部分的組合せで実装されることもある。
さらに、特徴は、ある組合せで機能するものとして上記で説明され、さらに当初はそのように特許請求される場合があるが、特許請求される組合せからの1つまたは複数の特徴は、場合によってはその組合せから削除されることがあり、特許請求される組合せは、部分的組合せ、または部分的組合せの変形を対象とする場合がある。
同様に、動作は、特定の順序で図面に示されるが、これは、望ましい結果を達成するために、このような動作が図示された特定の順序でもしくは順次に行われること、または例示したすべての動作が行われることを必要とするものと理解されるべきではない。たとえば、特許請求の範囲に記載する行動は、異なる順序で行われ、それでも望ましい結果を実現することがある。いくつかの環境では、マルチタスクおよび並列処理が有利である場合がある。さらに、上記で説明した実装形態における様々な構成要素の分離は、すべての実装形態においてそのような分離を必要とすると理解されるべきではない。
いくつかの実装形態について説明した。しかしながら、本発明の趣旨と範囲を逸脱することなく様々な変更を行うことができると理解されるであろう。他の実装も、特許請求の範囲に含まれる。
10 基板
100 金属層
101 保護層
102 支持層
103 フォトレジスト層
104 フォトレジスト領域

Claims (19)

  1. デバイスを作製する方法であって、
    主面を有する基板上に多層スタックを形成するステップであって、前記多層スタックが、
    前記基板の前記主面上に形成された第1の層であって、第1のポリマー材料である第1の層、
    前記第1の層上に形成された支持層であって、第2のポリマー材料である支持層、および
    前記支持層上に形成されたフォトレジスト層
    を含む、形成するステップと、
    前記フォトレジスト層が前記支持層によってアンダーカットされ、前記支持層が前記第1の層によってオーバーカットされるように少なくとも1つの開口を形成するために前記多層スタックをパターニングするステップと、
    前記基板を異方的にドライエッチングするステップと
    を含む、方法。
  2. 前記フォトレジスト層および前記第1の層が、揃えられたそれぞれのエッジを有する、請求項1に記載の方法。
  3. 前記第1のポリマー材料が、電子ビーム照射に反応する、請求項1または2に記載の方法。
  4. 前記第1のポリマー材料がメタクリル酸メチルである、請求項1から3のいずれか一項に記載の方法。
  5. 前記第1のポリマー材料がポリメタクリル酸メチルである、請求項1から4のいずれか一項に記載の方法。
  6. 前記第1のポリマー材料がメタクリル酸である、請求項1または2に記載の方法。
  7. 前記多層スタックをパターニングするステップが、
    現像液を使用して前記フォトレジスト層を現像するステップ
    を含む、請求項1から6のいずれか一項に記載の方法。
  8. 前記支持層が、前記現像液に溶解する、請求項7に記載の方法。
  9. 前記現像液がアルカリである、請求項7または8に記載の方法。
  10. 前記第2のポリマー材料が、電子ビーム照射に反応する、請求項1から9のいずれか一項に記載の方法。
  11. 前記第2のポリマー材料がポリジメチルグルタルイミド(PMGI)である、請求項1から10のいずれか一項に記載の方法。
  12. 前記第2のポリマー材料がメタクリル酸メチルである、請求項1から10のいずれか一項に記載の方法。
  13. 前記第2のポリマー材料がポリメタクリル酸メチルである、請求項1から10または12のいずれか一項に記載の方法。
  14. 前記第2のポリマー材料がメタクリル酸である、請求項1から10のいずれか一項に記載の方法。
  15. 前記多層スタックをパターニングするステップが、
    プラズマアッシングを行うステップ
    を含む、請求項1から14のいずれか一項に記載の方法。
  16. 前記デバイスが、量子情報処理デバイスである、請求項1から15のいずれか一項に記載の方法。
  17. 前記基板が、前記基板の前記主面上に配置された金属層を含む、請求項1から16のいずれか一項に記載の方法。
  18. 前記基板がシリコンを含み、前記金属層がアルミニウムを含む、請求項17に記載の方法。
  19. 請求項1から18のいずれか一項に記載の方法によって取得可能なデバイス。
JP2020512459A 2017-08-31 2017-12-07 多層スタックを使用したデバイスの作製 Active JP7171705B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762552743P 2017-08-31 2017-08-31
US62/552,743 2017-08-31
PCT/US2017/065018 WO2019045763A1 (en) 2017-08-31 2017-12-07 FABRICATION OF A DEVICE USING A MULTILAYER STACK

Publications (2)

Publication Number Publication Date
JP2020532865A JP2020532865A (ja) 2020-11-12
JP7171705B2 true JP7171705B2 (ja) 2022-11-15

Family

ID=60788720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020512459A Active JP7171705B2 (ja) 2017-08-31 2017-12-07 多層スタックを使用したデバイスの作製

Country Status (8)

Country Link
US (1) US11935748B2 (ja)
EP (1) EP3676882B1 (ja)
JP (1) JP7171705B2 (ja)
KR (1) KR102400989B1 (ja)
CN (1) CN111095584A (ja)
AU (1) AU2017429631C1 (ja)
CA (1) CA3074121A1 (ja)
WO (1) WO2019045763A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112320752A (zh) * 2019-08-05 2021-02-05 上海新微技术研发中心有限公司 负性光刻胶图形化膜层的制备方法
EP4009387B1 (en) 2020-12-07 2023-06-07 IQM Finland Oy Josephson junction fabrication method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275695A (en) 1992-12-18 1994-01-04 International Business Machines Corporation Process for generating beveled edges
JP2001201871A (ja) 1999-11-10 2001-07-27 Fujitsu Ltd レジスト・パターン形成方法、ゲート電極形成方法、電界効果型半導体装置
JP2006044238A (ja) 2004-06-28 2006-02-16 Canon Inc 微細構造体の製造方法、液体吐出ヘッドの製造方法、および液体吐出ヘッド
JP2006165507A (ja) 2004-12-02 2006-06-22 Korea Electronics Telecommun 電界効果トランジスタの製造方法
JP2013500606A (ja) 2009-07-27 2013-01-07 クリー インコーポレイテッド Iii族窒化物半導体デバイス及びその製造方法
US20170162513A1 (en) 2015-12-08 2017-06-08 Northrop Grumman Systems Corporation Non-oxide based dielectrics for superconductor devices

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6089907U (ja) 1983-11-28 1985-06-20 石川島播磨重工業株式会社 圧延機のロ−ルシフト装置
JPS6378531A (ja) * 1986-09-20 1988-04-08 Fujitsu Ltd レジスト除去方法
JPH01283887A (ja) 1988-05-11 1989-11-15 Nippon Telegr & Teleph Corp <Ntt> 酸化物超伝導体用パターン形成方法
US5219713A (en) * 1990-12-17 1993-06-15 Rockwell International Corporation Multi-layer photoresist air bridge fabrication method
US5196395A (en) 1991-03-04 1993-03-23 Superconductor Technologies, Inc. Method for producing crystallographic boundary junctions in oxide superconducting thin films
US5155053A (en) * 1991-05-28 1992-10-13 Hughes Aircraft Company Method of forming t-gate structure on microelectronic device substrate
JPH0574696A (ja) * 1991-09-17 1993-03-26 Fujitsu Ltd 高エネルギ線リソグラフイ法
JPH05251771A (ja) 1991-12-02 1993-09-28 Sumitomo Electric Ind Ltd 人工粒界型ジョセフソン接合素子およびその作製方法
JPH05167119A (ja) 1991-12-18 1993-07-02 Daikin Ind Ltd 薄膜素子の平坦化方法及び薄膜素子
US5888901A (en) * 1996-08-05 1999-03-30 Motorola, Inc. Multilevel interconnection and method for making
JP2000321756A (ja) 1999-05-07 2000-11-24 Canon Inc エバネッセント光露光用マスク、エバネッセント光露光装置、デバイスの製造方法および前記エバネッセント光露光用マスクの製造方法
US6870158B1 (en) * 2002-06-06 2005-03-22 Sandia Corporation Microfabricated cylindrical ion trap
US7122482B2 (en) * 2003-10-27 2006-10-17 Molecular Imprints, Inc. Methods for fabricating patterned features utilizing imprint lithography
KR100885586B1 (ko) 2004-06-28 2009-02-24 캐논 가부시끼가이샤 미세 구조체 제조 방법, 액체 토출 헤드 제조 방법 및 액체토출 헤드
US20060007025A1 (en) * 2004-07-08 2006-01-12 Manish Sharma Device and method for encoding data, and a device and method for decoding data
KR100647459B1 (ko) * 2005-11-29 2006-11-23 한국전자통신연구원 티형 또는 감마형 게이트 전극의 제조방법
US7960097B2 (en) 2007-10-30 2011-06-14 Triquint Semiconductor, Inc. Methods of minimizing etch undercut and providing clean metal liftoff
US7750370B2 (en) * 2007-12-20 2010-07-06 Northrop Grumman Space & Mission Systems Corp. High electron mobility transistor having self-aligned miniature field mitigating plate on a protective dielectric layer
US8741715B2 (en) * 2009-04-29 2014-06-03 Cree, Inc. Gate electrodes for millimeter-wave operation and methods of fabrication
JP6089907B2 (ja) 2013-04-15 2017-03-08 新日鐵住金株式会社 スパイラル鋼管エッジポジション制御装置及び制御方法
KR102292227B1 (ko) 2015-03-02 2021-08-24 삼성디스플레이 주식회사 투명 표시 장치 및 이의 제조 방법
US9302905B1 (en) * 2015-06-15 2016-04-05 Innovative Micro Technology Method for forming a microfabricated structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275695A (en) 1992-12-18 1994-01-04 International Business Machines Corporation Process for generating beveled edges
JP2001201871A (ja) 1999-11-10 2001-07-27 Fujitsu Ltd レジスト・パターン形成方法、ゲート電極形成方法、電界効果型半導体装置
JP2006044238A (ja) 2004-06-28 2006-02-16 Canon Inc 微細構造体の製造方法、液体吐出ヘッドの製造方法、および液体吐出ヘッド
JP2006165507A (ja) 2004-12-02 2006-06-22 Korea Electronics Telecommun 電界効果トランジスタの製造方法
JP2013500606A (ja) 2009-07-27 2013-01-07 クリー インコーポレイテッド Iii族窒化物半導体デバイス及びその製造方法
US20170162513A1 (en) 2015-12-08 2017-06-08 Northrop Grumman Systems Corporation Non-oxide based dielectrics for superconductor devices

Also Published As

Publication number Publication date
KR102400989B1 (ko) 2022-05-23
US20200365397A1 (en) 2020-11-19
CA3074121A1 (en) 2019-03-07
EP3676882B1 (en) 2021-06-30
AU2017429631B2 (en) 2021-02-25
US11935748B2 (en) 2024-03-19
AU2017429631A1 (en) 2020-03-05
AU2017429631C1 (en) 2022-07-14
WO2019045763A1 (en) 2019-03-07
JP2020532865A (ja) 2020-11-12
CN111095584A (zh) 2020-05-01
EP3676882A1 (en) 2020-07-08
KR20200040862A (ko) 2020-04-20

Similar Documents

Publication Publication Date Title
CN111344875B (zh) 制造约瑟夫森结的方法
US7842450B2 (en) Method of forming a semiconductor device
US9076658B1 (en) High precision metal thin film liftoff technique
JP7171705B2 (ja) 多層スタックを使用したデバイスの作製
Servin et al. Contact hole shrink by directed self-assembly: Process integration and stability monitored on 300 mm pilot line
US8574821B1 (en) MEMS fabrication process base on SU-8 masking layers
Welch et al. Formation of nanoscale structures by inductively coupled plasma etching
JP6831452B2 (ja) フォトレジスト現像液によるエッチングを防ぐためのバッファ層
Blanchard-Dionne et al. Electron beam lithography using a PMMA/P (MMA 8.5 MAA) bilayer for negative tone lift-off process
Bruce et al. Directed self-assembly patterning strategies for phase change memory applications
US20230114700A1 (en) Hard mask liftoff processes
KR100634258B1 (ko) 반도체 장치의 제조방법
JP2003017474A (ja) 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法
US6541387B1 (en) Process for implementation of a hardmask
US6924070B2 (en) Composite patterning integration
US20200019063A1 (en) Method for nickel etching
KR0174945B1 (ko) 메탈층 패턴 형성 방법
Sakamori et al. Transformation of dense contact holes in oxide etching

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220707

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220707

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220719

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221102

R150 Certificate of patent or registration of utility model

Ref document number: 7171705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150