JP2017524271A - 多層被覆を有するバリスタ及び製造方法 - Google Patents

多層被覆を有するバリスタ及び製造方法 Download PDF

Info

Publication number
JP2017524271A
JP2017524271A JP2017526736A JP2017526736A JP2017524271A JP 2017524271 A JP2017524271 A JP 2017524271A JP 2017526736 A JP2017526736 A JP 2017526736A JP 2017526736 A JP2017526736 A JP 2017526736A JP 2017524271 A JP2017524271 A JP 2017524271A
Authority
JP
Japan
Prior art keywords
layer
varistor
coating
ceramic body
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017526736A
Other languages
English (en)
Inventor
ヤン、ウェン
チェン、ハオ
Original Assignee
ドングアン・リテルヒューズ・エレクトロニクス・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ドングアン・リテルヒューズ・エレクトロニクス・カンパニー・リミテッド filed Critical ドングアン・リテルヒューズ・エレクトロニクス・カンパニー・リミテッド
Publication of JP2017524271A publication Critical patent/JP2017524271A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105Varistor cores
    • H01C7/108Metal oxide
    • H01C7/112ZnO type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/032Housing; Enclosing; Embedding; Filling the housing or enclosure plural layers surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/06533Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of oxides
    • H01C17/06546Oxides of zinc or cadmium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06573Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the permanent binder
    • H01C17/06586Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the permanent binder composed of organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102Varistor boundary, e.g. surface layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H01C17/283Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/285Precursor compositions therefor, e.g. pastes, inks, glass frits applied to zinc or cadmium oxide resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)
  • Details Of Resistors (AREA)
  • Laminated Bodies (AREA)

Abstract

一実施形態では、バリスタは、セラミック本体を含み得る。バリスタは、セラミック本体の周囲に配された多層被覆を更に含み得る。多層被覆は、フェノール材料またはシリコーン材料を含む第1の層と、第1の層に隣接し、絶縁耐力の高い被覆を含む第2の層とを含み得る。【選択図】図2A

Description

本出願は、2014年8月8日に出願されその全体が参照により本明細書に組み込まれるPCT出願番号PCT/CN2014/083974に対する優先権を主張する。
実施形態は、回路保護素子の分野に関し、より具体的にはサージ保護のための金属酸化物バリスタに関する。
過電圧保護素子は、過電圧の故障条件による損傷から電子回路及び電子コンポーネントを保護するために使用される。これらの過電圧保護素子は、保護される回路と接地線との間に接続される金属酸化物バリスタ(MOV)を含み得る。MOVには、MOVを使用してこのような回路を破局的な電圧サージから保護することを可能にする電流電圧特性がある。バリスタ素子は多くの異なる種類の装置を保護するために非常に広範に配置されているため、バリスタの特性を改善する継続的な必要性が存在する。
MOV素子(「MOV」及び「バリスタ」という用語は、特に記載がない限り、本明細書において交換可能に使用される)は、一般に、セラミック円板(しばしばZnOベース)、Ag(銀)電極等の電極として機能する電気接点層、ならびに第1の表面及び第2の表面でそれぞれ接続される第1の金属リード及び第2の金属リードから構成され、第2の表面は、第1の表面に対向する。多くの場合、MOV素子には、セラミック円板及び他の材料を被覆する絶縁被覆も設けられる。現在の市場において見出されるMOVの一例としては、高い絶縁耐力を有するエポキシ絶縁体で被覆されたセラミック円板が挙げられる。
注目すべきことに、この種類のMOVは、典型的に85℃未満等の比較的低い温度での動作に制限され、より具体的には85℃、85%の相対湿度(RH)、及び高い直流動作電圧等のバイアス湿度条件で運用されると信頼性の問題を呈する。このようなバイアス湿度条件下で遭遇される信頼性の問題は、MOVのセラミック本体の表面に接触するために使用される銀電極材料のマイグレーションから、及びエポキシ被覆とZnOセラミックとの間の相互作用から発生すると考えられる。信頼性の問題の一例が、直流動作電圧を印加しながら、エポキシ被覆されたMOVを高温条件(少なくとも85℃)、高湿条件で運用するときの、インターフェースを通じてのリーク電流の増大である。その上、より低い湿度条件下でさえ、エポキシ被覆されたMOVは、125℃等の高温での動作時に故障し得る。これらの問題及び他の問題に関して、本改善が望ましいことがある。
例示的な実施形態は、改善されたバリスタに関する。一実施形態では、バリスタは、セラミック本体を含み得る。バリスタは、セラミック本体の周囲に配された多層被覆を更に含み得る。多層被覆は、フェノール材料またはシリコーン材料を含む第1の層と、第1の層に隣接し、絶縁耐力の高い被覆を含む第2の層とを含み得る。
別の実施形態では、バリスタを形成する方法は、セラミック本体を提供することと、第1の層をセラミック本体上に塗布することと、多層被覆をセラミック本体の周囲に塗布することと、を含み得る。多層被覆は、フェノール材料またはシリコーン材料を含む第1の層と、第1の層に隣接し、絶縁耐力の高い被覆を含む第2の層とを含み得る。
図1Aは、本開示の実施形態によるMOVの側面断面図を示す。 図1Bは、本開示の実施形態による別のMOVの側面断面図を示す。 図2Aは、本開示の実施形態による更なるMOVの平面図を示す。 図2Bは、図2AのMOVの側面断面図を示す。 図3Aは、本実施形態による2層被覆と共に配置されたMOVの、初期段階における電気測定の結果を提供する。 図3Bは、図3AのMOVの、バイアス条件下での168時間後における電気測定の結果を提供する。 図3Cは、図3AのMOVの、バイアス条件下での336時間後における電気測定の結果を提供する。 図3Dは、図3AのMOVの、バイアス条件下での500時間後における電気測定の結果を提供する。 図4Aは、単層エポキシ被覆と共に配置された従来のMOVの、初期段階における電気測定の結果を提供する。 図4Bは、図4AのMOVの、バイアス条件下での168時間後における電気測定の結果を提供する。 図4Cは、図4AのMOVの、バイアス条件下での336時間後における電気測定の結果を提供する。 図4Dは、図4AのMOVの、バイアス条件下での500時間後における電気測定の結果を提供する。 図5は、本開示の実施形態による多層被覆の異なる層のための例示的な配合を提供する。
これから以下において、例示的な実施形態が示されている添付の図面を参照して、本実施形態をより詳細に説明する。本実施形態は、本明細書に記載の実施形態に限定されるとして解釈されるべきではない。むしろ、これらの実施形態は、本開示が万全かつ完全なものになり、それらの範囲を当業者に十分に伝えるように、提供される。図面において、同様の数字は、全体にわたって同様の要素を指す。
以下の説明及び/または請求項において、「上に(on)」、「上にある(overlying)」、「上に配された(disposed on)」、及び「上方に(over)」という用語が使用され得る。「上に(On)」、「上にある(overlying)」、「上に配された(disposed on)」、及び「上方に(over)」は、2つ以上の要素が相互に直接物理的に接していることを示すために使用され得る。また、「上に(on)」、「上にある(overlying)」、「上に配された(disposed on)」、及びover(上方に)という用語は、2つ以上の要素が相互に直接接していないことを意味し得る。例えば、「上方に(over)」は、1つの要素が別の要素の上方にあるが相互に接触せず、2つの要素の間に別の要素(複数可)を有し得ることを意味し得る。更に、「及び/または(and/or)」という用語は、「及び(and)」を意味し得、「または(or)」を意味し得、「排他的論理和(exclusive−or)」を意味し得、「1つ(one)」を意味し得、「全てではなく、いくつか(some, but not all)」を意味し得、「どちらもない(neither)」を意味し得、かつ/または「両方(both)」を意味し得るが、請求される主題の範囲は、この点で限定されない。
本実施形態は、一般に、酸化亜鉛材料をベースとする金属酸化物バリスタ(MOV)に関する。知られているように、この種類のバリスタは、酸化亜鉛粒子を含む微細構造を有するセラミック本体を備え、セラミック微細構造内に配された他の金属酸化物等の様々な他の成分を含み得る。背景として、商業的に生産される多くのMOVは、焼結されて円板を形成する酸化亜鉛顆粒から主として構成され、固体形状における酸化亜鉛顆粒は高導電性の材料である一方、他の酸化物から形成される粒間の境界は高抵抗である。酸化亜鉛顆粒が接し合う点においてのみ、焼結は、対称型ツェナダイオードに相当する「マイクロバリスタ」を生じさせる。金属酸化物バリスタの電気的挙動は、直列または並列に接続されたマイクロバリスタの数に由来する。MOVの焼結された本体が、高いエネルギー吸収を可能にするその高い電気負荷能力の原因であり、そのため、高いサージ電流処理能力の原因でもある。
バリスタのセラミック本体に接触またはそれを被包するために用いられる上記材料は、とりわけ高温条件、高湿条件、及び/または高圧条件で運用されるとき、素子劣化の潜在的な原因である。様々な実施形態では、高温、高湿、または高圧等の条件下での劣化に対する耐性がある改善されたバリスタが提供される。様々な実施形態では、多層構造(特に2層構造)を含む被覆を有するMOVが提供される。2層構造は、シリコーン材料またはフェノール材料から形成される第1の層と、絶縁耐力の高い材料を構成する第2の層とを含む。本明細書で使用される「高い絶縁耐力」または「絶縁耐力の高い材料」という用語は、絶縁耐力が少なくとも20kV/mmである材料または品質を指す。この多層被覆は、セラミックがエポキシ被覆に直接接している従来のMOVと比較して、リーク電流及び他の電気劣化に対する耐性を改善し得る。
第1の層がシリコーン材料から形成される様々な実施形態では、シリコーン材料は、アルキルシリコーン樹脂及び二酸化ケイ素を含み得る。アルキルシリコーン樹脂は、ポリシロキサン構造に結合したアルキル基を有する分岐ポリシロキサンの籠状構造をベースとする公知のシリコーン樹脂であってもよい。第1の層がフェノール材料である他の実施形態では、フェノール材料は、フェノールまたは置換フェノールとホルムアルデヒド等のアルデヒドとの反応から形成されたフェノール樹脂を含み得る。フェノール材料は、任意追加的に最大約10重量%の添加剤を含み得る。
様々な実施形態では、第2の層は、アルキド樹脂、または絶縁耐力が20kV/mmを超え得るポリイミドもしくはアクリル系樹脂等の他の絶縁耐力の高い材料を含む。特定の実施形態では、アルキド樹脂は、50kV/mmの絶縁耐力を有し得る。アルキド樹脂の一例としては、ポリオールとジカルボン酸との反応から誘導されるポリエステル材料が挙げられる。アルキド樹脂の別の例としては、ポリオールとカルボン酸無水物との反応から誘導されるポリエステル材料が挙げられる。より一般的には、アルキド樹脂には、脂肪酸を使用して形成される他の種類のポリエステル樹脂が含まれ得る。実施形態は、この文脈において限定されない。
図1Aは、本開示の様々な実施形態によるMOV(本明細書では「バリスタ」とも呼ばれる)の側面断面図を示す。この実施例では、バリスタ100は、セラミック本体102、電気接点層104、及び多層被覆106を含む。電気接点層104は、セラミック本体102と外部電気リード(図示せず)との間の良好な電気的接続を提供するための銀または他の電気導体を備え得る。様々な実施形態では、セラミック本体102は、ZnO材料を含み得る。多層被覆106は、被包を提供するために全ての側面においてセラミック本体102を取り囲んでもよいことが理解され得る。図1Aの実施例では、多層被覆106は、電気接点層104に隣接し、電気接点層104に接して配される第1の層108を含む。上述のように、第1の層108は、いくつかの実施形態ではシリコーン材料を含み得、または他の実施形態ではフェノール材料を含み得る。シリコーン材料またはフェノール材料は高温においてセラミックMOV本体との反応に耐え得、そのため少なくとも125℃等までの温度での使用に好適な塗布物であるため、このような材料は、今日のバリスタで使用される従来のエポキシ被覆に対する優位性を提供し得る。
様々な実施形態では、第1の層108の厚さは、約300μm〜1200μmに及び得る。注目すべきことに、シリコーン材料及びフェノール材料は、バリスタのセラミック本体を被覆するために使用される従来のエポキシ被覆と比較して、5kV/mm〜10kV/mm等の比較的低い絶縁耐力を有する。それゆえに、第2の層110は、バリスタとしての使用に適切な全絶縁耐力を多層被覆106に付与するアルキド樹脂または他の絶縁耐力の高い材料を含み得る。いくつかの実施形態では、第2の層110は、第1の層108と併せて高い絶縁耐力を多層被覆106に付与するのに十分である20μm〜150μmの厚さを有する。例えば、いくつかの実施形態では、多層被覆106は、交流2500Vを超える絶縁耐力を有する。
様々な実施形態では、第1の層及び第2の層は、電気接点層104が塗布された後で、液体層または粘着層としてセラミック本体102の表面に塗布され得る。高い絶縁耐力を有する第2の層110を多層被覆106に組み込むことは、セラミック本体102を被包するためにシリコーン層またはフェノール層等の単層を使用することに対する優位性を提供する。特に、絶縁耐力の高い層を有する多層被覆では、被覆全体の厚さが低減され得る。例えば、第2の層110等の絶縁耐力の高い層の使用がなければ、シリコーン層またはフェノール層が様々な用途のための目標絶縁耐力(例えば、交流2500V)を付与するためには3mm以上の厚さが必要とされ得る。これは、部分的には、シリコーン層が10kV/mm以下等の比較的低い絶縁耐力を有し得ること、及びMOVセラミックの周囲の被覆厚さがとりわけMOVの隅の領域において劇的に変動し得ることによる。それゆえに、単層被覆が交流2500V等の仕様を必ず満たすようにするためには、被覆が均一であった場合に2500Vに耐えるために必要な理論的厚さの何倍もの平均被覆厚さを塗布することが必要とされ得る。例えば、矩形のセラミック本体を有するMOVでは、シリコーン層の厚さは、隅の領域における100μmから他の領域における1mmまでの間で変動し得ることが観察された。
好都合なことに、多層被覆の被覆厚さが1.0mm(1000μm)以下であるとき、本実施形態による多層被覆を有するMOVは、交流2500Vの絶縁耐力を有し得る。多層被覆106によって与えられるより薄い被覆厚さは、それほどかさばらないバリスタを提供し、より簡単な取扱い及び大量生産環境におけるより高い歩留まりを提供する。例えば、50kV/mmの絶縁耐力を有する50μm厚のアルキド層は、単独で2500Vの絶縁耐力を付与する。それゆえに、50μm厚のアルキド層を含む多層被覆内のシリコーン層またはフェノール層の厚さは、必要とされる絶縁耐力がアルキド層のみによって提供されるため、セラミック本体及び電気接点層を反応から保護するのに十分でありさえすればよい。その上、内側シリコーン層に塗布されるアルキド層の厚さは、内側シリコーン層の厚さよりも均一であることが観察された。例えば、シリコーン層の厚さが約10倍または約10分の1に変動する上記の実施例では、シリコーン層に塗布されたアルキド層は、隅の領域における50μmから他の領域における110μmまでの間の(すなわちほんの約2倍または約2分の1の)厚さの変動を呈し、大部分の測定値は、50〜70μmの厚さを示した。そのため、50kV/mmの絶縁耐力を有する公称70μm厚のアルキド層は、アルキド層の全領域が内側シリコーン層の厚さから独立して交流2500Vに対処するのに十分な厚さ(>50μm)を必ず有するようにするために十分であり得る。
シリコーン材料またはフェノール材料はバリスタのセラミック本体との反応に耐え得るため、シリコーン材料またはフェノール材料を含む第1の層108が電気接点層104に隣接する図1Aに示されるような多層被覆を提供することが好都合であり得る。他の実施形態では、第2の層110が電気接点層104に隣接して配されてもよい。図1Bは、絶縁耐力の高い層(第2の層110)が電気接点層104に隣接して配される一方、第1の層108が第2の層110の周囲に配される配置を多層被覆116が有する、バリスタ120の実施形態を描いている。第2の層110及び第1の層108が同じ厚さを有することを考えると、この配置は、多層被覆106の絶縁耐力に類似した絶縁耐力を提供し得る。バリスタ120の被覆は、特定の条件下ではバリスタ100の被覆よりも不安定になり得、剥離または気泡を最小限に抑える能力は、特定の使用条件下では難題になり得る。
特にアルキド樹脂は、図1Bの実施形態において第2の層110として使用するには信頼性に欠けることに留意されたい。これは、アルキド層がシリコーン層と強力な界面結合を形成し得ないためである。それゆえに、例えば500μm〜1mmの範囲の厚さを有する外側シリコーン層が第1の層112として塗布されると、シリコーン層は、固化が起きる前に流れ去り得る。図1Aの実施形態では、アルキド樹脂から作製される第2の層110は第1の層108と強力な結合を形成し得ないものの、第2の層110の厚さは比較的薄く(50〜100μm等)、第2の層110を適所に保持するために高い接着力を必要としない。高い絶縁耐力及びシリコーンとの高い接着性を有する他の材料は、図1Bの実施形態における第2の層110としての使用にも好適であり得る。
図2Aは、本開示の実施形態による更なるMOVの平面図を示す。図2Bは、図2AのMOVの側面断面図を示す。図2Aに示されるように、バリスタ200は、セラミック本体202のための円板、電気接点層204、及び多層被覆214を含む。電気接点層204は、図2B内に明示的に描かれていない。次に、多層被覆214は、電気接点層204に隣接して配された第1の層206を含む。第1の層206は、図1A及び1Bに関して一般的に上述したように、シリコーン材料またはフェノール材料を含み得る。図1Aの実施形態と同様に、第1の層206は、約300μm〜1200μmの範囲の厚さを有し得る。多層被覆214は、第1の層206の周囲に配された第2の層208も含み、第2の層208は、20kV/mm超等の比較的高い絶縁耐力を有する。
図2A及び図2Bに更に示されるように、一対の電気リード(リード212として示される)が、セラミック本体202の対抗する側面に接して配され、電気接点層204にわたって電気接点を形成する。
動作中、バリスタ100またはバリスタ200等のバリスタは、セラミック本体がエポキシ層によって被包される従来のバリスタよりも優れた電気的性能を提供し得る。本実施形態によるMOV素子によって提供される1つの具体的な利点は、様々な高温条件及び高圧条件の下における改善された性能である。図3A〜3Dは、本実施形態による多層被覆と共に配置された一組のMOV試料の電気測定の結果を示す。これらの結果において、多層被覆は、シリコーン材料でできた内側層(第1の層)及びアルキド樹脂でできた外側層から作製されている。次に、シリコーン材料は、上述のようなアルキルシリコーン樹脂、及び二酸化ケイ素フィラーを含む。バリスタ試料内の内側シリコーン層の、図1Aの表面130、132によって例示されるようなセラミック本体の対向する表面沿いの厚さが490μm〜820μmに及び得る一方、外側アルキド樹脂層の厚さは50μm〜110μmに及び得る。
図3A〜3Dの結果には、高温負荷試験(125℃で直流970V印加)及びバイアス湿度負荷試験(85℃、85%RHで直流970Vの印加電圧)における測定値が含まれている。印加バイアスにさらしながら、MOV試料について約168時間の間隔で様々な測定を行った。特に、一組の試験では、85℃及び85%の相対湿度の環境においてMOV試料11〜20を970Vの平流バイアスの印加にさらした一方、別の一組の試験では、平流970Vを印加した状態で試料1〜10を125℃に維持した。記載したように、試料を約168時間の間隔で取り出し、測定を行った。示されるデータでは、Vnomは、1mAの電流をMOVに通電するときのMOVの両端の電圧降下を表し、リーク電流は、Vnomの80%で測定する。
図3Aでは、一組の試料1〜20について、順バイアス条件及び逆バイアス条件の下で1mAの電流におけるバリスタ電圧(Vnom)を測定した。順バイアス条件及び逆バイアス条件の下でのリーク電流の測定値も、示されている。Vnomの初期値は、順バイアスの下で平均約1195、逆バイアスの下で1198を呈する。これらの値は、500時間まで経時的にそれぞれ約1.0%及び3.8%と若干増加した。
リーク電流(マイクロアンペアで示される)は、Vnomの80%のバイアス電圧で測定し、順電圧及び逆電圧の両方を記録する。逆バイアス条件下でのリーク電流の初期値は、約15の平均値を呈し、500時間まで時間の関数としてわずかに減少する。順バイアス条件下でのリーク電流の初期値は、約17の平均値を呈し、168時間でわずかに減少する。336時間では、順バイアス条件下での平均リーク電流が約43に穏やかに増加する一方、500時間では、この値は約62に増加する。336時間及び500時間における平均リーク電流の増加は、85℃及び85%の相対湿度の環境において970Vの平流バイアスにさらした試料11〜20における増加による。平流970Vと共に125℃にさらした試料1〜10は、順バイアス条件下で168時間、336時間、及び500時間においてリーク電流のわずかな減少を示した。
図4A〜図4Dは、エポキシ単層を含む被覆と共に配置された従来のMOVの電気測定の結果を提供する。試料11〜20に関する図3A〜3Dに示されるのと同じ測定条件を使用して、一組の試料47、48、49、50、及び51を測定した。図4Aに図示されるように、Vnomの初期平均測定値(1185、1195)は、試料11〜20における対応する測定値に類似した値を示し、リーク電流測定値は、順バイアス及び逆バイアスの下でそれぞれ約34及び33とわずかに高い値を呈する。
図4B、4C、及び4Dに示されるように、電気的特性は、時間の関数として著しく変化する。例えば、500時間後、Vnomは逆バイアス条件下で約8%減少し、順バイアス条件下でVnomは約54%減少する。その上、500時間後、逆バイアス条件及び順バイアス条件の下で、リーク電流は10倍超増加し、深刻な性能劣化を示す。
上記の結果に照らして、本実施形態による多層被覆と共に配置されたバリスタ試料(1〜10)が、125℃で直流970Vを印加した状態で少なくとも500時間の間、Vnomまたはリーク電流によって測定されるような劣化に対して安定であることは明確である。その上、85℃、85%RHで970Vの直流電圧を印加した状態で、バリスタ試料11〜20は、500時間までVnomのシフト及び逆バイアスにおけるリーク電流に対して安定であり、168時間〜336時間の期間まで順バイアスにおけるリーク電流の増加に対して安定である。不都合なことに、記載したように、エポキシ被覆を有する従来のバリスタ試料は、168時間の時点でさえ、順バイアス下のVnomにおいて(30%)、及びリーク電流において(>1000%)大きな劣化を呈する
電気的特性の測定値において示される上記の利点に加えて、本実施形態の2層被覆は、エポキシ単層によって被覆された従来のバリスタとは対照的に、熱サイクル試験において優れた安定性を呈する。一組の熱サイクル実験では、1つのサイクルが4つのステップ(1)−40℃で15分、2)室温で5分、3)125℃で15分、及び4)室温で5分)から構成されるサイクルに試料をさらした。バリスタ試料を5サイクル、15サイクル、50サイクル、100サイクル、及び200サイクルにさらした。内側層が本明細書に開示されるようなシリコーン材料を含み、外側層がアルキル樹脂を有する多層被覆を有するバリスタ試料は、200サイクルの後でさえ、故障を呈さなかった。不都合なことに、従来のバリスタ試料は、ほんの5サイクルの後で故障を呈する。
様々な実施形態では、公知の溶液ベースの技法を使用して多層被覆をバリスタのセラミック本体(電気接点層を含む)に塗布してもよい。例えば、バリスタに塗布される層の樹脂を含む溶液中にバリスタのセラミック本体を浸漬してもよい。一例では、シリコーン層またはフェノール層を、それぞれアルキルシリコーン樹脂またはフェノール樹脂のいずれかを含有する溶媒混合液から作製される粘性液被覆として、バリスタのセラミック本体に塗布してもよい。当該被覆をその後焼成して固体層を形成してもよい。その後、アルキド層を、アルキド樹脂の溶液を含む粘性液としてシリコーン層またはフェノール層の外部表面に塗布してもよく、その後焼成してアルキド層を固化してもよい。実施形態は、この文脈において限定されない。
図5は、本開示の実施形態による多層被覆の異なる層のための例示的な配合を提供する。配合502は、コンフォーマル被覆配合506として示されている絶縁耐力の高い層と併せて使用されるシリコーン層の組成を示す。当該配合は、二酸化ケイ素、及びイソプロピルアルコール(IPA)を含む様々な溶媒、ならびに任意追加的な添加剤と共に、アルキルシリコーン樹脂を含む。実施形態は、この文脈において限定されない。図5に示される配合は、乾燥/硬化前のバリスタのセラミック本体に塗布される溶液の配合を示すことに留意されたい。それゆえに、溶媒の少なくとも一部は、最終多層被覆の形成中に除去され得る。フェノール配合504をコンフォーマル被覆配合と併せて使用して、多層被覆を形成してもよい。フェノール配合504は、示されているようなフェノール樹脂、溶媒、及び任意追加的な添加剤を含み得る。実施形態は、この文脈において限定されない。最後に、コンフォーマル被覆配合506は、アルキド樹脂、溶媒、及び任意追加的な添加剤を含む。
本実施形態は特定の実施形態を参照して開示されたものの、添付の請求項において画定されるような本開示の範囲から逸脱することなく、記載された実施形態に対する多数の変形、改変、及び変更が可能である。それゆえに、本実施形態は、記載された実施形態に限定されず、以下の請求項及びそれらの等価物によって画定される最大の範囲を有することを意図する。

Claims (19)

  1. セラミック本体と、
    前記セラミック本体の周囲に配された多層被覆と、を備えるバリスタであって、前記多層被覆が、
    フェノール材料またはシリコーン材料を含む第1の層と、
    前記第1の層に隣接し、絶縁耐力の高い被覆を含む第2の層と、を備える、バリスタ。
  2. 前記セラミック本体が、ZnOセラミックを含む、請求項1に記載のバリスタ。
  3. 前記第2の層が、アルキド樹脂を含む、請求項1に記載のバリスタ。
  4. 前記第1の層が、300μm〜1200μmの厚さを含む、請求項1に記載のバリスタ。
  5. 前記第2の層が、20μm〜150μmの厚さを含む、請求項1に記載のバリスタ。
  6. 前記セラミック本体上に配された電気接点層を更に備え、前記第1の層が、前記電気接点層に隣接して配されている、請求項1に記載のバリスタ。
  7. 前記多層被覆が、交流2500V以上の絶縁耐力を含む、請求項1に記載のバリスタ。
  8. 前記多層被覆が、1.0mm以下の厚さを含む、請求項1に記載のバリスタ。
  9. 前記第1の層が、アルキルシリコーン樹脂及び二酸化ケイ素フィラーを含む、請求項1に記載のバリスタ。
  10. セラミック本体を提供することと、
    前記セラミック本体の周囲に多層被覆を塗布することであって、
    前記多層被覆が、
    フェノール材料またはシリコーン材料を含む第1の層と、
    前記第1の層に隣接し、絶縁耐力の高い被覆を含む第2の層と、を備える、塗布することと、を含む、バリスタを形成する方法。
  11. 前記セラミック本体が、ZnOセラミックを含む、請求項10に記載の方法。
  12. 前記第2の層が、アルキド樹脂を含む、請求項10に記載の方法。
  13. 前記第1の層が、300μm〜1200μmの厚さを含む、請求項10に記載の方法。
  14. 前記第2の層が、20μm〜150μmの厚さを含む、請求項10に記載の方法。
  15. 多層被覆を前記塗布することの前に、前記セラミック本体に電気接点層を塗布することを更に含み、前記第1の層が、前記電気接点層に隣接して塗布される、請求項10に記載の方法。
  16. 前記多層被覆が、交流2500V以上の絶縁耐力を含む、請求項10に記載の方法。
  17. 前記多層被覆が、1.0mm以下の厚さを含む、請求項10に記載の方法。
  18. 前記第2の層が、アルキルシリコーン樹脂及び二酸化ケイ素フィラーを含む、請求項10に記載の方法。
  19. 前記多層被覆を前記塗布することが、
    アルキルシリコーン樹脂またはフェノール樹脂を含む第1の溶媒混合物として前記第1の層を提供することと、アルキド樹脂を含む第2の溶媒混合物として前記第2の層を提供することと、
    前記第2の層を前記提供することの前に、前記第1の層を焼成して、第1の固体層を形成することと、
    前記第2の層を焼成して、第2の固体層を形成することと、を含む、請求項10に記載の方法。
JP2017526736A 2014-08-08 2015-03-06 多層被覆を有するバリスタ及び製造方法 Pending JP2017524271A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CNPCT/CN2014/083974 2014-08-08
PCT/CN2014/083974 WO2016019569A1 (en) 2014-08-08 2014-08-08 Varistor having multilayer coating and fabrication method
PCT/CN2015/073739 WO2016019723A1 (en) 2014-08-08 2015-03-06 Varistor having multilayer coating and fabrication method

Publications (1)

Publication Number Publication Date
JP2017524271A true JP2017524271A (ja) 2017-08-24

Family

ID=55263045

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017526731A Pending JP2017524270A (ja) 2014-08-08 2014-08-08 多層被覆を有するバリスタ及び製造方法
JP2017526736A Pending JP2017524271A (ja) 2014-08-08 2015-03-06 多層被覆を有するバリスタ及び製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017526731A Pending JP2017524270A (ja) 2014-08-08 2014-08-08 多層被覆を有するバリスタ及び製造方法

Country Status (6)

Country Link
US (2) US20170221612A1 (ja)
EP (2) EP3178098A4 (ja)
JP (2) JP2017524270A (ja)
CN (2) CN106663510B (ja)
TW (1) TWI630745B (ja)
WO (2) WO2016019569A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022137690A1 (ja) * 2020-12-21 2022-06-30 浜松ホトニクス株式会社 発光封体及び光源装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110301079B (zh) * 2018-01-23 2021-08-24 东莞令特电子有限公司 组合式管状金属氧化物变阻器和气体放电管
JP7431798B2 (ja) 2018-07-18 2024-02-15 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション バリスタパッシベーション層及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5728304A (en) * 1980-06-23 1982-02-16 Gen Electric Zinc oxide varistor
JPS60158603A (ja) * 1983-12-22 1985-08-20 ベ−・ベ−・ツエ−・アクチエンゲゼルシヤフト・ブラウン・ボベリ・ウント・コンパニ− 酸化亜鉛バリスタ
JPS6347901A (ja) * 1986-08-16 1988-02-29 ティーディーケイ株式会社 電子部品
JP2009246114A (ja) * 2008-03-31 2009-10-22 Koa Corp 電子部品および電子部品の外装膜形成方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4039904A (en) * 1976-01-02 1977-08-02 P. R. Mallory & Co., Inc. Intermediate precoat layer of resin material for stabilizing encapsulated electric devices
DE3823698A1 (de) * 1988-07-13 1990-01-18 Philips Patentverwaltung Nichtlinearer spannungsabhaengiger widerstand
JPH05109506A (ja) * 1991-10-16 1993-04-30 Fuji Electric Co Ltd 電圧非直線抵抗体
JPH11204304A (ja) * 1998-01-08 1999-07-30 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP3415094B2 (ja) * 2000-03-31 2003-06-09 岡谷電機産業株式会社 外装被覆型電子部品の製造方法
DE10062293A1 (de) * 2000-12-14 2002-07-04 Epcos Ag Elektrisches Bauelement und Verfahren zu dessen Herstellung
CN1226756C (zh) 2002-01-22 2005-11-09 兴勤电子工业股份有限公司 具有磷酸盐绝缘层的变阻器及其制法
US6841191B2 (en) * 2002-02-08 2005-01-11 Thinking Electronic Industrial Co., Ltd. Varistor and fabricating method of zinc phosphate insulation for the same
JP2004095609A (ja) * 2002-08-29 2004-03-25 Matsushita Electric Ind Co Ltd 外装被覆形バリスタ
JP4434699B2 (ja) * 2003-11-18 2010-03-17 コーア株式会社 抵抗器およびその製造方法
JP2005243746A (ja) * 2004-02-24 2005-09-08 Nippon Chemicon Corp バリスタ
JP2007035766A (ja) 2005-07-25 2007-02-08 Hitachi Ltd 温度感知素子
KR101293400B1 (ko) * 2005-07-29 2013-08-05 타이코 일렉트로닉스 코포레이션 열적 커플링된 금속 산화물 바리스터 과전압 요소 및중합체성 정온도 계수 과전류 요소를 갖는 회로 보호 소자
JP4744609B2 (ja) * 2006-03-10 2011-08-10 ジョインセット カンパニー リミテッド セラミック部品要素、セラミック部品及びその製造方法
CN101682996A (zh) * 2007-05-24 2010-03-24 巴斯夫欧洲公司 制备聚合物涂覆的金属箔的方法及其用途
US8849921B2 (en) 2007-06-28 2014-09-30 Symantec Corporation Method and apparatus for creating predictive filters for messages
JP5157349B2 (ja) * 2007-09-28 2013-03-06 日本ケミコン株式会社 電子部品
CN101620901A (zh) 2008-07-04 2010-01-06 爱普科斯电子元器件(珠海保税区)有限公司 阻燃防爆压敏电阻
WO2010055586A1 (ja) * 2008-11-17 2010-05-20 三菱電機株式会社 電圧非直線抵抗体、電圧非直線抵抗体を搭載した避雷器及び電圧非直線抵抗体の製造方法
JP5297163B2 (ja) 2008-11-25 2013-09-25 パナソニック株式会社 Uv硬化性樹脂組成物およびこれを用いた接着方法
US20100157492A1 (en) * 2008-12-23 2010-06-24 General Electric Company Electronic device and associated method
JP2010192539A (ja) * 2009-02-16 2010-09-02 Nippon Chemicon Corp 電子部品の製造方法
CN101556850A (zh) 2009-05-20 2009-10-14 上海科特高分子材料有限公司 一种新型正温度系数热敏电阻器及其制造方法
KR101008310B1 (ko) 2010-07-30 2011-01-13 김선기 세라믹 칩 어셈블리
CN102024541A (zh) * 2010-12-09 2011-04-20 深圳顺络电子股份有限公司 一种多层片式压敏电阻及其制造方法
US8584348B2 (en) * 2011-03-05 2013-11-19 Weis Innovations Method of making a surface coated electronic ceramic component
KR101532118B1 (ko) * 2011-12-27 2015-06-29 삼성전기주식회사 유전체 조성물 및 이를 포함하는 세라믹 전자 부품
CN102665082A (zh) 2012-04-26 2012-09-12 中山大学 一种适用于视频监控系统的错误隐藏的方法
CN102664082A (zh) 2012-05-17 2012-09-12 成都铁达电子有限责任公司 一种压敏电阻器及制造方法
DE102012109704A1 (de) 2012-10-11 2014-04-17 Epcos Ag Keramisches Bauelement mit Schutzschicht und Verfahren zu dessen Herstellung
KR101444536B1 (ko) * 2012-10-18 2014-09-24 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조방법
KR101422929B1 (ko) * 2012-11-07 2014-07-23 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
DE112014000637T5 (de) * 2013-01-31 2015-11-05 E.I. Du Pont De Nemours And Company Gasdurchgangs-Sperrschichtmaterial und damit konstruierte elektronische Geräte

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5728304A (en) * 1980-06-23 1982-02-16 Gen Electric Zinc oxide varistor
JPS60158603A (ja) * 1983-12-22 1985-08-20 ベ−・ベ−・ツエ−・アクチエンゲゼルシヤフト・ブラウン・ボベリ・ウント・コンパニ− 酸化亜鉛バリスタ
JPS6347901A (ja) * 1986-08-16 1988-02-29 ティーディーケイ株式会社 電子部品
JP2009246114A (ja) * 2008-03-31 2009-10-22 Koa Corp 電子部品および電子部品の外装膜形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022137690A1 (ja) * 2020-12-21 2022-06-30 浜松ホトニクス株式会社 発光封体及び光源装置

Also Published As

Publication number Publication date
WO2016019723A1 (en) 2016-02-11
EP3178097B1 (en) 2021-08-18
WO2016019569A1 (en) 2016-02-11
US20170221612A1 (en) 2017-08-03
US20170221613A1 (en) 2017-08-03
CN106663510A (zh) 2017-05-10
US10446299B2 (en) 2019-10-15
EP3178097A4 (en) 2018-06-27
EP3178098A4 (en) 2018-06-06
TWI630745B (zh) 2018-07-21
CN106688054B (zh) 2020-04-17
EP3178098A1 (en) 2017-06-14
EP3178097A1 (en) 2017-06-14
CN106688054A (zh) 2017-05-17
TW201613168A (en) 2016-04-01
CN106663510B (zh) 2019-05-03
JP2017524270A (ja) 2017-08-24

Similar Documents

Publication Publication Date Title
JP2017524271A (ja) 多層被覆を有するバリスタ及び製造方法
JP5652465B2 (ja) チップバリスタ
JP6692427B2 (ja) 過電圧保護デバイス
WO2006095597A1 (ja) 積層セラミック電子部品
CN102664082A (zh) 一种压敏电阻器及制造方法
JPWO2012114874A1 (ja) 電子部品の実装構造
JP2019525491A (ja) セラミック材料、素子及び素子を製造するための方法
JP2001176703A (ja) 電圧非直線抵抗体及びその製造方法
JP2019057726A (ja) 多層被覆を有するバリスタ及び製造方法
JP2019125653A (ja) サーミスタ素子及びその製造方法
JP6098208B2 (ja) サーミスタ素子及びその製造方法
WO2019187763A1 (ja) バリスタおよびその製造方法
JP3152352B2 (ja) サーミスタ素子
RU2655698C1 (ru) Полупроводниковый резистор
JP2548299B2 (ja) 電圧依存性非直線抵抗体素子の製造法
JPS5914602A (ja) 電圧非直線抵抗器とその製造方法
JP2002217006A (ja) 非直線抵抗体
JP4957155B2 (ja) バリスタ
JP4952175B2 (ja) バリスタ
JP4971617B2 (ja) コイル装置
JPS5914604A (ja) 電圧非直線抵抗器とその製造方法
JPH01289213A (ja) 電圧依存性非直線抵抗体素子の製造法
TWI550647B (zh) 非線性阻抗材料
JPH0132322Y2 (ja)
WO2018111137A1 (ru) Полупроводниковый резистор

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180619