JP2017519418A - Ｎ階乗電圧モードドライバ - Google Patents

Ｎ階乗電圧モードドライバ Download PDF

Info

Publication number
JP2017519418A
JP2017519418A JP2016567410A JP2016567410A JP2017519418A JP 2017519418 A JP2017519418 A JP 2017519418A JP 2016567410 A JP2016567410 A JP 2016567410A JP 2016567410 A JP2016567410 A JP 2016567410A JP 2017519418 A JP2017519418 A JP 2017519418A
Authority
JP
Japan
Prior art keywords
wire
wires
current flow
voltage sources
combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016567410A
Other languages
English (en)
Other versions
JP2017519418A5 (ja
Inventor
祥一郎 仙石
祥一郎 仙石
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017519418A publication Critical patent/JP2017519418A/ja
Publication of JP2017519418A5 publication Critical patent/JP2017519418A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/20—Arrangements affording multiple use of the transmission path using different combinations of lines, e.g. phantom working

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

N階乗(N!)電圧モードドライバを提供するシステム、方法、および装置について説明する。N!インターフェース上で通信する方法は、インターフェースのN本のワイヤを介して送信されるべきシンボルにおいてデータを符号化するステップと、N本のワイヤの各ワイヤについて、ワイヤを含む2つ以上の2ワイヤ組合せのために定義された電流フローを合計することによって、ワイヤのための合成電流を計算するステップと、切替え可能な電圧源を各ワイヤに結合するステップとを含む。シンボルにおける各ビットは、N本のワイヤの複数の可能な2ワイヤ組合せのうちの1つである、N本のワイヤのペア間の電流フローを定義する。切替え可能な電圧源は、合成電流に比例する各ワイヤにおける電流を与えるために、複数の切替え可能な電圧源から選択されてもよい。

Description

関連出願の相互参照
本出願は、内容全体が参照により本明細書に組み込まれる、2014年5月15日に米国特許商標庁に出願した、米国非仮特許出願第14/278,682号の優先権および利益を主張するものである。
本開示は、一般にプロセッサと周辺デバイスとの間のインターフェースに関し、より詳細には、複数の導体を介して、マルチワイヤ、マルチレベル差動信号を送信するための電圧モードドライバに関する。
マルチ信号データ転送において、差動シグナリングは、情報を送信するために時々使用される。たとえば、N階乗(N!)通信インターフェースは、デバイス間の通信のために利用可能なN本のワイヤまたはコネクタの複数の異なるペアの各々において、差動信号が送信されてもよいように、終端ネットワークを使用して構成される場合がある。終端ネットワークはN個の終端インピーダンスを有し、終端インピーダンスは、典型的に抵抗性であり、各終端インピーダンスは、その対応するワイヤを終端ネットワークの中心のヌルポイントに結合する。各N!差動ドライバに起因する電流フローは、ヌルポイントにおいて相殺し、各ワイヤのシグナリング状態は、シグナリング電圧として表される場合があり、ワイヤ内を流れる電流の和と、レシーバにおいて観測されるようなワイヤへの終端インピーダンス結合との積として決定される場合がある。
N!インターフェースのいくつかの実装形態では、N!差動ドライバにおける電流源の使用は、より高周波数のシグナリングを採用するデバイス内、または制限された電力バジェットを受けるデバイス内を含めて、不利である場合がある。
本明細書で開示する実施形態は、N!インターフェースのいくつかの態様に関する改善を提供する、システム、方法、および装置を提供する。一例では、組合せ電圧モードドライバは、1つの組合せ電圧モードドライバがN!インターフェースの各ワイヤを駆動するように構成されてもよい。
本開示の一態様では、データ通信の方法は、通信インターフェースのN本のワイヤを介して送信されるべきシンボルにおいてデータを符号化するステップと、N本のワイヤの各ワイヤのための合成電流フローを計算するステップと、電圧源のセットをN本のワイヤに結合するステップとを含む。シンボルは、N本のワイヤの各2ワイヤ組合せのための電流フローを定義し、合成電流フローは、各ワイヤを含むN本のワイヤの2ワイヤ組合せのための、シンボルによって定義された電流フローの和として計算されてもよい。電圧源のセットは、N本のワイヤの各々の特性インピーダンスに一致しながら、N本のワイヤの各々における合成電流フローの効果をエミュレートする。
別の態様では、N本のワイヤの各ワイヤが、終端インピーダンスによって、終端ネットワークにおける中心点に結合される。電圧源のセットは、N本のワイヤにおける合成電流が終端ネットワークにおける中心点において相殺するように選択されてもよい。N本のワイヤの各ワイヤは、終端インピーダンスに一致するインピーダンスを通して、単一の電圧源に結合されてもよい。
別の態様では、ワイヤのために計算された合成電流を生成するように動作可能な電圧レベルを有する対応する電圧源に、N本のワイヤの各々を接続するスイッチをアクティブ化することによって、電圧源のセットがN本のワイヤに結合されてもよい。複数の電圧源が、各ワイヤへの接続のために利用可能であってもよい。複数の電圧源の各々は、複数の電圧源における他の電圧源とは異なる電圧レベルを有してもよい。
別の態様では、シンボルにおけるビットは、各2ワイヤ組合せのための電流フローの方向を定義する。各2ワイヤ組合せのための電流フローは、各2ワイヤ組合せの第1のワイヤおよび第2のワイヤにおいて反対方向に流れる。
別の態様では、各2ワイヤ組合せのための電流フローは、2ワイヤ組合せに結合される差動ラインドライバによって生成された差動電流フローと等価である。各ワイヤは、N-1通りの2ワイヤ組合せに含まれる。シンボルは、NC2個の電流フローを定義してもよい。
本開示の一態様では、N!インターフェース上でデータを送信するように構成される装置は、制御論理と、複数の電圧源と、複数のスイッチとを含む。各スイッチは、インピーダンスを通して、複数の電圧源のうちの対応するものを、N!インターフェースにおけるN本のワイヤのうちの1本に結合するように動作可能であってもよく、またはそのように操作されてもよい。制御論理は、N本のワイヤの各ワイヤのための合成電流フローを計算し、1つの電圧源がN本のワイヤの各々に結合されるように、N個のスイッチをアクティブ化するように構成されてもよい。各ワイヤのための合成電流フローは、各ワイヤを含むN本のワイヤの各2ワイヤ組合せのための、シンボルによって定義された電流フローの和として計算されてもよい。シンボルは、N本のワイヤの2ワイヤ組合せにおいて与えられた電流フローの組合せにおいて、N!インターフェースを介して送信されるべきデータを符号化する。電圧源のセットは、N本のワイヤの各々における合成電流フローの効果がエミュレートされるように、N本のワイヤに結合するために選択されてもよい。
別の態様では、N本のワイヤの各ワイヤが、終端インピーダンスによって、終端ネットワークにおける中心点に結合される。電圧源のセットは、N本のワイヤにおける合成電流が終端ネットワークにおける中心点において相殺するように選択されてもよい。N本のワイヤの各ワイヤは、終端インピーダンスに一致するインピーダンスを通して、単一の電圧源に結合されてもよい。
別の態様では、複数の電圧源が、N本のワイヤの各々に接続するために利用可能である。複数の電圧源の各々は、複数の電圧源における他の電圧源とは異なる電圧レベルを有してもよい。
別の態様では、シンボルにおけるビットは、各2ワイヤ組合せのための電流フローの方向を定義する。各2ワイヤ組合せのための電流フローは、各2ワイヤ組合せの第1のワイヤおよび第2のワイヤにおいて反対方向に流れる。各2ワイヤ組合せのための電流フローは、各2ワイヤ組合せに結合される差動ラインドライバによって生成された差動電流フローと等価であってもよい。各ワイヤは、N-1通りの2ワイヤ組合せに含まれてもよい。シンボルは、NC2個の電流フローを定義してもよい。
本開示の一態様では、装置は、通信インターフェースのN本のワイヤを介して送信されるべきシンボルにおいてデータを符号化するための手段と、N本のワイヤの各ワイヤのための合成電流フローを計算するための手段と、電圧源のセットをN本のワイヤに結合するための手段とを含む。シンボルは、N本のワイヤの各2ワイヤ組合せのための電流フローを定義してもよい。合成電流フローは、ワイヤを含むN本のワイヤの2ワイヤ組合せのための、シンボルによって定義された電流フローの和として計算されてもよい。電圧源のセットは、N本のワイヤの各々の特性インピーダンスに一致しながら、N本のワイヤの各々における合成電流フローの効果をエミュレートしてもよい。
本開示の一態様では、プロセッサ可読記憶媒体は、1つまたは複数の命令を記憶するか、または維持する。記憶媒体は、非一時的記憶媒体であってもよい。命令は、少なくとも1つの処理回路によって実行されてもよく、命令は、少なくとも1つの処理回路に、通信インターフェースのN本のワイヤを介して送信されるべきシンボルにおいてデータを符号化させ、N本のワイヤの各ワイヤのための合成電流フローを計算させ、電圧源のセットをN本のワイヤに結合させてもよい。シンボルは、各2ワイヤ組合せのための電流フローを定義してもよい。合成電流フローは、各ワイヤを含むN本のワイヤの2ワイヤ組合せのための、シンボルによって定義された電流フローの和として計算されることが可能である。電圧源のセットは、N本のワイヤの各々の特性インピーダンスに一致しながら、N本のワイヤの各々における合成電流フローの効果をエミュレートしてもよい。
基本的なN!マルチワイヤインターフェースの一例を示す図である。 3ワイヤ、3!通信インターフェースにおいて採用された終端ネットワークの一例を示す図である。 図2に示す3ワイヤ、3!通信インターフェースのための終端ネットワークにおける電流フローの一例を示す図である。 図2および図3に示す3ワイヤ、3!通信インターフェースの動作のいくつかの態様を示す図である。 本明細書で開示するいくつかの態様によるN!通信インターフェースにおいて使用可能な異なるタイプの差動ドライバの例を示す図である。 組合せ電流モードドライバを使用して、4!終端ネットワーク602を駆動する方法を示す図である。 様々な数のコネクタを用いて実装されたN!終端ネットワークのための電流モード組合せドライバの例を示す図である。 4!インターフェースにおける第1のタイプの電圧モード組合せドライバの使用を示す図である。 図8の電圧モード組合せドライバに関連付けられたいくつかの動作態様を示す図である。 本明細書で開示するいくつかの態様による、改善された電圧モード組合せドライバのいくつかの態様を示す図である。 4!インターフェースにおいて採用された図10の組合せドライバを示す図である。 4!インターフェースにおける図10の組合せドライバを使用するシンボルの送信を示す図である。 図12の4!インターフェースにおけるシンボルの送信中に測定可能な電圧レベルを示すグラフである。 様々な数のコネクタを用いて実装されたN!インターフェースのための電圧モード組合せドライバの例を示す図である。 本明細書で開示するいくつかの態様による、電圧モード組合せドライバの代替構成を示す図である。 本明細書で開示する1つまたは複数の態様による、I2Cバス上で追加のデータを送信するための第1の方法のフローチャートである。 本明細書で開示する1つまたは複数の態様による、1つまたは複数のN!電圧モードドライバを提供かつ/または操作する装置のためのハードウェア実装形態の一例を示す図である。
以下の説明では、実施形態の完全な理解をもたらすために、具体的な詳細が与えられる。しかしながら、実施形態がこれらの具体的な詳細なしに実践される場合があることが、当業者によって理解されよう。たとえば、不要な詳細で実施形態を不明瞭にしないために、回路がブロック図で示される場合がある。他の事例では、よく知られている回路、構造、および技法は、実施形態を不明瞭にしないために、詳細に示されない場合がある。
次に、様々な態様について図面を参照して説明する。以下の説明では、説明の目的で、1つまたは複数の態様を完全に理解できるように多数の具体的な詳細を記載する。しかしながら、そのような態様がこれらの具体的な詳細なしに実践される場合があることは明らかであろう。本出願で使用する「構成要素」、「モジュール」、「システム」などの用語は、限定はしないが、ハードウェア、ファームウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアなど、コンピュータ関連エンティティを含むものとする。たとえば、構成要素は、限定はしないが、プロセッサ上で実行するプロセス、プロセッサ、オブジェクト、実行ファイル、実行スレッド、プログラム、および/またはコンピュータであってもよい。例として、コンピューティングデバイス上で実行するアプリケーションとコンピューティングデバイスの両方が構成要素であってもよい。1つまたは複数の構成要素は、プロセスおよび/または実行スレッド内に存在することができ、構成要素は、1つのコンピュータ上に位置し、かつ/または2つ以上のコンピュータ間に分散する場合がある。加えて、これらの構成要素は、様々なデータ構造を記憶する様々なコンピュータ可読媒体から実行することができる。構成要素は、ローカルシステム内の、分散システム内の、および/または、インターネットなどのネットワークにわたる別の構成要素と対話する1つの構成要素からのデータなどの、1つまたは複数のデータパケットを有する信号などに従うローカルプロセスおよび/またはリモートプロセスにより、信号を用いて他のシステムと通信する場合がある。
その上、「または」という用語は、排他的な「または」よりもむしろ包括的な「または」を意味するものとする。すなわち、別段の規定がない限り、または、文脈から明白でない限り、「XはAまたはBを採用する」という句は、自然包括的並べ替えのいずれかを意味するものとする。すなわち、「XはAまたはBを採用する」という句は、以下の例のいずれかによって満たされる。XはAを採用する。XはBを採用する。またはXはAとBの両方を採用する。加えて、本出願および添付の特許請求の範囲で使用する冠詞“a”および“an”は、別段に規定されていない限り、または単数形を対象とすることが文脈から明白でない限り、概して「1つまたは複数の」を意味するものと解釈すべきである。
本発明のいくつかの態様は、電話、モバイルコンピューティングデバイス、アプライアンス、自動車用電子機器、アビオニクスシステムなどの、モバイル装置の下位構成要素である電子デバイス間に配備される通信リンクに適用可能であってもよい。モバイル装置の例には、セルラーフォン、スマートフォン、セッション開始プロトコル(SIP)電話、ラップトップ、ノートブック、ネットブック、スマートブック、携帯情報端末(PDA)、衛星ラジオ、全地球測位システム(GPS)デバイス、マルチメディアデバイス、ビデオデバイス、デジタルオーディオプレーヤ(たとえば、MP3プレーヤ)、カメラ、ゲーム機、ウェアラブルコンピューティングデバイス(たとえば、スマートウォッチ、ヘルスもしくはフィットネストラッカーなど)、アプライアンス、センサー、自動販売機、または任意の他の同様の機能デバイスが含まれる。
図1は、2つのデバイス102と120との間に設けられたNワイヤインターフェース100上で使用されるN!符号化の一例を示す図である。トランスミッタ102において、トランスコーダ106は、データ104およびクロック情報を、N本のワイヤ114のセットを介して送信されるべきシンボルにおいて符号化するために使用されてもよい。クロック情報は、送信クロック112から導出されてもよく、シグナリング状態遷移がNC2個の信号のうちの少なくとも1つの上の連続したシンボル間で発生することを保証することによって、NC2個の差動信号の中でN本のワイヤ114を介して送信されるシンボルのシーケンスにおいて符号化されてもよい。N本のワイヤ114を駆動するためにN!符号化が使用されるとき、シンボルの各ビットは、差動ラインドライバ110のセットのうちの1つによって差動信号として送信され、ここで、ラインドライバ110のセットにおける差動ドライバは、N本のワイヤ114の異なるペアに結合される。N本のワイヤ114の各ワイヤは、N本のワイヤ114における他のN-1本のワイヤの各々とペアにされてもよく、ワイヤペアの利用可能な組合せの数(NC2)は、N本のワイヤ114を介して送信可能である信号の数を決定する。シンボル内で符号化可能であるデータビット104の数は、シンボル送信間隔ごとに利用可能な、利用可能なシグナリング状態の数に基づいて計算されてもよい。
終端インピーダンス(典型的に抵抗性の)は、N本のワイヤ114の各々を、終端ネットワーク116内の共通の中心点118に結合する。N本のワイヤ114のシグナリング状態は、各ワイヤに結合される差動ドライバ110に起因する、終端ネットワーク116における電流の組合せを反映することが了解されよう。中心点118はヌルポイントであり、それによって、終端ネットワーク116における電流は中心点118で互いに相殺することがさらに了解されよう。
リンクの中のNC2個の信号のうちの少なくとも1つが連続したシンボルの間で遷移するので、N!符号化方式は、別個のクロックチャネルおよび/または非ゼロ復帰復号を使用する必要がない。事実上、トランスコーダ106は、各シンボルがその直前のシンボルとは異なる、シンボルのシーケンスを生成することによって、N本のワイヤ114上で送信されるシンボルの各ペアの間で遷移が発生することを保証する。図1に示す例では、4本のワイヤが設けられ(N=4)、4本のワイヤは4C2=6通りの差動信号を搬送することができる。トランスコーダ106は、N本のワイヤ114の上での送信用の生シンボルを生成するためのマッピング方式を採用してもよい。トランスコーダ106は、データビット104を遷移番号のセットにマッピングしてもよい。遷移番号は、選択される生シンボルが先行する生シンボルとは異なるように、直前にあるシンボルの値に基づいて送信用の生シンボルを選択するために使用されてもよい。生シンボルは、N本のワイヤ114を介した送信用のシンボルのシーケンスを取得するために、シリアライザ108によって直列化されてもよい。一例では、遷移番号は、連続した生シンボルのうちの1番目を参照して、連続した生シンボルのうちの2番目に対応するデータ値をルックアップするために使用されてもよい。レシーバ120において、トランスコーダ128は、たとえば、ルックアップテーブルを使用して、連続した生シンボルのペア間の差を特徴付ける遷移番号を決定するためのマッピングを採用してもよい。トランスコーダ106、128は、生のシンボルのあらゆる連続したペアが2つの異なるシンボルを含むことに基づいて動作する。
トランスミッタ102におけるトランスコーダ106は、シンボル遷移ごとにN!-1個の利用可能なシグナリング状態の間で選択してもよい。一例では、4!のシステムは、各シンボル遷移において送信されるべき次のシンボルに対して4!-1=23通りのシグナリング状態を与える。ビットレートは、送信クロックサイクル当たりのlog2(available_states)として計算されてもよい。
本明細書で開示するいくつかの態様によれば、デュアルデータレート(DDR)シグナリングは、送信クロック112の各期間内で2つのシンボルを送信することによって、インターフェース帯域幅を増大させるために採用されてもよい。シンボル遷移は、ダブルデータレート(DDR)クロッキングを使用するシステムにおける送信クロックの立上りエッジと立下りエッジの両方において発生する。送信クロックサイクルの中で利用可能な全状態は、(NC2-1)2=(23)2=529通りであり、シンボル当たり送信される場合があるデータビット104の数は、log2(529)=9.047ビットとして計算されてもよい。
レシーバ120は、ラインレシーバ122のセットを使用してシンボルのシーケンスを受信し、ここで、ラインレシーバ122のセットの中の各レシーバは、N本のワイヤ114のうちの1つのペア上でのシグナリング状態の差を決定する。したがって、NC2個のレシーバ122が使用され、ここで、Nはワイヤの数を表す。NC2個のレシーバ122は、対応する数の生シンボルを出力として生成する。図示の4ワイヤの例では、4本のワイヤ114の上で受信される信号は、クロックおよびデータ復元(CDR)回路124およびデシリアライザ126に与えられる生シンボル信号132を生成するために、6個のレシーバ(4C2=6)によって処理される。生シンボル信号132は、N本のワイヤ114のシグナリング状態を表し、CDR回路124は、生シンボル信号132を処理して、デシリアライザ126によって使用することができる受信クロック信号134を生成してもよい。
受信クロック信号134は、トランスコーダ128によって与えられる受信データ130を処理するために外部回路によって使用することができるDDRクロック信号であってもよい。トランスコーダ128は、各シンボルをその直前にあるものと比較することによって、デシリアライザ126からの受信シンボルのブロックを復号する。トランスコーダ128は、トランスミッタ102に供給されたデータ104に相当する出力データ130を生成する。
図2は、3ワイヤ、3!通信インターフェースにおいて採用される終端ネットワークの一例を示し、ここで、終端ネットワークの1つの図がトランスミッタ200の観点から与えられ、終端ネットワークの別の図がレシーバ220の観点から与えられる。終端ネットワークは、RΩの値を有する3つの抵抗器212a、212b、および212cを含み、3つの抵抗器212a、212b、および212cは、それぞれネットワーク端子210a、210b、および210cを中心点214に結合する。トランスミッタ側200において、差動ラインドライバ202、204、および206は、3つの端子210a、210b、および210cの異なるペアを駆動する。各差動ラインドライバ202、204、および206は、終端ネットワークの3つの抵抗器212a、212b、および212cのペアを通って流れる電流を与えることによって、そのそれぞれの入力信号208a、208b、または208cに応答する。したがって、各差動ラインドライバ202、204、206は、2RΩのインピーダンスを経験し、ここで、Rは典型的に、終端ネットワークに結合される送信ラインの特性インピーダンスに一致するように選ばれる。送信ラインは、差動ラインドライバ202、204、または206によって駆動された3ワイヤインターフェースの2本のワイヤを含んでもよい。ラインレシーバ222、224、226によって観測される電圧は、対応するラインレシーバ222、224、または226に結合される端子210a、210b、および/または210cのペアにわたる2つの抵抗器212a、212b、および/または212cを通って流れる電流の和に基づいて計算されてもよい。
図3は、図2に示す3ワイヤ、3!通信インターフェースのための終端ネットワークにおける電流フローの一例を示す。図3は、差動ラインドライバ202、204、206と、レシーバ222、224、226と、終端ネットワークの抵抗器を通って流れる電流との間の関係を示す回路図300を含む。この例では、100の生シンボル値が送信されており、Xラインドライバ202が生シンボルの最上位ビットを送信するようになる。論理"1"入力に応答してXラインドライバ202によって与えられる電流322は、端子A210aから端子B210bへ終端ネットワークを通る第1の方向に流れる。論理"0"入力に応答してYラインドライバ206によって与えられる電流326は、端子C210cから端子B210bへ終端ネットワークを通る第2の方向に流れる。論理"0"入力に応答してZラインドライバ204によって与えられる電流324は、端子A210aから端子C210cへ終端ネットワークを通る第2の方向に流れる。各抵抗器を通って流れる合成電流は、2つの電流322、324、および/または326の和として計算される。各抵抗器において、実質的に電流が流れないか、または、単一の差動ラインドライバ202、204、もしくは206によって生成される電流(ITX)の2倍が、抵抗器において流れる。
概略図304、308、および312において分離して示すように、各レシーバ222、224、226は、2つの端子210a、210b、および/または210cから電圧入力を受信し、そこで、各電圧入力は、終端ネットワークの中心点214に対して測定される場合がある電圧レベルを反映する。各電圧レベルは、たとえば、±2ITXRボルトまたは0ボルトであることが可能である。レシーバ222、224、226は、端子210a、210b、および/または210cの対応するペアにわたる電圧差の極性に基づいて、論理"1"出力状態または論理"0"出力状態を生成してもよい。
図4は、図2および図3に示す3ワイヤ、3!通信インターフェースの動作のいくつかの態様を示す。状態図400において図示するように、3ワイヤの6個のシグナリング状態402が、情報を符号化するために使用されてもよい。シグナリング状態402は、それぞれ差動ラインドライバ202、204、206に与えられた生入力シンボルの3ビットによって定義される。差動ラインドライバ202、204、206への入力の各組合せは、すべての入力が000または111であるときの状態412、414を除いて、差動信号の一意のセットを生成する。入力組合せ000または111は、0の電圧差を生成し、レシーバにおいて互いと区別することができないので、無効とみなされる。残りの入力の組合せは、テーブル400に示すように、状態+x、+y、+z、-x、-y、および-zと呼ばれる場合がある。
3つの端子210a、210b、および210cにおいて測定可能なシグナリング状態を、グラフ410に示す。レシーバ222、224、または226の出力は、レシーバ222、224、または226に結合される2つの端子210a、210b、および/または210cの間の極性差を表す。
動作時、3!インターフェースは、合計6個の状態を使用することができ、すなわち、3本のワイヤを介して転送される、001(+z)、010(+y)、100(+x)、110(-z)、101(-y)、011(-x)である。したがって、サイクル当たりlog2(6)=2.58ビットの情報を符号化することができる。
図5は、本明細書で開示するいくつかの態様による、差動ドライバ502を実装するために使用されてもよい異なるタイプの回路510および520の例を示す。差動ドライバ502は、典型的に正出力端子504と負出力端子506とを提供する。差動ドライバ502は、電流モード差動ドライバ510または電圧モード差動ドライバ520として実装されてもよく、正端子504および負端子506は別個に駆動される。
一例では、電流モードドライバ510は、正端子504を通る所望の方向において電流フローを生成するために、電流源512aと電流シンク512bとの間で選択するスイッチ514a、514bのペアを提供するが、スイッチ516a、516bのペアは、負端子506を通る所望の方向において電流フローを生成するために、電流源512cと電流シンク512dとの間で選択する。典型的に、スイッチ514aおよび514bは、他方のスイッチ514bまたは514aが閉じている間に、一方のスイッチ514aまたは514bが開いているように、論理によって制御される。別個の駆動回路は、所望の電流フローに応じて、ハイまたはロー(すなわち、プッシュまたはプル)に切り替えられる。
別の例では、電圧モードドライバ520は、それぞれの抵抗器522aまたは522bを通して、正端子504を高電圧レベルまたは低電圧レベルのうちの1つに結合し、それによって、正端子504を通る所望の方向において電流フローを与えるように操作される、スイッチ524aおよび524bを提供するが、スイッチ526aおよび526bは、それぞれの抵抗器522cまたは522dを通して、負端子506を高電圧レベルまたは低電圧レベルのうちの1つに結合し、それによって、負端子506を通る所望の方向において電流フローを与えるように操作される。典型的に、スイッチ524a、524b、526a、526bは、正端子504および負端子506が各シグナリング状態のための逆の電圧レベルに結合されるように、論理によって制御される。
図6は、終端ネットワークの各端子606、608、610、および612に結合される組合せ電流モードドライバ604を使用して、4!終端ネットワーク602を駆動する方法を示す。図面を簡略化し、本明細書で開示するいくつかの態様の説明を容易にするために、1つの組合せドライバ604のみを示す。本明細書で説明するように、N!符号化を使用する従来のインターフェースは、Nワイヤインターフェースにおけるワイヤの各可能なペアを介して差動信号を送信し、ここで、各差動信号は、シンボルのシーケンスの各々における1ビットによって制御される。差動信号および差動ラインドライバの総数は、NC2として計算される。4ワイヤインターフェースでは、NC2=4C2=6である。本明細書で開示するいくつかの態様によれば、4つの組合せドライバ604のセットは、そうでなければ4!インターフェースにおいて利用可能なワイヤの6個のペアを駆動するために必要とされることになる、6個の差動ラインドライバに取って代わる場合がある。各組合せドライバ604は、所望の方向における所望の電流フローを達成するために、個別にオンおよびオフにすることができる、複数の別個に切替え可能な回路を含んでもよい。図示の例では、組合せドライバ604は、各々が単位電流(Iunit)を与える3つの切替え可能回路616a、616b、および616cを含んでもよい。
切替え可能回路616a、616b、および616cの各々は、切替え可能回路616a、616b、および616cのうちの0、1、2、または3個を任意の1つのサイクルにおいて動作可能にすることができるように、独立して制御されてもよい。切替え可能回路616a、616b、および616cは、対応する電流源622aの出力を組合せドライバ604の端子624に結合するために独立して閉じることができるスイッチ620aを含み、それによって、閉じられるスイッチ620aの数に基づいてIunit、2Iunit、または3Iunitの大きさをもつ、端子624を通る正電流フローを与える。切替え可能回路616a、616b、および616cはまた、対応する電流シンク622bの出力を組合せドライバ604の端子624に結合するために独立して閉じることができるスイッチ620bを含み、それによって、閉じられるスイッチ620bの数に基づいてIunit、2Iunit、または3Iunitの大きさをもつ、端子624を通る負電流フローを与える。
「正」スイッチ620aは典型的に、「負」スイッチ620bのうちの1つまたは複数がオンにされるとき、オフにされるかまたは無効化され、「負」スイッチ620bは典型的に、「正」スイッチ620aのうちの1つまたは複数がオンにされるとき、オフにされるかまたは無効化される。すべてのスイッチ620aおよび620bが開かれているとき、端子624に入る、または端子624から出るように電流が流れない。4個の組合せドライバ604のセットは、そうでなければ4!インターフェースの4本のワイヤにおける2本のワイヤの6通りの組合せを駆動するために使用されることになる6個の差動ドライバによって生成される電流のレベルと等価である、終端ネットワーク602の各抵抗器606a〜606dにおける電流のレベルを生成するように制御されてもよい。組合せドライバ604を使用することで、特にNの高い値に対して、N!インターフェースの複雑さを低減することができることが了解されよう。
図7は、様々なN!終端ネットワークのための組合せドライバ702、704、706、708、710、712、714の様々な例を示す回路図700である。これらの例では、各組合せドライバ702、704、706、708、710、712、714は、様々な増大する電流値を与える複数の切替え可能回路を含む。第1のドライバ回路702は、たとえば、3!差動シグナリングシステムとともに使用されてもよい。第2のドライバ回路704は、たとえば、4!差動シグナリングシステムとともに使用されてもよい。第3のドライバ回路706は、たとえば、5!差動シグナリングシステムとともに使用されてもよい。第4のドライバ回路708は、たとえば、6!差動シグナリングシステムとともに使用されてもよい。第5のドライバ回路710は、たとえば、7!差動シグナリングシステムとともに使用されてもよい。第6のドライバ回路712は、たとえば、8!差動シグナリングシステムとともに使用されてもよい。第7のドライバ回路714は、たとえば、9!差動シグナリングシステムとともに使用されてもよい。これらの例示的なドライバ回路では、偶数N!ドライバは、単一のIunit電流フロー回路と、奇数値の増分電流フローの大きさの1つまたは複数の電流フロー回路とを使用するが、奇数N!ドライバは、1つまたは複数の2×Iunit電流フロー回路と、偶数値の増分電流フローの大きさの1つまたは複数の電流フロー回路とを使用する。
図8は、4!インターフェースにおける電圧モード組合せドライバ802、804、806、および808の使用の一例を示す概略図である。ここで、組合せドライバ802は、たとえば、端子812を通して所望の方向における所望の電流フローを達成するために、個別にオンおよびオフにすることができる、複数の別個に切替え可能な回路810a、810b、および810cを含んでもよい。図示の例では、組合せドライバ802は、各々が、Iunit=VH/Rdrとして計算される単位電流(Iunit)が可能な3つの切替え可能回路810a、810b、および810cを含んでもよく、ここで、Rdrは、ドライバ抵抗814a、814bの値である。電流の大きさおよび方向は、スイッチ812aおよび812bを制御することによって選択されてもよい。しかしながら、組合せドライバ802は、いくつかのシグナリング問題の原因になり、反射を生じさせる可能性があり、送信された信号を様々な形で劣化させる可能性がある。
図9は、電圧モード組合せドライバ902のいくつかの態様を示す。図示の例900および920では、組合せドライバ902は、第1のセットのスイッチ904と、第1のセットの抵抗器906とを含み、ここで、各スイッチ904は、対応する抵抗器906を通して、組合せドライバ902の端子908を高電圧レベル(VH)に結合するように、選択的に操作されてもよい。組合せドライバ902はまた、第2のセットのスイッチ914と、第2のセットの抵抗器916とを提供し、ここで、各スイッチ914は、対応する抵抗器916を通して、端子908を低電圧レベル(VL)に結合するように、選択的に操作されてもよい。組合せドライバ902の端子908は、送信ライン910を通して終端ネットワークの抵抗器912aに結合されてもよい。
送信ライン910は、図示の例900および920では50Ωの抵抗である、特性インピーダンス(Z)を有してもよい。送信ライン910に結合されるトランスミッタおよびレシーバは、典型的に、送信ライン910の50Ωの特性インピーダンスに一致する出力または入力インピーダンスを与えられる。抵抗器906、916のセットの各々は、50Ωの一致する抵抗値を有してもよく、電圧レベルVHおよびVLは、対応するスイッチ904または914が閉じられるとき、各抵抗器906または916を通して、所望の電流の単位(Iunit)を与えるように選択されてもよい。一例では、電流の単位の大きさは、次のように計算されてもよい。
Figure 2017519418
スイッチ904および914のセットの各々は、個々のスイッチ904または914が閉じられるとき、電流の単位が端子908、送信ライン910、および終端ネットワークの抵抗器912aを通って流れるように、個別に制御されてもよい。第1の図示の例900では、1つのスイッチ904aが閉じられ、電流の単位(IH)が、送信ライン910を通って第1の方向に流れる。VHに結合されるスイッチ904aではなく、VLに結合されるスイッチ914aが閉じられる場合、電流の単位が第2の反対方向に流れることになることが了解されよう。端子908において組合せドライバ902によって提示されるインピーダンスは50オームであり、送信ライン910の特性インピーダンスに一致する。第2の例920では、3つのスイッチ904が閉じられ、3つの電流の単位IHが、送信ライン910を通って第1の方向に流れる。重要なことには、端子908において組合せドライバ902によって提示されるインピーダンスは、50/3=16.7Ωである。この例920では、トランスミッタインピーダンスは、送信ライン910の特性インピーダンスに一致せず、反射および他の不要なシグナリングの影響が、送信された信号を歪ませる場合がある。
図10は、本明細書で開示するいくつかの態様による、電圧モード組合せドライバ1000を示す回路図である。組合せドライバ1000は、N!インターフェースのコネクタ1010に結合される端子1002を駆動するように適応されてもよい。組合せドライバ1000は、一定の出力インピーダンスを維持しながら、端子1002およびワイヤまたはコネクタ1010を通る可変電流フローを与える。図示の例では、組合せドライバ1000は、対応する抵抗器1006a〜1006dに結合される複数のスイッチ1004a〜1004dを含む。各スイッチ1004a、1004b、1004c、または1004dは、対応する抵抗器1006a、1006b、1006c、または1006dを通して、組合せドライバ1000の端子1002を複数の差動電圧レベル1008a、1008b、1008c、および1008dのうちの1つに結合するように、選択的に操作されてもよい。各可能なシグナリング状態のために、スイッチのうちの1つのみが閉じられ、それによって、一定の出力インピーダンスを組合せドライバ1000のために維持することができることが保証される。一例では、電圧レベル1008a〜1008dは、200ミリボルトずつ、0ボルトと600ミリボルトとの間の範囲に及ぶ。
切り替えられる電圧レベル1008a、1008b、1008c、および1008dの数、およびそれらの大きさは、N個の電圧モード組合せドライバ1000が、そうでなければN!インターフェースのN本のワイヤを駆動するNC2個の差動ラインドライバ1034の動作をエミュレートすることを可能にするために選択される。電流モード差動ドライバを使用するN!インターフェースの例1030では、各利用可能なワイヤのペアが、作動ラインドライバ1034によって駆動され、ここで、利用可能なワイヤのペアの数は、NC2=4C2=6として計算される。各差動ドライバ1034は、2本のワイヤ上で電流を与え、ここで、電流は、各ワイヤ上で同じ大きさを有するが、反対方向に流れる。各ワイヤは、終端ネットワーク1012の異なる端子に結合され、各差動ドライバ1034の2本のワイヤは、終端ネットワーク1012によって与えられる4つの抵抗器のうちの2つを通して、終端ネットワーク1012の中心点1014において結合される。
終端ネットワーク1012の1つの端子1012aを一例とすると、3つの電流が、3つの異なる差動レシーバ1034によって端子1012aに与えられる。3つの電流の各々は、同じ大きさ(Iunit)を有するが、各電流が3つの差動ドライバ1034の各々から±Iunitを受信するように、異なるフローの方向を有してもよい。3つの電流のフローの方向は、4!インターフェースにおいて使用される6個の差動レシーバ1034の出力を制御する6ビットシンボル1032のビットのうちの1つによって決定される。端子1012aに結合される抵抗器1016を通る合成電流は、3つの電流の和である。4!の例では、すべての3つの電流が同じ方向に流れるか、または、2つの電流が第1の方向に流れ、1つの電流が反対方向に流れるかのいずれかである。したがって、抵抗器1016を通る可能な電流フローは、±1×Iunit±3×Iunitである。終端ネットワークにおけるすべての電流フローのバランスがとれているので、中心点1014においてゼロサムの電流があり、中心点1014における電圧は、終端ネットワーク1012の端子において観測可能な電圧の電圧範囲の中点にある。
電圧モード組合せドライバ1000に戻ると、切替え可能電圧1008a〜1008dの選択によって、終端ネットワーク1012の端子1012a、1012b、1012c、または1012dを通る電流フローをエミュレートするための能力がもたらされることがわかる。詳細には、切替え可能電圧1008a〜1008dは、0Vと600mVとの間の範囲に及び、終端ネットワーク1012の中心点1014において300mVの電圧を与える。切替え可能電圧1008aは、中心点1014における電圧に対して+300mVであり、切替え可能電圧1008bは、中心点1014における電圧に対して+100mVであり、切替え可能電圧1008cは、中心点1014における電圧に対して-300mVであり、切替え可能電圧1008dは、中心点1014における電圧に対して-100mVである。電圧モード組合せドライバ1000のこの構成によって、終端ネットワーク1012の端子1012aへの±1×Iunit±3×Iunitの供給が可能となり、ここで、Iunit=1mAである。
図11は、4!インターフェースにおいて使用されるときの電圧モード組合せドライバ1000のいくつかの態様を示す概略図1100である。電圧モード組合せドライバは、N本のワイヤのペアを駆動するためにNC2個の差動ドライバを使用する効果をエミュレートする方法で、N!インターフェースのN本のワイヤの各々を駆動するために使用されてもよい。シリアライザ108またはトランスコーダ106(図1参照)は、N!インターフェースの各ワイヤのための電流フローの値を計算するように構成または適応されてもよく、これらの値は、現在のシンボルを送信するために閉じられるべきスイッチ1104、1114を選択するために使用されてもよい。場合によっては、追加の論理回路が、生シンボルを複数の組合せドライバ1000の各々のための切替え値に変換するために提供されてもよい。
図11では、2つの組合せドライバ1000aおよび1000bは、4!インターフェースとして構成される4ワイヤ通信リンクにおいてワイヤ1122、1128の2本を駆動する。2本のワイヤ1122、1128は、それぞれの組合せドライバ1000a、1000bの端子1102、1112を、4!終端ネットワーク1120に結合する。組合せドライバ1000aおよび1000bは、4C2=6個の差動ドライバを使用して、4本のワイヤを介して、シンボルを送信することから生じることになる電流フローと等価である、各ワイヤにおける電流フローを与える方法で操作される。
図示の例では、終端ネットワーク1120における第1の終端抵抗器1124に電気的に結合される端子1102に、抵抗器1106を通して、400mVの電圧レベル(VA)1108を電気的に結合するために、第1の組合せドライバ(ドライバA)1000aのスイッチ1104がアクティブ化される。終端ネットワーク1120における第2の終端抵抗器1126に電気的に結合される端子1112に、抵抗器1116を通して、600mVの電圧レベル(VB)1118を電気的に結合するために、第2の組合せドライバ(ドライバB)1000bのスイッチ1114がアクティブ化される。終端ネットワーク1120において、第1の終端抵抗器1124および第2の終端抵抗器1126は、中心のヌルポイント1132において電気的に接続される。したがって、2つの電圧レベル1108と1118との間を流れる電流は、4つの抵抗器1106、1124、1126、および1116を通して伝導され、各抵抗器は50Ωの抵抗値(R)を有する。ドライバA1000aとドライバB1000bとの間を流れる電流(IAB)1130は、次のように計算されてもよい。
Figure 2017519418
 電流の負値は、ドライバB1000bからドライバA1000aへの電流フローを示す。終端ネットワーク1120の任意の2つの端子に結合される組合せドライバ1000a、1000b間の電流フローが、この方法で計算されてもよいこと、および、組合せドライバ1000aまたは1000bとの間の全電流フローが、終端ネットワーク1120に結合される任意の一方の組合せドライバ1000aまたは1000bと、他方の組合せドライバ1000bまたは1000aとの間で計算された電流の和であることが了解されよう。したがって、終端ネットワーク1120に接続された組合せドライバ1000a、1000bは、終端ネットワーク1120に接続された6個の差動ドライバの動作を模倣するように操作されることが可能である。
図12は、4!インターフェースとして構成される4ワイヤ通信リンクのワイヤ(図示せず)を駆動するために、組合せドライバ1000a〜1000dを使用する、シンボルの送信を示す概略図1200である。図13は、図12に示す4!インターフェースにおいて測定可能な電圧レベルを示すグラフ1300である。この例では、1つのスイッチ1202、1204、1206、1208が、各組合せドライバ1000a、1000b、1000c、および1000dにおいて閉じられる。第1の組合せドライバ1000aにおいて閉じられたスイッチ1202は、600mV電圧源に結合されるが、第2の組合せドライバ1000bにおいて閉じられたスイッチ1204は、0Vに結合される。第3の組合せドライバ1000cおよび第4の組合せドライバ1000dにおいて閉じられたスイッチ1206および1208は、それぞれ400mVおよび200mVに結合される。中心点1232における電圧は、最大切替え可能電圧レベル(600mV)1302と最小切替え可能電圧レベル(0V)1304との間の中点電圧レベル(300mV)1306である。3ユニット電流(3×Iunit)1212は、第1の組合せドライバ1000aと第2の組合せドライバ1000bとの間を流れるが、単一ユニット電流(1×Iunit)1214は、第3の組合せドライバ1000cと第4の組合せドライバ1000dとの間を流れる。第1の組合せドライバ1000aによって駆動された端子1216aにおいて測定可能な電圧1310は、450mV(すなわち、(3R×600mv/4R)、または最大切替え可能電圧レベル1302の75%)であるが、第2の組合せドライバ1000bによって駆動された端子1216bにおいて測定可能な電圧1316は、150mV(すなわち、(R×600mv/4R)、または最大切替え可能電圧レベル1302の25%)である。第3の組合せドライバ1000cおよび第4の組合せドライバ1000dによって駆動される端子1216cおよび1216dにおいて測定可能な電圧1312および1314は、中点電圧レベル1306よりも50mV上または下であり、ここで、50mV増分は、IunitとRとの積として計算される。したがって、受信回路における6個の比較器の各々は、少なくとも100mVの差分電圧を比較する。
図14は、変動する数のワイヤを有するN!インターフェースにおいて使用される場合がある、組合せドライバ1402、1404、1406、および1408の例を示す。3!組合せドライバ1402は、この例では0Vおよび400mVである、2つの電圧レベルの間で切り替えることができる。4!組合せドライバ1404は、図11、図12、および図13に関して説明したように、4つの電圧レベルの間で切り替えることができる。5!組合せドライバ1406もまた、4つの電圧レベルの間で切り替えることができるが、4!組合せドライバ1404とは異なるセットの電圧を使用する。図示の例では、5!組合せドライバ1406は、0V、200mV、600mV、および800mVの間で切り替える。6!組合せドライバ1408は、6つの電圧レベルの間で切り替えることができ、6つの電圧レベルは、15(6C2)個の差動ラインドライバに関連付けられた電流フローをエミュレートするために、0V、200mV、400mV、600mV、800mV、および1Vを含んでもよい。
図15は、電圧モード組合せドライバ1500および1520の代替構成を示す回路図である。電圧モード組合せドライバ1500、1520は、N!インターフェースのワイヤに結合される端子1502または1522を駆動するように適応されてもよい。この点について、電圧モード組合せドライバ1500、1520は、たとえば、図10における組合せドライバ1000に取って代わってもよく、またはその代用にされてもよい。ドライバ1500、1520は、より少ない抵抗素子とともに実装され、集積回路、チップキャリア、回路基板などにおいてより少ない実装面積を必要とすることに加えて、回路設計における柔軟性を提供することができる。電圧モード組合せドライバ1500、1520は、一定の出力インピーダンスを維持しながら、端子1502または1522を通る可変電流フローを与える。
電圧モード組合せドライバ1500は、第1の共通抵抗器1506aを通して、端子1502を2つの電圧源1508aおよび1508bのうちの1つに結合するように適応される第1のスイッチ1504a、1504bと、第2の共通抵抗器1506bを通して、端子1502を2つの他の電圧源1508cおよび1508dのうちの1つに結合するように適応される第2のスイッチ1504c、1504dとを含む。抵抗器1506a、1506bへの電圧源1508a〜1508dの割当て、および使用される抵抗器の数は、回路構成、電圧レベルもしくは許容差、および/またはタイミング許容差に基づいて選択されてもよい。各可能なシグナリング状態のために、スイッチのうちの1つのみが閉じられ、それによって、一定の出力インピーダンスを電圧モード組合せドライバ1500のために維持することができることが保証される。一例では、電圧源1508a〜1508dは、200ミリボルトずつ、0ボルトと600ミリボルトとの間の範囲に及ぶ電圧レベルを有する。
電圧モード組合せドライバ1520は、共通抵抗器1526を通して、端子1522を電圧源1528a、1528b、1528c、および1528dのうちの1つに結合するように適応される、4つのスイッチ1524a、1524b、1524c、および1524dを含む。各可能なシグナリング状態のために、スイッチのうちの1つのみが閉じられ、一定の出力インピーダンスが、電圧モード組合せドライバ1520のために与えられる。一例では、電圧源1528a〜1528dは、200ミリボルトずつ、0ボルトと600ミリボルトとの間の範囲に及ぶ電圧を有する。
動作時、電圧モード組合せドライバ1500、1520のタイミングは、スイッチ1504a〜1504dまたは1524a〜1524dの動作のために、遷移中または他の時間に、電圧源1508aと1508bとの間、電圧源1508cと1508dとの間、または、電圧源1528a、1528b、1528c、および1528dのうちのいずれか2つの間に直接接続が与えられないことを保証するように制御されてもよい。
図16は、N!インターフェース上のデータ通信のための方法を示すフローチャート1600を含む。ステップ1602で、送信デバイスは、通信インターフェースのN本のワイヤを介して送信されるべきシンボルにおいてデータを符号化してもよい。シンボルは、N本のワイヤの各2ワイヤ組合せのための電流フローを定義してもよい。
ステップ1604で、デバイスは、N本のワイヤの各ワイヤのための合成電流フローを計算してもよい。合成電流フローは、各ワイヤを含むN本のワイヤの2ワイヤ組合せのための、シンボルによって定義された電流フローの和として計算されてもよい。
ステップ1606で、デバイスは、電圧源のセットをN本のワイヤに結合してもよい。電圧源のセットは、N本のワイヤの各々の特性インピーダンスに一致しながら、N本のワイヤの各々における合成電流フローの効果をエミュレートしてもよい。
一例では、N本のワイヤの各ワイヤが、終端インピーダンスによって、終端ネットワークにおける中心点に結合される。電圧源のセットは、N本のワイヤにおける合成電流が終端ネットワークにおける中心点において相殺するように選択されてもよい。N本のワイヤの各ワイヤは、終端インピーダンスに一致するインピーダンスを通して、単一の電圧源に結合されてもよい。
別の例では、ワイヤのために計算された合成電流を生成するように動作可能な電圧レベルを有する電圧源に各ワイヤを接続するスイッチをアクティブ化することによって、電圧源のセットがN本のワイヤに結合されてもよい。複数の電圧源が、各ワイヤへの接続のために利用可能であってもよい。複数の電圧源の各々は、複数の電圧源における他の電圧源とは異なる電圧レベルを有してもよい。
シンボルにおけるビットは、各2ワイヤ組合せにおける電流フローの方向を定義してもよい。各2ワイヤ組合せにおける電流フローは、各2ワイヤ組合せの第1のワイヤおよび第2のワイヤにおいて反対方向に流れる。各2ワイヤ組合せにおける電流フローは、各2ワイヤ組合せに結合される差動ラインドライバによって生成された差動電流フローと等価であってもよい。各ワイヤは、N-1通りの2ワイヤ組合せに含まれてもよい。シンボルは、NC2個の電流フローを定義してもよい。
図17は、処理回路1702を採用する装置1700のためのハードウェア実装形態の簡略化された例を示す図である。処理回路は、典型的に、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ、シーケンサ、およびステートマシンなどのうちの1つまたは複数を含む場合があるプロセッサ1716を有する。処理回路1702は、概してバス1720によって表されるバスアーキテクチャを用いて実装されてもよい。バス1720は、処理回路1702の特定の適用例および全体的な設計制約に応じて、任意の数の相互接続バスおよびブリッジを含んでもよい。バス1720は、プロセッサ1716、モジュールまたは回路1704、1706、および1708、いくつか(N個)のコネクタまたはワイヤを含む通信インターフェース1714を介して通信するように構成可能なラインインターフェース回路1712、ならびにコンピュータ可読記憶媒体1718によって表される、1つまたは複数のプロセッサおよび/またはハードウェアモジュールを含む様々な回路をまとめてリンクさせる。バス1720は、タイミングソース、周辺機器、電圧調整器、および電力管理回路などの様々な他の回路をリンクさせてもよいが、これらの回路は当技術分野でよく知られており、したがって、これ以上は説明しない。
プロセッサ1716は、コンピュータ可読記憶媒体1718上に記憶されたソフトウェアの実行を含む全体的な処理を担当する。ソフトウェアは、プロセッサ1716によって実行されると、処理回路1702に、任意の特定の装置について上記で説明した様々な機能を実行させる。コンピュータ可読記憶媒体1718はまた、ソフトウェアを実行するときに通信インターフェース1714を介して送信されたシンボルから復号されるデータを含む、プロセッサ1716によって操作されるデータを記憶するために使用されてもよい。処理回路1702は、モジュール1704、1706、および1708のうちの少なくとも1つをさらに含む。モジュール1704、1706、および1708は、コンピュータ可読記憶媒体1718に存在する/記憶される、プロセッサ1716内で動作しているソフトウェアモジュール、プロセッサ1716に結合される1つもしくは複数のハードウェアモジュール、またはそれらの何らかの組合せであってもよい。モジュール1704、1706、および1708は、マイクロコントローラ命令、ステートマシン構成パラメータ、またはそれらの何らかの組合せを含んでもよい。
1つの構成では、ワイヤレス通信のための装置1700は、通信インターフェース1714のN本のワイヤを介して送信されるべきシンボルにおいてデータを符号化するように構成されるモジュールおよび/または回路1704と、通信インターフェース1714のN本のワイヤの各ワイヤのための合成電流フローを計算するように構成されるモジュールおよび/または回路1706と、電圧源のセットを通信インターフェース1714のN本のワイヤに結合するように構成されるモジュールおよび/または回路1708とを含む。
開示したプロセスにおけるステップの特定の順序または階層は、例示的な手法の例示であることを理解されたい。設計上の選好に基づいて、プロセスにおけるステップの特定の順序または階層は再構成されてもよいことを理解されたい。添付の方法クレームは、様々なステップの要素を例示的な順序で提示したものであり、提示された特定の順序または階層に限定されることを意味するものではない。
上記の説明は、本明細書で説明した様々な態様を当業者が実践できるようにするために与えられている。これらの態様に対する種々の変更形態は、当業者に容易に明らかになり、本明細書において規定される一般原理は、他の態様に適用される場合がある。したがって、特許請求の範囲は本明細書に示された態様に限定されるものではなく、文言通りの特許請求の範囲に整合するすべての範囲を与えられるべきであり、単数形の要素への言及は、そのように明記されていない限り、「唯一無二の」を意味するものではなく、「1つまたは複数の」を意味するものである。別段に明記されていない限り、「いくつかの」という用語は1つまたは複数の、を指す。当業者に知られているか、または後に当業者に知られることになる、本開示全体にわたって説明される種々の態様の要素のすべての構造的および機能的均等物は、参照により本明細書に明確に組み込まれ、特許請求の範囲によって包含されるものとする。その上、本明細書で開示するものは、そのような開示が特許請求の範囲において明示的に記載されているかどうかにかかわらず、公に供することは意図されていない。いかなるクレーム要素も、要素が「ための手段」という語句を使用して明確に記載されていない限り、ミーンズプラスファンクションとして解釈されるべきではない。
100 Nワイヤインターフェース
102 デバイス、トランスミッタ
104 データ、データビット
106、128 トランスコーダ
108 シリアライザ
110 差動ラインドライバ、ラインドライバ、差動ドライバ
112 送信クロック
114 N本のワイヤ、4本のワイヤ
116、1012 終端ネットワーク
118、214、1014、1232 中心点
120 デバイス、レシーバ
122、222、224、226 ラインレシーバ、レシーバ
124 クロックおよびデータ復元(CDR)回路
126 デシリアライザ
130 受信データ、出力データ
132 生シンボル信号
134 受信クロック信号
200 トランスミッタ、トランスミッタ側
202 差動ラインドライバ、Xラインドライバ
204 差動ラインドライバ、Zラインドライバ
206 差動ラインドライバ、Yラインドライバ
208a、208b、208c 入力信号
212a、212b、212c、522a、522b、522c、522d、606a〜606d、912a、1006a〜1006d、1016、1106、1116 抵抗器
210a ネットワーク端子、端子、端子A
210b ネットワーク端子、端子、端子B
210c ネットワーク端子、端子、端子C
220 レシーバ
322、324、326 電流
400 テーブル
402 シグナリング状態
412、414 状態
502 差動ドライバ
504 正出力端子、正端子
506 負出力端子、負端子
510 回路、電流モード差動ドライバ、電流モードドライバ
512a、512c、622a 電流源
512b、512d、622b 電流シンク
514a、514b、516a、516b、524a、524b、526a、526b、812a、812b、904a、914a、1004a〜1004d、1104、1114、1202、1204、1206、1208、1524a、1524b、1524c、1524d スイッチ
520 回路、電圧モード差動ドライバ、電圧モードドライバ
602、1120 4!終端ネットワーク、終端ネットワーク
604 組合せ電流モードドライバ、組合せドライバ
606、608、610、612、624、812、908、1002、1012a、1012b、1012c、1012d、1102、1112、1216a、1216b、1216c、1216d、1502、1522 端子
616a、616b、616c 切替え可能回路
620a スイッチ、「正」スイッチ
620b スイッチ、「負」スイッチ
702 組合せドライバ、第1のドライバ回路
704 組合せドライバ、第2のドライバ回路
706 組合せドライバ、第3のドライバ回路
708 組合せドライバ、第4のドライバ回路
710 組合せドライバ、第5のドライバ回路
712 組合せドライバ、第6のドライバ回路
714 組合せドライバ、第7のドライバ回路
802、902、1000 電圧モード組合せドライバ、組合せドライバ
804、806、808 電圧モード組合せドライバ
810a、810b、810c 別個に切替え可能な回路、切替え可能回路
814a、814b ドライバ抵抗
904 第1のセットのスイッチ、スイッチ
906 第1のセットの抵抗器、抵抗器
910 送信ライン
914 第2のセットのスイッチ、スイッチ
916 第2のセットの抵抗器、抵抗器
1000a 組合せドライバ、第1の組合せドライバ(ドライバA)
1000b 組合せドライバ、第2の組合せドライバ(ドライバB)
1000c 組合せドライバ、第3の組合せドライバ
1000d 組合せドライバ、第4の組合せドライバ
1008a、1008b、1008c、1008d 差動電圧レベル、電圧レベル、切替え可能電圧
1010 コネクタ
1032 6ビットシンボル
1034 差動ラインドライバ、差動ドライバ、差動レシーバ
1108 400mVの電圧レベル(VA)、電圧レベル
1118 600mVの電圧レベル(VB)、電圧レベル
1122、1128 ワイヤ
1124 第1の終端抵抗器、抵抗器
1126 第2の終端抵抗器、抵抗器
1130 電流(IAB)
1132 中心のヌルポイント
1212 3ユニット電流(3×Iunit)
1214 単一ユニット電流(1×Iunit)
1302 最大切替え可能電圧レベル(600mV)
1304 最小切替え可能電圧レベル(0V)
1306 中点電圧レベル(300mV)
1310、1312、1314、1316 電圧
1402 組合せドライバ、3!組合せドライバ
1404 組合せドライバ、4!組合せドライバ
1406 組合せドライバ、5!組合せドライバ
1408 組合せドライバ、6!組合せドライバ
1500、1520 電圧モード組合せドライバ、ドライバ
1504a、1504b 第1のスイッチ
1504c、1504d 第2のスイッチ
1506a 第1の共通抵抗器、抵抗器
1506b 第2の共通抵抗器、抵抗器
1508a、1508b、1508c、1508d、1528a、1528b、1528c、1528d 電圧源
1526 共通抵抗器
1700 装置
1702 処理回路
1704 モジュールまたは回路、通信インターフェース1714のN本のワイヤを介して送信されるべきシンボルにおいてデータを符号化するように構成されるモジュールおよび/または回路
1706 モジュールまたは回路、通信インターフェース1714のN本のワイヤの各ワイヤのための合成電流フローを計算するように構成されるモジュールおよび/または回路
1708 モジュールまたは回路、電圧源のセットを通信インターフェース1714のN本のワイヤに結合するように構成されるモジュールおよび/または回路
1712 ラインインターフェース回路
1714 通信インターフェース
1716 プロセッサ
1718 コンピュータ可読記憶媒体
1720 バス

Claims (30)

  1. データ通信の方法であって、
    通信インターフェースのN本のワイヤを介して送信されるべきシンボルにおいてデータを符号化するステップであって、前記シンボルは、前記N本のワイヤの各2ワイヤ組合せのための電流フローを定義するステップと、
    前記N本のワイヤの各ワイヤのための合成電流フローを計算するステップであって、前記合成電流フローは、前記各ワイヤを含む前記N本のワイヤの2ワイヤ組合せのための、前記シンボルによって定義された電流フローの和として計算されるステップと、
    電圧源のセットを前記N本のワイヤに結合するステップであって、前記電圧源のセットは、前記N本のワイヤの各々の特性インピーダンスに一致しながら、前記N本のワイヤの各々における前記合成電流フローの効果をエミュレートするステップと
    を含む方法。
  2. 前記N本のワイヤの各ワイヤが、終端インピーダンスによって、終端ネットワークにおける中心点に結合され、前記電圧源のセットが、前記N本のワイヤにおける合成電流が前記終端ネットワークにおける前記中心点において相殺するように選択される、請求項1に記載の方法。
  3. 前記N本のワイヤの各ワイヤが、前記終端インピーダンスに一致するインピーダンスを通して、単一の電圧源に結合される、請求項2に記載の方法。
  4. 前記N本のワイヤの各ワイヤについて、前記電圧源のセットを前記N本のワイヤに結合するステップが、
    前記各ワイヤのために計算された前記合成電流を生成するように動作可能な電圧レベルを有する電圧源に、前記各ワイヤを接続するスイッチをアクティブ化するステップ
    を含み、
    複数の電圧源が、前記各ワイヤへの接続のために利用可能であり、前記複数の電圧源の各々が、前記複数の電圧源における他の電圧源とは異なる電圧レベルを有する、請求項1に記載の方法。
  5. 前記シンボルにおけるビットが、前記各2ワイヤ組合せのための前記電流フローの方向を定義し、前記各2ワイヤ組合せのための前記電流フローが、前記各2ワイヤ組合せの第1のワイヤおよび第2のワイヤにおいて反対方向に流れる、請求項1に記載の方法。
  6. 前記各2ワイヤ組合せのための前記電流フローが、前記各2ワイヤ組合せに結合される差動ラインドライバによって生成された差動電流フローと等価である、請求項1に記載の方法。
  7. 各ワイヤが、N-1通りの2ワイヤ組合せに含まれる、請求項1に記載の方法。
  8. 前記シンボルが、NC2個の電流フローを定義する、請求項1に記載の方法。
  9. N階乗(N!)インターフェース上でデータを送信するように構成される装置であって、
    複数の電圧源と、
    複数のスイッチであって、各スイッチは、抵抗器を通して、前記複数の電圧源のうちの対応するものを、前記N!インターフェースにおけるN本のワイヤのうちの1本に結合するように動作可能である、複数のスイッチと、
    制御論理であって、
    前記N本のワイヤの各ワイヤのための合成電流フローを計算することであって、前記合成電流フローは、前記各ワイヤを含む前記N本のワイヤの各2ワイヤ組合せのための、シンボルによって定義された電流フローの和として計算される、計算することと、
    1つの電圧源が前記N本のワイヤの各々に結合されるように、N個のスイッチをアクティブ化することであって、電圧源のセットは、前記N本のワイヤの各々における前記合成電流フローの効果がエミュレートされるように、前記N本のワイヤに結合するために選択される、アクティブ化することと
    を行うように構成される制御論理と
    を備え、
    前記シンボルは、前記N本のワイヤの2ワイヤ組合せにおいて与えられた電流フローの組合せにおいて、前記N!インターフェースを介して送信されるべきデータを符号化する、装置。
  10. 前記N本のワイヤの各ワイヤが、終端インピーダンスによって、終端ネットワークにおける中心点に結合され、前記電圧源のセットが、前記N本のワイヤにおける合成電流が前記終端ネットワークにおける前記中心点において相殺するように選択される、請求項9に記載の装置。
  11. 前記N本のワイヤの各ワイヤが、前記終端インピーダンスに一致するインピーダンスを通して、単一の電圧源に結合される、請求項10に記載の装置。
  12. 複数の電圧源が、前記N本のワイヤの各々への接続のために利用可能であり、前記複数の電圧源の各々が、前記複数の電圧源における他の電圧源とは異なる電圧レベルを有する、請求項9に記載の装置。
  13. 前記シンボルにおけるビットが、前記各2ワイヤ組合せのための前記電流フローの方向を定義し、前記各2ワイヤ組合せのための前記電流フローが、前記各2ワイヤ組合せの第1のワイヤおよび第2のワイヤにおいて反対方向に流れる、請求項9に記載の装置。
  14. 前記各2ワイヤ組合せのための前記電流フローが、前記各2ワイヤ組合せに結合される差動ラインドライバによって生成された差動電流フローと等価である、請求項9に記載の装置。
  15. 各ワイヤが、N-1通りの2ワイヤ組合せに含まれる、請求項9に記載の装置。
  16. 前記シンボルが、NC2個の電流フローを定義する、請求項9に記載の装置。
  17. 通信インターフェースのN本のワイヤを介して送信されるべきシンボルにおいてデータを符号化するための手段であって、前記シンボルは、前記N本のワイヤの各2ワイヤ組合せのための電流フローを定義する、手段と、
    前記N本のワイヤの各ワイヤのための合成電流フローを計算するための手段であって、前記合成電流フローは、前記各ワイヤを含む前記N本のワイヤの2ワイヤ組合せのための、前記シンボルによって定義された電流フローの和として計算される、手段と、
    電圧源のセットを前記N本のワイヤに結合するための手段であって、前記電圧源のセットは、前記N本のワイヤの各々の特性インピーダンスに一致しながら、前記N本のワイヤの各々における前記合成電流フローの効果をエミュレートする、手段と
    を備える装置。
  18. 前記N本のワイヤの各ワイヤが、終端インピーダンスによって、終端ネットワークにおける中心点に結合され、前記電圧源のセットが、前記N本のワイヤにおける合成電流が前記終端ネットワークにおける前記中心点において相殺するように選択される、請求項17に記載の装置。
  19. 前記N本のワイヤの各ワイヤが、前記終端インピーダンスに一致するインピーダンスを通して、単一の電圧源に結合される、請求項18に記載の装置。
  20. 前記N本のワイヤの各ワイヤについて、前記電圧源のセットを前記N本のワイヤに結合することが、
    前記各ワイヤのために計算された前記合成電流を生成するように動作可能な電圧レベルを有する電圧源に、前記各ワイヤを接続するスイッチをアクティブ化すること
    を含み、
    複数の電圧源が、前記各ワイヤへの接続のために利用可能であり、前記複数の電圧源の各々が、前記複数の電圧源における他の電圧源とは異なる電圧レベルを有する、請求項17に記載の装置。
  21. 前記シンボルにおけるビットが、前記各2ワイヤ組合せのための前記電流フローの方向を定義し、前記各2ワイヤ組合せのための前記電流フローが、前記各2ワイヤ組合せの第1のワイヤおよび第2のワイヤにおいて反対方向に流れる、請求項17に記載の装置。
  22. 前記各2ワイヤ組合せのための前記電流フローが、前記各2ワイヤ組合せに結合される差動ラインドライバによって生成された差動電流フローと等価である、請求項17に記載の装置。
  23. 前記シンボルが、NC2個の電流フローを定義し、各ワイヤが、N-1通りの2ワイヤ組合せに含まれる、請求項17に記載の装置。
  24. 1つまたは複数の命令を有するプロセッサ可読記憶媒体であって、前記1つまたは複数の命令は、少なくとも1つの処理回路によって実行されたときに、前記少なくとも1つの処理回路に、
    通信インターフェースのN本のワイヤを介して送信されるべきシンボルにおいてデータを符号化することであって、前記シンボルは、前記N本のワイヤの各2ワイヤ組合せのための電流フローを定義する、符号化することと、
    前記N本のワイヤの各ワイヤのための合成電流フローを計算することであって、前記合成電流フローは、前記各ワイヤを含む前記N本のワイヤの2ワイヤ組合せのための、前記シンボルによって定義された電流フローの和として計算される、計算することと、
    電圧源のセットを前記N本のワイヤに結合することであって、前記電圧源のセットは、前記N本のワイヤの各々の特性インピーダンスに一致しながら、前記N本のワイヤの各々における前記合成電流フローの効果をエミュレートする、結合することと
    を行わせる、プロセッサ可読記憶媒体。
  25. 前記N本のワイヤの各ワイヤが、終端インピーダンスによって、終端ネットワークにおける中心点に結合され、前記電圧源のセットが、前記N本のワイヤにおける合成電流が前記終端ネットワークにおける前記中心点において相殺するように選択される、請求項24に記載のプロセッサ可読記憶媒体。
  26. 前記N本のワイヤの各ワイヤが、前記終端インピーダンスに一致するインピーダンスを通して、単一の電圧源に結合される、請求項25に記載のプロセッサ可読記憶媒体。
  27. 前記N本のワイヤの各ワイヤについて、前記命令が、前記少なくとも1つの処理回路に、
    前記各ワイヤのために計算された前記合成電流を生成するように動作可能な電圧レベルを有する電圧源に、前記各ワイヤを接続するスイッチをアクティブ化すること
    を行わせ、
    複数の電圧源が、前記各ワイヤへの接続のために利用可能であり、前記複数の電圧源の各々が、前記複数の電圧源における他の電圧源とは異なる電圧レベルを有する、請求項24に記載のプロセッサ可読記憶媒体。
  28. 前記シンボルにおけるビットが、前記各2ワイヤ組合せのための前記電流フローの方向を定義し、前記各2ワイヤ組合せのための前記電流フローが、前記各2ワイヤ組合せの第1のワイヤおよび第2のワイヤにおいて反対方向に流れる、請求項24に記載のプロセッサ可読記憶媒体。
  29. 前記各2ワイヤ組合せのための前記電流フローが、前記各2ワイヤ組合せに結合される差動ラインドライバによって生成された差動電流フローと等価である、請求項24に記載のプロセッサ可読記憶媒体。
  30. 前記シンボルが、NC2個の電流フローを定義し、各ワイヤが、N-1通りの2ワイヤ組合せに含まれる、請求項24に記載のプロセッサ可読記憶媒体。
JP2016567410A 2014-05-15 2015-05-11 Ｎ階乗電圧モードドライバ Pending JP2017519418A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/278,682 US9710412B2 (en) 2014-05-15 2014-05-15 N-factorial voltage mode driver
US14/278,682 2014-05-15
PCT/US2015/030227 WO2015175439A1 (en) 2014-05-15 2015-05-11 N-factorial voltage mode driver

Publications (2)

Publication Number Publication Date
JP2017519418A true JP2017519418A (ja) 2017-07-13
JP2017519418A5 JP2017519418A5 (ja) 2018-06-14

Family

ID=53277048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016567410A Pending JP2017519418A (ja) 2014-05-15 2015-05-11 Ｎ階乗電圧モードドライバ

Country Status (6)

Country Link
US (1) US9710412B2 (ja)
EP (1) EP3143740A1 (ja)
JP (1) JP2017519418A (ja)
KR (1) KR20170005102A (ja)
CN (1) CN106462527B (ja)
WO (1) WO2015175439A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
EP2979388B1 (en) 2013-04-16 2020-02-12 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
EP4236217A3 (en) 2014-02-02 2023-09-13 Kandou Labs SA Method and apparatus for low power chip-to-chip communications with constrained isi ratio
KR102240544B1 (ko) 2014-02-28 2021-04-19 칸도우 랩스 에스에이 클록 임베디드 벡터 시그널링 코드
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US11240076B2 (en) 2014-05-13 2022-02-01 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
US9900186B2 (en) 2014-07-10 2018-02-20 Kandou Labs, S.A. Vector signaling codes with increased signal to noise characteristics
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
KR101949964B1 (ko) 2014-08-01 2019-02-20 칸도우 랩스 에스에이 임베딩된 클록을 갖는 직교 차동 벡터 시그널링 코드
CN108353053B (zh) 2015-06-26 2021-04-16 康杜实验室公司 高速通信系统
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
WO2017190102A1 (en) * 2016-04-28 2017-11-02 Kandou Labs, S.A. Low power multilevel driver
CN115567164A (zh) 2017-04-14 2023-01-03 康杜实验室公司 向量信令码信道的流水线式前向纠错方法和装置
CN110945830B (zh) 2017-05-22 2022-09-09 康杜实验室公司 多模式数据驱动型时钟恢复电路
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10693587B2 (en) 2017-07-10 2020-06-23 Kandou Labs, S.A. Multi-wire permuted forward error correction
KR102349415B1 (ko) * 2017-08-07 2022-01-11 삼성전자주식회사 펄스 진폭 변조 송신기 및 펄스 진폭 변조 수신기
US10496583B2 (en) 2017-09-07 2019-12-03 Kandou Labs, S.A. Low power multilevel driver for generating wire signals according to summations of a plurality of weighted analog signal components having wire-specific sub-channel weights
US10467177B2 (en) 2017-12-08 2019-11-05 Kandou Labs, S.A. High speed memory interface
EP3732840B1 (en) 2017-12-28 2024-05-01 Kandou Labs, S.A. Synchronously-switched multi-input demodulating comparator
US10554450B2 (en) * 2018-03-14 2020-02-04 Samsung Display Co., Ltd. High resolution voltage-mode driver
WO2024049482A1 (en) 2022-08-30 2024-03-07 Kandou Labs SA Pre-scaler for orthogonal differential vector signalling

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06261092A (ja) * 1993-03-02 1994-09-16 Sony Kihara Kenkyusho:Kk シリアルディジタルデータの伝送方法及び伝送装置
US6452420B1 (en) * 2001-05-24 2002-09-17 National Semiconductor Corporation Multi-dimensional differential signaling (MDDS)
US20020186777A1 (en) * 1996-12-20 2002-12-12 Perino Donald V. Apparatus for multilevel signaling
US6556628B1 (en) * 1999-04-29 2003-04-29 The University Of North Carolina At Chapel Hill Methods and systems for transmitting and receiving differential signals over a plurality of conductors
WO2007125963A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 多重差動伝送システム
JP2011517159A (ja) * 2008-03-05 2011-05-26 クゥアルコム・インコーポレイテッド 多元送信機システム及び方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7167527B1 (en) * 2002-05-02 2007-01-23 Integrated Memory Logic, Inc. System and method for multi-symbol interfacing
US7358869B1 (en) 2003-08-20 2008-04-15 University Of Pittsburgh Power efficient, high bandwidth communication using multi-signal-differential channels
JP2005086662A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp 半導体装置
US7227382B1 (en) 2005-02-01 2007-06-05 Advanced Micro Devices, Inc. Transmit based equalization using a voltage mode driver
US7567616B2 (en) * 2005-02-17 2009-07-28 Realtek Semiconductor Corp. Feedback equalizer for a communications receiver
US8222917B2 (en) * 2005-11-03 2012-07-17 Agate Logic, Inc. Impedance matching and trimming apparatuses and methods using programmable resistance devices
US7746937B2 (en) * 2006-04-14 2010-06-29 Formfactor, Inc. Efficient wired interface for differential signals
EP2156555A4 (en) * 2007-06-05 2013-07-24 Rambus Inc TECHNIQUES FOR MULTIPLE CODING WITH AN EMBEDDED CLOCK
US8159375B2 (en) * 2007-10-01 2012-04-17 Rambus Inc. Simplified receiver for use in multi-wire communication
US7710144B2 (en) * 2008-07-01 2010-05-04 International Business Machines Corporation Controlling for variable impedance and voltage in a memory system
EP2412136B1 (en) 2009-03-27 2017-03-01 Rambus Inc. Voltage mode transmitter equalizer
US20110133773A1 (en) 2009-12-04 2011-06-09 Uniram Technology Inc. High Performance Output Drivers and Anti-Reflection Circuits
ES2909145T3 (es) 2010-02-02 2022-05-05 Nokia Technologies Oy Generación de señales diferenciales
US8208578B2 (en) * 2010-06-21 2012-06-26 North Carolina State University Systems, methods, and computer readable media for fractional pre-emphasis of multi-mode interconnect
US9071220B2 (en) * 2013-03-07 2015-06-30 Qualcomm Incorporated Efficient N-factorial differential signaling termination network

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06261092A (ja) * 1993-03-02 1994-09-16 Sony Kihara Kenkyusho:Kk シリアルディジタルデータの伝送方法及び伝送装置
US20020186777A1 (en) * 1996-12-20 2002-12-12 Perino Donald V. Apparatus for multilevel signaling
US6556628B1 (en) * 1999-04-29 2003-04-29 The University Of North Carolina At Chapel Hill Methods and systems for transmitting and receiving differential signals over a plurality of conductors
US6452420B1 (en) * 2001-05-24 2002-09-17 National Semiconductor Corporation Multi-dimensional differential signaling (MDDS)
WO2007125963A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 多重差動伝送システム
JP2011517159A (ja) * 2008-03-05 2011-05-26 クゥアルコム・インコーポレイテッド 多元送信機システム及び方法

Also Published As

Publication number Publication date
WO2015175439A1 (en) 2015-11-19
EP3143740A1 (en) 2017-03-22
CN106462527B (zh) 2019-08-02
US20150331820A1 (en) 2015-11-19
CN106462527A (zh) 2017-02-22
KR20170005102A (ko) 2017-01-11
US9710412B2 (en) 2017-07-18

Similar Documents

Publication Publication Date Title
JP2017519418A (ja) Ｎ階乗電圧モードドライバ
US9048824B2 (en) Programmable equalization with compensated impedance
CN100580650C (zh) 接口电路和半导体集成电路
US7069464B2 (en) Hybrid parallel/serial bus interface
US8669792B2 (en) Voltage mode driver using pre-emphasis and de-emphasis signals
JP6007843B2 (ja) 信号伝送回路、半導体集積回路、及び信号伝送回路の調整方法
US20140003543A1 (en) N-phase polarity output pin mode multiplexer
JP2014504819A5 (ja)
JP2007036848A (ja) ドライバ回路
US9231631B1 (en) Circuits and methods for adjusting the voltage swing of a signal
WO2016007221A1 (en) Data link power reduction technique using bipolar pulse amplitude modulation
US9590610B2 (en) Driver circuit for signal transmission and control method of driver circuit
US20150201052A1 (en) Analog behavior modeling for 3-phase signaling
TW202127842A (zh) 用於多相和幅度編碼傳輸器的驅動器架構
US20150030057A1 (en) System and method for providing a full fail-safe capability in signal transmission networks
US20160204768A1 (en) Driver circuit with feed-forward equalizer
CN106489140A (zh) 接收器、发送器以及通信系统
CN107070826A (zh) 数据发射装置、数据接收装置、数据发射和接收系统
US20140210520A1 (en) Low power low voltage differential driver
CA2467844C (en) Method employed by a base station for transferring data
TWI511454B (zh) 低電壓差動信號驅動電路以及相容於有線傳輸之電子裝置
US7616926B2 (en) Conductive DC biasing for capacitively coupled on-chip drivers
KR102347434B1 (ko) 송신기 및 이를 포함하는 디스플레이 및 시스템
US7825694B2 (en) Differential output circuit
JP2007510343A5 (ja)

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191007