JP2014504819A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014504819A5 JP2014504819A5 JP2013547538A JP2013547538A JP2014504819A5 JP 2014504819 A5 JP2014504819 A5 JP 2014504819A5 JP 2013547538 A JP2013547538 A JP 2013547538A JP 2013547538 A JP2013547538 A JP 2013547538A JP 2014504819 A5 JP2014504819 A5 JP 2014504819A5
- Authority
- JP
- Japan
- Prior art keywords
- register
- pair
- driver
- output terminals
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003334 potential Effects 0.000 claims 7
- 230000000875 corresponding Effects 0.000 claims 6
- 230000001808 coupling Effects 0.000 claims 5
- 238000010168 coupling process Methods 0.000 claims 5
- 238000005859 coupling reaction Methods 0.000 claims 5
- 230000001702 transmitter Effects 0.000 claims 4
- 230000005540 biological transmission Effects 0.000 claims 3
Claims (18)
- ドライバ回路であって、
制御信号のセットの値の第1のセットに応答して、
第1のレジスタを一対の差動出力端子の第1のものと一対の一定参照電位の第1のものとの間に結合し、
第4のレジスタを前記一対の差動出力端子の第2のものと前記一対の一定参照電位の第2のものとの間に結合し、
前記第1のレジスタと並列に第2のレジスタを結合し、
前記第4のレジスタと並列に第3のレジスタを結合する、
ように動作可能な複数のスイッチを含み、
前記複数のスイッチが、前記制御信号のセットの値の第2のセットに応答して、
前記第1のレジスタを前記一対の差動出力端子の第1のものと前記一対の一定参照電位の第1のものとの間に結合し、
前記第4のレジスタを前記一対の差動出力端子の第2のものと前記一対の一定参照電位の第2のものとの間に結合し、
前記第2のレジスタと前記第3のレジスタとの直列配置を前記一対の差動出力端子間に結合する、
ように更に動作可能であり、
前記値の第1のセットと前記値の第2のセットの各々が、電圧レベルと論理レベルとの両方を特定し、それらを用いて、前記ドライバ回路の出力信号が、前記ドライバ回路の入力信号に応答して、前記一対の差動出力端子間に生成されるべきであり、
前記一対の差動出力端子が送信ラインに結合され、
前記値の第1のセットに対応する前記一対の差動出力端子の電圧レベルが、前記出力信号の同じ論理レベルに対する前記値の第2のセットに対応する前記一対の差動端子の電圧より大きく、
前記値の第1のセットが前記ドライバ回路のオペレーションのプリエンファシスインタバルに対応し、前記値の第2のセットが前記ドライバ回路のオペレーションの定常状態インタバルに対応する、回路。 - 請求項1に記載の回路であって、
前記プリエンファシスインタバルが、前記入力信号の論理遷移の直ぐ後に続く1ビット期間のインタバルであり、
少なくとも2ビット期間の間に前記入力信号の論理レベル遷移がないとき、定常状態インタバルが存在し、それが、前記少なくとも2ビット期間における前記第2のビットの最初で始まり、前記入力信号の次の論理レベル遷移で終了するインタバルである、回路。 - 請求項2に記載の回路であって、
前記第1のレジスタと前記第2のレジスタとの並列配置の抵抗が、前記プリエンファシスインタバルと前記定常状態インタバルの各々における前記ドライバ回路の出力インピーダンスに等しい、回路。 - 請求項3に記載の回路であって、
前記制御信号のセットが論理ブロックにより生成され、
前記一対の一定参照電位の第1のものが電源を受け取り、
前記一対の一定参照電位の第2のものが電源リターン端子であり、前記電源が低ドロップアウトレギュレータ(LDO)により生成され、
前記LDOにより生成される前記電源が、前記ドライバ回路と前記論理ブロックの各々に電力供給するために用いられる、回路。 - 請求項1に記載の回路であって、
前記ドライバ回路の電力消費が前記出力信号の前記電圧レベルに直接的に比例する、回路。 - 請求項1に記載の回路であって、
第5のレジスタと、
第6のレジスタと、
スイッチの第1のセットと、
を更に含み、
前記スイッチの第1のセットと前記複数のスイッチとが、前記プリエンファシスインタバルにおいて、前記第1のレジスタと並列に前記第2のレジスタの代わりに前記第5のレジスタを結合するように、前記第4のレジスタと並列に前記第3のレジスタの代わりに前記第6のレジスタを結合するように動作し得、
前記スイッチの第1のセットと前記複数のスイッチとが、前記定常状態インタバルにおいて、前記前記第2のレジスタと前記第3のレジスタとの直列配置の代わりに前記第5のレジスタと前記第6のレジスタとの直列配置を前記一対の差動出力端子間に結合するように更に動作し得る、回路。 - 集積回路であって、
バイナリ値を生成するプロセッサと、
電圧レベルと論理レベルとの両方を特定する制御信号のセットを受け取るためのドライバであって、それらのレベルを用いて、前記バイナリ値を表す出力信号が前記集積回路の一対の差動出力端子間で生成されるべきである、前記ドライバと、
を含み、
前記ドライバが、
前記制御信号のセットの値の第1のセットに応答して、
第1のレジスタを前記一対の差動出力端子の第1のものと一対の一定参照電位の第1のものとの間に結合し、
第4のレジスタを前記一対の差動出力端子の第2のものと前記一対の一定参照電位の第2のものとの間に結合し、
第2のレジスタを前記第1のレジスタと並列に結合し、
第3のレジスタを前記第4のレジスタと並列に結合する、
ように動作可能な複数のスイッチを含み、
前記複数のスイッチが、前記制御信号のセットの値の第2のセットに応答して、
前記第1のレジスタを前記一対の差動出力端子の第1のものと前記一対の一定参照電位の第1のものとの間に結合し、
前記第4のレジスタを前記一対の差動出力端子の第2のものと前記一対の一定参照電位の第2のものとの間に結合し、
前記第2のレジスタと前記第3のレジスタとの直列配置を前記一対の差動出力端子間に結合する、
ように更に動作可能であり、
前記一対の差動出力端子が送信ラインに結合され、
前記値の第1のセットに対応する前記一対の差動出力端子の電圧レベルが、前記出力信号の同じ論理レベルに対する前記値の第2のセットに対応する前記一対の差動端子の電圧より大きく、
前記値の第1のセットが前記ドライバ回路のオペレーションのプリエンファシスインタバルに対応し、前記値の第2のセットが前記ドライバ回路のオペレーションの定常状態インタバルに対応する、集積回路。 - 請求項7に記載の集積回路であって、
前記ドライバが前記集積回路のトランスミッタ内に構成され、
前記トランスミッタが、前記バイナリ値を受信し、応答において前記制御信号のセットを生成するための論理ブロックを含む、集積回路。 - 請求項8に記載の集積回路であって、
前記一対の一定参照電位の1つに電源を生成する低ドロップアウトレギュレータ(LDO)を更に含み、前記電源が前記論理ブロックと前記ドライバとの両方に電力供給するために用いられる、集積回路。 - 請求項7に記載の集積回路であって、
前記ドライバ回路の電力消費が前記電圧レベルの値に直接的に比例する、回路。 - 集積回路であって、
バイナリ値を生成するプロセッサと、
電圧レベルと論理レベルとの両方を特定する制御信号のセットを受け取るためのドライバであって、それらのレベルを用いて、前記バイナリ値を表す出力信号が前記ICの一対の差動出力端子間で生成されるべきである、前記ドライバと、
を含み、
前記ドライバが、
前記制御信号のセットの値の第1のセットに応答して、
第1のレジスタを前記一対の差動出力端子の第1のものと一対の一定参照電位の第1のものとの間に、
第4のレジスタを前記一対の差動出力端子の第2のものと前記一対の一定参照電位の第2のものとの間に、
第2のレジスタを前記第1のレジスタと並列に、
第3のレジスタを前記第4のレジスタと並列に、
結合するように動作可能な複数のスイッチを含み、
前記複数のスイッチが、前記制御信号のセットの値の第2のセットに応答して、
前記第1のレジスタを前記一対の差動出力端子の第1のものと前記一対の一定参照電位の第1のものとの間に、
前記第4のレジスタを前記一対の差動出力端子の第2のものと前記一対の一定参照電位の第2のものとの間に、
前記第2のレジスタと前記第3のレジスタとの直列配置を前記一対の差動出力端子間に、
結合するように更に動作可能であり、
前記一対の差動出力端子が送信ラインに結合され、
前記値の第1のセットに対応する前記一対の差動出力端子の電圧レベルが、前記出力信号の同じ論理レベルに対する前記値の第2のセットに対応する前記一対の差動端子の電圧より大きく、
前記値の第1のセットが前記ドライバ回路のオペレーションのプリエンファシスインタバルに対応し、前記値の第2のセットが前記ドライバ回路のオペレーションの定常状態インタバルに対応し、
第5のレジスタと第6のレジスタとスイッチの第1のセットとを更に含み、前記スイッチの第1のセットと前記複数のスイッチとが、前記プリエンファシスインタバルにおいて、前記第2のレジスタの代わりに前記第5のレジスタを前記第1のレジスタに並列に、前記第3のレジスタの代わりに前記第6のレジスタを前記第4のレジスタに並列に、接続するように動作可能であり、
前記スイッチの第1のセットと前記複数のスイッチとが、前記定常状態インタバルにおいて、前記第2のレジスタと前記第3のレジスタとの直列配置の代わりに前記第5のレジスタと前記第6のレジスタとの直列配置を前記一対の差動出力端子の間に接続するように動作可能である、集積回路。 - 請求項11に記載のICであって、
前記ドライバが前記ICのトランスミッタ内に構成され、前記トランスミッタが、前記バイナリ値を受け、応答において前記制御信号のセットを生成する論理ブロックを含む、IC。 - 請求項11に記載のICであって、
前記一対の一定参照電位の1つに電力を生成するための低ドロップアウトレギュレータ(LDO)を更に含み、前記電力が前記論理ブロックと前記ドライバの両方に電力供給する、IC。 - 請求項11に記載のICであって、
前記ドライバ回路の電力消費が前記電圧レベルの値に直接的に比例する、IC。 - 請求項11に記載のドライバであって、
前記プリエンファシスインタバルが前記入力信号の論理遷移に直ぐ後に続く1ビット期間のインタバルであり、
少なくとも2ビット期間の間に前記入力信号の論理レベル遷移がない場合、定常状態インタバルが存在し、それが、前記少なくとも2ビット期間における前記第2ビットの最初から前記入力信号の次の論理レベル遷移の終わりまでのインタバルである、ドライバ。 - 請求項15に記載のドレイバであって、
前記第1のレジスタと前記第2のレジスタとの平行配置の抵抗が、前記プリエンファシスインタバルと前記定常状態インタバルの各々における前記ドライバ回路の出力インピーダンスに等しい、ドライバ。 - 請求項16に記載のドライバであって、
前記制御信号のセットが論理ブロックにより生成され、前記一対の一定参照電位の第1のものが電源を受け、前記一対の一定参照電位の第2のものが電源リターン端子であり、前記電源が低ドロップアウトレギュレータ(LDO)により生成され、前記LDOにより生成された電力が前記ドライバ回路と前記論理ブロックとの双方に電力供給するために用いられる、ドライバ。 - 請求項11に記載の回路であって、
前記ドライバ回路の電力消費が前記出力信号の電圧レベルに直接的に比例する、回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/979,337 | 2010-12-28 | ||
US12/979,337 US8415986B2 (en) | 2010-12-28 | 2010-12-28 | Voltage-mode driver with pre-emphasis |
PCT/US2011/066031 WO2012092007A2 (en) | 2010-12-28 | 2011-12-20 | Voltage-mode driver with pre-emphasis |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014504819A JP2014504819A (ja) | 2014-02-24 |
JP2014504819A5 true JP2014504819A5 (ja) | 2015-01-22 |
JP5897038B2 JP5897038B2 (ja) | 2016-04-13 |
Family
ID=46315887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013547538A Active JP5897038B2 (ja) | 2010-12-28 | 2011-12-20 | プリエンファシスを備えた電圧モードドライバ |
Country Status (4)
Country | Link |
---|---|
US (1) | US8415986B2 (ja) |
JP (1) | JP5897038B2 (ja) |
CN (1) | CN103283148B (ja) |
WO (1) | WO2012092007A2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6013023B2 (ja) * | 2012-05-16 | 2016-10-25 | ルネサスエレクトロニクス株式会社 | 電源回路及びマトリクスコンバータ |
US9690306B2 (en) * | 2013-11-01 | 2017-06-27 | Blackberry Limited | Display interface temperature compensation |
US9325310B2 (en) * | 2014-02-17 | 2016-04-26 | Taiwan Semiconductor Manufacturing Company Limited | High-swing voltage mode driver |
US9264263B2 (en) | 2014-04-21 | 2016-02-16 | Qualcomm Incorporated | Serdes voltage-mode driver with skew correction |
US9231631B1 (en) | 2014-06-20 | 2016-01-05 | Altera Corporation | Circuits and methods for adjusting the voltage swing of a signal |
US9112550B1 (en) * | 2014-06-25 | 2015-08-18 | Kandou Labs, SA | Multilevel driver for high speed chip-to-chip communications |
US9660652B2 (en) * | 2014-09-23 | 2017-05-23 | Texas Instruments Incorporated | Differential driver with pull up and pull down boosters |
CN104852724B (zh) * | 2015-01-09 | 2018-04-06 | 杭州硅星科技有限公司 | 一种差分输出数字缓冲器及其控制方法 |
TWI748976B (zh) * | 2016-02-02 | 2021-12-11 | 日商新力股份有限公司 | 發送裝置及通信系統 |
TWI722090B (zh) * | 2016-02-22 | 2021-03-21 | 日商新力股份有限公司 | 傳送裝置、傳送方法及通訊系統 |
US10044342B2 (en) | 2016-06-09 | 2018-08-07 | Qualcomm Incorporated | Delay line for one shot pre-emphasis |
US10423016B2 (en) * | 2017-05-23 | 2019-09-24 | Rockley Photonics Limited | Driver for optical modulator |
CN107733424A (zh) * | 2017-09-08 | 2018-02-23 | 灿芯创智微电子技术(北京)有限公司 | 一种具有预加重功能的ddr接口电路 |
US11218150B2 (en) * | 2017-11-02 | 2022-01-04 | Sony Semiconductor Solutions Corporation | Electronic circuit and electronic apparatus |
US10148261B1 (en) | 2017-12-18 | 2018-12-04 | Nxp Usa, Inc. | On chip adaptive jitter reduction hardware method for LVDS systems |
US10734974B1 (en) | 2019-04-12 | 2020-08-04 | Nxp Usa, Inc. | Transmitter circuit having a pre-emphasis driver circuit |
CN110389923B (zh) * | 2019-09-02 | 2020-01-31 | 珠海亿智电子科技有限公司 | 一种输出摆幅可调的新型驱动器电路 |
US11128496B2 (en) | 2019-11-19 | 2021-09-21 | Mediatek Inc. | Transmitter with equalization |
CN115098419B (zh) * | 2022-06-17 | 2023-04-07 | 锐宸微(上海)科技有限公司 | 具有过电压保护的电压模式发射器电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2882266B2 (ja) * | 1993-12-28 | 1999-04-12 | 株式会社日立製作所 | 信号伝送装置及び回路ブロック |
US6198307B1 (en) * | 1998-10-26 | 2001-03-06 | Rambus Inc. | Output driver circuit with well-controlled output impedance |
US6704818B1 (en) | 2000-12-29 | 2004-03-09 | Intel Corporation | Voltage-mode driver with pre-emphasis, slew-rate control and source termination |
US6812733B1 (en) | 2002-08-02 | 2004-11-02 | Pmc-Sierra, Inc. | High-efficiency mixed voltage/current mode output driver |
US7109759B2 (en) | 2003-05-23 | 2006-09-19 | Avago Technologies Fiber Ip (Singapore) Pte.Ltd. | Voltage mode current-assisted pre-emphasis driver |
JP4756965B2 (ja) | 2005-09-13 | 2011-08-24 | ルネサスエレクトロニクス株式会社 | 出力バッファ回路 |
KR100714486B1 (ko) | 2005-11-21 | 2007-05-07 | 삼성전자주식회사 | 출력 드라이버 |
US7501851B2 (en) * | 2006-05-26 | 2009-03-10 | Pmc Sierra Inc. | Configurable voltage mode transmitted architecture with common-mode adjustment and novel pre-emphasis |
US7714615B2 (en) * | 2007-12-28 | 2010-05-11 | Advanced Micro Devices, Inc. | De-emphasis circuit for a voltage mode driver used to communicate via a differential communication link |
JP5313771B2 (ja) * | 2009-06-02 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | プリエンファシス機能を含む出力回路 |
-
2010
- 2010-12-28 US US12/979,337 patent/US8415986B2/en active Active
-
2011
- 2011-12-20 CN CN201180063011.9A patent/CN103283148B/zh active Active
- 2011-12-20 WO PCT/US2011/066031 patent/WO2012092007A2/en active Application Filing
- 2011-12-20 JP JP2013547538A patent/JP5897038B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014504819A5 (ja) | ||
US9710412B2 (en) | N-factorial voltage mode driver | |
JP5897038B2 (ja) | プリエンファシスを備えた電圧モードドライバ | |
US8674747B2 (en) | Semiconductor device | |
KR20100101164A (ko) | 차동 통신 링크를 통해 통신하는데 이용되는 전압 모드 드라이버를 위한 디-엠퍼시스 회로 | |
TWI675546B (zh) | 驅動電路及其使用的運算放大器電路 | |
US8757985B2 (en) | Fan control circuit | |
US9362915B1 (en) | LVDS with idle state | |
JP2019068454A (ja) | 送信装置および通信システム | |
CN106407138A (zh) | 一种lvds接口和dsi接口复用电路 | |
CN105099377B (zh) | 调整输出信号的占空比的放大电路 | |
TWI667904B (zh) | 用於高速通訊的傳輸設備 | |
RU2012129177A (ru) | Схема управления для управления нагрузочной цепью | |
KR20130051070A (ko) | 다수 판정 회로 | |
KR20120076400A (ko) | 전압 모드 드라이버, 전압 모드 드라이버를 이용한 비교 회로 및 그 동작 방법 | |
US20140129851A1 (en) | Voltage identification definition reference voltage generation circuit and boot voltage generating method thereof | |
CN104682688B (zh) | 电源电路 | |
TWI521330B (zh) | 電源選擇電路 | |
JP2011234132A (ja) | マザーボード | |
TW201707381A (zh) | 端接電壓電路 | |
US10445284B2 (en) | Display apparatus, signal transmitter, and data transmitting method for display apparatus | |
JP2008258966A (ja) | Vthシフト回路及びD/A変換器 | |
TWI542227B (zh) | 耳機裝置及其音訊驅動裝置 | |
JP4896246B2 (ja) | 半導体処理装置 | |
JP4660599B2 (ja) | 半導体処理装置およびそれを用いた半導体処理システム |