TW201707381A - 端接電壓電路 - Google Patents
端接電壓電路 Download PDFInfo
- Publication number
- TW201707381A TW201707381A TW105109015A TW105109015A TW201707381A TW 201707381 A TW201707381 A TW 201707381A TW 105109015 A TW105109015 A TW 105109015A TW 105109015 A TW105109015 A TW 105109015A TW 201707381 A TW201707381 A TW 201707381A
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- circuit
- node
- coupled
- termination
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
- H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
- H03K19/018578—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Logic Circuits (AREA)
Abstract
一例示性驅動電路包括有一端接電壓電路及一耦合至該端接電壓電路之端接元件。該驅動電路亦包括有一經由一節點耦合該端接元件之電流源開關。該驅動電路更包括有一耦合至該電流源開關之電流源。該電流源開關及該端接電壓電路係經由一控制信號來控制。該端接電壓電路是用來產生一端接電壓以基於該控制信號匹配該節點之一節點電壓。該驅動電路更包括有一經由該節點耦合至該端接元件及該電流源開關之負載。該驅動電路更包括有一耦合至該負載之負載電壓源。該節點電壓係基於該負載及該負載電壓源所產生。
Description
本發明係有關於端接電壓電路。
一諸如一數位電路之電路可使用傳輸線連通至另一電路。舉例而言,一傳輸線可以是一印刷電路板上之一金屬走線。透過一傳輸線傳送一信號時,該信號之一部分朝向該傳輸線而非目的地跳回處可能出現信號反射。
依據本發明之一實施例,係特地提出一種驅動電路,其包含有:一端接電壓電路;一耦合至該端接電壓電路之端接元件;一經由一節點耦合該端接元件之電流源開關;一耦合至該電流源開關之電流源,其中該電流源開關及該端接電壓電路係經由一控制信號來控制,以及其中該端接電壓電路是用來產生一端接電壓以基於該控制信號來匹配該節點之一節點電壓;一經由該節點耦合至該端接元件及該電流源開關之負載;以及一耦合至該負載之負載電壓源,其中該節點電壓係基於該負載及該負載電壓源所產生。
100、300、400、500、600、706‧‧‧驅動電路
102、708‧‧‧端接電壓電路
104‧‧‧端接元件
106‧‧‧電流源開關
108‧‧‧節點
110‧‧‧電流源
112‧‧‧負載
114‧‧‧傳輸線
116‧‧‧負載電壓源
118‧‧‧控制信號
120‧‧‧電流
202‧‧‧第一開關
204‧‧‧第二開關
206‧‧‧第一電壓源
208‧‧‧第二電壓源
210、514‧‧‧第一輸入端子
212‧‧‧第一控制端子
214‧‧‧第一輸出端子
216、516‧‧‧第二輸入端子
218‧‧‧第二控制端子
220‧‧‧第二輸出端子
222‧‧‧輸出節點
224‧‧‧互補控制信號
302‧‧‧第一端接電壓電路
304‧‧‧第二端接電壓電路
306‧‧‧第一電流源開關
308‧‧‧第二電流源開關
310‧‧‧第一端接元件
312‧‧‧第二端接元件
314‧‧‧電阻性元件
316‧‧‧差動放大器電路
318‧‧‧第一輸出節點
320‧‧‧第一節點
322‧‧‧第二輸出節點
324、410‧‧‧第二節點
326‧‧‧第一傳輸線
328‧‧‧第二傳輸線
330‧‧‧第一控制信號
332‧‧‧第二控制信號
334、336、412、414‧‧‧電流
402‧‧‧待機電流源
404‧‧‧待機電流源開關
406‧‧‧垂直空腔表面發光雷射--
408‧‧‧待機控制信號
502‧‧‧校準電路
504‧‧‧開關
506‧‧‧比較器電路
508‧‧‧控制電路
510‧‧‧參考電壓電路
512‧‧‧調節器電路
518‧‧‧輸出端子
520‧‧‧校準信號
602‧‧‧第一校準電路
604‧‧‧第二校準電路
606‧‧‧第一校準信號
608‧‧‧第二校準信號
700、800‧‧‧電子裝置
702‧‧‧控制器
704、802‧‧‧電腦可讀儲存媒體-
710、712、806‧‧‧指令
804‧‧‧電腦可讀儲存媒體/指令-
本申請案之一些實例係對照以下圖式來說明:圖1根據一實例,乃是一具有一端接電壓電路之驅動電路的一方塊圖;圖2A根據一實例,乃是一端接電壓電路的一方塊圖;圖2B根據另一實例,乃是一端接電壓電路的一方塊圖;圖3根據另一實例,乃是一具有一端接電壓電路之驅動電路的一方塊圖;圖4根據另一實例,乃是一具有一端接電壓電路之驅動電路的一方塊圖;圖5A根據一實例,乃是一具有一端接電壓電路及一校準電路之驅動電路的一方塊圖;圖5B根據一實例,乃是圖5A之該校準電路的一方塊圖;圖6根據一實例,乃是一具有一端接電壓電路及複數個校準電路之驅動電路的一方塊圖;圖7根據一實例,乃是一電子裝置的一方塊圖,該電子裝置包括有一具有一端接電壓電路之驅動電路;以及圖8根據另一實例,乃是一電子裝置的一方塊圖,該電子裝置包括有一具有一端接電壓電路之驅動電路。
信號反射可導因於傳輸線之阻抗不匹配。為了降低信號反射的效應,可利用更大的功率來傳送一信號。舉例來說,一驅動電路可將一信號作為一電流傳送以驅動一負載。為了補償信號反射,該驅動電路可使用更多電流來傳送該信號。然而,增加用以傳送一信號之電流量可能增加該驅動電路之功率消耗,還可能增加該電路的熱紛擾(disputation)。因此,該驅動電路之一設計複雜度可能增加。
本文中所述的實例提供一端接電壓電路以對一驅動電路提供不同的端接電壓。舉例而言,一驅動電路可包括有一端接電壓電路、及一耦合至該端接電壓電路之端接元件。該驅動電路亦可包括有一經由一節點耦合該端接元件之電流源開關。該驅動電路可更包括有一耦合至該電流源開關之電流源。該電流源開關及該端接電壓電路可經由一控制信號來控制。該端接電壓電路可產生一端接電壓以基於該控制信號匹配該節點之一節點電壓。該驅動電路可更包括有一經由該節點耦合至該端接元件及該電流源開關之負載。該驅動電路可更包括有一耦合至該負載之負載電壓源。該節點電壓可基於該負載及該負載電壓源所產生。依照這種方式,本文中所述的實例可在傳輸期間降低信號反射。
圖1根據一實例,乃是一具有一端接電壓電路之驅動電路100的一方塊圖。驅動電路100可以是一電路,其控制另一電路或一電氣組件。驅動電路100可包括有一端接電壓電路102、一耦合至端接電壓電路102之端接元件104、
一經由一節點108耦合至端接元件104之電流源開關106、一耦合至電流源開關106之電流源110、一經一傳輸線114於節點108耦合至端接元件104之負載112、以及一耦合至負載112之負載電壓源116。
端接電壓電路102可以是一提供相異端接電壓之電路,用來基於一控制信號118匹配節點108之一節點電壓。端接電壓電路102之實例係於圖2A至2B中更加詳細說明。端接元件104可以是一電氣組件或一電路,其匹配傳輸線114之一阻抗。在一些實例中,端接元件104可實施成一電阻器。在一些實例中,傳輸線的阻抗可以是50歐姆。端接元件104因此可具有一50歐姆阻抗。在一些實例中,傳輸線114可實施成一金屬走線。
電流源開關106可以是一電氣組件或一電路,其基於控制信號118經由節點108選擇性地將電流源110耦合至驅動電路100之其餘部分。在一些實例中,電流源開關106可使用一諸如一金屬氧化物場效電晶體(MOSFET)之電晶體來實施。電流源110可以是一電氣組件或電路,其對負載112提供一定電流。負載112可以是一電氣組件或一電路,其消耗電力(例如電流)。負載112之實例係於圖3、4及6中更加詳細說明。負載電壓源116可以是一電氣組件或一電路,其對負載112提供一定電壓。--
在運作期間,電流源110可基於控制信號118經由傳輸線114選擇性地對負載112提供一電流120。若要補償因傳輸線114之阻抗所導致的信號反射,端接電壓電路102可
產生/提供相異端接電壓,以使得電流120之一部分未透過端接元件104反射回去。舉例而言,當控制信號118具有一第一值(例如一邏輯低或一邏輯0)時,可斷開電流源開關106以使電流源110與節點108解耦。節點108之一節點電壓可等於負載電壓源116之電壓。節點108之節點電壓可基於負載112、負載電壓源116、控制信號118、或以上的組合所產生。因此,端接電壓電路102可提供一具有一第一電壓之端接電壓。該第一電壓可在控制信號118具有該第一值時匹配節點108之節點電壓。
當控制信號118具有一第二值(例如一邏輯高或一邏輯1)時,可接通電流源開關106以使電流源110耦合至節點108。節點108之節點電壓可等於負載電壓源116之電壓與負載112之電壓之間的差。舉例而言,負載電壓源116之電壓可以是3伏特,而負載112之電壓可以是2.8伏特。因此,節點108的節點電壓可以是0.2伏特。端接電壓電路102可在控制信號118具有該第二值時提供一具有一第二電壓之端接電壓。該第二電壓可匹配節點108之節點電壓。因此,該第二電壓可以是0.2伏特。藉由提供一與節點108之節點電壓匹配的端接電壓,電流源110所產生的電流120可流向負載112以供控制負載112之用。電流120可透過端接元件104反射回去的任何部分係得以降低或消除。因此,電流源110不一定要增加電流量才能補償信號反射。
圖2A根據一實例,乃是圖1之端接電壓電路102的一方塊圖。端接電壓電路102可包括有一第一開關202及
一第二開關204。第一開關202可包括有一與圖1之驅動電路100之一第一電壓源206耦合的第一輸入端子210、一第一控制端子212、以及一第一輸出端子214。第二開關204可包括有一與驅動電路100之一第二電壓源208耦合的第二輸入端子216、一第二控制端子218、以及一第二輸出端子220。
第一輸入端子210可耦合至第一電壓源206。第二輸入端子216可耦合至第二電壓源208。第一電壓源206可具有一與第二電壓源208不同的電壓。在一些實例中,第一電壓源206可具有一比第二電壓源208更高的電壓。在一些實例中,第一電壓源206可具有一有比第二電壓源208更低的電壓。第一輸出端子214可經由一輸出節點222耦合至第二輸出端子220。第一輸出端子214及第二輸出端子220亦可經由輸出端子222耦合至端接元件104。
第一開關202及第二開關204可依照一互補方式工作,使得當第一開關202及第二開關204其中一者接通時,第一開關202及第二開關204其中另一者接通。第一控制端子212及第二控制端子218可經由諸如控制信號118之至少一個控制信號來控制,用以分別接通與斷開第一開關202及第二開關204。在一些實作態樣中,第一開關202可使用一P型MOSFET來實施,而第二開關204可使用一N型MOSFET來實施。
當控制信號118係設定為邏輯低時,第一開關202可接通而第二開關204可斷開。因此,可在輸出節點222提供第一電壓源206之電壓作為一端接電壓。當控制信號118
係具有該第二值(例如邏輯高)時,第一開關202可斷開而第二開關204可接通。因此,可在輸出節點222提供第二電壓源208之電壓作為該端接電壓。
圖2B根據另一實例,乃是端接電壓電路102的一方塊圖。在圖2B中,第一開關202及第二開關204可使用同類電晶體來實施。舉例而言,第一開關202及第二開關204可使用N型MOSFET來實施。第一開關202可使用控制信號118來控制,而第二開關204可使用一互補控制信號224來控制。控制信號118與互補控制信號224依照一互補方式運作,以使得第一開關202與第二開關如圖2A所述,依照一互補方式運作。舉例而言,當控制信號118係設定為邏輯高時,互補控制信號224係設定為邏輯低。因此,第一開關202可接通,而第二開關204可斷開。
圖3根據另一實例,乃是一具有一端接電壓電路之驅動電路300的一方塊圖。驅動電路300可包括有一第一端接電壓電路302、及一第二端接電壓電路304。第一端接電壓電路302及第二端接電壓電路304各可使用圖1A、2A及2B之端接電壓電路102來實施。驅動電路300亦可包括有電流源110、一第一電流源開關306、一第二電流源開關308、一第一端接元件310、一第二端接元件312、負載電壓源116、一電阻性元件314、以及一差動放大器電路316。差動放大器電路316可對應於驅動電路300之一負載。電流源開關306及308各可使用圖1之電流源開關106來實施。
第一端接電壓電路302可經由一第一輸出節點
318耦合至第一端接元件310。第一端接元件310可經由一第一節點320耦合至第一電流源開關306。第二端接電壓電路304可經由一第二輸出節點322耦合至第二端接元件312。第二端接元件312可經由一第二節點324耦合至第二電流源開關308。負載電壓源116可耦合至電阻性元件314,該電阻性元件係經由一第一傳輸線326及一第二傳輸線328耦合至320及324兩節點。差動放大器電路316可耦合至電阻性元件314。在一些實例中,電阻性元件314可使用一電阻器來實施。電流源110可耦合至電流源開關306及308。
第一端接電壓電路302可耦合至第一電壓源206及第二電壓源208。第一端接電壓電路302可經由一第一控制信號330來控制。第二端接電壓可耦合至第一電壓源206及第二電壓源208。第二端接電壓電路304可經由一第二控制信號332來控制。
雖然圖3繪示端接電壓電路302及304各耦合至一相異控制信號,仍應瞭解的是,端接電壓電路302及304各亦可藉由多個控制信號來耦合,如圖2B所述。
基於第一控制信號330及第二值控制信號332的值,端接電壓電路302及304可分別對節點320及324提供相異電壓。出自端接電壓電路302及304之端接電壓可使電流源110能夠經由傳輸線326及328驅動差動放大器電路316。控制信號330及332可依照互補方式工作。舉例而言,當第一控制信號330具有一第一值(例如邏輯低)時,第二控制信號332可具有一第二值(例如邏輯高)。基於第一控制信號330
的值,第一端接電壓電路302可在第一輸出節點318產生一等於第一電壓源206之第一端接電壓,而第一電流源開關306可斷開。該第一端接電壓可匹配耦合至第一傳輸線326之第一節點320之一節點電壓。基於第二控制信號332的值,第二端接電壓電路304可在第二輸出節點322產生一等於第二電壓源208之第二端接電壓,而第二電流源開關308可接通。該第二端接電壓可匹配耦合至第二傳輸線328之第二節點324之一節點電壓。因此,一產生自電流源110之電流334可經由第二傳輸線328流向差動放大器電路316以供控制差動放大器電路316之用。由於該第二端接電壓匹配第二節點324之節點電壓,電流334之一部分未透過第二端接元件312反射回去。
當第一控制信號330具有一第二值時,第二控制信號332可具有該第一值。基於第一控制信號330的值,第一端接電壓電路302可在第一輸出節點318產生等於第二電壓源208之該第一端接電壓,而第一電流源開關306可接通。該第一端接電壓可匹配第一節點320之節點電壓。基於第二控制信號332的值,第二端接電壓電路304可在第二輸出節點322產生等於第一電壓源206之該第二端接電壓,而第二電流源開關308可斷開。該第二端接電壓可匹配第二節點324之節點電壓。因此,一產生自電流源110之電流336可經由第一傳輸線326流向差動放大器電路316以供控制差動放大器電路316之用。由於該第一端接電壓匹配第一節點320之節點電壓,電流336之一部分未透過第一端接元件310
反射回去。
圖4根據另一實例,乃是一具有一端接電壓電路之驅動電路400的一方塊圖。驅動電路400可包括有圖1之驅動電路100。另外,驅動電路400亦可包括有一待機電流源402及一待機電流源開關404。一垂直空腔表面發光雷射(VCSEL)406可實施成驅動電路400之一負載。待機電流源開關404可經由一待機控制信號408來控制。舉例而言,當待機控制信號408以一第一值(例如邏輯低)來斷定時,待機電流源開關404可斷開。當待機控制信號408以一第二值(例如邏輯高)來斷定時,待機電流源開關404可接通。待機電流源402可耦合至待機電流源開關404。待機電流源開關404可經由一第二節點410耦合至節點108。
在運作期間,待機電流源開關404可接通。待機電流源402可產生一經由待機電流源開關404及傳輸線114流向VCSEL 406的電流412。因此,節點108之節點電壓可基於負載電壓源116、VCSEL 406、控制信號118、待機控制信號408、電流源110、及/或待機電流源402所產生。當電流源開關106藉由控制信號118接通時,電流源110可產生流向VCSEL 406的電流120。電流120與電流412可組合以形成驅動VCSEL 406之一電流414。端接電壓電路102可在輸出節點222選擇性地提供一相異端接電壓電路,如圖1、2A及2B所述,以使得電流414之一部分未透過端接元件104反射回去。
圖5A根據一實例,乃是一具有一端接電壓電路
及一校準電路之驅動電路500的一方塊圖。驅動電路500可包括有圖1之驅動電路100、及一耦合至端接電壓電路102之校準電路502。校準電路502可以是一提供一諸如圖2A之第一電壓源206、或第二電壓源208之端接電壓源至端接電壓電路102的電路。在運作期間,校準電路502可測量節點108之節點電壓以產生一等於該節點電壓之端接電壓。校準電路502之一實例係於圖5B中更加詳細說明。
圖5B根據一實例,乃是圖5A之校準電路502的一方塊圖。校準電路502可包括有一開關504、一比較器電路506、一控制電路508、一參考電壓電路510、以及一調節器電路512。比較器電路506包括有一第一輸入端子514、一第二輸入端子516、及一輸出端子518。開關504可基於一校準信號520將端接電壓電路102耦合至第一輸入端子514及第二輸入端子516其中一者。比較器電路506可經由輸出端子518耦合至控制電路508。控制電路508可耦合至參考電壓電路510。參考電壓電路510可耦合至調節器電路512。調節器電路512可耦合至第二輸入端子516。
亦請參照圖5A,在一校準模式期間(例如當驅動電路500初始接上電源時),可對開關504以一第一值(例如邏輯低)斷定校準信號520。因此,開關504可基於校準信號520將端接電壓電路102耦合至第一輸入端子514。參考電壓電路510可設定為提供一0伏特參考電壓。控制信號118可設定為一特定值(例如邏輯高或邏輯低),並且可在該校準模式期間維持該特定值。舉例而言,當校準電路502是用來實施圖
2A之第一電壓源206時,控制信號118可初始設定為邏輯低。舉另一例而言,當校準電路502是用來實施第二電壓源208時,控制信號118可初始設定為邏輯高。
因此,在該校準模式期間,第一輸入端子514可感測節點108之節點電壓。比較器電路506可輸出一低信號(例如邏輯低)以指出在第二輸入端子516所感測之參考電壓由於是設定為0伏特而低於在第一輸入端子514所感測的電壓。回應於偵檢該低信號,控制電路508可對參考電壓電路510斷定一增加信號,以使得參考電壓電路510可逐漸增加該參考電壓的值。參考電壓電路510可輸出該參考電壓至調節器電路512,而調節器電路512可使該參考電壓穩定。當該參考電壓等於節點108之節點電壓時,比較器電路506可輸出一高信號(例如邏輯高)以指出在輸入端子514與516兩者所感測的電壓都相等。回應於偵檢該高信號,控制電路508可對參考電壓電路510斷定一維持信號,以使得參考電壓電路510可維持該參考電壓的值。
當該參考電壓等於節點108之節點電壓時,校準電路502可進入一運作模式。在該運作模式期間,可對開關504以一第二值(例如邏輯高)斷定校準信號520,用來將端接電壓電路102耦合至第二輸入端子516以經由調節器電路512接收該參考電壓。因此,校準電路502可作為一電壓源以對端接電壓電路102提供該參考電壓。端接電壓電路102可在一諸如輸出節點222之輸出節點提供該參考電壓作為一端接電壓。在一些實例中,校準信號520可使用輸出自輸
出端子518之信號(例如該低信號及/或該高信號)來實施。
圖6根據一實例,乃是一具有一端接電壓電路及複數個校準電路之驅動電路600的一方塊圖。驅動電路600可包括有圖4之驅動電路400。驅動電路600亦可包括有一第一校準電路602及一第二校準電路604。第一校準電路602及第二校準電路604各可使用圖5A及5B之校準電路502來實施。第一校準電路602可實施圖2A、2B、3及4之第一電壓源206。第二校準電路604可實施圖2A、2B、3及4之第二電壓源208。
在一校準模式期間,校準電路602及604可輪流進行校準以判定並產生耦合至端接電壓電路102之該等相異電壓源,例如電壓源206及208。舉例而言,控制信號118可設定為一第一值(例如邏輯低)以接通第一開關202並斷開第二開關204。可對第一校準電路602以一第一值(例如邏輯低)斷定一第一校準信號606。第一校準電路602可產生並且對第一開關202提供第一電壓源206,如圖5A及5B中所述。可對第一校準電路602以一第二值(例如邏輯高)斷定之第一校準信號606,以使得第一校準電路602可完成該校準。
當第一校準電路602已完成校準時,第二校準電路604可進行校準。舉例而言,控制信號118可設定為一第二值(例如邏輯高)以接通第二開關204並斷開第一開關202。可對第二校準電路604以該第一值斷定一第二校準信號608。第二校準電路604可產生並且對第二開關204提供第二電壓源208,如圖5A及5B中所述。可對第二校準電路604
以該第二值斷定第二校準信號608,以使得第二校準電路604可完成該校準。當校準電路602及604兩者都完成該等校準時,驅動電路600可離開該校準模式並且進入一運作模式。在一些實例中,該校準模式可設定為延續一經界定時段。
圖7根據一實例,乃是一電子裝置700的一方塊圖,該電子裝置包括有一具有一端接電壓電路之驅動電路。電子裝置700舉例而言,可以是一網頁為基的伺服器、一區域網路伺服器、一筆記型電腦、一桌上型電腦、一多用途系統、一平板運算裝置、一行動電話、一電子書閱讀器、或任何其他包括有一驅動電路用以驅動一負載之電子裝置。電子裝置700可包括有一控制器702、一電腦可讀儲存媒體704、以及一驅動電路706。驅動電路706可包括有一端接電壓電路708。驅動電路706可實施圖1之驅動電路100、圖3之驅動電路300、圖4之驅動電路400、圖5A之驅動電路500、及/或圖6之驅動電路600。端接電壓電路708可實施端接電壓電路102、302、及/或304。
控制器702可以是一中央處理單元(CPU)、一半導體為基之微處理器、及/或其他適用於取回及執行電腦可讀儲存媒體704中所儲存指令之硬體裝置。控制器702可擷取、解碼及執行指令710及712以控制驅動電路706。舉一替代例或除了取回並執行指令以外,控制器702可包括有至少一個電子電路,該至少一個電子電路包括有用於進行指令710、712或以上的組合之功能的電子組件。
電腦可讀儲存媒體704可以是任何電子、磁性、光學、或其他含有或儲存可執行指令之實體儲存裝置。因此,電腦可讀儲存媒體704舉例而言,可以是隨機存取記憶體(RAM)、一電氣可抹除可規劃唯讀記憶體(EEPROM)、一儲存裝置、一光碟等。在一些實例中,儲存媒體704可以是非暫時性儲存媒體,其中「非暫時性」一詞未含括暫時性傳播信號。如下文詳細說明,電腦可讀儲存媒體704可編碼有一系列用於控制驅動電路706之處理器可執行指令710及712。--
端接電壓電路控制信號斷定指令710可在一第一時段期間,對端接電壓電路708以一第一值斷定一控制信號以使端接電壓電路708能夠提供一第一端接電壓。舉例而言,請參照圖2A,當控制信號118設定為邏輯低時,第一開關202可接通而第二開關204可斷開。因此,可在輸出節點222提供第一電壓源206之電壓作為一端接電壓。端接電壓電路控制信號斷定指令710亦可在一第二時段期間,對端接電壓電路708以一第二值斷定該控制信號以使端接電壓電路708能夠提供一第二端接電壓。舉例而言,請參照圖2A,當控制信號118具有該第二值(例如邏輯高)時,第一開關202可斷開而第二開關204可接通。因此,可在輸出節點222提供第二電壓源208之電壓作為該端接電壓。
電流源開關控制信號斷定指令712可在一第一時段期間,對該驅動電路之一電流源開關以該第一值斷定該控制信號以產生一節點之一第一節點電壓。舉例而言,請
參照圖1,當控制信號118具有一第一值(例如一邏輯低或一邏輯0)時,可斷開電流源開關106以使電流源110與節點108解耦。節點108之一節點電壓可等於負載電壓源116之電壓。節點108之節點電壓可基於負載112、負載電壓源116、控制信號118、或以上的組合所產生。因此,端接電壓電路102可提供一具有一第一電壓之端接電壓。該第一電壓可在控制信號118具有該第一值時匹配節點108之節點電壓。
電流源開關控制信號斷定指令712亦可在該第二時段期間,對該電流源開關以該第二值斷定該控制信號以產生該節點之一第二節點電壓。舉例而言,請參照圖1,當控制信號118具有一第二值(例如一邏輯高或一邏輯1)時,可接通電流源開關106以使電流源110耦合至節點108。節點108之節點電壓可等於負載電壓源116之電壓與負載112之電壓之間的差。
圖8根據另一實例,乃是一電子裝置800的一方塊圖,該電子裝置包括有一具有一端接電壓電路之驅動電路。電子裝置800可類似於圖7之電子裝置700。電子裝置800可包括有控制器702、一電腦可讀儲存媒體802、驅動電路706、以及端接電壓電路708。電腦可讀儲存媒體804可類似於電腦可讀儲存媒體704。電腦可讀儲存媒體804可用一系列指令710、712、804、及806來編碼。----
校準信號斷定指令804可在一校準週期期間以一第一值斷定一校準信號以使至少一個諸如圖5A及5B之校準電路502、圖6之第一校準電路602、及第二校準電路604
之校準電路能夠進行校準。舉例而言,請參照圖6,可對第一校準電路602以一第一值(例如邏輯低)斷定第一校準信號606。第一校準電路602可產生並且對第一開關202提供第一電壓源206。可對第二校準電路604以該第一值斷定第二校準信號608。第二校準電路604可產生並且對第二開關204提供第二電壓源208。
待機控制信號斷定指令806可斷定一待機控制信號以控制一電流源開關。舉例而言,請參照圖4,當待機控制信號408以一第一值(例如邏輯低)來斷定時,待機電流源開關404可斷開。當待機控制信號408以一第二值(例如邏輯高)來斷定時,待機電流源開關404可接通。
100‧‧‧驅動電路
102‧‧‧端接電壓電路
104‧‧‧端接元件
106‧‧‧電流源開關
108‧‧‧節點
110‧‧‧電流源
112‧‧‧負載
114‧‧‧傳輸線
116‧‧‧負載電壓源
118‧‧‧控制信號
120‧‧‧電流
Claims (15)
- 一種驅動電路,其包含有:一端接電壓電路;一耦合至該端接電壓電路之端接元件;一經由一節點耦合該端接元件之電流源開關;一耦合至該電流源開關之電流源,其中該電流源開關及該端接電壓電路係經由一控制信號來控制,以及其中該端接電壓電路是用來產生一端接電壓以基於該控制信號來匹配該節點之一節點電壓;一經由該節點耦合至該端接元件及該電流源開關之負載;以及一耦合至該負載之負載電壓源,其中該節點電壓係基於該負載及該負載電壓源所產生。
- 如請求項1之驅動電路,其更包含有:一第一電壓源;以及一第二電壓源,其中該端接電壓電路包括有:一包括有一耦合至該第一電壓源之第一輸入端子、一第一控制端子、及一第一輸出端子之第一開關;以及一包括有一耦合至該第二電壓源之第二輸入端子、一第二控制端子、及一第二輸出端子之第二開關,其中該第一控制端子及該第二控制端子係耦合至該控制信號,以及其中該第一輸出端子及該第二輸出端子係 經由一輸出節點耦合至該端接元件,以及其中該輸出節點之一節點電壓乃是該端接電壓。
- 如請求項2之驅動電路,其中當該控制信號具有一第一值時,該端接電壓對應於該第一電壓源之一電壓,以及其中當該控制信號具有一第二值時,該端接電壓對應於該第二電壓源之一電壓。
- 如請求項1之驅動電路,其更包含有:一經由一第二節點耦合至該節點及負載之待機電流源開關;以及一耦合至該待機電流源開關之待機電流源,其中該節點電壓係進一步基於該待機電流源所產生。
- 如請求項1之驅動電路,其中該端接元件之一阻抗對應於一介於該節點與該負載之間的傳輸線之一阻抗,其中該負載對應於一垂直空腔表面發光雷射(VCSEL),以及其中該節點電壓係進一步基於該控制信號及該電流源所產生。
- 如請求項1之驅動電路,其更包含有:一第二端接電壓電路;一耦合至該第二端接電壓電路之第二端接元件;以及一經由一第二節點耦合該第二端接元件之第二電流源開關,其中該第二端接電壓電路及該第二電流源開關係經由一第二控制信號來控制,其中該第二端接電壓電路是用來產生一第二端接電壓以基於該第二控制信 號來匹配該第二節點之一節點電壓,以及其中該負載係經由該第二節點耦合至該第二端接元件及該第二電流源開關,以及該負載乃是一差動放大器電路。
- 一種驅動電路,其包含有:一校準電路;一耦合至該校準電路之端接電壓電路;一耦合至該端接電壓電路之端接元件;一經由一節點耦合至該端接元件之電流源開關;一耦合至該電流源開關之電流源,其中該電流源開關及該端接電壓電路係經由一控制信號來控制,其中基於該控制信號:該校準電路是用來對該端接電壓電路提供一端接電壓源;以及該端接電壓電路是用來產生一端接電壓以使用該端接電壓源來匹配該節點之一節點電壓;一經由該節點耦合至該端接元件及該電流源開關之負載;以及一耦合至該負載之負載電壓源,其中該節點電壓係基於該負載及該負載電壓源所產生。
- 如請求項7之驅動電路,其中該校準電路包括有:一包括有一第一輸入端子、一第二輸入端子、及一輸出端子之比較器電路;一耦合至該輸出端子之控制電路;以及一耦合至該控制電路及該第二輸入端子之參考電 壓電路,其中該參考電壓電路是用來:基於一出自該控制電路之輸入產生一參考電壓;以及經由該第二輸入端子對該比較器電路提供該參考電壓。
- 如請求項8之驅動電路,其中該校準電路更包括有一耦合至該第二輸入端子之調節器電路,以及其中該端接電壓電路是用來:在一校準模式期間耦合至該第一輸入端子;以及在一運作模式期間經由該調節器電路耦合至該第二輸入端子。
- 如請求項7之驅動電路,其中該端接元件之一阻抗對應於一介於該節點與該負載之間的傳輸線之一阻抗,其中該負載對應於一垂直空腔表面發光雷射(VCSEL)。-
- 如請求項7之驅動電路,其更包含有:一經由一第二節點耦合至該節點及負載之待機電流源開關;以及一耦合至該待機電流源開關之待機電流源。
- 一種包含有指令之電腦可讀儲存媒體,該等指令在執行時令一電子裝置之一控制器進行下列動作:-在一第一時段期間:對一驅動電路之一端接電壓電路以一第一值斷定一控制信號以產生一第一端接電壓;對該驅動電路之一電流源開關以該第一值斷 定該控制信號以產生一節點之一第一節點電壓,其中該第一端接電壓匹配該第一節點電壓,其中該端接電壓電路係耦合至一端接元件,其中該端接元件係經由一節點耦合至該電流源開關,其中一負載係經由該節點耦合至該端接元件及該電流源開關,以及其中一負載電壓源係耦合至該負載;在一第二時段期間:對該端接電壓電路以一第二值斷定該控制信號以產生一高於該第一端接電壓之第二端接電壓;以及對該電流源開關以該第二值斷定該控制信號以產生該節點之一第二節點電壓,其中該第二端接電壓匹配該第二節點電壓。
- 如請求項12之電腦可讀儲存媒體,其中該等指令在執行時進一步令該控制器在一校準模式期間對該驅動電路之一校準電路斷定該控制信號,其中該校準電路是用來基於該控制信號對該端接電壓電路提供一端接電壓源。
- 如請求項13之電腦可讀儲存媒體,其中該校準模式係先於該第一時段及該第二時段。
- 如請求項13之電腦可讀儲存媒體,其中該校準電路包括有:一包括有一第一輸入端子、一第二輸入端子、及一輸出端子之比較器電路;一耦合至該輸出端子之控制電路; 一耦合至該控制電路及該第二輸入端子之參考電壓電路;以及一耦合至該第二輸入端子之調節器電路,其中該參考電壓電路是用來:基於一出自該控制電路之輸入產生一參考電壓;以及經由該第二輸入端子對該比較器電路提供該參考電壓,其中該等指令在執行時進一步令該控制器進行下列動作:對該校準電路以該第一值斷定一校準信號以將該端接電壓電路耦合至該第一輸入端子;以及對該校準電路以該第二值斷定該校準信號以經由該調節器電路將該端接電壓電路耦合至該第二輸入端子。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2015/025040 WO2016164019A1 (en) | 2015-04-09 | 2015-04-09 | Termination voltage circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201707381A true TW201707381A (zh) | 2017-02-16 |
Family
ID=57073265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105109015A TW201707381A (zh) | 2015-04-09 | 2016-03-23 | 端接電壓電路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10153611B2 (zh) |
TW (1) | TW201707381A (zh) |
WO (1) | WO2016164019A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI641217B (zh) * | 2017-09-15 | 2018-11-11 | 瑞柯科技股份有限公司 | 具備同軸纜線供電功能的電子裝置 |
CN110838675B (zh) * | 2019-11-14 | 2020-09-08 | 安徽传矽微电子有限公司 | 一种高速大电流激光器驱动电路及其芯片 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5430400A (en) | 1993-08-03 | 1995-07-04 | Schlumberger Technologies Inc. | Driver circuits for IC tester |
DE69434903T2 (de) * | 1993-11-29 | 2007-04-26 | Fujitsu Ltd., Kawasaki | Elektronisches System zum Abschluss von Busleitungen |
US5811984A (en) | 1995-10-05 | 1998-09-22 | The Regents Of The University Of California | Current mode I/O for digital circuits |
US5942922A (en) | 1998-04-07 | 1999-08-24 | Credence Systems Corporation | Inhibitable, continuously-terminated differential drive circuit for an integrated circuit tester |
US6351136B1 (en) * | 1999-12-08 | 2002-02-26 | Intel Corporation | Passive voltage limiter |
US6507225B2 (en) | 2001-04-16 | 2003-01-14 | Intel Corporation | Current mode driver with variable equalization |
US6806728B2 (en) | 2001-08-15 | 2004-10-19 | Rambus, Inc. | Circuit and method for interfacing to a bus channel |
US6597198B2 (en) | 2001-10-05 | 2003-07-22 | Intel Corporation | Current mode bidirectional port with data channel used for synchronization |
KR100518574B1 (ko) | 2003-05-22 | 2005-10-04 | 삼성전자주식회사 | 게이트 전압을 이용하여 출력전류를 조절하는 전류모드출력드라이버 및 이에 대한 출력전류 조절방법 |
US7439760B2 (en) | 2005-12-19 | 2008-10-21 | Rambus Inc. | Configurable on-die termination |
JP2007174087A (ja) | 2005-12-20 | 2007-07-05 | Matsushita Electric Ind Co Ltd | パルス発生回路 |
US20080265950A1 (en) | 2007-04-20 | 2008-10-30 | Scott Gary Sorenson | Low-power impedance-matched driver |
TWI340931B (en) | 2007-09-28 | 2011-04-21 | Du Ming Tsai | Activity recognition method and system |
US7995660B2 (en) | 2007-10-31 | 2011-08-09 | International Business Machines Corporation | Receiver termination circuit for a high speed direct current (DC) serial link |
EP2112727B1 (en) * | 2008-04-25 | 2010-11-17 | JDS Uniphase Corporation | DC coupled driver with active termination |
CN202634471U (zh) | 2009-03-27 | 2012-12-26 | 拉姆伯斯公司 | 电压模式发射器均衡器 |
US8378653B2 (en) * | 2009-08-17 | 2013-02-19 | Texas Instruments Incorporated | HDMI driver tail current transistors with current mirror controlled leads |
CN103178441B (zh) | 2013-04-19 | 2015-07-22 | 苏州朗宽电子技术有限公司 | 垂直腔面发光激光器(vcsel)驱动电路 |
-
2015
- 2015-04-09 WO PCT/US2015/025040 patent/WO2016164019A1/en active Application Filing
- 2015-04-09 US US15/500,081 patent/US10153611B2/en active Active
-
2016
- 2016-03-23 TW TW105109015A patent/TW201707381A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US10153611B2 (en) | 2018-12-11 |
US20170250520A1 (en) | 2017-08-31 |
WO2016164019A1 (en) | 2016-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11573275B2 (en) | Device and method of detecting leakage current generation condition in USB interface | |
JP6923886B2 (ja) | 高速ターンオンパワースイッチ | |
KR101638531B1 (ko) | 저전압 애플리케이션들에서 멀티모드 출력 구성을 가지는 셀프-바이어싱 차동 시그널링 회로를 위한 장치 및 방법 | |
US20150143138A1 (en) | System for detecting universal serial bus (usb) device and method thereof | |
JP2012249236A (ja) | 半導体集積回路装置、電子装置、及び無線通信端末 | |
DE602004011809D1 (de) | Tstelle | |
TW201707381A (zh) | 端接電壓電路 | |
KR20140079008A (ko) | 파워 온 리셋 회로 | |
US7332935B2 (en) | Driver with variable output voltage and current | |
TWI586105B (zh) | 可設定之單端驅動器 | |
US20150280712A1 (en) | Data output circuit of semiconductor apparatus | |
US20100007400A1 (en) | Power supply circuit for pulse width modulation controller | |
JP5425705B2 (ja) | 容量性バックプレーンを駆動するためのディエンファシス自動設定 | |
JP2016532200A (ja) | 回路における電力管理 | |
EP2933923B1 (en) | Interface circuit | |
CN110221677B (zh) | 一种处理器及电子设备 | |
TW201725857A (zh) | 具有用於傳輸信號之可組態可變供應電壓之介面電路 | |
TW201637315A (zh) | 放電電路及應用該放電電路的主機板 | |
US20120146689A1 (en) | Differential signal termination circuit | |
KR20070013059A (ko) | 반도체 집적회로 | |
US8917112B1 (en) | Bidirectional level shifter | |
CN111984103B (zh) | 供电控制电路及应用所述供电控制电路的电子装置 | |
US8634256B2 (en) | Multi-mode interface circuit | |
EP3220658A1 (en) | Methods and circuits for earphone recognition and connection and storage medium | |
TW201817170A (zh) | 具有擊穿電流保護的堆疊開關電路 |