JP2017508867A - 横方向に構造形成した蛍光体層を製造するための方法およびそのような蛍光体層を備えたオプトエレクトロニクス半導体部品 - Google Patents

横方向に構造形成した蛍光体層を製造するための方法およびそのような蛍光体層を備えたオプトエレクトロニクス半導体部品 Download PDF

Info

Publication number
JP2017508867A
JP2017508867A JP2016539048A JP2016539048A JP2017508867A JP 2017508867 A JP2017508867 A JP 2017508867A JP 2016539048 A JP2016539048 A JP 2016539048A JP 2016539048 A JP2016539048 A JP 2016539048A JP 2017508867 A JP2017508867 A JP 2017508867A
Authority
JP
Japan
Prior art keywords
conductive layer
layer
light emitting
carrier
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016539048A
Other languages
English (en)
Other versions
JP6268295B2 (ja
Inventor
ブリッタ ゲーツ
ブリッタ ゲーツ
イオン シュトール
イオン シュトール
アレクサンダー エフ． プフォイファー
アレクサンダー エフ． プフォイファー
ドミニク ショルツ
ドミニク ショルツ
イザベル オットー
イザベル オットー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2017508867A publication Critical patent/JP2017508867A/ja
Application granted granted Critical
Publication of JP6268295B2 publication Critical patent/JP6268295B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/02—Electrophoretic coating characterised by the process with inorganic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/12—Electrophoretic coating characterised by the process characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/22—Servicing or operating apparatus or multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Luminescent Compositions (AREA)

Abstract

横方向に構造形成した層、特に蛍光体薄層（１）を製造するための方法は、キャリア上面（２０）に第１の導電性層（２１）を有するキャリア（２）を用意するステップと、第１の導電性層（２１）に絶縁層（２３）を、および絶縁層（２３）に第２の導電性層（２２）を設けるステップと、第２の導電性層（２２）にエッチングマスク（３）を設け、前記エッチングマスクに構造形成するステップと、第２の導電性層（２２）および絶縁層（２３）をエッチングするステップであって、第１の導電性層（２１）が連続層として維持される、エッチングするステップと、第１の導電性層（２１）に電圧を印加して、第１の材料（４）で第１の導電性層（２１）を電気泳動法でコーティングするステップと、第２の導電性層（２２）に電圧を印加して、第２の材料（５）で第２の導電性層（２２）を電気泳動法でコーティングするステップとを含む。

Description

横方向にパターニングされた層、特に発光材料板を製造するための方法を提供する。さらに、そのような層を有するオプトエレクトロニクス半導体部品を提供する。
米国特許出願公開第２０１１／０２４１０３１号明細書 独国特許出願公開第１０ ２０１２ １０９ ４６０号明細書
達成すべき目的は、横方向にパターニングされた層を効率的に製造することができる方法を提供することである。
この目的は、とりわけ、独立請求項の特徴を有する方法およびオプトエレクトロニクス半導体部品によって実現される。好ましいさらなる発展形が、従属請求項の主題を構成する。
少なくとも１つの実施形態によれば、横方向にパターニングされた層が、本方法を用いて製造される。横方向のパターニングは、主面上の平面視において、層に、その特性に関して異なる複数のサブエリアがあることを特に意味する。特に、サブエリアは、その材料組成および／または光学的特性が相互に異なる。主表面に直交する方向では、材料が、サブエリア内で均一に分布することも不均一に分布することもある。
少なくとも１つの実施形態によれば、本方法は、キャリアを用意するステップを含む。キャリアを、製造方法の間にだけ存在する一時的なキャリアとしてもよい。キャリアは、好ましくは機械的に安定であり、その結果、キャリアは、製造しようとする層の機械的耐荷重性部品および支持部品を構成する。
少なくとも１つの実施形態によれば、キャリアは、キャリア上面に第１の導電性層を含む。第１の導電性層を、キャリアの統合された部分としてもよく、キャリア上面に設けてもよい。
少なくとも１つの実施形態によれば、本方法は、第１の導電性層上に電気的絶縁層を設けるステップを含む。絶縁層を、第１の導電性層の全表面にわたって均一にかつ一様な層厚さに設けることが好ましい。第１の導電性層を、製造許容誤差の範囲内で一定の厚さの、パターニングされない連続層としてもよい。
少なくとも１つの実施形態によれば、第２の導電性層を絶縁層上に設ける。第１の導電性層についての場合でもそうであり得るように、第２の導電性層を、パターニングせずに設けることが好ましい。第１の導電性層および第２の導電性層を、絶縁層により相互に電気的に絶縁する。
第１の導電性層、絶縁層および第２の導電性層を、それぞれ好ましくは単一層で形成する。あるいは、複数のサブレイヤの組み合わせをこれらの層に使用することもできる。キャリアから離れる方向では、絶縁層は、第１の導電性層に好ましくは直接続き、第２の導電性層は、絶縁層に好ましくは直接続く。
少なくとも１つの実施形態によれば、エッチングマスクを、第２の導電性層のキャリアとは反対側に設ける。エッチングマスクを、好ましくはフォトリソグラフィでパターニングする。エッチングマスクは、例えば、フォトレジスト層から形成される。
少なくとも１つの実施形態によれば、第２の導電性層および絶縁層を、エッチングする。エッチングは、パターニングされて進行し、パターニングは、エッチングマスクによって予め決められる。特に、第２の導電性層および絶縁層を、エッチング中に第１の導電性層から諸所で完全に除去する結果、第１の導電性層は、エッチング後、諸所で露出する。
少なくとも１つの実施形態によれば、第１の導電性層は、エッチング中に損なわれないもしくは除去されない、または著しく損なわれないもしくは除去されない。特に、第１の導電性層を、連続的な、パターニングされないまたは実質的にパターニングされない層として保つ。
少なくとも１つの実施形態によれば、電圧を、第１の導電性層にある時間にわたって印加する。第１の導電性層を、そのとき電気泳動法によって第１の材料でコーティングする。絶縁層によって被覆されていないすべての領域内で、第１の導電性層を第１の材料でコーティングすることが好ましい。
少なくとも１つの実施形態によれば、電圧を第２の導電性層に印加し、第２の材料を、第２の導電性層上に電気泳動法によって堆積する。第２の導電性層には、ここでは好ましくは第１の材料がない。言い換えると、第１の材料を、そのとき第１の導電性層上に選択的に堆積し、第２の材料を、第２の導電性層上に選択的に堆積することが好ましい。
少なくとも１つの実施形態では、本方法は、横方向にパターニングされた層、特に発光材料板を製造するように設計される。本方法は、少なくとも、
− キャリア上面上に第１の導電性層を有するキャリアを用意するステップと、
− 第１の導電性層上に絶縁層を、および絶縁層上に第２の導電性層を設けるステップと、
− 第２の導電性層上にエッチングマスクを設け、パターニングするステップと、
− 第２の導電性層および絶縁層をエッチングするステップであって、第１の導電性層が連続層として保たれる、エッチングするステップと、
− 第１の導電性層に電圧を印加して、第１の材料で第１の導電性層を電気泳動法でコーティングするステップと、
− 第２の導電性層に電圧を印加して、第２の材料で第２の導電性層を電気泳動法でコーティングするステップと
を含む。
少なくとも１つの実施形態によれば、本明細書において説明した方法の方法ステップを、記載された順番で実行する。あるいは、第１の材料および第２の材料を用いたコーティングを、逆の順番で実行することができる。
ピクセル化した発光ダイオードチップに関して特に、波長変換用の発光材料を、個々のピクセルまたは複数のピクセル上に意図的にパターニングする方法で設けなければならない。隣接するピクセル間の光クロストークを防止するように、ここでは隣接するピクセルを相互に光学的に分離することも多くの場合に必要である。相互のこのような光学的な分離は、例えば、オンおよびオフに切り替えられる隣接するピクセル間の高いコントラストを可能にする。
比較的小さなパターンサイズを実現できるように、このようなピクセル化した発光ダイオードチップを、例えば、フォトリソグラフィでパターニングする。このように、比較的小さなパターンサイズを有する発光ダイオードチップ材料上に実装される発光材料を同様に設けることができることが、発光ダイオードチップにとって光学的分離の目的にはやはり必要である。フォトリソグラフィで製造したマスクを使用して、必要な精度で横方向にパターニングした光学的特性を有する層（例えば、発光材料領域を有しかつ放射を通さない領域を有する層）を製造することが、本明細書において説明する方法により可能である。第１の導電性層および第２の導電性層を別々に電気的に処理することができるため、明確に第１の材料および第２の材料を、キャリア上の特定の領域内に選択的に堆積することができる。
少なくとも１つの実施形態によれば、横方向にパターニングされた層は、発光材料板である。言い換えると、層は、そのとき１つまたは複数の発光材料を含む。発光ダイオードチップなどのオプトエレクトロニクス半導体チップ上に設けられるように、発光材料板を設計する。特に、横方向にパターニングされた層は、ピックアンドプレースプロセスにより取り扱えるように設計され、十分に機械的に安定である。
少なくとも１つの実施形態によれば、第１の材料は、発光材料もしくは発光材料混合物である、または発光材料もしくは発光材料混合物を含む。例えば、下記の材料、すなわち、希土類金属ドープのガーネット、希土類金属ドープのアルカリ土類金属硫化物、希土類金属ドープのチオガレート、希土類金属ドープのアルミネート、希土類金属ドープのシリケート、希土類金属ドープのオルトシリケート、希土類金属ドープのクロロシリケート、希土類金属ドープのアルカリ土類金属シリコン窒化物、希土類金属ドープの酸窒化物、希土類金属ドープのアルミニウム酸窒化物、希土類金属ドープの窒化シリコンもしくは希土類金属ドープのＳｉＡｌＯＮ材料および／または希土類金属ドープのＳｉＯＮ材料を、発光材料として使用してもよい。Ｃｅ３＋ドープのガーネット、例えば、ＹＡＧ：ＣｅおよびＬｕＡＧ：Ｃｅは、発光材料として特に適している。ＣａＡｌＳｉＮ３：Ｅｕ２＋、（Ｂａ，Ｓｒ）２Ｓｉ５Ｎ８：Ｅｕ２＋などのＥｕ２＋ドープの窒化物、Ｅｕ２＋ドープの硫化物、ＳｉＡｌＯＮ：Ｅｕ２＋、例えば（Ｂａ，Ｓｒ）２ＳｉＯ４：Ｅｕ２＋などのオルトシリケート、バリウムマグネシウムアルミネート：Ｅｕ２＋および／またはハロリン酸塩もまた、発光材料として特に適している。
少なくとも１つの実施形態によれば、第２の材料は、可視光を反射または吸収する材料である。特に、反射作用は、第２の材料を囲む材料との屈折率差に関係して生じる。第２の材料は、例えば、下記の材料を含むまたは下記の材料である：ＳｉＯ２、Ａｌ２Ｏ３、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２、グラファイト、カーボンブラックまたはカーボンナノチューブ。代替としてまたはそれに加えて、第２の材料は、特に、特定のカラーアピアランスをもたらすための無機顔料として、遷移金属または希土類の酸化物、硫化物および／またはシアン化物を含む。
少なくとも１つの実施形態によれば、エッチングステップの後で、第２の導電性層は、平面視で、格子の形態を取る。特に、第２の導電性層は、そのとき単一の、電気的に連続したパターンである。
少なくとも１つの実施形態によれば、第１の材料および第２の材料でコーティングするステップの前でかつエッチングステップの後で、第１の導電性層は、複数のアイランド状領域によって形成され、この領域はそれぞれ、第２の導電性層によりフレームのように囲まれる。言い換えると、平面視で、第１の導電性層は、第２の導電性層によって形成された格子のメッシュ内に位置する。第１の導電性層および第２の導電性層は、キャリア上面に平行な２つの異なる面内にここでは位置することが好ましい。
少なくとも１つの実施形態によれば、第１の材料および／または第２の材料を、粒子の形態で堆積する。粒子は、それぞれ、均質な材料により形成され得る。粒子は、例えば、二酸化チタンのコアを有しかつ酸化アルミニウムおよび／または酸化シリコンのコーティングを有する複合粒子であることが同様に可能である。
少なくとも１つの実施形態によれば、第１の材料の粒子の平均粒径は、第２の材料の粒子の平均粒径よりも少なくとも２倍または３倍または５倍または１０倍大きい。言い換えると、第２の材料の粒子は、そのとき第１の材料の粒子よりも著しく小さい。
少なくとも１つの実施形態によれば、第１の導電性層および第２の導電性層は一体として、平面視で、エッチングステップの後でかつコーティングステップの前に、キャリア上面を完全に被覆する。言い換えると、そのとき、平面視で、第１の導電性層および第２の導電性層が直接隣り合うことが可能である。特に絶縁層の結果としては、平面視で、第１の導電性層と第２の導電性層との間に非導電性中間領域が存在しないまたははっきりとは存在しない。
少なくとも１つの実施形態によれば、絶縁層とともに第２の導電性層は、第１の導電性層に対して選択的にエッチング可能であり、特に選択的に湿式化学エッチングまたは乾式化学エッチングが可能である。選択的にエッチング可能であるということは、層内に存在する材料のエッチング速度が、相互に少なくとも５倍または１０倍または５０倍または１００倍異なることを意味し得る。
少なくとも１つの実施形態によれば、第１の材料および／または第２の材料でコーティングした後で、マトリックス材料を、キャリア上面上に設ける。マトリックス材料は、連続的な横方向にパターニングされた層を、特に単一の、連続的な板として製造することを可能にする。言い換えると、マトリックス材料は、そのとき、第１の材料と第２の材料との間、特にそれぞれの粒子間で結合剤を構成する。ギャップのない連続層を、マトリックス材料により実現できる。マトリックス材料を、例えば、圧縮成形もしくはトランスファ成形、スピンコーティング、または、ディスペンス法によって設ける。
少なくとも１つの実施形態によれば、マトリックス材料は、スペクトルの可視範囲内で放射透過性である。マトリックス材料は、同様に好ましくは経時変化耐性（ａｇｉｎｇ−ｒｅｓｉｓｔａｎｔ）がある。マトリックス材料は、例えば、シリコーン、シリコーン／エポキシハイブリッド材料などのシリコーンハイブリッド材料、ポリシラザン、パリレンまたは低融点ガラスである。
少なくとも１つの実施形態によれば、マトリックス材料は、第３の材料を含む、または第３の材料をマトリックス材料に添加する。第３の材料を、例えば、粒子の形態をとる。マトリックス材料の粒子の直径は、例えば、第１の材料および／または第２の材料の粒子の直径と同じサイズ範囲内である。第３の材料を、さらなる蛍光材料または蛍光材料混合物としてもよい。
方法の少なくとも１つの実施形態によれば、キャリアを用意するステップは、キャリア上面上に第１の導電性層を堆積するステップを含む。キャリアを、ここでは、電気絶縁性材料から形成することが好ましい。第１の導電性層の堆積を、第２の導電性層に対しても同様に可能であるように、例えば、蒸着法によって、気相堆積法によってまたはスパッタリング法によって進める。
少なくとも１つの実施形態によれば、第１の導電性層を、ＺｎＯまたは酸化インジウムスズ、略してＩＴＯ、などの透明導電性酸化物から形成する。あるいは、第１の導電性層は、金属または複数の金属をやはり含み得る。
少なくとも１つの実施形態によれば、第１の導電性層の厚さは、少なくとも５０ｎｍまたは７５ｎｍまたは１００ｎｍである。代替としてまたはそれに加えて、第１の導電性層のこの厚さは、２μｍまたは１μｍまたは４００ｎｍ以下である。
少なくとも１つの実施形態によれば、絶縁層を電気絶縁性の酸化物または窒化物または酸窒化物から、特に、酸化シリコンまたは窒化シリコンまたは酸化アルミニウムまたは窒化アルミニウムから形成する。
少なくとも１つの実施形態によれば、絶縁層の厚さは、少なくとも１００ｎｍまたは１５０ｎｍまたは２００ｎｍであり、かつ／または、１．５μｍまたは８００ｎｍまたは５００ｎｍ以下である。
少なくとも１つの実施形態によれば、第２の導電性層は、１つまたは複数の金属層を含む。例えば、第２の導電性層は、チタン、タングステン、アルミニウムおよび／またはカルシウムを含有する。代替としてまたはそれに加えて、第２の導電性層は、シリコンまたは窒化ガリウムなどの半導体材料を含んでもよく、半導体材料からなってもよい。第２の導電性層が酸化亜鉛などの透明導電性酸化物から形成されることも可能である。第２の導電性層が半導体材料から形成される場合には、ドーピングが、追加で存在してもよい。
少なくとも１つの実施形態によれば、第１の材料の平均粒径は、少なくとも２μｍまたは７μｍであり、かつ／または、２５μｍまたは１３μｍ以下である。代替としてまたはそれに加えて、第２の材料の粒子の平均直径は、少なくとも５０ｎｍまたは１００ｎｍまたは１５０ｎｍであり、かつ／または、５μｍまたは１μｍまたは５００ｎｍ以下である。ｄ５０値を、特に平均粒径として使用する。
少なくとも１つの実施形態によれば、完成した横方向にパターニングされた層の厚さは、少なくとも１０μｍまたは２０μｍまたは３０μｍである。代替としてまたはそれに加えて、この厚さは、２５０μｍまたは１５０μｍまたは９０μｍ以下である。層の厚さを、ここでは一様な厚さとしてもよい。あるいは、平面視で、例えば、第２の導電性層と同様に、層の厚さに意図的にパターニングすることが可能である。
少なくとも１つの実施形態によれば、第１の材料および第２の材料でコーティングした後で、そして好ましくは、マトリックス材料を設けた後で、キャリアを、製造された横方向にパターニングされた層から取り除く。例えば、キャリアを、湿式化学的に剥離する。あるいは、キャリアを光化学的に剥離することも可能である。
少なくとも１つの実施形態によれば、キャリアからの剥離後で、第１の導電性層、第２の導電性層および／または絶縁層は、横方向にパターニングされた層上に部分的にまたは完全に残る。特に、第２の導電性層は、横方向にパターニングされた層内に、したがって特に、発光材料板内に存在し得る。特に第２の導電性層のこのように残った領域は、本方法が最終製品からもはっきりと分かることを意味する。
さらに、オプトエレクトロニクス半導体部品を提供する。半導体部品は、少なくとも１つの上記の実施形態にしたがった方法によって製造される少なくとも１つの発光材料板を含む。方法の特徴は、したがって半導体部品に対しても開示されており、逆も同様である。
少なくとも１つの実施形態では、オプトエレクトロニクス半導体部品は、少なくとも１つのオプトエレクトロニクス半導体チップ、特に、可視光を発生させるための少なくとも１つの発光ダイオードチップを備える。発光ダイオードチップは、青色光を放出することが好ましい。半導体部品は、さらに、少なくとも１つの発光材料板を備える。発光材料板は、発光ダイオードチップ上に、特に主放射側に実装されている。発光ダイオードチップは、ここでは、パターニングされて複数の個々のピクセルを成している。個々のピクセルまたは個々のピクセルのグループは、好ましくは別々にそして相互に独立して電気的に駆動され得る。
少なくとも１つの実施形態によれば、発光ダイオードチップのパターニングは、第１の材料を有する領域内および第２の材料を有する領域内の発光材料板のパターニングのピクセルに対応する。例えば、第１の材料を有するのみの領域は、それぞれ、発光ピクセルに亘って位置している。光学的分離用の第２の材料を含むのみの発光材料板のサブエリアは、隣接するピクセル間の中間領域に亘って位置していることが好ましい。このようにして、第１の材料を有する領域とピクセルとの間に１：１の割り当てを実現することが可能である。放射を通さない第２の材料は、したがって、隣接するピクセル間の光クロストークを防止するための光学的分離を形成している。
少なくとも１つの実施形態によれば、隣接するピクセル間の平均距離は、平面視で、少なくとも１μｍまたは２μｍまたは３μｍまたは５μｍまでの大きさである。代替としてまたはそれに加えて、ピクセル間隔は、３０μｍまたは１５μｍまたは１２μｍ以下である。
少なくとも１つの実施形態によれば、平面視で、発光材料板の第２の材料を有する領域の幅は、３倍または２倍または１．５倍または１．２５倍以下の許容誤差を含め、ピクセル間隔に等しい。言い換えると、第２の材料を有する領域は、平面視で、発光ダイオードチップの隣接するピクセル間の間隔と正確に一致して広がり得る。
少なくとも１つの実施形態によれば、発光ダイオードチップは、単一の半導体層積層体から製造される。半導体層積層体は、特に、組成の変更なく複数の同一層を有して全発光ダイオードチップにわたり広がっている。半導体層積層体は、ここでは、正確に１つの成長方向に沿って好ましくは連続して成長されている。発光ダイオードチップおよびそのピクセル化は、そのとき、例えば、半導体層積層体のフォトリソグラフィパターニングによって製造され、個々のピクセルは、半導体層積層体の材料の選択的な除去の後、もはや相互に移動されない。言い換えると、ピクセルは、そのとき単独で製造され、再配置プロセスまたは配置転換によってではなく、連続した半導体層積層体をエッチングすることによって位置決めされる。
本明細書において説明する方法および本明細書において説明するオプトエレクトロニクス半導体部品は、図面を参照しそして例示的な実施形態の助けを借りて下記に非常に詳細に説明されるであろう。個々の図において同じ要素を、同じ参照番号を用いて示す。要素間の関係は、原寸に比例して示されておらず、むしろ個々の要素を、理解する際に手助けとなるように誇張して大きく示すことがある。
本明細書において説明する方法の方法ステップの模式的断面図である。 本明細書において説明する方法の方法ステップの模式的断面図である。 本明細書において説明する方法の方法ステップの模式的断面図である。 本明細書において説明する方法の方法ステップの模式的断面図である。 本明細書において説明する方法の方法ステップの模式的断面図である。 本明細書において説明する方法の方法ステップの模式的断面図である。 本明細書において説明する方法の方法ステップの模式的断面図である。 本明細書において説明する方法の方法ステップの模式的断面図である。 本明細書において説明する方法の方法ステップの模式的断面図である。 本明細書において説明する方法の方法ステップの模式的断面図である。 本明細書において説明する方法に関する、パターニングした導電性層上への模式的平面図である。 本明細書において説明するオプトエレクトロニクス半導体部品の模式的断面図である。
図１は、横方向にパターニングされた層の製造方法を図示する。完成した横方向にパターニングされた層は、特に好ましくは発光材料板１である。
図１Ａによれば、キャリア２は、キャリア上面２０を備える。キャリア２は、例えば、サファイアウェハである。しかしながら他の電気絶縁性材料を、同様に使用してもよい。第１の導電性層２１を、例えば、スパッタリング法または気相堆積法によってキャリア上面２０上に設ける。第１の導電性層２１を、例えば、ＺｎＯから形成し、その厚さはほぼ１５０ｎｍである。
あるいは、導電性基板２を使用することも可能である。この場合では、第１の導電性層２１は、キャリア２およびキャリア上面２０の一部である。
図１Ｂは、第１の導電性層２１上への絶縁層２３の堆積を図示する。絶縁層２３は、電気的に絶縁性である。例えば、絶縁層２３をＳｉ３Ｎ４から形成する。絶縁層２３の厚さは、例えば、ほぼ３５０ｎｍである。
図１Ｃは、絶縁層２３上への第２の導電性層２２の連続的な堆積を示す。例えば、第２の導電性層２２を、Ｔｉ／ＴｉＷ：Ｎから形成する。第２の導電性層２２の厚さは、例えば、ほぼ３００ｎｍまでの大きさである。
層２１、２３および２２は、相互に直接連続して続く。層２１、２３および２２の全厚さは、特に２μｍまたは１．５μｍまたは１μｍ以下である。層２１、２３および／または２２に、レーザ加工法によってまたは機械的スクライビング法によって、代替としてまたはそれに加えてパターニングしてもよい。
図１Ｄに示したように、フォトレジスト層３０を層２１、２３および２２上に設ける。層２１、２３および２２を部分的に被覆するマスク３が得られるような方法で、フォトレジスト層３０を、フォトリソグラフィでパターニングする。マスク３を図１Ｅに模式的に図示する。
図１Ｆは、マスク３の助けを借りたエッチングによる絶縁層２３および第２の導電性層２２のパターニングを示す。層２２および２３の得られたパターンは、ここではマスク３のパターンに対応することが好ましい。エッチングは、例えば、バッファードフッ酸を用いる湿式化学エッチング法（略してＢＯＥ）、または例えば、フッ素プラズマを用いる乾式化学エッチング法である。層２２および２３を、ここでは第１の導電性層２１に対して好ましくは選択的にエッチング可能である。
キャリア上面２０に平行な方向への層２２および２３の広がりは、ここでは好ましくは、層２２および２３の全厚さよりも少なくとも５倍または１０倍または５０倍大きい。キャリア上面２０に平行な方向で、第１の導電性層２１の露出した領域の平均広がりは、好ましくは少なくとも２０μｍまたは５０μｍまたは１００μｍである。第１の導電性層２１の露出した領域の平均広がりは、特に、層２２および２３の残りの領域の平均広がりよりも少なくとも５倍または１０倍大きい。
図１Ｆの導電性層２１および２２の得られたパターンを、図２による模式的平面図に示す。第２の導電性層２２は、第１の導電性層２１のアイランド状の、例えば矩形の領域が露出する格子を形成する。導電性層２１および２２の両方は、いずれも、好ましくは連続した層および／または一体の層である。
第１の導電性層２１の露出した領域のうちのいくつかの間に大きな距離を形成することが任意選択で可能である。横方向にパターニングしたコーティングを個々の発光材料板１に細分化するための分離線Ｓを、このような領域に形成してもよい。
図１Ｇによれば、電圧Ｕを、第１の導電性層２１に印加する。特に電気泳動浸漬槽中での電気泳動法によって、第１の材料４の粒子を、第１の導電性層２１の露出した領域上に堆積する。第１の材料４は、好ましくは発光材料粒子である。
図とは異なり、発光材料粒子４の平均直径は、第２の導電性層２２を加えた絶縁層２３の高さよりも、好ましくは明らかに大きい。キャリア上面２０に平行な方向での、絶縁層２３および第２の導電性層２２の残りの領域の横方向広がりは、好ましくは同様に発光材料粒子４の平均直径以上である。
図１Ｈによれば、電圧Ｕを、次に第２の導電性層２２に印加し、第２の材料５を、第２の導電性層２２を覆って選択的に堆積する。第２の材料５は、例えば、二酸化チタン粒子である。第２の材料５の粒子の直径は、好ましくは第１の材料４の粒子よりも小さい。
図とは異なり、第２の材料５を、第１の材料４を堆積する前に堆積してもよい。さらに、第２の材料５の薄い連続層を、第１の材料４のキャリア２とは反対側に堆積することが、任意選択で可能である。
図１Ｉによれば、マトリックス材料６を、第１の材料４上および第２の材料５上に設ける。第１の材料４および第２の材料５を有する領域は、図１Ｉでは破線により互いに模式的に分割されている。図とは異なり、発光材料板１のキャリア２とは反対側がパターニングを有し平滑な上面でないことが可能である。
図１Ｊでは、キャリア２は、発光材料板１から取り除かれている。図とは異なり、第１の導電性層２１も、材料４および５を有するマトリックス材料６から、好ましくはやはり完全に取り除かれている。
しかしながら、任意選択で、絶縁層２３および／または第２の導電性層２２が発光材料板１上に部分的にまたは完全に残ることもできる（図１Ｊ参照）。しかしながら、好ましくは、層２２および２３の材料を発光材料板１から除去する。この除去を、例えば、選択エッチングによって行う。層２２および２３を除去する場合には、格子パターンを発光材料板１の底面上に残すことが可能である。図２に示したように、この格子パターンは、そのとき格子パターンのネガに対応する。
図３は、オプトエレクトロニクス半導体部品１０を示す。半導体部品１０は、特に図１に関連して製造したような発光材料板１を備える。図を単純化するために、層２２および２３の除去の結果得られる発光材料板１の格子状のパターンは示されていない。
半導体部品１０は、さらに、発光ダイオードチップ７を備える。発光ダイオードチップ７は、例えばエッチングによってパターニングされて個々のピクセル７０を成している半導体層積層体７１を備える。ピクセル７０は、共通チップキャリア７２上に位置し、この共通チップキャリアは、ピクセル７０の電気配線をやはり含むことが好ましい。発光ダイオードチップ７は、例えば、特許文献１または特許文献２に関連して記述されているようなチップである。これらの文書の開示内容は、引用によって本明細書に含まれる。
隣接するピクセル７０間の距離Ｄは、例えば、ほぼ５μｍであり、発光材料板１の第２の材料５を有する領域の幅に対応する。中間層２３が、隣接するピクセル７０間に位置することが好ましい。ピクセルを、中間層２３によって半導体層積層体７１内で相互に光学的に分離することができる。
発光材料板１を、例えば、接着層８によって半導体層積層体２１上に実装する。接着層８の厚さは、好ましくは薄く、好ましくは５μｍ以下または１μｍ以下である。接着層８を、少なくとも１つの透明な放射透過材料から構成することが好ましい。あるいは、例えば、発光材料板１を、部分的に架橋結合した状態で半導体層積層体２１上に直接設け、後に完全に架橋結合して結合状態を形成することが可能である。
第１の材料４を有する領域は、特に、半導体層積層体７１からの放射を異なるさらなる波長の放射への部分波長変換に影響を及ぼす。ピクセル７０は、第２の材料５を有する領域によって相互に光学的に分離され、その結果、隣接するピクセル間の光クロストークを、少なくとも発光材料板１内で大きく減少させるまたは防止する。
本明細書において説明した発明は、例示的な実施形態を参照して与えられる記述によって限定されない。むしろ、発明は、任意の新規な特徴および特徴の任意の組み合わせを包含し、この特徴またはこの組み合わせが、特許請求の範囲または例示的な実施形態にそれ自体明示的に特定されていない場合でさえも、特に特許請求の範囲の特徴の任意の組み合わせを含む。
この特許出願は、独国特許出願第１０ ２０１４ １００ ５４２．２号の優先権を主張するものであり、その開示内容は、参照により本明細書に組み込まれている。

Claims (13)

  1. 横方向にパターニングされた層、特に発光材料板（１）を製造するための方法であって、
    キャリア上面（２０）上に第１の導電性層（２１）を有するキャリア（２）を用意するステップと、
    前記第１の導電性層（２１）上に絶縁層（２３）を、および前記絶縁層（２３）上に第２の導電性層（２２）を設けるステップと、
    前記第２の導電性層（２２）上にエッチングマスク（３）を設け、かつパターニングするステップと、
    前記第２の導電性層（２２）および前記絶縁層（２３）をエッチングするステップであり、前記第１の導電性層（２１）は連続層として保たれる、エッチングするステップと、
    前記第１の導電性層（２１）に電圧を印加して、第１の材料（４）で前記第１の導電性層（２１）を電気泳動法でコーティングするステップと、
    前記第２の導電性層（２２）に電圧を印加して、第２の材料（５）で前記第２の導電性層（２２）を電気泳動法でコーティングするステップと、
    を含む、方法。
  2. 前記発光材料板（１）が、前記横方向にパターニングされた層として製造され、
    前記第１の材料（４）は、発光材料または発光材料混合物であり、
    前記第２の材料（５）は、可視光を反射もしくは吸収する材料を含有するか、または前記材料であり、
    前記エッチングするステップの後で、前記第２の導電性層（２２）は、前記第１の導電性層（２１）が、平面視においてフレーム状に囲まれた複数の領域に細分化されるように、平面視において格子を形成する、
    請求項１に記載の方法。
  3. 前記第１の材料および前記第２の材料（４、５）は、それぞれ、粒子として堆積され、
    前記第２の材料（５）の前記粒子の平均粒径は、前記第１の材料（４）の前記粒子の平均粒径の少なくとも３分の１未満である、
    請求項１または２に記載の方法。
  4. 前記エッチングするステップの後で、前記第１の導電性層および前記第２の導電性層（２１、２２）は一体として、平面視で、前記キャリア上面（２０）を完全に被覆する、
    請求項１〜３のいずれか一項に記載の方法。
  5. 前記第２の導電性層（２２）および前記絶縁層（２３）は、前記第１の導電性層（２１）に対して選択的に湿式化学エッチング可能である、
    請求項１〜４のいずれか一項に記載の方法。
  6. 前記コーティングするステップの後で、前記横方向にパターニングされた層が単一の連続した板（１）であるように、マトリックス材料（６）が前記第１の材料および前記第２の材料（４、５）上に載置され、
    前記マトリックス材料（６）は、シリコーン、シリコーン／エポキシハイブリッド材料、ポリシラザンおよび／もしくはパリレンを含有するか、または、シリコーン、シリコーン／エポキシハイブリッド材料、ポリシラザンおよび／もしくはパリレンからなる、
    請求項１〜５のいずれか一項に記載の方法。
  7. 粒子状の第３の材料（６０）が、前記マトリックス材料（６）に添加され、前記第３の材料（６０）が、発光材料または発光材料混合物である、
    請求項６に記載の方法。
  8. 前記キャリア（２）を用意する前記ステップは、前記キャリア上面（２０）上に前記第１の導電性層（２１）を堆積するステップを含み、前記キャリア（２）は、電気絶縁性である、
    請求項１〜７のいずれか一項に記載の方法。
  9. 前記第１の導電性層（２１）は、透明導電性酸化物を含み、前記第１の導電性層（２１）の厚さは、５０ｎｍ以上４００ｎｍ以下であり、
    前記絶縁層（２３）は、酸化シリコンまたは窒化シリコンから形成され、前記絶縁層（２３）の厚さは、１５０ｎｍ以上８００ｎｍ以下であり、
    前記第２の導電性層（２１）は、Ｔｉ、Ｗ、Ａｌおよび／またはＣａを含む金属層を含み、前記第２の導電性層（２１）の厚さは、５０ｎｍ以上５００ｎｍ以下であり、
    前記第１の材料（４）は、発光材料であり、前記第１の材料（４）の平均粒径は、７μｍ以上１３μｍ以下であり、
    前記第２の材料（５）の平均粒径は、１００ｎｍ以上５００ｎｍ以下であり、前記第２の材料（５）は、酸化チタン、酸化シリコン、酸化アルミニウム、カーボンブラックまたはグラファイトであり、
    完成後の前記発光材料板（１）の厚さは、２０μｍ以上１５０μｍ以下である、
    請求項１〜８のいずれか一項に記載の方法。
  10. 請求項１に記載の方法のステップが、記載された順番で実行される、
    請求項１〜９のいずれか一項に記載の方法。
  11. 前記第１の材料および前記第２の材料（４、５）でコーティングするステップの後で、前記キャリア（２）は、製造された前記横方向にパターニングされた層（１）から取り除かれ、前記第１の導電性層（２１）、前記第２の導電性層（２２）および／または前記絶縁層（２３）は、前記横方向にパターニングされた層（１）上に部分的にまたは完全に残る、
    請求項１〜１０のいずれか一項に記載の方法。
  12. 少なくとも１つの発光ダイオードチップ（７）と、
    請求項１〜１１のいずれか一項に記載の方法によって製造され、前記発光ダイオードチップ（７）上に設けられた少なくとも１つの前記発光材料板（１）と、を有し、
    前記発光ダイオードチップ（７）は、複数の個別のピクセル（７０）を含む、
    オプトエレクトロニクス半導体部品（１０）。
  13. 前記発光ダイオードチップ（７）の前記ピクセル（７０）へのパターニングは、前記第１の材料（４）を有する１つの領域が正確に各ピクセル（７０）に関係付けられ、かつ前記第２の材料（５）が隣接する前記ピクセル（７０）間の光クロストークを低減するかまたは防止するように、前記第１の材料および前記第２の材料（４、５）を有する領域内の前記発光材料板（１）のパターニングであり、
    隣接する前記ピクセル（７０）間のピクセル間隔（Ｄ）が、平面視で、２μｍ以上３０μｍ以下であり、前記第２の材料（５）を有する前記領域の幅は、２倍以下の許容誤差で前記ピクセル間隔（Ｄ）に等しく、
    前記発光ダイオードチップ（７）は、単一の連続して成長した半導体層積層体（７１）から製造されている、
    請求項１２に記載のオプトエレクトロニクス半導体部品（１０）。
JP2016539048A 2014-01-20 2015-01-20 横方向に構造形成した蛍光体層を製造するための方法およびそのような蛍光体層を備えたオプトエレクトロニクス半導体部品 Expired - Fee Related JP6268295B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014100542.2 2014-01-20
DE102014100542.2A DE102014100542A1 (de) 2014-01-20 2014-01-20 Verfahren zur Herstellung einer lateral strukturierten Schicht und optoelektronisches Halbleiterbauteil mit einer solchen Schicht
PCT/EP2015/050976 WO2015107211A1 (de) 2014-01-20 2015-01-20 Verfahren zur herstellung einer lateral strukturierten phosphorschicht und optoelektronisches halbleiterbauteil mit einer solchen phosphorschicht

Publications (2)

Publication Number Publication Date
JP2017508867A true JP2017508867A (ja) 2017-03-30
JP6268295B2 JP6268295B2 (ja) 2018-01-24

Family

ID=52354996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016539048A Expired - Fee Related JP6268295B2 (ja) 2014-01-20 2015-01-20 横方向に構造形成した蛍光体層を製造するための方法およびそのような蛍光体層を備えたオプトエレクトロニクス半導体部品

Country Status (6)

Country Link
US (1) US9698316B2 (ja)
JP (1) JP6268295B2 (ja)
KR (1) KR20160111383A (ja)
CN (1) CN106605013B (ja)
DE (2) DE102014100542A1 (ja)
WO (1) WO2015107211A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023211083A1 (ko) * 2022-04-28 2023-11-02 고려대학교 산학협력단 나노 입자가 적용된 led 로드 정렬 구조, 및 나노 입자가 적용된 led 로드 정렬 구조의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497838B2 (en) * 2018-04-12 2019-12-03 Osram Opto Semiconductors Gmbh Method for producing an optic device, optic device and assembly comprising such an optic device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51118959A (en) * 1975-04-11 1976-10-19 Ise Electronics Corp Manufacturing method of fluorescent display tube
US6120339A (en) * 1998-10-26 2000-09-19 Micron Technology, Inc. Methods of fabricating flat panel evacuated displays
JP2001110303A (ja) * 1999-08-12 2001-04-20 Samsung Sdi Co Ltd 電気泳動法を利用したカーボンナノチューブフィールドエミッタの製造方法
JP2001236026A (ja) * 2000-02-21 2001-08-31 Ricoh Co Ltd 表示用蛍光体、表示用蛍光体の製造方法、および該表示用蛍光体を使用した電界放出表示素子
JP2002243929A (ja) * 2001-02-16 2002-08-28 Fuji Xerox Co Ltd 光電着法および光触媒法によるカラーフィルターの製造方法、カラーフィルター、液晶表示装置およびカラーフィルターの製造装置
JP2002313565A (ja) * 2001-04-17 2002-10-25 Sharp Corp 発光表示素子の製造方法
JP2005519201A (ja) * 2001-11-30 2005-06-30 ザ ユニバーシティ オブ ノース カロライナ アット チャペル ヒル ナノ構造材料のための堆積方法
JP2007095627A (ja) * 2005-09-30 2007-04-12 Dainippon Printing Co Ltd スクリーン版とこれを用いた正孔注入層の形成方法および有機発光デバイス
JP2011049199A (ja) * 2009-08-25 2011-03-10 Sumitomo Chemical Co Ltd 有機エレクトロルミネッセンス素子

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US6288561B1 (en) * 1988-05-16 2001-09-11 Elm Technology Corporation Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus
JP2633680B2 (ja) * 1989-03-29 1997-07-23 株式会社リコー 導体パターン接続体とその接続方法
US6642652B2 (en) 2001-06-11 2003-11-04 Lumileds Lighting U.S., Llc Phosphor-converted light emitting device
JP2005197190A (ja) 2004-01-09 2005-07-21 Seiko Epson Corp 回路基板及び電気光学装置の製造方法、電気光学装置、及び電子機器
EP1933393A1 (en) * 2006-12-13 2008-06-18 Samsung SDI Co., Ltd. Method of manufacturing a substrate for an electronic device
DE102007043877A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
US7807484B2 (en) * 2008-10-15 2010-10-05 Visera Technologies Company Limited Light-emitting diode device and method for fabricating the same
DE102008062933B4 (de) 2008-12-23 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Projektionsvorrichtung
US8642363B2 (en) * 2009-12-09 2014-02-04 Nano And Advanced Materials Institute Limited Monolithic full-color LED micro-display on an active matrix panel manufactured using flip-chip technology
CN102468231B (zh) * 2010-11-10 2014-03-26 京东方科技集团股份有限公司 阵列基板及其制造方法和有源显示器
US9599293B2 (en) 2012-04-05 2017-03-21 Koninklijke Philips N.V. Full spectrum light emitting arrangement
DE102012208287A1 (de) * 2012-05-16 2013-11-21 Osram Gmbh Verfahren zur herstellung eines optischen elements
DE102012105691B4 (de) 2012-06-28 2018-10-25 Osram Opto Semiconductors Gmbh Verfahren zur Abscheidung einer elektrophoretisch abgeschiedenen partikulären Schicht, strahlungsemittierendes Halbleiterbauelement und optisches Element
DE102012106859B4 (de) 2012-07-27 2019-01-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines mehrfarbigen LED-Displays
DE102012109460B4 (de) 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51118959A (en) * 1975-04-11 1976-10-19 Ise Electronics Corp Manufacturing method of fluorescent display tube
US6120339A (en) * 1998-10-26 2000-09-19 Micron Technology, Inc. Methods of fabricating flat panel evacuated displays
JP2001110303A (ja) * 1999-08-12 2001-04-20 Samsung Sdi Co Ltd 電気泳動法を利用したカーボンナノチューブフィールドエミッタの製造方法
US6616497B1 (en) * 1999-08-12 2003-09-09 Samsung Sdi Co., Ltd. Method of manufacturing carbon nanotube field emitter by electrophoretic deposition
JP2001236026A (ja) * 2000-02-21 2001-08-31 Ricoh Co Ltd 表示用蛍光体、表示用蛍光体の製造方法、および該表示用蛍光体を使用した電界放出表示素子
JP2002243929A (ja) * 2001-02-16 2002-08-28 Fuji Xerox Co Ltd 光電着法および光触媒法によるカラーフィルターの製造方法、カラーフィルター、液晶表示装置およびカラーフィルターの製造装置
JP2002313565A (ja) * 2001-04-17 2002-10-25 Sharp Corp 発光表示素子の製造方法
JP2005519201A (ja) * 2001-11-30 2005-06-30 ザ ユニバーシティ オブ ノース カロライナ アット チャペル ヒル ナノ構造材料のための堆積方法
JP2007095627A (ja) * 2005-09-30 2007-04-12 Dainippon Printing Co Ltd スクリーン版とこれを用いた正孔注入層の形成方法および有機発光デバイス
JP2011049199A (ja) * 2009-08-25 2011-03-10 Sumitomo Chemical Co Ltd 有機エレクトロルミネッセンス素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023211083A1 (ko) * 2022-04-28 2023-11-02 고려대학교 산학협력단 나노 입자가 적용된 led 로드 정렬 구조, 및 나노 입자가 적용된 led 로드 정렬 구조의 제조 방법

Also Published As

Publication number Publication date
CN106605013B (zh) 2019-03-22
KR20160111383A (ko) 2016-09-26
DE102014100542A1 (de) 2015-07-23
WO2015107211A1 (de) 2015-07-23
US9698316B2 (en) 2017-07-04
CN106605013A (zh) 2017-04-26
JP6268295B2 (ja) 2018-01-24
US20170040500A1 (en) 2017-02-09
DE112015000428A5 (de) 2016-10-06

Similar Documents

Publication Publication Date Title
JP7136834B2 (ja) 小型光源を有する波長変換発光デバイス
TWI691103B (zh) 光源裝置及發光裝置
KR102422362B1 (ko) 향상된 콘트라스트와 광도를 가지는 화소들을 구비하는 광전자장치
US9947846B2 (en) Light emitting device having a reflecting member and method of manufacturing the same
TWI754711B (zh) 包括光阻的光致發光墊的光電裝置的製造方法
US8698386B2 (en) Wavelength conversion structure, manufacturing methods thereof, and lighting emitting device including the wavelength conversion structure
KR102422146B1 (ko) 광전자 반도체 컴포넌트들을 제조하기 위한 방법 및 광전자 반도체 컴포넌트
US10283685B2 (en) Light emitting device and method of fabricating the same
CN111684591A (zh) 光电半导体芯片、光电器件及其制造方法
TW201318230A (zh) 半導體發光裝置及其製造方法
JP6511809B2 (ja) 発光装置及びその実装方法、並びに光源装置の製造方法
TWI546988B (zh) 製造發光二極體之方法
JP6268295B2 (ja) 横方向に構造形成した蛍光体層を製造するための方法およびそのような蛍光体層を備えたオプトエレクトロニクス半導体部品
KR101765183B1 (ko) 발광장치용 광추출층 및 그 형성방법
TW201242105A (en) Semiconductor light emitting device wafer and method for manufacturing semiconductor light emitting device
EP2642539A1 (en) Light emitting device and method for manufacturing the same
JP6045779B2 (ja) 波長変換構造及びその製造方法並びに該波長変換構造を含む発光装置
KR102421288B1 (ko) 광전자 반도체 부품을 제조하기 위한 방법, 및 광전자 반도체 부품
JP2022007638A (ja) 成形体、発光装置及び成形体の製造方法
KR20130014950A (ko) 반도체 발광소자 제조방법
KR20130110381A (ko) 파장변환층을 구비한 반도체 발광소자 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

R150 Certificate of patent or registration of utility model

Ref document number: 6268295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees