CN106605013B - 用于制造横向结构化的磷光层的方法和具有这种磷光层的光电子半导体组件 - Google Patents

用于制造横向结构化的磷光层的方法和具有这种磷光层的光电子半导体组件 Download PDF

Info

Publication number
CN106605013B
CN106605013B CN201580005166.5A CN201580005166A CN106605013B CN 106605013 B CN106605013 B CN 106605013B CN 201580005166 A CN201580005166 A CN 201580005166A CN 106605013 B CN106605013 B CN 106605013B
Authority
CN
China
Prior art keywords
conductive layer
layer
carrier
platelet
luminescent material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580005166.5A
Other languages
English (en)
Other versions
CN106605013A (zh
Inventor
布丽塔·格厄特茨
约恩·斯托
亚历山大·F·普福伊费尔
多米尼克·斯科尔茨
伊莎贝尔·奥托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN106605013A publication Critical patent/CN106605013A/zh
Application granted granted Critical
Publication of CN106605013B publication Critical patent/CN106605013B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/02—Electrophoretic coating characterised by the process with inorganic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/12—Electrophoretic coating characterised by the process characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/22—Servicing or operating apparatus or multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Luminescent Compositions (AREA)

Abstract

一种用于制造横向结构化的层、尤其发光材料小板(1)的方法，所述方法具有如下步骤：提供载体(2)，所述载体具有在载体上侧(20)上的第一导电层(21)，将绝缘层(23)施加到第一导电层(21)上并且将第二导电层(22)施加到绝缘层(23)上，将蚀刻掩模(3)施加到第二导电层(22)上并且结构化，蚀刻第二导电层(22)和绝缘层(23)，其中第一导电层(21)保持作为连贯的层，将电压施加到所述第一导电层(21)上并且用第一材料(4)对第一导电层(21)电泳覆层，并且将电压施加到第二导电层(22)上并且用第二材料(5)对第二导电层(22)电泳覆层。

Description

用于制造横向结构化的磷光层的方法和具有这种磷光层的光 电子半导体组件
技术领域
提出一种用于制造横向结构化的层、尤其发光材料小板的方法。此外，提出一种具有这种层的光电子半导体组件。
发明内容
待解决的目的在于，提出一种可有效制造横向结构化的层的方法。
此外，通过一种用于制造横向结构化的层的方法来实现该目的，所述方法具有如下步骤：-提供载体，所述载体具有在载体上侧上的第一导电层，-将绝缘层施加到所述第一导电层上并且将第二导电层施加到所述绝缘层上，-将蚀刻掩模施加到所述第二导电层上并且结构化，-蚀刻所述第二导电层和所述绝缘层，其中所述第一导电层保持作为连贯的层，-将电压施加到所述第一导电层上并且用第一材料对所述第一导电层电泳覆层，并且-将电压施加到所述第二导电层上并且用第二材料对所述第二导电层电泳覆层，其中将所述第一材料和所述第二材料作为颗粒分别沉积，其中所述第二材料的颗粒的平均颗粒直径是所述第一材料的颗粒的平均颗粒直径最多二分之一；和通过一种光电子半导体组件实现该目的，所述光电子半导体组件具有-至少一个发光二极管芯片，-至少一个发光材料小板，所述发光材料小板用本发明的方法制造，并且发光材料小板被施加到所述发光二极管芯片上，其中-所述发光二极管芯片具有多个单独的像素，-将所述发光二极管芯片结构化成所述像素对应于将所述发光材料小板在具有所述第一材料和所述第二材料的区域中进行结构化，使得给每个所述像素分配恰好一个具有所述第一材料的区域，并且使得通过所述第二材料减少或避免在相邻的像素之间的光学串扰，-在俯视图中观察，在相邻的像素之间的像素间距在2μm和30μm 之间，其中包括边界值，并且具有所述第二材料的区域的宽度在具有最高2倍的公差的情况下等于所述像素间距，并且-所述发光二极管芯片由唯一的、连续生长的半导体层序列制造。优选的改进方案是本文的主题。
根据至少一个实施方式，借助该方法制造横向结构化的层。横向结构化的层尤其表示：在主侧的俯视图中观察，该层具有多个子区域，所述子区域以其特性区分。尤其地，子区域以其材料成分彼此区分和/或以其光学特性区分。在垂直于主侧的方向上，材料能够均匀地或不均匀地分布存在于子区域中。
根据至少一个实施方式，方法包括提供载体的步骤。载体能够是临时载体，所述临时载体仅存在于制造进程期间。载体优选是机械稳定的，使得载体是待制造的层的进行机械承载和支撑的部件。
根据至少一个实施方式，载体在载体上侧上具有第一导电层。第一导电层能够是载体的整体的组成部分或者也能够施加在载体上侧上。
根据至少一个实施方式，所述方法包括将电绝缘层施加到第一导电层上的步骤。优选地，绝缘层整面地并且同质地以及以均匀的层厚度施加在第一导电层上方。在此，第一导电层也能够是具有在制造公差范围中恒定厚度的、连续的、未结构化的层。
根据至少一个实施方式，将第二导电层施加到绝缘层上。第二导电层的施加优选未结构化地进行，如这也对于第一导电层能够是这种情况。通过绝缘层将第一导电层和第二导电层彼此电绝缘。
第一导电层、绝缘层和第二导电层优选分别由唯一的层形成。替选于此，分别将由多个子层构成的组合用于这些层是可行的。在远离载体方向上，绝缘层优选直接紧随第一导电层，并且第二导电层优选直接紧随绝缘层。
根据至少一个实施方式，在第二导电层的背离载体的一侧上施加蚀刻掩模。蚀刻掩模优选以光刻法结构化。例如，蚀刻掩模由光刻胶层形成。
根据至少一个实施方式，蚀刻第二导电层和绝缘层。以结构化的方式进行蚀刻，其中通过蚀刻掩模预设结构化部。尤其地，第二导电层和绝缘层在蚀刻时局部地完全从第一导电层移除，使得在蚀刻之后局部地露出第一导电层。
根据至少一个实施方式，在蚀刻时，不损害或不显著损害或不移除或不显著移除第一导电层。尤其地，第一导电层保持作为连续的、未结构化的或基本上未结构化的层。
根据至少一个实施方式，将电压暂时地施加到第一导电层上。然后，借助电泳用第一材料对第一导电层进行覆层。优选地，第一导电层在全部未由绝缘层覆盖的区域中用第一材料覆层。
根据至少一个实施方式，电压被施加到第二导电层上并且第二材料借助电泳沉积在第二导电层上。在此，第二导电层优选不含有第一材料。换言之，于是第一材料选择性地沉积在第一导电层上并且第二材料优选选择性地沉积在第二导电层上。
在至少一个实施方式中，所述方法构建用于制造横向结构化的层、尤其发光材料小板。所述方法包括至少下列步骤：
-提供载体与在载体上侧上的第一导电层，
-将绝缘层施加到第一导电层上并且将第二导电层施加到绝缘层上，
-将蚀刻掩模施加到第二导电层上并且结构化，
-蚀刻第二导电层和绝缘层，其中第一导电层保持作为连贯的层，
-将电压施加到第一导电层上并且用第一材料电泳覆层第一导电层，并且
-将电压施加到第二导电层上并且用第二材料电泳覆层第二导电层。
根据至少一个实施方式，在此描述的方法的方法步骤以给出的顺序执行。替选于此，以相反的顺序执行用第一材料和第二材料覆层是可行的。
尤其对于像素化的发光二极管芯片而言需要：将用于波长转换的发光材料以结构化的方式有针对性地施加在单独的或多个像素上。在此通常也需要：相邻的像素彼此光学绝缘，使得避免在相邻的像素之间的光学串扰。通过这种彼此光学绝缘，例如在相邻的接通的和断开的像素之间高的对比度是可行的。
相应地像素化的发光二极管芯片例如以光刻的方式结构化，以便能够实现相对小的结构大小。因此，为了光学绝缘也需要：安置在发光二极管芯片上的发光材料能够以相同的方式设有相对小的结构大小。通过在此描述的方法可行的是：用光刻法制造的掩模以所需要的精度制造具有横向结构化的光学特性、例如具有发光材料区域并且具有辐射不可穿透的区域的层是可行的。通过第一导电层和第二导电层可彼此电分离地响应，尤其第一材料和第二材料可选择性地沉积在载体上的特定的区域中。
根据至少一个实施方式，横向结构化的层是发光材料小板。换言之，于是，层包括一种或多种发光材料。发光材料小板构建用于施加到光电子半导体芯片、如发光二极管芯片上。尤其地，横向结构化的层构建用于借助放置方法(Platzierungsverfahren)，英文pick-and-place-process，来操作并且是足够机械稳定的。
根据至少一个实施方式，第一材料是发光材料或发光材料混合物或者包括发光材料或发光材料混合物。例如能够使用下列材料作为发光材料：稀土掺杂的石榴石、稀土掺杂的碱土金属硫化物、稀土掺杂的硫化镓、稀土掺杂的铝酸盐、稀土掺杂的硅酸盐、稀土掺杂的正硅酸盐、稀土掺杂的氯硅酸盐、稀土掺杂的碱土金属氮化硅、稀土掺杂的氮氧化物、稀土掺杂的氮氧化铝、稀土掺杂的氮化硅、稀土掺杂的SiAlON材料和/或稀土掺杂的SiON材料。尤其地，Ce3+掺杂的石榴石、例如YAG:Ce 和LuAG:Ce适合作为发光材料。此外，尤其Eu2+掺杂的氮化物、如 CaAlSiN3:Eu2+、(Ba,Sr)2Si5N8:Eu2+，Eu2+掺杂的硫化物、SiAlON:Eu2+，正硅酸盐例如(Ba,Sr)2SiO4:Eu2+，铝酸钡镁:Eu2+和/或卤磷酸盐适合作为发光材料。
根据至少一个实施方式，第二材料是反射或吸收可见光的材料。尤其地，反射作用能够结合朝包围第二材料的材料的折射率差出现。例如第二材料包括下列材料或是下列材料之一：SiO2、Al2O3、TiO2、ZrO2、石墨、炭黑、碳纳米管。替选地或附加地，第二材料具有过渡金属的或稀土的氧化物、硫化物和/或氰化物，尤其作为无机颜料以调节确定的色彩印象。
根据至少一个实施方式，第二导电层在蚀刻的步骤之后，在俯视图中观察，如网格成形。尤其地，于是第二导电层是唯一的、电连续的结构。
根据至少一个实施方式，第一导电层在用第一材料和第二材料覆层的步骤之前并且在蚀刻的步骤之后通过大量岛状的区域形成，所述岛状的区域分别框架状地由第二导电层包围。换言之，在俯视图中观察，第一导电层处于网格的网眼中，所述网格通过第二导电层形成。第一导电层和第二导电层在此优选处于平行于载体上侧的两个不同的平面中。
根据至少一个实施方式，第一材料和/或第二材料以颗粒的形式沉积。颗粒能够分别通过均质的材料形成。同样可行的是：颗粒是例如具有由二氧化钛构成的核且具有由氧化铝和氧化硅构成的覆层的复合颗粒。
根据至少一个实施方式，第一材料的颗粒的平均颗粒直径是第二材料的颗粒的平均颗粒直径的至少2倍或3倍或5倍或10倍。换言之，于是第二材料的颗粒比第一材料的颗粒显著更小。
根据至少一个实施方式，在俯视图中观察并且在蚀刻的步骤之后并且在覆层的步骤之前，第一导电层和第二导电层结合在一起而完全地覆盖载体上侧。换言之可行的是：在俯视图中观察，第一导电层和第二导电层直接彼此邻接。于是在俯视图中观察，尤其由于绝缘层，在第一导电层和第二导电层之间不存在不导电的中间区域或不存在显著不导电的中间区域。
根据至少一个实施方式，第二导电层连同绝缘层一起相对于第一导电层可选择性地蚀刻、尤其可选择性地湿化学地或干化学地蚀刻。可选择性地蚀刻能够意味着，层的所参与的材料的蚀刻速率彼此相差至少5 倍或10倍或50倍或100倍。
根据至少一个实施方式，在用第一材料和/或第二材料覆层之后，基体材料被施加到载体上侧上。经由基体材料可制造尤其呈唯一的、连续的小板形式的连续的、横向结构化的层。换言之，于是，基体材料是在第一材料和第二材料之间的、尤其在各个颗粒之间的结合剂。通过基体材料可实现无间隙的、连贯的层。例如，通过压制或注塑成型、英语molding，通过旋涂或通过点胶(Dispensieren)施加基体材料。
根据至少一个实施方式，基体材料在可见的光谱范围中是辐射可穿透的。基体材料同样优选是老化稳定的。例如，基体材料是硅酮、硅酮杂化材料，如硅酮-环氧化物杂化材料、聚硅氮烷、聚对二甲苯或低熔点的玻璃。
根据至少一个实施方式，基体材料包括第三材料或将第三材料添加给基体材料。第三材料例如呈颗粒的形式存在。基体材料的颗粒的直径例如位于与第一材料和/或第二材料的颗粒的直径相同的大小范围中。第三材料能够是其他发光材料或发光材料混合物。
根据方法的至少一个实施方式，提供载体的步骤包括将第一导电层沉积到载体上侧上。在此，载体优选由电绝缘的材料形成。例如通过蒸镀、通过气相沉积或通过溅射进行第一导电层的沉积，同样地如这对于第二导电层是可行的。
根据至少一个实施方式，第一导电层由透明导电氧化物如ZnO或铟锡氧化物、简称ITO形成。替选于此，第一导电层也能够具有一种金属或多种金属。
根据至少一个实施方式，第一导电层具有至少50nm或75nm或 100nm的厚度。替选地或附加地，第一导电层的厚度为最高2μm或1μm 或400nm。
根据至少一个实施方式，绝缘层由电绝缘的氧化物或氮化物或氮氧化物形成，尤其由氧化硅或氮化硅或氧化铝或氮化铝构成。
根据至少一个实施方式，绝缘层具有至少100nm或150nm或200nm 和/或最高1.5μm或800nm或500nm的厚度。
根据至少一个实施方式，第二导电层具有一个或多个金属层。例如，第二导电层包含钛、钨、铝和/或钙。替选地或附加地，第二导电层能够具有半导体材料，如硅或氮化镓或由其构成。也可行的是：第二导电层由透明导电氧化物如氧化锌成型。如果第二导电层由半导体材料形成，那么附加地能够存在掺杂物。
根据至少一个实施方式，第一材料具有至少2μm或7μm和/或最高 25μm或13μm的平均颗粒直径。替选地或附加地，第二材料的颗粒的平均直径为至少50nm或100nm或150nm和/或最高5μm或1μm或500nm。尤其考虑d50值作为平均颗粒直径。
根据至少一个实施方式，制成的横向结构化的层具有至少10μm或 20μm或30μm的厚度。替选地或附加地，该厚度位于最高250μm或150μm或90μm。层的厚度在此能够是均匀的厚度。替选于此可行的是，在俯视图中观察，例如以与第二导电层相同的方式有针对性地结构化层的厚度。
根据至少一个实施方式，载体在用第一材料和第二材料覆层之后并且优选在施加基体材料之后从制成的、横向结构化的层移除。例如，载体以湿化学的方式分离。替选地也可行的是，载体以光化学地的方式分离。
根据至少一个实施方式，在从载体分离之后，第一导电层、第二导电层和/或绝缘层部分地或完全地保留在横向结构化的层上。尤其地，第二导电层能够存在于横向结构化的层中、即尤其存在于发光材料小板中。经由尤其第二导电层的这种余留的区域，所述方法也能够在制成的产品处被明确证明。
此外提出一种光电子半导体组件。半导体组件包括至少一个发光材料小板，所述发光材料小板用根据上述实施方式中至少一个项所述的方法制造。该方法的特征因此也对于半导体组件公开并且反之亦然。
在至少一个实施方式中，光电子半导体组件包括至少一个光电子半导体芯片、尤其至少一个用于产生可见光的发光二极管芯片。优选地，发光二极管芯片发射蓝色光。此外，半导体组件包括至少一个发光材料小板。发光材料小板施加在发光二极管芯片上、尤其施加在辐射主侧上。在此，发光二极管芯片被结构化成多个单独的像素。优选地，各个像素或各个像素的组能够单独地并且可彼此独立地电控制。
根据至少一个实施方式，将发光二极管芯片结构化成像素对应于在具有第一材料的区域中和在具有第二材料的区域中结构化发光材料小板。例如，仅具有第一材料的区域分别处于发光像素的上方。优选发光材料小板的子区域处于在相邻的像素之间的中间区域的上方，所述子区域仅具有第二材料用于光学绝缘。由此可行的是，形成具有第一材料的区域与像素之间1:1的分配关系。因此，通过辐射不可穿透的第二材料形成光学绝缘部以避免在相邻的像素之间的光学串扰。
根据至少一个实施方式，在俯视图中观察，在相邻的像素之间的平均间距为至少1μm或2μm或3μm或5μm。替选地或附加地，像素间距为最高30μm或15μm或12μm。
根据至少一个实施方式，在俯视图中观察，具有发光材料小板的第二材料的区域具有如下宽度，所述宽度以最高3倍或2倍或1.5倍或1.25 倍的公差等于像素间距。那么换言之，在俯视图中观察，具有第二材料的区域能够与在发光二极管芯片的相邻的像素之间的间隙一致地伸展。
根据至少一个实施方式，发光二极管芯片由唯一的半导体层序列制造。半导体层序列尤其以不变的组成延伸并且具有在整个半导体芯片之上的相同的层。优选地，在此，半导体层序列连续地沿着刚好一个生长方向生长。于是，发光二极管芯片以及其像素化部例如通过半导体层序列的光刻结构化产生，其中各个像素在半导体层序列的材料的选择性的材料剥离之后不再相对彼此移动。于是换言之，像素唯一地通过连续的半导体层序列的蚀刻产生和定位并且不通过转换工艺或不通过换位来产生和定位。
附图说明
接下来，参考附图根据实施例详细阐述在此所描述的方法和在此所描述的光电子半导体组件。相同的附图标记在此说明各个附图中的相同的元件。然而在此不示出按比例的关系，更确切地说，为了更好的理解能够夸张大地示出各个元件。
附图示出：
图1示出在此描述的方法的方法步骤的示意剖视图，
图2示出对于在此描述的方法的在结构化的、导电的层上的示意俯视图，并且
图3示出在此描述的光电子半导体组件的示意剖视图。
具体实施方式
在图1中图示用于横向结构化的层的制造方法。制成的横向结构化的层尤其优选是发光材料小板1。
根据图1A，提供具有载体上侧20的载体2。载体2例如是蓝宝石晶片。但同样也能够使用其他电绝缘材料。例如借助溅射或气相沉积将第一导电层21施加到载体上侧20上。第一导电层21例如由ZnO形成并且具有大约150nm的厚度。
替选于此可行的是，使用导电的衬底2。在该情况下，第一导电层 21是载体2的和载体上侧20的一部分。
在图1B中示出：绝缘层23沉积到第一导电层21上。绝缘层23是电绝缘的。例如，绝缘层23由Si3N4成形。绝缘层23的厚度例如为大约350nm。
在图1C中示出，第二导电层22连续地沉积到绝缘层23上。例如，第二导电层22由Ti/TiW:N形成。第二导电层22的厚度例如为大约 300nm。
层21、23、22优选直接彼此相随。由层21、23、22构成的总厚度尤其为最高2μm或1.5μm或1μm。层21、23和/或22的结构化能够替选地或附加地通过激光处理或通过机械雕刻(Ritzen)进行。
如在图1D中示出的那样，光刻胶层30施加到层21、23、22上。光刻胶层30以光刻的方式结构化，使得产生部分覆盖层21、23、22的掩模3。在图1E中示意图示掩模3。
在图1F中示出，绝缘层23以及第二导电层22借助掩模3通过蚀刻被结构化。层22、23的产生的结构在此优选对应于掩模3的结构。蚀刻例如是借助缓冲的氟氢酸、简称BOE进行的湿化学的蚀刻，或是例如用氟离子进行的干化学的蚀刻。层22、23在此优选相对于第一导电层21可选择性地蚀刻。
层22、23在平行于载体上侧20的方向上的扩展在此优选是层22、 23的总厚度的至少5倍或10倍或50倍。在平行于载体上侧20方向上，第一导电层21的暴露的区域的平均扩展优选为至少20μm或50μm或 100μm。第一导电层21的暴露的区域的平均扩展尤其是层22、23的保留的区域的平均扩展的至少5倍或10倍。
根据图2，在示意俯视图中示出从图1的导电层21、22中产生的结构。通过第二导电层22构成网格，在所述网格中露出第一导电层21的岛状的、例如直角的区域。优选地，两个导电层21、22分别是连续的层和/或一件式的层。
可选可行的是，在第一导电层21的暴露的区域中的一些区域之间设置较大的间距。在这些区域中，能够设置分隔线S，以便将横向结构化的覆层划分成各个发光材料小板1。
根据图1G，将电压U施加到第一导电层21上。经由电泳、尤其在电泳浸浴中，第一材料4的颗粒沉积到第一导电层21的暴露的区域上。第一材料4优选是发光材料颗粒。
与示出的不同，发光材料颗粒4的平均直径优选明显大于绝缘层23 连同第二导电层22的高度。在平行于载体上侧20方向上、第二导电层 22和绝缘层23的保留的区域的横向扩展同样优选大于或等于发光材料颗粒4的平均直径。
下面，根据图1H，将电压U施加到第二导电层22上，并且第二材料5选择性地沉积在第二导电层22上方。第二材料5例如是二氧化钛颗粒。第二材料5的颗粒优选具有比第一材料4的颗粒更小的直径。
与示出的不同，第二材料5的沉积也能够在第一材料4的沉积之前进行。此外，可选地可行的是，第二材料5的薄的、连贯的层沉积到第一材料4的背离载体2的一侧上。
根据图1I，基体材料6施加到第一材料4上以及施加到第二材料5 上。在图1I中，具有第一材料和第二材料4、5的区域示意性地通过虚线彼此分开。与示出的不同的是，可行的是，产生的发光材料小板1的背离载体2的一侧具有结构化部并且不具有光滑的上侧。
在图1J中，载体2从发光材料小板1移除。优选地，与示出的不同，第一导电层21也完全地从具有材料4、5的基体材料6移除。
但可选地也可行的是，见图1J，绝缘层23和/或第二导电层22部分地或完全地保留在发光材料小板1上。然而，优选地，层22、23的材料从发光材料小板1移除。例如通过选择性的蚀刻进行该移除。如果层22、23被移除，那么可行的是：在发光材料小板1中，网格结构保留在下侧上。于是，如在图2中示出，该网格结构对应于网格结构的阴模(Negativ)。
在图3中示出光电子半导体组件10。半导体组件10具有尤其如结合图1制造的发光材料小板1。为简化视图，未示出通过移除发光材料小板1上的层22、23得到的网格状的结构。
此外，半导体组件10具有发光二极管芯片7。发光二极管芯片7包括例如通过蚀刻结构化成各个像素70的半导体层序列71。像素70位于整个芯片载体72上，所述芯片载体优选也包含像素70的电连接。发光二极管芯片7例如是如结合参考文献US 2011/0241031A1或DE 10 2012 109 460A1描述的芯片。这些参考文献的公开内容通过参考并入本文。
在相邻的像素70之间的间距D例如为大约5μm并且对应于具有第二材料5的发光材料小板1的区域的宽度。中间层73优选处于相邻的像素70之间。经由中间层73可实现在半导体层序列71之内像素彼此的光学绝缘。
发光材料小板1例如经由粘接层8施加在半导体层序列71上。粘接层8优选表明为是薄的、优选具有最高5μm或最高1μm的厚度。粘接层8优选由至少一种清澈的、辐射能穿透的材料构成。替选地可行的是，发光材料小板1直接施加到半导体层序列71上，例如以在部分交联的状态下借助后续完全交联来固定。
经由具有第一材料4的区域将来自半导体层序列71的辐射尤其部分地波长转换成与此不同的、其他波长的辐射。经由具有第二材料5的区域，像素70彼此光学绝缘，使得至少在发光材料小板1之内强烈减少或避免相邻的像素之间的光学串扰。
在此所描述的本发明不通过根据实施例的描述而受到限制。更确切地说，本发明包括每个新的特征以及特征的每个组合，这尤其是包含本文中的特征的每个组合，即使该特征或者该组合本身未详细地在本文或者实施例中说明时也是如此。
本专利申请要求德国专利申请10 2014 100 542.2的优先权，所述德国专利申请的公开内容就此通过参考并入本文。

Claims (12)

1.一种用于制造横向结构化的层的方法，所述方法具有如下步骤：
-提供载体(2)，所述载体具有在载体上侧(20)上的第一导电层(21)，
-将绝缘层(23)施加到所述第一导电层(21)上并且将第二导电层(22)施加到所述绝缘层(23)上，
-将蚀刻掩模(3)施加到所述第二导电层(22)上并且结构化，
-蚀刻所述第二导电层(22)和所述绝缘层(23)，其中所述第一导电层(21)保持作为连贯的层，
-将电压施加到所述第一导电层(21)上并且用第一材料(4)对所述第一导电层(21)电泳覆层，并且
-将电压施加到所述第二导电层(22)上并且用第二材料(5)对所述第二导电层(22)电泳覆层，
其中将所述第一材料(4)和所述第二材料(5)作为颗粒分别沉积，
其中所述第二材料(5)的颗粒的平均颗粒直径是所述第一材料(4)的颗粒的平均颗粒直径最多二分之一。
2.根据权利要求1所述的方法，
其中
-横向结构化的层是发光材料小板(1)，
-所述第一材料(4)是发光材料或发光材料混合物，
-所述第二材料(5)包含用于反射或吸收可见光的材料或者是用于反射或吸收可见光的材料，并且
-所述第二导电层(22)在蚀刻之后在俯视图中观察形成网格，使得在俯视图中观察，所述第一导电层(21)被划分成多个框架形状地包围的区域。
3.根据权利要求1所述的方法，
其中所述第二材料(5)的颗粒的平均颗粒直径是所述第一材料(4)的颗粒的平均颗粒直径最多三分之一。
4.根据权利要求1所述的方法，
其中在蚀刻之后在俯视图中观察，所述第一导电层(21)和所述第二导电层(22)结合在一起而完全地覆盖所述载体上侧(20)。
5.根据权利要求1所述的方法，
其中所述第二导电层(22)和所述绝缘层(23)相对于所述第一导电层(21)能够选择性地湿化学蚀刻。
6.根据权利要求1所述的方法，
其中在覆层之后，提供基体材料(6)到所述第一材料(4)和所述第二材料(5)上，使得所述横向结构化的层是唯一的、连续的小板(1)，
其中所述基体材料(6)包含硅酮、硅酮环氧化物杂化材料、聚硅氮烷和/或聚对二甲苯或由它们构成。
7.根据权利要求6所述的方法，
其中向所述基体材料(6)添加呈颗粒形式的第三材料并且所述第三材料是发光材料或发光材料混合物。
8.根据权利要求1所述的方法，
其中包含提供所述载体(2)的步骤，以在所述载体上侧(20)上沉积所述第一导电层(21)，
其中所述载体(2)是电绝缘的。
9.根据权利要求2所述的方法，
其中
-所述第一导电层(21)具有透明导电氧化物并且具有在50nm和400nm之间的厚度，其中包括边界值，
-所述绝缘层(23)由氧化硅或氮化硅形成并且具有在150nm和800nm之间的厚度，其中包括边界值，
-所述第二导电层(21)具有带有Ti、W、Al和/或Ca的金属层并且具有在50nm和500nm之间的厚度，其中包括边界值，
-所述第一材料(4)是发光材料并且具有在7μm和13μm之间的平均颗粒直径，其中包括边界值，
-所述第二材料(5)具有在100nm和500nm之间的平均颗粒直径，其中包括边界值，并且是二氧化钛、氧化硅、氧化铝、炭黑或石墨，并且
-制造完成的所述发光材料小板(1)的厚度在20μm和150μm之间，其中包括边界值。
10.根据权利要求1所述的方法，
其中在权利要求1中列举的方法步骤以给出的顺序执行。
11.根据权利要求2所述的方法，
其中在用所述第一材料(4)和所述第二材料(5)覆层之后，将所述载体(2)从制成的、横向结构化的层移除，
其中所述第一导电层(21)、所述第二导电层(22)和/或所述绝缘层(23)部分地或完全地保留在所述横向结构化的层上。
12.一种光电子半导体组件(10)，所述光电子半导体组件具有
-至少一个发光二极管芯片(7)，
-至少一个发光材料小板(1)，所述发光材料小板用根据权利要求11所述的方法制造，并且所述发光材料小板被施加到所述发光二极管芯片(7)上，
其中
-所述发光二极管芯片(7)具有多个单独的像素(70)，
-将所述发光二极管芯片(7)结构化成所述像素(70)对应于将所述发光材料小板(1)在具有所述第一材料(4)和所述第二材料(5)的区域中进行结构化，使得给每个所述像素(70)分配恰好一个具有所述第一材料(4)的区域，并且使得通过所述第二材料(5)减少或避免在相邻的像素(70)之间的光学串扰，
-在俯视图中观察，在相邻的像素(70)之间的像素间距(D)在2μm和30μm之间，其中包括边界值，并且具有所述第二材料(5)的区域的宽度在具有最高2倍的公差的情况下等于所述像素间距(D)，并且
-所述发光二极管芯片(7)由唯一的、连续生长的半导体层序列(71)制造。
CN201580005166.5A 2014-01-20 2015-01-20 用于制造横向结构化的磷光层的方法和具有这种磷光层的光电子半导体组件 Expired - Fee Related CN106605013B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014100542.2 2014-01-20
DE102014100542.2A DE102014100542A1 (de) 2014-01-20 2014-01-20 Verfahren zur Herstellung einer lateral strukturierten Schicht und optoelektronisches Halbleiterbauteil mit einer solchen Schicht
PCT/EP2015/050976 WO2015107211A1 (de) 2014-01-20 2015-01-20 Verfahren zur herstellung einer lateral strukturierten phosphorschicht und optoelektronisches halbleiterbauteil mit einer solchen phosphorschicht

Publications (2)

Publication Number Publication Date
CN106605013A CN106605013A (zh) 2017-04-26
CN106605013B true CN106605013B (zh) 2019-03-22

Family

ID=52354996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580005166.5A Expired - Fee Related CN106605013B (zh) 2014-01-20 2015-01-20 用于制造横向结构化的磷光层的方法和具有这种磷光层的光电子半导体组件

Country Status (6)

Country Link
US (1) US9698316B2 (zh)
JP (1) JP6268295B2 (zh)
KR (1) KR20160111383A (zh)
CN (1) CN106605013B (zh)
DE (2) DE102014100542A1 (zh)
WO (1) WO2015107211A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497838B2 (en) * 2018-04-12 2019-12-03 Osram Opto Semiconductors Gmbh Method for producing an optic device, optic device and assembly comprising such an optic device
KR20230153013A (ko) * 2022-04-28 2023-11-06 고려대학교 산학협력단 나노 입자가 적용된 led 로드 정렬 구조, 및 나노 입자가 적용된 led 로드 정렬 구조의 제조 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120591A (en) * 1989-03-29 1992-06-09 Ricoh Company, Ltd. Conductive pattern board and method for producing the same
CN1191019A (zh) * 1995-06-07 1998-08-19 格伦·利迪 在使用单台设备的密闭环境中用作集成电路的探测、测试、老化、修复和编程的方法及设备
US6120339A (en) * 1998-10-26 2000-09-19 Micron Technology, Inc. Methods of fabricating flat panel evacuated displays
JP2002243929A (ja) * 2001-02-16 2002-08-28 Fuji Xerox Co Ltd 光電着法および光触媒法によるカラーフィルターの製造方法、カラーフィルター、液晶表示装置およびカラーフィルターの製造装置
JP2005197190A (ja) * 2004-01-09 2005-07-21 Seiko Epson Corp 回路基板及び電気光学装置の製造方法、電気光学装置、及び電子機器
CN101202328A (zh) * 2006-12-13 2008-06-18 三星Sdi株式会社 电子器件及其制造方法
CN101681964A (zh) * 2007-06-29 2010-03-24 欧司朗光电半导体有限公司 用于制造光电子器件的方法以及光电子器件
CN101728470A (zh) * 2008-10-15 2010-06-09 采钰科技股份有限公司 发光二极管装置及其制造方法
CN102468231A (zh) * 2010-11-10 2012-05-23 京东方科技集团股份有限公司 阵列基板及其制造方法和有源显示器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51118959A (en) * 1975-04-11 1976-10-19 Ise Electronics Corp Manufacturing method of fluorescent display tube
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
KR100314094B1 (ko) * 1999-08-12 2001-11-15 김순택 전기 영동법을 이용한 카본나노튜브 필드 에미터의 제조 방법
JP2001236026A (ja) * 2000-02-21 2001-08-31 Ricoh Co Ltd 表示用蛍光体、表示用蛍光体の製造方法、および該表示用蛍光体を使用した電界放出表示素子
JP2002313565A (ja) * 2001-04-17 2002-10-25 Sharp Corp 発光表示素子の製造方法
US6642652B2 (en) 2001-06-11 2003-11-04 Lumileds Lighting U.S., Llc Phosphor-converted light emitting device
US7252749B2 (en) * 2001-11-30 2007-08-07 The University Of North Carolina At Chapel Hill Deposition method for nanostructure materials
JP2007095627A (ja) * 2005-09-30 2007-04-12 Dainippon Printing Co Ltd スクリーン版とこれを用いた正孔注入層の形成方法および有機発光デバイス
DE102008062933B4 (de) 2008-12-23 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Projektionsvorrichtung
JP5471162B2 (ja) * 2009-08-25 2014-04-16 住友化学株式会社 有機エレクトロルミネッセンス素子
US8642363B2 (en) 2009-12-09 2014-02-04 Nano And Advanced Materials Institute Limited Monolithic full-color LED micro-display on an active matrix panel manufactured using flip-chip technology
US9599293B2 (en) * 2012-04-05 2017-03-21 Koninklijke Philips N.V. Full spectrum light emitting arrangement
DE102012208287A1 (de) * 2012-05-16 2013-11-21 Osram Gmbh Verfahren zur herstellung eines optischen elements
DE102012105691B4 (de) 2012-06-28 2018-10-25 Osram Opto Semiconductors Gmbh Verfahren zur Abscheidung einer elektrophoretisch abgeschiedenen partikulären Schicht, strahlungsemittierendes Halbleiterbauelement und optisches Element
DE102012106859B4 (de) 2012-07-27 2019-01-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines mehrfarbigen LED-Displays
DE102012109460B4 (de) 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120591A (en) * 1989-03-29 1992-06-09 Ricoh Company, Ltd. Conductive pattern board and method for producing the same
CN1191019A (zh) * 1995-06-07 1998-08-19 格伦·利迪 在使用单台设备的密闭环境中用作集成电路的探测、测试、老化、修复和编程的方法及设备
US6120339A (en) * 1998-10-26 2000-09-19 Micron Technology, Inc. Methods of fabricating flat panel evacuated displays
JP2002243929A (ja) * 2001-02-16 2002-08-28 Fuji Xerox Co Ltd 光電着法および光触媒法によるカラーフィルターの製造方法、カラーフィルター、液晶表示装置およびカラーフィルターの製造装置
JP2005197190A (ja) * 2004-01-09 2005-07-21 Seiko Epson Corp 回路基板及び電気光学装置の製造方法、電気光学装置、及び電子機器
CN101202328A (zh) * 2006-12-13 2008-06-18 三星Sdi株式会社 电子器件及其制造方法
CN101681964A (zh) * 2007-06-29 2010-03-24 欧司朗光电半导体有限公司 用于制造光电子器件的方法以及光电子器件
CN101728470A (zh) * 2008-10-15 2010-06-09 采钰科技股份有限公司 发光二极管装置及其制造方法
CN102468231A (zh) * 2010-11-10 2012-05-23 京东方科技集团股份有限公司 阵列基板及其制造方法和有源显示器

Also Published As

Publication number Publication date
JP6268295B2 (ja) 2018-01-24
DE102014100542A1 (de) 2015-07-23
US20170040500A1 (en) 2017-02-09
KR20160111383A (ko) 2016-09-26
JP2017508867A (ja) 2017-03-30
CN106605013A (zh) 2017-04-26
WO2015107211A1 (de) 2015-07-23
DE112015000428A5 (de) 2016-10-06
US9698316B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
KR102422362B1 (ko) 향상된 콘트라스트와 광도를 가지는 화소들을 구비하는 광전자장치
JP6701205B2 (ja) 発光ダイオードを含む光電デバイス
KR102422146B1 (ko) 광전자 반도체 컴포넌트들을 제조하기 위한 방법 및 광전자 반도체 컴포넌트
KR101258583B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
US10283685B2 (en) Light emitting device and method of fabricating the same
CN105009309A (zh) 制造纳米结构半导体发光器件的方法
CN1957481A (zh) 制造三族氮化物装置的方法及使用该方法制造的装置
JP2007266571A (ja) Ｌｅｄチップ、その製造方法および発光装置
JP6333473B2 (ja) オプトエレクトロニクス半導体素子の製造方法
CN111684591A (zh) 光电半导体芯片、光电器件及其制造方法
KR101356701B1 (ko) 발광소자 및 그 제조방법
CN106605013B (zh) 用于制造横向结构化的磷光层的方法和具有这种磷光层的光电子半导体组件
WO2015160091A1 (ko) 웨이퍼 레벨 칩 스케일 발광 다이오드 패키지
JP6071661B2 (ja) 半導体発光装置
JP7418583B2 (ja) モノリシック発光ダイオード前駆体を形成する方法
TW201143078A (en) Light emitting diode module with bridging electrode and manufacturing method thereof
US20210020620A1 (en) Optoelectronic component and method for producing same
US20120146069A1 (en) Oxide Based LED BEOL Integration
KR20150088584A (ko) 발광 소자 패키지 및 그 제조 방법
KR20150143176A (ko) 발광 다이오드 및 그 제조 방법
KR20130014950A (ko) 반도체 발광소자 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190322

Termination date: 20200120