KR101356701B1 - 발광소자 및 그 제조방법 - Google Patents

발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101356701B1
KR101356701B1 KR1020120029406A KR20120029406A KR101356701B1 KR 101356701 B1 KR101356701 B1 KR 101356701B1 KR 1020120029406 A KR1020120029406 A KR 1020120029406A KR 20120029406 A KR20120029406 A KR 20120029406A KR 101356701 B1 KR101356701 B1 KR 101356701B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting device
protective layer
manufacturing
Prior art date
Application number
KR1020120029406A
Other languages
English (en)
Other versions
KR20130107537A (ko
Inventor
차남구
유건욱
이동훈
정훈재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120029406A priority Critical patent/KR101356701B1/ko
Publication of KR20130107537A publication Critical patent/KR20130107537A/ko
Application granted granted Critical
Publication of KR101356701B1 publication Critical patent/KR101356701B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광소자 및 그 제조방법에 관해 개시되어 있다. 개시된 발광소자는 복수의 수직형 발광구조체와 상기 발광구조체 각각의 적어도 일부를 감싸는 보호층 및 상기 발광구조체들 사이의 공간을 메우는 절연층을 포함할 수 있다. 상기 보호층은 플라즈마의 침투를 방지(억제)하는 물질을 포함할 수 있다. 일례로, 상기 보호층은 알루미늄 산화물을 포함할 수 있다. 상기 절연층(즉, 충전 절연층)은 건식 공정으로 증착된 층일 수 있다. 상기 발광소자의 제조방법은 복수의 수직형 발광구조체를 형성하는 단계, 상기 복수의 수직형 발광구조체를 감싸는 것으로 플라즈마의 침투를 방지하는 보호층을 형성하는 단계, 상기 보호층 상에 상기 발광구조체들 사이의 공간을 메우는 절연층을 형성하는 단계, 상기 절연층의 상층부를 플라즈마를 이용하는 건식 식각 방법으로 제거하여 상기 보호층의 일부를 노출시키는 단계 및 상기 노출된 보호층 부분을 제거하는 단계를 포함할 수 있다.

Description

발광소자 및 그 제조방법{Light emitting device and method of manufacturing the same}
본 개시는 발광소자 및 그 제조방법, 보다 상세하게는 반도체 발광소자 및 그 제조방법에 관한 것이다.
LED(light emitting diode) 또는 LD(laser diode)와 같은 반도체 발광소자는 전기발광(electroluminescence) 현상, 즉, 전류 또는 전압의 인가에 의해 물질(반도체)에서 빛이 방출되는 현상을 이용한다. 상기 반도체 발광소자의 활성층(즉, 발광층)에서 전자와 정공이 결합하면서 상기 활성층의 에너지 밴드갭(band gap)에 해당하는 만큼의 에너지가 빛의 형태로 방출될 수 있다. 따라서 상기 활성층의 에너지 밴드갭(band gap)의 크기에 따라 상기 발광소자에서 발생되는 빛의 파장이 달라질 수 있다.
발광효율을 높이기 위해 나노로드(nanorod) 구조를 갖는 반도체 발광소자를 제조하는 경우, 누설전류를 억제하기 위해 나노로드(nanorod) 사이의 공간을 메우는 충전 절연층(gap-filling insulation layer)을 사용할 필요가 있다. 일반적으로 상기 충전 절연층은 습식 공정으로 형성되고, 형성된 충전 절연층의 일부는 습식 식각법으로 제거된다. 그러나 이러한 종래의 방법에 따르면, 충전 절연층의 품질이 떨어지고 두께 조절도 어렵기 때문에, 결과적으로 발광소자의 성능이 나빠질 수 있다. 따라서, 나노로드(nanorod) 구조를 갖는 반도체 발광소자를 제조함에 있어서, 갭-필링(gap-filling)과 관련하여 공정 및 구조적인 개선이 요구된다.
우수한 성능을 갖는 발광소자 및 그 제조방법을 제공한다.
누설전류를 효과적으로 억제할 수 있는 발광소자와 그 제조방법을 제공한다.
고품위의 충전 절연층(gap-filling insulation layer)을 포함하는 발광소자 및 그 제조방법을 제공한다.
발광요소가 열화되는 문제를 방지하면서 갭-필링(gap-filling) 특성을 개선할 수 있는 발광소자 및 그 제조방법을 제공한다.
본 발명의 한 측면(aspect)에 따르면, 하부층; 상기 하부층 상에 구비된 복수의 수직형 발광구조체; 상기 발광구조체 각각의 적어도 하단부를 감싸는 보호층; 및 상기 보호층에 접하면서 상기 발광구조체들 사이의 공간을 메우는 절연층;을 포함하는 발광소자가 제공된다.
상기 보호층은 플라즈마의 침투를 방지하는 물질을 포함할 수 있다.
상기 보호층은 알루미늄 산화물을 포함할 수 있다.
상기 보호층은 금속을 포함할 수 있다.
상기 절연층은, 예컨대, TEOS(tetraethyl orthosilicate) 산화물을 포함할 수 있다.
상기 복수의 수직형 발광구조체는 코어-쉘(core-shell) 구조를 가질 수 있다.
상기 복수의 수직형 발광구조체 각각은 제1 도전형 반도체, 발광층 및 제2 도전형 반도체를 포함할 수 있고, 여기서, 상기 제1 도전형 반도체는 코어부일 수 있고, 상기 발광층 및 상기 제2 도전형 반도체는 껍질부일 수 있다.
상기 하부층 상에 상기 하부층을 노출시키는 복수의 홀을 갖는 마스크층이 더 구비될 수 있다. 상기 복수의 홀에 의해 노출된 하부층 상에 상기 발광구조체가 구비될 수 있다.
상기 하부층은 기판 및 상기 기판 상에 구비된 반도체층을 포함할 수 있고, 상기 복수의 수직형 발광구조체는 상기 반도체층 상에 구비될 수 있다.
본 발명의 다른 측면에 따르면, 하부층 상에 복수의 수직형 발광구조체를 형성하는 단계; 상기 복수의 수직형 발광구조체를 감싸는 것으로, 플라즈마의 침투를 방지하는 보호층을 형성하는 단계; 상기 보호층 상에 상기 발광구조체들 사이의 공간을 메우는 절연층을 형성하는 단계; 상기 절연층의 상층부를 플라즈마를 이용하는 건식 식각 방법으로 제거하여 상기 보호층의 일부를 노출시키는 단계; 상기 노출된 보호층 부분을 제거하여 상기 복수의 수직형 발광구조체의 상단부를 노출시키는 단계; 및 상기 복수의 수직형 발광구조체 상에 제1 전극을 형성하는 단계;를 포함하는 발광소자의 제조방법이 제공된다.
상기 보호층은 알루미늄 산화물을 포함할 수 있다.
상기 보호층은 금속을 포함할 수 있다.
상기 보호층은, 예컨대, ALD(atomic layer deposition) 방법으로 형성할 수 있다.
상기 절연층은 건식 증착 공정으로 형성할 수 있다.
상기 절연층은, 예컨대, TEOS(tetraethyl orthosilicate) 산화물을 포함할 수 있다.
상기 건식 식각 방법은 RIE(reactive ion etching) 방법일 수 있다.
상기 복수의 수직형 나노구조체는 코어-쉘(core-shell) 구조로 형성할 수 있다.
상기 복수의 수직형 발광구조체를 형성하는 단계는 상기 하부층 상에 복수의 홀을 갖는 마스크층을 형성하는 단계; 상기 복수의 홀 상에 수직 구조의 제1 도전형 반도체를 형성하는 단계; 및 상기 제1 도전형 반도체를 감싸는 발광층 및 제2 도전형 반도체를 순차로 형성하는 단계;를 포함할 수 있다.
상기 하부층은 기판 및 상기 기판 상에 구비된 반도체층을 포함할 수 있고, 상기 반도체층 상에 상기 복수의 수직형 발광구조체를 형성할 수 있다.
상기 발광소자의 제조방법은 상기 하부층의 상면 측 또는 하면 측에 제2 전극을 형성하는 단계를 더 포함할 수 있다.
성능이 우수하고 제조가 용이한 발광소자를 구현할 수 있다. 누설전류가 효과적으로 억제된 발광소자를 구현할 수 있다. 고품위의 충전 절연층(gap-filling insulation layer)을 포함하는 발광소자를 구현할 수 있다. 발광요소가 열화되는 문제없이 갭-필링(gap-filling) 특성을 개선한 발광소자를 구현할 수 있다. 충전 절연층의 식각 두께가 정밀하게 제어된 발광소자를 구현할 수 있다. 대면적 기판에서도 전체적으로 균일한 특성을 갖는 발광소자를 구현할 수 있다.
도 1은 본 발명의 실시예에 따른 발광소자를 보여주는 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 발광소자를 보여주는 단면도이다.
도 3a 내지 도 3k는 본 발명의 실시예에 따른 발광소자의 제조방법을 보여주는 단면도이다.
도 4는 종래의 방법으로 제조한 발광소자의 문제점을 설명하기 위한 단면 사진이다.
도 5는 본 발명의 실시예에 따른 방법으로 제조한 발광소자를 보여주는 단면 사진이다.
도 6은 도 5의 구조에서 충전재의 일부를 건식 공정으로 제거하여 수직형 발광구조체가 돌출된 상태를 보여주는 사진이다.
이하, 본 발명의 실시예에 따른 발광소자 및 그 제조방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 실시예에 따른 발광소자를 보여주는 단면도이다.
도 1을 참조하면, 기판(10) 상에 제1 도전형 반도체층(이하, 반도체층)(20)이 구비될 수 있다. 기판(10)은 일반적인 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 예컨대, 기판(10)은 사파이어(Al2O3) 기판, Si 기판, SiC 기판, AlN 기판 및 Si-Al 기판 중 어느 하나일 수 있다. 그러나 이는 예시적인 것이고, 이외에 다른 기판을 사용할 수도 있다. 반도체층(20)은, 예컨대, n형 반도체층일 수 있지만, 경우에 따라서는 p형 반도체층일 수도 있다. 반도체층(20)은 단층 또는 다층 구조를 가질 수 있다. 반도체층(20)의 소정 영역 상에 마스크층(25)이 구비될 수 있다. 마스크층(25)에 반도체층(20)을 노출시키는 복수의 홀(hole)(H1)이 형성될 수 있다. 마스크층(25)은 소정의 절연 물질, 예컨대, 실리콘 질화물로 형성될 수 있다.
마스크층(25) 상에 복수의 수직형 발광구조체(N1)가 구비될 수 있다. 발광구조체(N1)는 나노로드(nanorod) 또는 나노와이어(nanowire) 구조를 갖는다고 할 수 있다. 복수의 수직형 발광구조체(N1)는 복수의 홀(H1)에 대응하도록 형성될 수 있다. 이때, 복수의 수직형 발광구조체(N1)는 그에 대응하는 홀(H1)을 통해서 반도체층(20)에 연결될 수 있다. 발광구조체(N1)는 나노기둥 형상의 제1 도전형 반도체(30)와 그 둘레를 감싸는 활성층(40) 및 제2 도전형 반도체(50)를 포함할 수 있다. 제1 도전형 반도체(30)는 코어부라 할 수 있고, 활성층(40) 및 제2 도전형 반도체(50)는 껍질부라 할 수 있다. 그러므로 발광구조체(N1)는 코어-쉘(core-shell) 구조를 갖는다고 할 수 있다.
제1 도전형 반도체(30)는 n형이고, 제2 도전형 반도체(50)는 p형이거나, 그 반대일 수 있다. 활성층(40)은 전자와 정공이 결합하면서 빛을 방출하는 "발광층"일 수 있다. 제1 도전형 반도체(30), 활성층(40) 및 제2 도전형 반도체(50)는 다양한 변형 구조를 가질 수 있다. 예컨대, 제1 도전형 반도체(30), 활성층(40) 및 제2 도전형 반도체(50) 중 적어도 하나는 다층 구조를 가질 수 있다. 활성층(40)은 양자우물층과 장벽층이 1회 이상 교대로 적층된 구조를 가질 수 있다. 이때, 상기 양자우물층은 단일양자우물(single quantum well) 구조 또는 다중양자우물(multi-quantum well) 구조를 가질 수 있다. 또한 도시하지는 않았지만, 반도체층(20), 제1 도전형 반도체(30), 활성층(40) 및 제2 도전형 반도체(50)로 구성된 적층구조는 초격자구조층(superlattice structure layer)을 더 포함할 수도 있다. 또한 활성층(40)은 제1 도전형 반도체들(30) 사이의 마스크층(25) 상에도 구비될 수 있다. 즉, 활성층(40)은 마스크층(25)의 상면을 전체적으로 덮도록 형성될 수 있다. 제2 도전형 반도체(50)도 마스크층(25)의 상면을 전체적으로 덮도록 형성될 수 있다. 그 밖에도 다양한 변형 구조가 가능할 수 있다.
마스크층(25) 상에 발광구조체(N1)의 적어도 일부, 예컨대, 하단부 일부를 둘러싸는 보호층(protection layer)(60)이 구비될 수 있다. 보호층(60)은 발광구조체(N1)의 상부 일부를 제외한 나머지 영역과 마스크층(25)의 상면을 덮는 구조를 가질 수 있다. 경우에 따라서는, 보호층(60)이 마스크층(25)의 상면 일부를 덮지 않을 수도 있다. 보호층(60)에 접촉된 것으로, 발광구조체들(N1) 사이의 공간을 메우는 절연층(65)이 구비될 수 있다. 절연층(65)은 충전 절연층(gap-filling insulation layer)이라 할 수 있다. 절연층(65)은 발광구조체들(N1) 사이의 공간을 메우면서, 각각의 발광구조체(N1)를 둘러싸는 구조를 가질 수 있다. 절연층(65)은 보호층(60)과 유사한 높이로 형성될 수 있다.
보호층(60)은 플라즈마의 침투를 방지하는 물질을 포함할 수 있다. 예컨대, 보호층(60)은 알루미늄 산화물(Al oxide)과 같은 절연 물질로 구성될 수 있다. 구체적인 예로, 보호층(60)은 Al2O3층일 수 있다. 그러나 보호층(60)의 물질은 알루미늄 산화물로 한정되지 않는다. 보호층(60)은 알루미늄 산화물 이외에 다른 산화물로 형성되거나, 플라즈마의 침투를 방지할 수 있는 금속으로 형성될 수도 있다. 보호층(60)은 ALD(atomic layer deposition) 방법으로 형성된 고밀도 박막일 수 있다. 보호층(60)이 알루미늄 산화물과 같은 절연 물질로 구성된 경우, 보호층(60)에 의해 발광구조체(N1)로부터의 전류의 누설이 효과적으로 억제(방지)될 수 있다.
절연층(65)은 CVD(chemical vapor deposition)와 같은 건식 증착 공정으로 형성된 층일 수 있다. 예컨대, 절연층(65)은 TEOS(tetraethyl orthosilicate)를 소오스 물질로 사용하는 CVD 방법으로 증착한 산화물층(실리콘 산화물층)일 수 있다. 이 경우, 절연층(65)은 "TEOS 산화물"을 포함한다고 할 수 있다. 상기 소오스 물질로 TEOS 이외에 다른 물질, 예컨대, 수증기나 O2 가스 등을 사용하여 절연층(65)을 형성할 수도 있다. 또한 PECVD(plasma enhanced CVD) 방법을 이용해서 절연층(65)을 형성할 수도 있다. 전술한 절연층(65)의 물질 및 형성방법과 관련해서, 절연층(65)은 우수한 막질 및 갭-필링(gap-filling) 특성을 가질 수 있다. 그러나 절연층(65)은 상기 "TEOS 산화물" 이외에 다른 산화물로 형성되거나, 질화물로 형성될 수도 있다. 절연 특성을 갖는 물질이면 어느 물질이든 상기 절연층(65)의 물질로 적용될 수 있다.
보호층(60)과 절연층(65) 상에 발광구조체들(N1)을 덮는 투명전극(70)이 구비될 수 있다. 투명전극(70)은, 예컨대, ITO(indium tin oxide)와 같은 도전성 산화물(conductive oxide)로 형성될 수 있다. 그러나 투명전극(70)의 물질은 다양하게 변화될 수 있다. 투명전극(70) 상에 제1 전극(80A)이 구비될 수 있다. 제1 전극(80A)은 금속으로 형성될 수 있다. 제1 전극(80A)은 투명전극(70)을 통해 제2 도전형 반도체(50)에 전기적으로 연결될 수 있다.
마스크층(25)으로 커버되지 않은 반도체층(20) 영역에 제2 전극(80B)이 구비될 수 있다. 제2 전극(80B)은 반도체층(20)을 통해 제1 도전형 반도체(30)에 전기적으로 연결될 수 있다. 제1 전극(80A) 및 제2 전극(80B)을 통해서 발광구조체(N1)에 소정의 전기적 신호가 인가될 수 있고, 그 결과, 발광구조체(N1)로부터 소정의 빛이 방출될 수 있다.
제1 전극(80A)과 제2 전극(80B)으로 커버되지 않은 반도체층(20), 마스크층(25), 보호층(60), 절연층(65), 투명전극(70)을 덮는 패시베이션층(passivation layer)(75)이 더 구비될 수 있다. 패시베이션층(75)은 외부 환경으로부터 반도체층(20), 마스크층(25), 보호층(60), 절연층(65) 및 투명전극(70)을 보호하는 역할을 할 수 있다. 패시베이션층(75)은 실리콘 산화물과 같은 절연 물질로 구성될 수 있다.
도 1에서는 제2 전극(80B)이 기판(10)의 위쪽에 구비되는 경우에 대해서 도시하였지만, 제2 전극(80B)을 기판(10) 하면에 구비시킬 수도 있다. 그 예가 도 2에 도시되어 있다. 도 2에서 기판(10)은 반도체 기판일 수 있다. 이 경우, 제2 전극(80B)은 기판(10)과 반도체층(20)을 통해 제1 도전형 반도체(30)에 연결된 것으로 볼 수 있다. 도 2의 구조에서는 반도체층(20), 마스크층(25), 복수의 발광구조체(N1), 투명전극(70) 등이 기판(10)의 상면 전체를 덮도록 확장될 수 있다.
도 2에 도시하지는 않았지만, 기판(10) 내에 도전형 플러그를 형성하고, 상기 도전성 플러그를 이용해서 제2 전극(80B)과 반도체층(20)을 연결할 수도 있다. 이때, 기판(10)은 절연성 기판일 수 있다. 또한 도 2에서 기판(10)을 제거하고 반도체층(20) 하면에 제2 전극(80B)을 구비시킬 수도 있다.
도 1 및 도 2에서 투명전극(70)은 반사전극으로 대체될 수 있다. 이 경우, 발광구조체(N1)에서 발생된 빛은 상기 반사전극에서 반사되어 기판(10)의 아래쪽으로 방출될 수 있다. 상기 반사전극은, 예컨대, Ag와 같은 금속으로 형성할 수 있다. 상기 반사전극을 사용하는 경우, 제1 전극(80A)은 형성하지 않을 수도 있다.
이상의 실시예에 따른 발광소자에서는, 보호층(60)에 의해 누설전류가 효과적으로 억제(방지)될 수 있다. 또한 절연층(65)은 우수한 막질 및 갭-필링(gap-filling) 특성을 갖기 때문에, 이와 관련해서도 상기 발광소자는 우수한 성능 및 고신뢰성을 가질 수 있다.
도 3a 내지 도 3k는 본 발명의 실시예에 따른 발광소자의 제조방법을 보여주는 단면도이다.
도 3a를 참조하면, 기판(100) 상에 제1 도전형 반도체층(이하, 반도체층)(200)과 마스크용 절연층(250)을 순차로 형성할 수 있다. 반도체층(200)은 n형 반도체층일 수 있지만, 경우에 따라서는 p형 반도체층일 수도 있다. 마스크용 절연층(250)은 소정의 절연 물질, 예컨대, 실리콘 질화물 등으로 형성할 수 있다.
도 3b를 참조하면, 마스크용 절연층(250)을 패터닝하여 반도체층(200)을 노출시키는 복수의 홀(H10)을 형성할 수 있다. 이하에서는, 복수의 홀(H10)을 갖도록 패터닝된 절연층(250)을 "마스크층"이라 한다.
도 3c를 참조하면, 복수의 홀(H10)에 의해 노출된 반도체층(200) 상에 나노로드(nanorod) 또는 나노와이어(nanowire) 형상의 제1 도전형 반도체(300)를 형성할 수 있다. 제1 도전형 반도체(300)는, 예컨대, 에피택셜 성장법으로 형성할 수 있다. 다음, 복수의 제1 도전형 반도체(300)를 감싸는 활성층(400) 및 제2 도전형 반도체(500)를 차례로 형성할 수 있다. 제1 도전형 반도체(300), 활성층(400) 및 제2 도전형 반도체(500)는 코어-쉘(core-shell) 구조의 수직형 발광구조체(N10)를 구성한다고 할 수 있다. 제1 도전형 반도체(300)는 n형이고, 제2 도전형 반도체(500)는 p형이거나, 그 반대일 수 있다. 활성층(400)은 전자와 정공이 결합하면서 빛을 방출하는 "발광층"일 수 있다. 경우에 따라서는, 수직형 나노구조체들(N10) 사이의 마스크층(250) 상에도 활성층(400) 및 제2 도전형 반도체(500)를 형성할 수 있다.
도 3d를 참조하면, 마스크층(250) 상에 복수의 발광구조체(N10)를 덮는 보호층(600)을 형성할 수 있다. 보호층(600)은 복수의 발광구조체(N10)의 표면 형상을 따라 컨포멀하게(conformally) 형성할 수 있다. 보호층(600)은, 예컨대, ALD 방법으로 형성할 수 있다. ALD 방법은 플라즈마를 사용하지 않는 CVD 공정이므로, 보호층(600) 형성시 제2 도전형 반도체(500)이 손상되거나 그 특성이 열화되는 문제는 발생하지 않을 수 있다. 또한 ALD 방법으로 형성한 박막(즉, 보호층(600))은 고밀도를 가질 수 있다. 보호층(600)은 추후에 절연층(도 3e의 650)의 일부를 식각할 때, 발광구조체(N10)를 보호하는 역할을 할 수 있다. 상기 절연층(도 3e의 650)의 일부를 식각할 때 플라즈마를 사용할 수 있는데, 발광구조체(N10)는 플라즈마에 의해 손상될 수 있다. 이를 방지하기 위해, 보호층(600)은 플라즈마의 침투를 방지하는 물질로 형성할 수 있다. 예컨대, 보호층(600)은 알루미늄 산화물(Al oxide)과 같은 절연 물질로 형성할 수 있다. 구체적인 예로, 보호층(60)은 Al2O3로 형성할 수 있다. 그러나 보호층(600)의 물질은 알루미늄 산화물로 한정되지 않는다. 보호층(600)은 알루미늄 산화물 이외에 다른 산화물로 형성하거나, 플라즈마의 침투를 방지할 수 있는 금속으로 형성할 수도 있다. 보호층(600)의 두께는, 예컨대, 약 100nm 이하일 수 있다. 이와 같이, 플라즈마의 침투를 방지할 수 있는 물질로 구성된 보호층(600)을 사용함으로써, 추후 공정에서 발광구조체(N10)가 손상되거나 열화되는 문제를 억제(방지) 할 수 있다. 더욱이, ALD 방법을 이용해서 보호층(600)을 고밀도 박막으로 형성하면, 보호층(600)의 기능을 향상시킬 수 있다.
도 3e를 참조하면, 보호층(600) 상에 복수의 발광구조체(N10) 사이의 공간을 메우는 절연층(650)을 형성할 수 있다. 절연층(650)은 충전 절연층(gap-filling insulation layer)이라 할 수 있다. 절연층(650)은 발광구조체(N10)보다 높은 높이로 형성할 수 있다. 절연층(650)은 CVD(chemical vapor deposition)와 같은 건식 증착 공정으로 형성할 수 있다. 예컨대, 절연층(650)은 TEOS(tetraethyl orthosilicate)를 소오스 물질로 사용하는 CVD 방법으로 형성할 수 있다. 다시 말해, 절연층(650)은 "TEOS 산화물"로 형성할 수 있다. 상기 TEOS 산화물은 실리콘 산화물일 수 있다. 절연층(650) 형성시, 상기 소오스 물질로 TEOS 이외에 다른 물질, 예컨대, 수증기나 O2 가스 등을 사용할 수도 있다. 또한 PECVD(plasma enhanced CVD) 방법을 이용해서 절연층(650)을 형성할 수도 있다. 이와 같이 절연층(650)을 CVD와 같은 건식 증착 공정으로 형성하는 경우, 습식 증착 공정을 사용하는 경우보다, 우수한 막질 및 갭-필링(gap-filling) 특성을 확보할 수 있다. 절연층(650)은 상기 "TEOS 산화물" 이외에 다른 산화물로 형성하거나, 질화물 등으로 형성할 수도 있다. 절연 특성을 갖는 물질이면 어느 물질이든 상기 절연층(650)의 물질로 적용할 수 있다.
도 3f를 참조하면, 절연층(650)의 상부 일부를 식각할 수 있다. 절연층(650)의 식각은 플라즈마를 이용하는 건식 식각 공정으로 수행할 수 있다. 예컨대, 절연층(650)은 RIE(reactive ion etching) 방식으로 식각할 수 있다. 상기 RIE는 ICP-RIE(inductively coupled plasma-RIE)일 수 있다. 상기 RIE 공정에서 식각 가스로 CF 계열의 가스 또는 SF 계열의 가스를 사용할 수 있다. 상기 CF 계열의 가스로는 CF4 등을 사용할 수 있고, 상기 SF 계열의 가스로는 SF6 등을 사용할 수 있다. 이와 같이 절연층(650)을 건식 식각 공정으로 식각하는 경우, 절연층(650)의 식각 두께를 조절하기가 용이할 수 있다. 따라서, 상기 식각 공정 후 잔류되는 절연층(650)의 두께가 전체적으로 균일할 수 있다. 상기 식각 공정은 보호층(600)의 상부 일부가 노출될 때까지 수행할 수 있다. 절연층(650)의 식각시, 보호층(600)은 발광구조체(N10), 특히, 제2 도전형 반도체(500)를 보호하는 역할을 할 수 있다. 절연층(650)을 식각할 때 플라즈마를 사용하는데, 만약 발광구조체(N10)가 플라즈마에 노출되면 그 특성이 변성/열화되기 때문에, 그로 인해 다양한 문제가 유발될 수 있다. 그러나 플라즈마의 침투를 방지하는 보호층(600)이 발광구조체(N10)를 보호하고 있으면, 절연층(650)의 식각시 발광구조체(N10), 특히, 제2 도전형 반도체(500)가 손상되거나 열화되는 문제를 방지할 수 있다. 본 발명의 실시예에서는 플라즈마의 침투를 방지하는 보호층(600)을 사용하기 때문에, 절연층(650)의 식각시 플라즈마를 이용하는 건식 식각을 용이하게 적용할 수 있고, 그로 인한 다양한 효과를 얻을 수 있다.
종래에는 SOG(spin-on glass)와 같은 습식 공정에 의한 충전(gap-filling) 물질을 사용하였고, 이러한 충전 물질의 일부를 습식 식각 방식으로 제거하였다. 그러나 습식 공정으로 형성하는 충전재(ex, SOG)는 순도 및 밀도 면에서 품질(막질)이 떨어지고, 균일한 도포가 어려우며, 미세 영역을 완전히 충전하기 어려운 문제가 있다. 따라서 충전재 내에 다수의 기포와 크랙이 발생할 수 있다. 또한 습식 공정에서는 충전재에 불순물이 혼입될 가능성이 크기 때문에, 불순물에 의해 누설전류 억제 기능이 떨어질 수 있다. 한편, 충전재의 일부를 습식 식각 방식으로 제거하는 경우, 식각 두께를 제어하기가 어려운 문제가 있다. 특히, 4인치 이상의 대면적 기판을 사용할 경우, 기판의 전 영역에서 습식 식각 조건을 동일하게 유지하기가 어렵기 때문에, 식각 두께 제어가 더욱 어려워진다. 따라서, 기판 영역에 따라 잔류되는 충진재의 두께가 달라질 수 있고, 이는 소자의 특성을 불균일하게 만드는 요인이 될 수 있다. 종래의 방식에서 습식 식각 공정 대신에 건식 식각 공정을 적용할 경우, 발광구조체의 제2 도전형 반도체(ex, p-GaN)가 건식 식각시 사용하는 플라즈마에 의해 손상되는 문제가 발생한다.
본 발명의 실시예에서는 CVD와 같은 건식 공정으로 충전재, 즉, 절연층(650)을 형성하기 때문에, 기포 및 크랙이 없는(혹은, 거의 없는) 고품위의 갭-필링(gap-filling)이 가능할 수 있다. 또한 본원과 같이 건식 공정으로 절연층(650)을 형성할 경우, 대면적 기판에 대해서도 균일한 충전이 가능할 수 있다. 부가해서, 종래의 SOG 형성시에는 고온의 경화(curing) 공정이 요구되지만, 본원과 같이 건식 공정으로 절연층(650)을 형성하는 경우, 고온 경화 공정이 요구되지 않는 이점도 있다. 한편, 본 발명의 실시예에서는 플라즈마의 침투를 방지하는 보호층(600)을 사용하기 때문에, 절연층(650)의 식각시 플라즈마를 이용하는 건식 식각 공정을 용이하게 적용할 수 있다. 이렇게 건식 식각 공정을 이용해서 절연층(650)의 일부를 제거할 경우, 절연층(650)의 식각 두께를 용이하게 제어할 수 있다. 즉, 절연층(650)을 원하는 두께만큼 정밀하고 깨끗하게 제거할 수 있다. 4인치 이상의 대면적 기판을 사용하는 경우라도, 기판 전체에서 절연층(650)을 균일한 두께로 식각하는 것이 가능할 수 있다. 따라서 본 발명의 실시예에 따르면, 발광소자의 특성을 용이하게 제어할 수 있고, 균일성을 확보할 수 있으며, 생산성도 향상시킬 수 있다.
도 3g를 참조하면, 도 3f의 식각 공정에 의해 노출된 보호층(600) 부분을 식각하여 제거할 수 있다. 보호층(600)은 습식 식각 공정으로 제거할 수 있다. 예컨대, BOE(buffered oxide etchant)를 사용해서 보호층(600)의 노출부를 제거할 수 있다. 보호층(600)은 습식 식각 공정으로 제거하기 때문에, 즉, 보호층(600) 제거시 플라즈마를 사용하지 않기 때문에, 보호층(600)의 제거 단계에서 발광구조체(N10)가 손상되거나 열화되는 문제는 발생하지 않을 수 있다.
도 3h를 참조하면, 도 3g의 단계에서 노출된 제2 도전형 반도체(500)와 콘택되는 투명전극(700)을 형성할 수 있다. 투명전극(700)은 보호층(600) 및 절연층(650) 상에 제2 도전형 반도체(500)를 덮도록 형성할 수 있다. 투명전극(700)은, 예컨대, ITO(indium tin oxide)와 같은 도전성 산화물(conductive oxide)로 형성할 수 있다. 그러나 투명전극(700)의 물질은 다양하게 변화될 수 있다.
도 3i를 참조하면, 투명전극(700) 상에 소정의 개구 영역을 갖는 마스크패턴(미도시)을 형성한 후, 상기 마스크패턴을 식각 장벽으로 이용해서 투명전극(700), 발광구조체(N10), 절연층(650), 보호층(600), 마스크층(250)의 일부를 식각하여 반도체층(200)의 일부를 노출시킬 수 있다. 이러한 식각은 메사 식각(mesa etching)이라 할 수 있다. 이러한 메사 식각 후, 상기 마스크패턴(미도시)을 제거할 수 있다.
도 3j를 참조하면, 투명전극(700) 및 반도체층(200)을 덮는 패시베이션층(750)을 형성할 수 있다. 패시베이션층(750)은 실리콘 산화물과 같은 절연 물질로 형성할 수 있다.
도 3k를 참조하면, 투명전극(700) 및 반도체층(200) 상에 구비된 패시베이션층(750)의 일부를 제거하여 투명전극(700) 및 반도체층(200)을 노출시킬 수 있다. 그런 다음, 노출된 투명전극(700) 상에 제1 전극(800A)을 형성하고, 노출된 반도체층(200) 상에 제2 전극(800B)을 형성할 수 있다. 제1 및 제2 전극(800A, 800B)은 소정의 금속으로 형성할 수 있다. 제1 및 제2 전극(800A, 800B)은 동일한 물질로 형성하거나 서로 다른 물질로 형성할 수 있다.
도 3a 내지 도 3k는 도 1의 발광소자를 제조하는 방법에 대한 것이지만, 이를 변형하면, 도 2의 발광소자를 제조할 수 있다. 즉, 도 3h 단계에서 투명전극(700) 상에 제1 전극(800A)을 형성하고, 기판(100)의 하면에 제2 전극(800B)을 형성하면, 도 2의 발광소자를 얻을 수 있다. 기판(100) 내에 소정의 도전성 플러그를 형성한 후, 기판(100)의 하면에 상기 도전성 플러그에 접촉된 제2 전극(800B)을 형성할 수도 있다.
또한, 전술한 제조방법에서 투명전극(700)을 형성하지 않고, 제1 전극(800A)이 제2 도전형 반도체(500)와 직접 콘택하도록 만들 수도 있다. 또한, 투명전극(700) 대신에 소정의 반사전극을 형성할 수도 있다. 상기 반사전극을 사용할 경우, 제1 전극(800A)은 형성하지 않을 수 있다.
또한, 반도체층(200)과 마스크층(250)을 형성하지 않고, 기판(100) 상에 제1 도전형 반도체(300)를 직접 형성한 후, 후속 공정을 수행할 수도 있다. 예컨대, 제1 도전형 반도체(300)는 VLS(vapor-liquid-solid) 방법으로 기판(100) 상에 직접 성장될 수 있다. 제1 도전형 반도체(300)를 기판(100) 상에 직접 형성하는 경우에도, 후속 공정은 앞서 설명한 바와 유사할 수 있다.
또한, 제1 도전형 반도체(300) 형성시, 공정 조건을 조절하면, 제1 도전형 반도체(300)의 측면이 경사지도록 하여, 나노로드(또는 나노와이어) 형상이 아닌 나노피라미드(nanopyramid) 형상을 갖는 제1 도전형 반도체를 형성할 수도 있다. 그 밖에도 다양한 변형예가 가능하다.
도 4는 종래의 방법으로 제조한 발광소자의 문제점을 설명하기 위한 단면 사진이다. 도 4의 발광소자는 습식 공정으로 형성된 SOG 충전재를 사용한다.
도 4를 참조하면, SOG 충전재에 기공 및 크랙이 발생된 것을 확인할 수 있다. SOG 충전재의 경우, 갭-필링(gap-filling) 특성이 좋지 않기 때문에, 이러한 문제가 발생할 수 있다. 특히, 수직형 발광구조체들 사이의 간격이 좁을 경우, 기공 및 크랙의 발생 확률이 높아질 수 있다.
도 5는 본 발명의 실시예에 따른 방법으로 제조한 발광소자를 보여주는 단면 사진이다. 도 5의 발광소자는 건식 공정(CVD)으로 형성된 충전재(SiO2)를 사용한다. 도 5는 도 3e의 단계에 대응될 수 있다.
도 5를 참조하면, 기공이나 크랙과 같은 불량 없이, 수직형 발광구조체들 사이의 공간이 충전재에 의해 완전히 채워진 것을 확인할 수 있다. 따라서, 본 발명의 실시예에 따르면, 우수한 갭-필링(gap-filling) 특성을 확보할 수 있다.
도 6은 도 5의 구조에서 충전재의 일부를 건식 공정으로 제거하여 수직형 발광구조체가 돌출된 상태를 보여주는 사진이다. 도 6은 도 3f의 단계에 대응될 수 있다. 도 6을 참조하면, 충전재가 균일한 두께로 깨끗하게 제거된 것을 확인할 수 있다.
이와 같이, 본 발명의 실시예에 따르면, 우수한 갭-필링(gap-filling) 특성을 갖는 충전 절연층(650)을 포함하는 발광소자를 용이하게 제조할 수 있다. 또한, 발광구조체(N10)가 손상되거나 열화되는 문제를 방지(억제)하면서, 충전 절연층(650)의 식각 두께를 용이하게 제어할 수 있다. 따라서, 우수한 성능 및 고신뢰성을 갖는 발광소자를 구현할 수 있다. 또한 본 발명의 실시예에 따르면, 4인치 이상의 대면적 기판에서도 전체적으로 균일한 특성을 갖는 발광소자를 제조할 수 있기 때문에, 발광소자의 생산성을 향상시킬 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 전술한 본 발명의 실시예에 따른 발광소자 및 그 제조방법은 다양하게 변형될 수 있음을 알 수 있을 것이다. 또한, 본 발명의 사상(idea)은 수직형 발광구조체가 아닌 그 밖의 다른 다양한 구조의 발광소자에도 동일하게 적용될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
* 도면의 주요 부분에 대한 부호설명 *
10, 100 : 기판 20, 200 : 반도체층
25, 250 : 마스크층 30, 300 : 제1 도전형 반도체
40, 400 : 활성층 50, 500 : 제2 도전형 반도체
60, 600 : 보호층 65, 650 : 절연층
70, 700 : 투명전극 80A, 80B, 800A, 800B : 전극
N1, N10 : 발광구조체 H1, H10 : 홀(hole)

Claims (20)

  1. 하부층;
    상기 하부층 상에 구비된 복수의 수직형 발광구조체;
    상기 발광구조체 각각의 적어도 하단부를 감싸는 보호층; 및
    상기 보호층에 접하면서 상기 발광구조체들 사이의 공간을 메우는 절연층;을 포함하고,
    상기 보호층은 플라즈마의 침투를 방지하는 물질을 포함하는 발광소자.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 보호층은 알루미늄 산화물을 포함하는 발광소자.
  4. 제 1 항에 있어서,
    상기 보호층은 금속을 포함하는 발광소자.
  5. 제 1 항에 있어서,
    상기 절연층은 TEOS(tetraethyl orthosilicate) 산화물을 포함하는 발광소자.
  6. 제 1 항에 있어서,
    상기 복수의 수직형 발광구조체는 코어-쉘(core-shell) 구조를 갖는 발광소자.
  7. 제 6 항에 있어서,
    상기 복수의 수직형 발광구조체 각각은 제1 도전형 반도체, 발광층 및 제2 도전형 반도체를 포함하고,
    상기 제1 도전형 반도체는 코어부이고, 상기 발광층 및 상기 제2 도전형 반도체는 껍질부인 발광소자.
  8. 제 1 항에 있어서,
    상기 하부층 상에 상기 하부층을 노출시키는 복수의 홀을 갖는 마스크층이 더 구비되고,
    상기 복수의 홀에 의해 노출된 하부층 상에 상기 발광구조체가 구비된 발광소자.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 하부층은 기판 및 상기 기판 상에 구비된 반도체층을 포함하고,
    상기 복수의 수직형 발광구조체는 상기 반도체층 상에 구비된 발광소자.
  10. 하부층 상에 복수의 수직형 발광구조체를 형성하는 단계;
    상기 복수의 수직형 발광구조체를 감싸는 것으로, 플라즈마의 침투를 방지하는 보호층을 형성하는 단계;
    상기 보호층 상에 상기 발광구조체들 사이의 공간을 메우는 절연층을 형성하는 단계;
    상기 절연층의 상층부를 플라즈마를 이용하는 건식 식각 방법으로 제거하여 상기 보호층의 일부를 노출시키는 단계;
    상기 노출된 보호층 부분을 제거하여 상기 복수의 수직형 발광구조체의 상단부를 노출시키는 단계; 및
    상기 복수의 수직형 발광구조체 상에 제1 전극을 형성하는 단계;를 포함하는 발광소자의 제조방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서,
    상기 보호층은 알루미늄 산화물을 포함하는 발광소자의 제조방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서,
    상기 보호층은 금속을 포함하는 발광소자의 제조방법.
  13. 제 10 항에 있어서,
    상기 보호층은 ALD(atomic layer deposition) 방법으로 형성하는 발광소자의 제조방법.
  14. 제 10 항에 있어서,
    상기 절연층은 건식 증착 공정으로 형성하는 발광소자의 제조방법.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서,
    상기 절연층은 TEOS(tetraethyl orthosilicate) 산화물을 포함하는 발광소자의 제조방법.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서,
    상기 건식 식각 방법은 RIE(reactive ion etching) 방법인 발광소자의 제조방법.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서,
    상기 복수의 수직형 나노구조체는 코어-쉘(core-shell) 구조로 형성하는 발광소자의 제조방법.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서, 상기 복수의 수직형 발광구조체를 형성하는 단계는,
    상기 하부층 상에 복수의 홀을 갖는 마스크층을 형성하는 단계;
    상기 복수의 홀 상에 수직 구조의 제1 도전형 반도체를 형성하는 단계; 및
    상기 제1 도전형 반도체를 감싸는 발광층 및 제2 도전형 반도체를 순차로 형성하는 단계;를 포함하는 발광소자의 제조방법.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서,
    상기 하부층은 기판 및 상기 기판 상에 구비된 반도체층을 포함하고,
    상기 반도체층 상에 상기 복수의 수직형 발광구조체를 형성하는 발광소자의 제조방법.
  20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서,
    상기 하부층의 상면 측 또는 하면 측에 제2 전극을 형성하는 단계를 더 포함하는 발광소자의 제조방법.
KR1020120029406A 2012-03-22 2012-03-22 발광소자 및 그 제조방법 KR101356701B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120029406A KR101356701B1 (ko) 2012-03-22 2012-03-22 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120029406A KR101356701B1 (ko) 2012-03-22 2012-03-22 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130107537A KR20130107537A (ko) 2013-10-02
KR101356701B1 true KR101356701B1 (ko) 2014-02-04

Family

ID=49630819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120029406A KR101356701B1 (ko) 2012-03-22 2012-03-22 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101356701B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160007997A (ko) * 2014-07-11 2016-01-21 삼성전자주식회사 나노구조 반도체 발광소자의 제조방법
US9601665B2 (en) 2014-08-18 2017-03-21 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102075981B1 (ko) 2014-02-21 2020-02-11 삼성전자주식회사 발광다이오드 패키지의 제조방법
KR102038384B1 (ko) * 2014-06-19 2019-10-31 삼성전자주식회사 나노구조 반도체 발광소자
KR20160054073A (ko) 2014-11-05 2016-05-16 삼성전자주식회사 디스플레이 장치 및 디스플레이 패널
KR102453545B1 (ko) * 2021-11-30 2022-10-12 전남대학교산학협력단 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090008182A (ko) * 2006-03-10 2009-01-21 에스티씨. 유엔엠 Ｇａｎ 나노선의 펄스 성장 및 ⅲ 족 질화물 반도체 기판 물질과 디바이스에서의 어플리케이션
KR20100082215A (ko) * 2009-01-08 2010-07-16 삼성전자주식회사 백색 발광 다이오드

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090008182A (ko) * 2006-03-10 2009-01-21 에스티씨. 유엔엠 Ｇａｎ 나노선의 펄스 성장 및 ⅲ 족 질화물 반도체 기판 물질과 디바이스에서의 어플리케이션
KR20100082215A (ko) * 2009-01-08 2010-07-16 삼성전자주식회사 백색 발광 다이오드

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160007997A (ko) * 2014-07-11 2016-01-21 삼성전자주식회사 나노구조 반도체 발광소자의 제조방법
US9553234B2 (en) 2014-07-11 2017-01-24 Samsung Electronics Co., Ltd. Method of manufacturing nanostructure semiconductor light emitting device
KR102203460B1 (ko) 2014-07-11 2021-01-18 삼성전자주식회사 나노구조 반도체 발광소자의 제조방법
US9601665B2 (en) 2014-08-18 2017-03-21 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device

Also Published As

Publication number Publication date
KR20130107537A (ko) 2013-10-02

Similar Documents

Publication Publication Date Title
US9087971B2 (en) Light-emitting device having dielectric reflector and method of manufacturing the same
TWI482315B (zh) 半導體發光裝置
KR101356701B1 (ko) 발광소자 및 그 제조방법
KR101258583B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
TWI482262B (zh) 發光裝置及其製造方法
TWI532212B (zh) 半導體發光裝置及其製造方法
TWI484657B (zh) 發光二極體
US8659033B2 (en) Light-emitting diode with textured substrate
KR100682255B1 (ko) 수직형 발광 다이오드의 제조방법
TWI559573B (zh) 發光二極體
KR102496367B1 (ko) 발광다이오드를 구비한 광전자장치
KR101258582B1 (ko) 나노로드 발광소자
JP2011228628A (ja) 垂直型の光抽出メカニズムを備える発光素子及びその製造方法
TW201344962A (zh) 半導體發光裝置及其製造方法
JP2012028773A (ja) 半導体発光素子及びその製造方法
KR20110054318A (ko) 발광소자 및 그 제조방법
TW201340378A (zh) 發光二極體元件、發光二極體封裝結構及其製造方法
KR20130025856A (ko) 나노로드 발광소자
KR101967836B1 (ko) 3차원 발광 소자 및 그 제조방법
JP4838857B2 (ja) シリコン発光素子
JP5632034B2 (ja) 発光ダイオードチップ及びその製造方法
JP7418583B2 (ja) モノリシック発光ダイオード前駆体を形成する方法
KR101316119B1 (ko) 발광다이오드 및 그 제조방법
CN106605013B (zh) 用于制造横向结构化的磷光层的方法和具有这种磷光层的光电子半导体组件
KR101550200B1 (ko) Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 7