JP2017228764A - インダクタ - Google Patents

Abstract

【課題】低電流領域から高電流領域までの全体電流帯域にわたって効率を極大化することができるインダクタを提供する。【解決手段】一つのチップ内に少なくとも２つのコイルパターンを含み、コイルパターンのそれぞれの端部と共通的に連結される少なくとも一つの共通引出端子２３を含むインダクタ１００は、互いに独立して作動する第１コイルパターン１１及び第２コイルパターン１２を含む。第１コイルパターン１１を通過する電流の範囲と、第２コイルパターン１２を通過する電流の範囲とは、互いに異なる。第１コイルパターン及び第２コイルパターンは、互いに異なる電気的特性を有する。【選択図】図１

Description

本発明は、インダクタに関し、具体的には、チップ構造を有するパワーインダクタに関する。

近年、携帯機器（スマートフォン、ＩｏＴなど）の半導体（ＡＰ、Ｍｅｍｏｒｙなど）の高性能化によって消費電流が増加しており、効率を改善するために様々な技術が適用されている。例えば、多相コンバータ（Ｍｕｌｔｉ‐Ｐｈａｓｅ Ｃｏｎｖｅｒｔｅｒ）技術により、コンバータの出力に適用されるパワーインダクタを並列に連結して高い電流での損失を低減し、パワーインダクタの小型化を可能にする。

一方、パワーインダクタの損失は電流によって異なるが、通常、低い電流区間では交流損失（ＡＣ Ｌｏｓｓ）が大きい割合を占め、高い電流区間では直流損失（ＤＣ Ｌｏｓｓ）が大きい割合を占める。そのため、電流の全区間にわたって損失を低減するためには、低電流区間ではインダクタンス値を増加させることが重要であり、高電流区間では直流抵抗値を減少させることが重要である。

下記の特許文献１は、複数個のコイルを一つのチップインダクタ内に含むチップインダクタアレイを発明しているが、チップ内の複数個のコイルが実質的に同一特性を有するように設計されるため、全体電流区間における損失を効果的に制御することはできない状況である。

特開２００１−０２３８２２号公報

本発明の様々な目的の一つは、低電流領域から高電流領域までの全体電流帯域にわたって効率を極大化することができるインダクタを提供することにある。

本発明により提案する様々な解決手段の一つは、一つのチップ内で異なる電気的特性を有する複数個のコイルを配置し、上記複数個のコイルが、高電流区間と低電流区間で互いに異なる電流経路（ｃｕｒｒｅｎｔ ｐａｔｈ）を実現するようにするインダクタを提供することである。

本発明の様々な効果の一効果として、パワーインダクタの損失を最小化して効率を極大化することができる。

インダクタの一発明を示す概略的な斜視図である。 図１のインダクタのＩ−Ｉ'線に沿って切断した断面図である。 図１のインダクタのＩＩ−ＩＩ'線に沿って切断した断面図である。 図１のインダクタの概略的な分解斜視図である。 図１のインダクタを含む回路の概略的な等価回路図である。 図１のインダクタの変形された他の発明を示す概略的な斜視図である。 図６のインダクタのＩＩＩ−ＩＩＩ'線に沿って切断した断面図である。 図６のＩＶ−ＩＶ'線に沿って切断した断面図である。 図１のインダクタの変形された他の発明を示す概略的な斜視図である。 図９のインダクタの概略的な分解斜視図である。 図９のＶ−Ｖ'線に沿って切断した断面図である。 図９のＶＩ−ＶＩ'線に沿って切断した断面図である。 図９のインダクタの一変形例による概略的な分解斜視図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）されることがある。

図１は電子機器に適用されるインダクタの一発明を概略的に示す。

図２は図１のインダクタのＩ−Ｉ'線に沿って切断した断面図であり、図３は図１のインダクタのＩＩ−ＩＩ'線に沿って切断した断面図である。

図４は図１のインダクタの概略的な分解斜視図である。

図１を参照すると、本発明の一例によるインダクタ１００は、本体１と、上記本体の外部面上に配置される複数個の引出端子２１、２２、２３と、を含む。

図１では、インダクタの全体的な外形をなす本体１が、厚さ方向に相対する上面及び下面、長さ方向に相対する第１面及び第２面、幅方向に相対する第３面及び第４面を含み、実質的に六面体であると示しているが、本発明がこれに限定されるものではない。

上記本体１は、磁気特性を示す磁性物質を含むことができ、例えば、Ｍｎ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｍｎ−Ｍｇ系フェライト、Ｂａ系フェライトまたはＬｉ系フェライトなどの物質からなることができる。金属磁性粒子は、鉄（Ｆｅ）、シリコン（Ｓｉ）、クロム（Ｃｕ）、アルミニウム（Ａｌ）、及びニッケル（Ｎｉ）からなる群から選択される何れか一つ以上を含むことができ、例えば、Ｆｅ−Ｓｉ−Ｂ−Ｃｒ系非晶質金属であることができるが、必ずしもこれに制限されるものではない。金属磁性体粒子の直径は約０．１μｍ〜３０μｍであることができる。本体１は、このようなフェライトや金属磁性粒子がエポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂に分散された形態であることができる。

上記金属磁性体粉末は、少なくとも２つ以上の平均粒径を有する金属磁性体粉末が充填されたものであることができる。この場合、互いに異なるサイズのバイモーダル（ｂｉｍｏｄａｌ）金属磁性体粉末を用いて圧着することで、磁性体樹脂複合体を完全に満たすことができて、充填率を高めることができる。

上記本体１は、第１コイルパターン１１及び第２コイルパターン１２を含む。

図２〜図４を参照して、第１コイルパターン１１及び第２コイルパターン１２を具体的に説明する。

第１コイルパターン１１は、第１端部１１ａと、上記第１端部と連結される第２端部１１ｂと、を含む。第１コイルパターン１１は複数の導体パターンを含み、上記導体パターンは互いに連続して形成されて、第１端部から第２端部まで電気的に連結される。

同様に、第２コイルパターン１２は、第３端部１２ａと、上記第３端部と連結される第４端部１２ｂと、を含む。第２コイルパターン１２は複数の導体パターンを含み、上記導体パターンは互いに連続して形成されて、第３端部から第４端部まで電気的に連結される。

第１コイルパターン１１と第２コイルパターン１２は、異なるインダクタンス値及び異なる単位長さ当たりの直流抵抗値を有する。

具体的に、第１コイルパターン１１は第２コイルパターンに比べてインダクタンス値が大きく、単位長さ当たりの直流抵抗値が大きい。一方、第２コイルパターン１２は第１コイルパターンに比べてインダクタンス値が小さく、単位長さ当たりの直流抵抗値が小さい。

インダクタンス値及び単位長さ当たりの直流抵抗値を異ならせる方法は、特に限定されず、例えば、インダクタンス値を増加させるために、第１コイルパターン内の複数の導体パターンの幅を減少させると、導体パターンの巻き取り回数を増加させることができ、単位長さ当たりの直流抵抗値を減少させるために、第２コイルパターンの厚さを増加させることができる。

また、第１コイルパターン１１の単位長さ当たりの直流抵抗値に比べて第２コイルパターン１２の単位長さ当たりの直流抵抗値が小さいとともに、第１コイルパターンのＩｒｍｓに比べて第２コイルパターンのＩｒｍｓがより大きい。これは、本発明の一例によるインダクタ１００をチップ形状に構成する時に、第１コイルパターンに比べて第２コイルパターンに、より大きい電流が流れるように回路を構成することに関する。例えば、相対的に大きい値の電流が不要な待機モードの場合は、第１コイルパターンに電流が流れるように回路を構成し、相対的に大きい値の電流が必要な活性モードの場合は、第２コイルパターンに電流が流れるように回路を構成することができる。

通常、低電流区間では交流損失（ＡＣ ｌｏｓｓ、以下、Ｐ_ＡＣＲという）が大きい割合を占めるのに対し、高電流区間では直流損失（ＤＣ ｌｏｓｓ、以下、Ｐ_ＤＣＲという）が大きい割合を占める。よって、低電流区間から高電流区間までの全体電流区間でのインダクタの損失を低減するためには、低電流区間ではＰ_ＡＣＲを低減することに比重を置き、高電流区間ではＰ_ＤＣＲを低減することに比重を置くことが効果的である。一方、Ｐ_ＡＣＲを低減するためにはインダクタンス値を増加させることが重要であり、Ｐ_ＤＣＲを低減するためには直流抵抗値を低減させることが重要である。ところが、本発明の一例によるインダクタ１００は、一つのチップ内に、インダクタンス値が相対的に大きい第１コイルパターン１１と、直流抵抗値が相対的に小さい第２コイルパターン１２と、を含む。したがって、低電流区間では、インダクタンス値の大きい第１コイルパターン１１が作動するようにし、高電流区間では、直流抵抗値の小さい第２コイルパターン１２が作動するようにすることで、全区間にわたってインダクタの損失を低減させることができる。

この際、低電流と高電流は相対的な意味を有し、例えば、低電流は、インダクタを含む電子部品の待機モードで作動するレベルの電流値を意味し、高電流は、このような待機モードから脱して、インダクタを含む電子部品の活性モードで作動するレベルの電流値を意味することができる。または、低電流は、インダクタのＰ_ＡＣＲとインダクタのＰ_ＤＣＲが等しくなる特定電流（Ｉｃ）値より小さい電流値を意味し、高電流は、特定電流値（Ｉｃ）と等しいかまたは大きい電流値を意味することができる。

一方、上記第１コイルパターン１１の第１端部１１ａは本体の第１面に引き出され、本体の第１面に配置される第１引出端子と連結される。第１引出端子は、本体の第１面を覆って、それに隣接する本体の上面、下面、第３面、及び第４面のうち一つ以上に延びることができる。

上記第２コイルパターン１２の第３端部１２ａは本体の第２面に引き出され、本体の第２面に配置される第２引出端子と連結される。第２引出端子は、本体の第２面を覆って、それに隣接する本体の上面、下面、第３面、及び第４面のうち一つ以上に延びることができる。

また、本体の長さ方向に相対する第１面と第２面上にそれぞれ配置される第１引出端子２１と第２引出端子２２との間に共通引出端子２３が配置される。上記共通引出端子２３は、一端部が第１コイルパターンの第２端部１１ｂと連結され、他端部が第２コイルパターンの第４端部１２ｂと電気的に連結される。上記共通引出端子は、本体の幅方向に相対する第３面と第４面上に配置され、本体の第３面、上面、及び第４面に沿って延びるか、本体の第３面、下面、及び第４面に沿って延びることができる。共通引出端子は、例えば、略「逆コの字」形状を有することができる。

上記第１引出端子、上記第２引出端子、及び共通引出端子は、電気伝導性に優れた物質を含み、伝導性樹脂層と、伝導性樹脂層上に形成された導体層と、をさらに含むことができる。伝導性樹脂層は、ペースト印刷などにより形成されることができ、銅（Ｃｕ）、ニッケル（Ｎｉ）、及び銀（Ａｇ）からなる群から選択される一つ以上の導電性金属及び熱硬化性樹脂を含むことができる。導体層は、ニッケル（Ｎｉ）、銅（Ｃｕ）、及びスズ（Ｓｎ）からなる群から選択される一つ以上を含むことができ、例えば、ニッケル（Ｎｉ）層とスズ（Ｓｎ）層が順にめっきにより形成されることができる。

図５は図１のインダクタを含む概略的な等価回路図である。

図５のＰ１区域が、本発明の一例によるインダクタの等価回路図である。

図５のＰ１区域を参照すると、第１引出端子を介して入力される電流Ｉ１は共通引出端子を介して出力され、第２引出端子を介して入力される電流Ｉ２は共通引出端子を介して出力される。第１引出端子及び第２引出端子が入力用引出端子であり、共通引出端子が出力用引出端子である。上記共通引出端子が、第１引出端子を介して入力される電流Ｉ１または第２引出端子を介して入力される電流Ｉ２を選択的に出力するように形成される共通出力端子である。この際、第１引出端子を介して入力される電流Ｉ１と第２引出端子を介して入力される電流Ｉ２は選択的に入力される。その結果、共通引出端子を介して出力される電流は電流Ｉ１または電流Ｉ２であり、両電流Ｉ１、Ｉ２は互いに独立して作動する。

第１引出端子を介して入力され、第１コイルパターンを経て共通引出端子を介して出力される電流Ｉ１は低電流であり、第２引出端子を介して入力され、第２コイルパターンを経て共通引出端子を介して出力される電流Ｉ２は高電流である。

図面には示していないが、第１コイルパターンは、複数個のコイルパターンが互いに直列に連結されている構造を有することができる。第１コイルパターンは、複数個のコイルが直列に連結されている構造に変形されることで、単一個のコイルに比べて増加したインダクタンス値を有するように変形されることができる。その結果、第１引出端子を介して入力され、共通引出端子を介して出力される低電流Ｉ１区間のインダクタ損失をさらに低減させることができる。

図８は図６のインダクタをＩＶ−ＩＶ'線に沿って切断した断面図である。

参考までに、図６のＩＩＩ−ＩＩＩ'線とＩＶ−ＩＶ'線は、実質的に同一方向の切断線を意味する。

図８を参照すると、第２コイルパターン１２'は、コイルパターンを成長させる時に、幅方向のコイルパターンの成長速度に比べて厚さ方向のコイルパターンの成長速度をより大きくすることで、厚さ方向に成長するコイルパターンをより発達させたコイルパターンである。換言すると、第２コイルパターン１２'は、異方性めっき方式により形成したコイルパターンであることができる。

図８の第２コイルパターン１２'は、幅方向のコイルパターンの成長速度と厚さ方向のコイルパターンの成長速度とが互いに等しい等方性めっき方式により形成されたコイルパターンに比べて、より厚いコイルパターンを有するため、単位長さ当たりの直流抵抗値を低減させることができる。その結果、第２引出端子を介して入力され、共通引出端子を介して出力される高電流Ｉ２区間のインダクタ損失をさらに低減させることができる。

図６は図１のインダクタの一変形例による概略的な斜視図であり、図７は図６のＩＩＩ−ＩＩＩ'線に沿って切断した断面図である。

図６及び図７を参照すると、第１コイルパターンまたは第２コイルパターンの少なくとも一面上に、支持部材がさらに配置されることができる。図６及び図７では、支持部材が第１コイルパターンと第２コイルパターンとの間に配置されることを示しているが、これに限定されるものではなく、例えば、第２コイルパターン１２の下部に支持部材が配置されてもよい。

第１コイルパターン１１と第２コイルパターン１２は、支持部材３を貫通する第１ビア３１を介して互いに連結されることができる。支持部材３は、第１及び第２コイルパターンをより薄形に形成し、且つより容易に形成するためのものであって、絶縁樹脂からなる絶縁基材であることができる。この際、絶縁樹脂としては、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーなどの補強材が含浸された樹脂、例えば、プリプレグ（ｐｒｅｐｒａｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）樹脂、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）樹脂などが用いられることができ、支持部材内にガラス繊維が含まれる場合、優れた剛性を有することができる。または、支持部材３としては、ポリプロピレングリコール（ＰＰＧ）基板、フェライト基板、金属軟磁性基板などが用いられることができる。

支持部材の一面上には第１コイルパターンが配置されるが、この際、第１コイルパターンは、通常のめっき法により形成されためっきパターンであることができるが、これに限定されるものではない。第１コイルパターン１１は、支持部材の一面に配置された第１シード層と、第１シード層上に形成される第１めっき層と、で構成されることができる。第１シード層は、複数の層からなることができ、例えば、チタン（Ｔｉ）、チタン−タングステン（Ｔｉ−Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、及びニッケル（Ｎｉ）−クロム（Ｃｒ）のうち一つ以上を含む第１接着層上に配置され、第１めっき層と同一の材料、例えば、銅（Ｃｕ）を含むことができる。第１めっき層は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などを含むことができる。

次に、支持部材の他面上には、支持部材の第１ビアと連結され、上記第１ビアから引き出される共通引出端子が配置される。

本発明の一例によるインダクタの共通引出端子は第１ビアから引き出されるため、インダクタ内の空間活用が最適に行われたものであり、その結果、インダクタの小型化が可能である。

図７を参照すると、共通引出端子が配置される平面と同一の平面の空間Ｑ１には、磁性物質が充填されることができる。上記共通引出端子の下部には、上記共通引出端子と連結される一端部を有する第２コイルパターンが配置されることができる。

次に、図８は図６のインダクタをＩＶ−ＩＶ'線に沿って切断した断面図である。

参考までに、図６のＩＩＩ−ＩＩＩ'線とＩＶ−ＩＶ'線は、実質的に同一方向の切断線を意味する。

図８を参照すると、第２コイルパターン１２'は、コイルパターンを成長させる時に、幅方向のコイルパターンの成長速度に比べて厚さ方向のコイルパターンの成長速度をより大きくすることで、厚さ方向に成長するコイルパターンをより発達させたコイルパターンである。

換言すると、第２コイルパターン１２'は、異方性めっき方式により形成したコイルパターンであることができる。

図８の第２コイルパターン１２'は、幅方向のコイルパターンの成長速度と厚さ方向のコイルパターンの成長速度とが互いに等しい等方性めっき方式により形成されたコイルパターンに比べて、より厚いコイルパターンを有するため、単位長さ当たりの直流抵抗値を低減させることができる。その結果、第２引出端子を介して入力され、共通引出端子を介して出力される高電流Ｉ２区間のインダクタ損失をさらに低減させることができる。

次に、図９は図１のインダクタの変形された他の一発明を示す概略的な斜視図であり、図１０は図９のインダクタの概略的な分解斜視図であり、図１１及び図１２はそれぞれ、図９のＶ−Ｖ'及びＶＩ−ＶＩ'線に沿って切断した概略的な断面図である。

図９〜図１１のインダクタは第２コイルパターン１２を含み、第２コイルパターン１２は、第２ａコイルパターン１２１及び第２ｂコイルパターン１２２の、少なくとも２つのコイルパターンを含む。第２ａコイルパターンと第２ｂコイルパターンは、第２コイルパターンを流れる電流Ｉ２が並列になるように並列的に配置される。第２ａコイルパターンと第２ｂコイルパターンが互いに並列的に連結されることで、第２コイルパターン１２の単位長さ当たりの直流抵抗値は、第２ａコイルパターンまたは第２ｂコイルパターンと同一の１つのコイルパターンが単一構成される場合の単位長さ当たりの直流抵抗値より減少されることができる。

第２ａコイルパターンの下面は、上記第２ｂコイルパターンの上面と相対するように配置されることができる。

上記第２ａコイルパターンは図７の空間Ｑ１内に配置されており、これは、共通引出端子と同一の平面内に配置されることである。一方、上記第２ｂコイルパターンは、共通引出端子が配置される平面より下部に配置される。上記第２ａコイルパターンの一端部は共通引出端子と同一の平面上に配置され、上記第２ｂコイルパターンの一端部は第２引出端子と同一平面上に配置される。

第２ａコイルパターンまたは第２ｂコイルパターンの少なくとも一面上に、選択的に支持部材（不図示）がさらに配置されることができる。

例えば、上記第２ａコイルパターンと上記第２ｂコイルパターンとの間に選択的に支持部材がさらに配置されるか、あるいは、第２ｂコイルパターンの下面に選択的に支持部材がさらに配置されることができる。

第２ａコイルパターンと第２ｂコイルパターンとの間に支持部材が配置されない場合には、第２ａコイルパターンと第２ｂコイルパターンとの間に磁性物質が充填される構造を有することができる。

第１コイルパターン、第２ａコイルパターン、及び上記第２ｂコイルパターンのそれぞれにおいて、そのコイルパターン内に含まれる複数の導体パターンの厚さが互いに同一であることができる。したがって、第１コイルパターンの厚さは第２コイルパターンの厚さより薄く、より具体的に、第２コイルパターンの厚さの１／２倍の厚さを有する。

一方、第２ａコイルパターンと第２ｂコイルパターンは第２ビア１３１と第３ビア１３２の組み合わせを介して互いに連結される。第２及び第３ビア１３１、１３２はそれぞれ複数個のビアホール内に伝導性物質が満たされた構造を有する。

第２及び第３ビア内にそれぞれ含まれる複数個のビアホールの数は、印加される電流の値などを考慮して適宜選択されることができ、第２ａコイルパターンをなす複数個の導体パターンが巻き取られる回数と同一であってもよく、複数個の導体パターンが巻き取られる回数より多いかまたは少なくて、その巻き取られる回数と異なってもよいなど、ビア内の複数個のビアホールの数は特に制限されない。

例えば、第２ビア内に含まれる複数個のビアホールの数は、第２ａコイルパターンをなす複数個の導体パターンが巻き取られる回数と同一であり、第３ビア内に含まれる複数個のビアホールの数は、第２ａコイルパターンをなす複数個の導体パターンが巻き取られる回数より小さいことができるが、これに限定されるものではない。

また、第２及び第３ビア１３１、１３２は、第２ｂコイルパターンの上面上に互いに離隔されるように配置される。

第１引出端子から入力される低電流Ｉ１は、第１コイルパターンの第１端部と第２端部との間を流れるのに対し、第２引出端子から入力される高電流Ｉ２は、第２ｂコイルパターンの第３端部を介して入って、第２ａコイルパターンの第４端部を介して出る。この場合、上記高電流Ｉ２は、第２ａコイルパターンと第２ｂコイルパターンとの間に配置された第２及び第３ビアの両方を経て、並列の電流の流れを形成する。

次に、図１３は図９のインダクタの一変形例による概略的な分解斜視図であり、図１０と比較すると、第３ビア１３２内に含まれるビアホールの数が異なる。第３ビア１３２内に含まれるビアホールの数が１個追加されたものであり、これに応じて、第３ビア内のビアホールと連結される第２コイルパターンの導体パターンも追加され得ることはいうまでもない。

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１００ インダクタ
１ 本体
１１ 第１コイルパターン
１１ａ、１１ｂ 第１端部、第２端部
１２ 第２コイルパターン
１２ａ、１２ｂ 第３端部、第４端部
２１ 第１引出端子
２２ 第２引出端子
２３ 共通引出端子
３ 支持部材
３１ 第１ビア
１３１ 第２ビア
１３２ 第３ビア

Claims (16)

1. 第１端部、及び前記第１端部と連結される第２端部を含む第１コイルパターンと、
   第３端部、及び前記第３端部と連結される第４端部を含む第２コイルパターンと、
   前記第１コイルパターンの前記第１端部と連結される第１引出端子と、
   前記第２コイルパターンの前記第３端部と連結される第２引出端子と、
   前記第１コイルパターンの第２端部、及び前記第２コイルパターンの第４端部の両方に連結される共通引出端子と、を含み、
   前記第１コイルパターンのインダクタンス値は前記第２コイルパターンのインダクタンス値より大きく、
   前記第１コイルパターンの単位長さ当たりの直流抵抗値は前記第２コイルパターンの単位長さ当たりの直流抵抗値より大きい、インダクタ。
2. 前記共通引出端子は出力用引出端子であり、前記第１及び第２引出端子は入力用引出端子であって、
   前記共通引出端子は、第１引出端子を介して入力される電流または第２引出端子を介して入力される電流のうち一つを選択して出力するように形成される、請求項１に記載のインダクタ。
3. 前記第１コイルパターンのＩｒｍｓ値は前記第２コイルパターンのＩｒｍｓ値より小さい、請求項１または２に記載のインダクタ。
4. 前記第１コイルパターンのＩｒｍｓ値は、前記インダクタの交流損失値が前記インダクタの直流損失値と等しい値を有する時の電流値と等しいかまたは小さい値を有する、請求項３に記載のインダクタ。
5. 前記第１及び第２コイルパターンは、磁性物質を含む本体内に埋め込まれており、
   前記第１コイルパターンと前記第２コイルパターンは第１ビアを介して互いに連結され、前記第１ビアは、第１コイルパターンの第２端部と第２コイルパターンの第４端部とを互いに連結する、請求項１から４のいずれか一項に記載のインダクタ。
6. 前記共通引出端子は前記第１ビアから引き出される、請求項５に記載のインダクタ。
7. 第１コイルパターンまたは第２コイルパターンの少なくとも一面に支持部材がさらに配置される、請求項１から６のいずれか一項に記載のインダクタ。
8. 前記第１コイルパターン内の複数の第１導体パターンの幅は前記第２コイルパターン内の複数の第２導体パターンの幅より小さく、
   前記第１コイルパターンの厚さは前記第２コイルパターンの厚さより小さい、請求項１から７のいずれか一項に記載のインダクタ。
9. 前記第２コイルパターンは、第２ａコイルパターン及び第２ｂコイルパターンの少なくとも２つのコイルパターンを含み、
   前記第２ａコイルパターンと前記第２ｂコイルパターンは並列に連結される、請求項１から８のいずれか一項に記載のインダクタ。
10. 前記第２ａコイルパターン及び前記第２ｂコイルパターン内の複数の導体パターンの巻き取り回数はそれぞれ同一である、請求項９に記載のインダクタ。
11. 前記第１コイルパターン、前記第２ａコイルパターン、及び前記第２ｂコイルパターンの厚さはそれぞれ同一である、請求項９または１０に記載のインダクタ。
12. 前記第２ａコイルパターンと前記第２ｂコイルパターンは第２ビア及び第３ビアを介して互いに連結され、前記第２及び第３ビアは、それぞれ複数個のビアホール内に伝導性物質が満たされた構造を有する、請求項９から１１のいずれか一項に記載のインダクタ。
13. 前記第２及び第３ビアは、第２ｂコイルパターンの上面上に互いに離隔されるように配置されており、前記第２及び第３ビア内に含まれるそれぞれのビアホールは、第２ｂコイルパターンをなす複数個の導体パターンの上面とそれぞれ連結される、請求項１２に記載のインダクタ。
14. 前記第２ビア内に含まれる複数個のビアホールの数は、第２ａコイルパターンをなす複数個の導体パターンが巻き取られる回数と同一であり、
    前記第３ビア内に含まれる複数個のビアホールの数は、第２ａコイルパターンをなす複数個の導体パターンが巻き取られる回数以下である、請求項１２または１３に記載のインダクタ。
15. 前記第２ａコイルパターンの一端部は共通引出端子と同一平面上に配置され、前記第２ｂコイルパターンの一端部は第２引出端子と同一平面上に配置される、請求項９から１４のいずれか一項に記載のインダクタ。
16. 前記第２ａコイルパターンと第２ｂコイルパターンとの間に支持部材がさらに配置される、請求項９から１５のいずれか一項に記載のインダクタ。