JP2017228591A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2017228591A
JP2017228591A JP2016122005A JP2016122005A JP2017228591A JP 2017228591 A JP2017228591 A JP 2017228591A JP 2016122005 A JP2016122005 A JP 2016122005A JP 2016122005 A JP2016122005 A JP 2016122005A JP 2017228591 A JP2017228591 A JP 2017228591A
Authority
JP
Japan
Prior art keywords
internal electrode
dielectric layer
concentration
multilayer ceramic
base metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016122005A
Other languages
English (en)
Other versions
JP6955849B2 (ja
Inventor
浩一郎 森田
Koichiro Morita
浩一郎 森田
克哉 谷口
Katsuya Taniguchi
克哉 谷口
穣 龍
Minoru Ryu
穣 龍
誉志紀 岩崎
Yoshiki Iwasaki
誉志紀 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2016122005A priority Critical patent/JP6955849B2/ja
Priority to KR1020170031106A priority patent/KR102321228B1/ko
Priority to US15/456,991 priority patent/US10431383B2/en
Publication of JP2017228591A publication Critical patent/JP2017228591A/ja
Application granted granted Critical
Publication of JP6955849B2 publication Critical patent/JP6955849B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 誘電体層の誘電率低下を抑制し、容量値許容範囲の下限をこえて突発的に発生する容量異常を低減することができる積層セラミックコンデンサを提供する。
【解決手段】 積層セラミックコンデンサは、1対の外部電極と、卑金属を含み、外部電極の一方に接続された第1内部電極と、第1内部電極上に積層され、セラミック材料と卑金属とを含む誘電体層と、誘電体層上に積層され、卑金属を含み、外部電極の他方に接続された第2内部電極と、を備え、第1内部電極と第2内部電極との間の積層の方向において、誘電体層の第1内部電極から50nm離れた位置から誘電体層の第2内部電極から50nm離れた位置までを積層方向に5つの領域に等分し、5つの各領域における卑金属のそれぞれの濃度が、5つの領域の卑金属の平均濃度の±20%以内であり、第1内部電極および第2内部電極の厚さが0.2μm以上であることを特徴とする。
【選択図】 図3

Description

本発明は、積層セラミックコンデンサに関する。
積層セラミックコンデンサの小型大容量化のために、誘電体層の薄膜化、高積層化が行われている。積層セラミックコンデンサの特性を決定づける誘電体層の設計は、重要である。例えば、内部電極間距離の3〜30%にNiを拡散させ、容量値の温度特性を改善する技術が開示されている(例えば、特許文献1参照)。
特許文献2では、誘電体層を構成する誘電体磁器組成物の粒界のMg量およびSi量を管理して、積層型セラミック電子部品の比誘電率および静電容量の温度特性を向上する技術が開示されている。また、粒界Ni量を制御することにより高温寿命を改善することが開示されている。
特開平10−4027号公報 特開2012−129508号公報
しかしながら、特許文献1の技術では、誘電体層における積層方向の中央部に卑金属を拡散させていないため、積層方向の一部に卑金属濃度が高い箇所が存在し得る。当該箇所は、誘電体層の誘電率を低下させてしまう。なお、特許文献2の技術では、電極間の誘電体層内における積層方向の卑金属濃度分布について開示していない。卑金属を拡散させる観点から内部電極の厚さをどのような範囲にすればよいか開示していない。
本発明は、上記課題に鑑みなされたものであり、誘電体層の誘電率低下を抑制し、容量値許容範囲の下限をこえて突発的に発生する容量異常を低減することができる積層セラミックコンデンサを提供することを目的とする。
本発明に係る積層セラミックコンデンサは、1対の外部電極と、卑金属を含み、前記外部電極の一方に接続された第1内部電極と、前記第1内部電極上に積層され、セラミック材料と前記卑金属とを含む誘電体層と、前記誘電体層上に積層され、前記卑金属を含み、前記外部電極の他方に接続された第2内部電極と、を備え、前記第1内部電極と前記第2内部電極との間の前記積層の方向において、前記誘電体層の前記第1内部電極から50nm離れた位置から前記誘電体層の前記第2内部電極から50nm離れた位置までを積層方向に5つの領域に等分し、前記5つの各領域における前記卑金属のそれぞれの濃度が、前記5つの領域の前記卑金属の平均濃度の±20%以内であり、前記第1内部電極および前記第2内部電極の厚さが0.2μm以上であることを特徴とする。
上記積層セラミックコンデンサにおいて、前記5つの各領域における前記卑金属のそれぞれの濃度を、前記5つの領域の前記卑金属の平均濃度の±10%以内としてもよい。
上記積層セラミックコンデンサにおいて、前記5つの各領域における前記卑金属のそれぞれの濃度を、前記5つの領域の前記卑金属の平均濃度の±5%以内としてもよい。
上記積層セラミックコンデンサにおいて、前記第1内部電極および前記第2内部電極のそれぞれの厚さの前記誘電体層の厚さに対する比を、0.5以上としてもよい。
上記積層セラミックコンデンサにおいて、前記セラミック材料をBaTiOとし、前記卑金属をNiとしてもよい。
上記積層セラミックコンデンサにおいて、複数の誘電体層が内部電極を介して積層され、前記複数の誘電体層のうち80%以上が前記誘電体層であり、当該誘電体層を挟む2つの内部電極を前記第1内部電極および前記第2内部電極としてもよい。
本発明によれば、誘電体層の誘電率低下を抑制し、容量値許容範囲の下限をこえて突発的に発生する容量異常を低減することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA−A線断面図である。 図2の部分拡大図である。 結晶粒および結晶粒界を例示する図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 実施例および比較例を例示する図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
まず、積層セラミックコンデンサについて説明する。図1は、積層セラミックコンデンサ100の部分断面斜視図である。図1で例示するように、積層セラミックコンデンサ100は、直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する両端面に設けられた外部電極20,30とを備える。
外部電極20,30は、卑金属材料を含む。積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20が設けられた端面と、外部電極30が設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20と外部電極30とに、交互に導通している。それにより、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、積層チップ10において、誘電体層11と内部電極層12との積層方向(以下、積層方向と称する。)の両端面は、カバー層13によって覆われている。例えば、カバー層13の材料は、誘電体層11と同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.2mm、幅0.1mm、高さ0.3mmであり、または長さ0.6mm、幅0.3mm、高さ0.3mmで あり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
外部電極20,30および内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。誘電体層11は、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3−αを含む。内部電極層12に含まれる卑金属は、酸化物等の形態で誘電体層11に拡散する。それにより、誘電体層11において、卑金属の分布が生じる。誘電体層11において、積層方向の一部に卑金属濃度の高い箇所があると、誘電率が低下する。そこで、以下の実施形態では、誘電率の低下を抑制することができる積層セラミックコンデンサについて説明する。なお、一例として、内部電極層12に含まれる卑金属としてNiに着目し、誘電体層11に含まれるペロブスカイト構造のセラミック材料としてBaTiO(チタン酸バリウム)に着目する。
図2は、図1のA−A線断面図である。異なる外部電極20,30に接続される2つの内部電極層12に挟まれた誘電体層11は、積層方向において、均一のNi濃度を有する。それにより、誘電体層11において、部分的に高いNi濃度を有する領域の存在が抑制される。その結果、誘電体層11の誘電率の低下を抑制することができる。また、誘電体層11の誘電率の低下を抑制することで、複数の誘電体層11が積層されている積層セラミックコンデンサ100の容量値が安定する。その結果、複数の積層セラミックコンデンサ100間において、容量値のバラツキを抑制することができるので、結果として、製品の平均容量値の下限側20%をこえて正規分布から外れて発生する容量異常を低減することができる。その結果、容量値許容範囲の下限をこえて突発的に発生する容量異常を低減することができる。
続いて、「均一のNi濃度」について説明する。図3は、図2のいずれかの○印を模式的に拡大した積層セラミックコンデンサ100の断面の部分拡大図である。ハッチは省略してある。図3で例示するように、隣接する2つの内部電極層12の対向する2面間の積層方向において、一方の内部電極層12から50nm離れた箇所から、他方の内部電極層12から50nm離れた箇所までの領域を、仮想的に5等分する。内部電極層12に最も近い2つの測定領域を端部1と称し、中央の測定領域を中央部3と称し、端部1と中央部3との間の測定領域を端部2と称する。5等分によって得られる5つの測定領域のそれぞれにおけるNi濃度が、5つの測定領域の各Ni濃度の平均値の±20%以内に入っていれば、2つの隣接する内部電極層12の間の積層方向において誘電体層11のNi濃度が均一であると定義する。なお、内部電極層12から50nm離れた領域を用いるのは、内部電極層12のNiの反射を拾って正確な測定ができないおそれがあることによる。また、測定領域の幅は、誘電体層11の積層方向の厚みの1倍〜1.5倍程度とする。また、各測定領域の誘電体層11の積層方向の両端面は、全面にわたって、隣接する2つの内部電極層12が重複する領域に位置している。ここでの隣接する2つの内部電極層とは、容量値を生じさせることについて有効な電極のことである。すなわち、外部電極20と外部電極30とにそれぞれ接続された内部電極層のことである。
続いて、Ni濃度の測定手法について説明する。Ni濃度は、誘電体層11の積層方向におけるNi原子の分布を測定することによって算出することができる。Ni原子の分布は、透過型電子顕微鏡等を用いて測定することができる。例えば、TEM−EDS(日本電子(株)製TEM JEM−2100F、EDS検出器(日本電子(株)製 JED−2300T)等を用いることができる。また、測定用の試料は、再酸化処理後の積層セラミックコンデンサを機械研磨(内部電極層と直角な面で研摩)し、イオンミリングによって薄片化することで作製することができる。例えば、5つの測定領域について、厚み0.05μmの試料を作製してもよい。1つの試料で5つの測定領域を測定できるように試料を作成すれば、バラツキを抑えた測定をすることができる。
例えば、プローブ径1.5nmの透過型電子顕微鏡で各測定領域内をそれぞれ全域にわたって走査測定し、各測定領域のNi濃度を測定する。試料の厚みのバラツキの影響を避けるため、Ni濃度として、Ni/(Ba+Ti)の原子濃度比率を用いる。すなわち、透過型電子顕微鏡等でNi原子、Ba原子およびTi原子の存在量を測定することで、Ni濃度すなわち(Ba+Ti)に対するNiの存在比率を測定することができる。なお、内部電極層12の先端部や、誘電体層11に析出物が凝集するような特異点については、Ni濃度測定から除外する。例えば、50nm以上の大きさで母相と異なる組成を含む箇所は測定領域としない。そのような箇所はたとえば、Siを含む化合物、またはMnを含む化合物、またはNi−Mgを含む化合物が凝集して存在する箇所である。あるいはBaおよびまたはTiの存在割合が90%以下となっている箇所である。
例えば、STEM−EDSスペクトルから(Ni_Kα)、(Ba_Lα)、(Ti_Kα)のカウント数を得て、それぞれクリフロリマー法で用いる感度因子(k因子)によって規格化する。
(Ni_Kα)のカウント数=I(Ni)
(Ba_Lα)のカウント数=I(Ba)
(Ti_Kα)のカウント数=I(Ti)
としたとき、Ni濃度={I(Ni)/k(Ni)}/{I(Ba)/k(Ba)+I(Ti)/k(Ti)}とする。なお、k(Ni)、k(Ba)、k(Ti)は規格化のための感度因子である。
続いて、それぞれ規格化した値から、(Ni_Kα)規格値/{(Ba_Lα)規格値+(Ti_Kα)規格値}をNi濃度とする。なお各領域では、(Ba_Lα)+(Ti_Kα)の強度が50万カウントを超えるまで測定する。なお、STEM−EDSスペクトルからのNi濃度算出には、日本電子製のJED Series Analysis Programを用いることができる。
ところで、内部電極層12から誘電体層11にNiが拡散する観点から、内部電極層12が誘電体層11に接触していることと、Niの濃度勾配を維持するために十分なNi量が存在することが必要である。そこで、本実施形態においては、内部電極層12に0.2μm以上の厚みを持たせる。内部電極層12が0.2μm以上の厚みを有することで、内部電極層12から誘電体層11にNiが滞りなく拡散し、内部電極層12に含まれるNiを十分に誘電体層11に拡散させることができる。それにより、誘電体層11の積層方向におけるNi濃度を安定的に均一にすることができる。Niの拡散の観点から、内部電極層12の厚さは、0.3μm以上であることが好ましく、0.6μm以上であることがより好ましい。
また、Niの拡散を十分に促進する観点から、誘電体層11の厚みは小さいことが好ましい。そこで、内部電極層12の厚さの誘電体層11の厚さに対する比(内電厚/誘電体厚)は、0.5以上であることが好ましい。当該比を0.5以上とすることで、誘電体層11にバラツキ無くNiを拡散させることができる。当該比は、0.75以上であることがより好ましく、1.0以上であることがさらに好ましい。
誘電体層11および内部電極層12の厚みは、例えば、以下のように測定することができる。まず、イオンミリング法により積層セラミックコンデンサ100の中央部を図2で例示した断面が露出するように切削し、その断面を走査型電子顕微鏡(SEM)で撮影した写真に基づいて、誘電体層11および内部電極層12の厚み、すなわち積層方向の寸法を測定する。SEM写真の視野角が10〜30μm四方となるように撮影し、3μmおきに複数箇所の誘電体層11および内部電極層12の厚みを測定して、それらの平均値を誘電体層11および内部電極層12の厚みとする。異なる5視野からそれぞれ20箇所の測定をして100データを得て、平均値を層厚とする。
なお、積層セラミックコンデンサ100において積層された複数の誘電体層11のうち80%以上が積層方向において均一のNi濃度を有し、かつ当該誘電体層11に隣接する2つの内部電極層12の厚さが0.2μm以上であることが好ましい。積層セラミックコンデンサ100の積層方向の全体的に誘電体層のNi濃度が均一化され、積層セラミックコンデンサ100の容量値が安定するからである。この場合、複数の積層セラミックコンデンサ100間において、容量値のバラツキを抑制することができる。
本実施形態においては、積層セラミックコンデンサ100において積層された複数の誘電体層11のうち80%以上が積層方向において均一のNi濃度を有していれば、積層セラミックコンデンサ100の積層方向における全体の誘電体層のNi濃度が均一であると定義する。前記80%以上の判断基準として、例えば、図2の○印で例示するように、積層位置の異なる5つの誘電体層11のうち少なくとも4つにおいて誘電体層11のNi濃度が均一であることを指標とすることができる。積層セラミックコンデンサ100において、積層位置の異なる複数の誘電体層11のNi濃度が均一であれば、積層セラミックコンデンサ100の容量値が安定する。それにより、複数の積層セラミックコンデンサ100間において、容量値のバラツキを抑制することができるので、製品の平均容量値の下限側20%をこえて正規分布から外れて発生する容量異常を低減することができる。
なお、積層セラミックコンデンサ100において積層された複数の誘電体層11のうち90%以上が積層方向において均一のNi濃度を有している場合に、積層セラミックコンデンサ100の積層方向における全体の誘電体層のNi濃度が均一であると定義することが好ましい。前記90%以上の判断基準として例えば、図2の○印で例示するように、積層位置の異なる5つの誘電体層11のうちすべてのNi濃度が均一であることを指標とすることができる。
なお、上記5つの測定領域において結晶粒界が存在する場合には、結晶粒内のNi濃度と、当該結晶粒に隣接する結晶粒界のNi濃度とが同等であることが好ましい。この場合、結晶粒界に偏析する傾向にあるNi濃度のバラツキが抑制され、誘電体層11の積層方向において、Ni濃度をより均一化することができる。例えば、図4で例示するように、結晶粒内については、上述した測定手法を用いて、50nm□(図4のハッチ部分)の領域において透過型電子顕微鏡等でNi濃度を、対象領域を走査して測定することができる。結晶粒界については、上述した手法を用いて、結晶粒に隣接する結晶粒界上を1.5nmプローブで例えば10カ所(図4の○部分)をポイント測定し、得られたNi濃度の平均値を結晶粒界のNi濃度として測定することができる。このように測定した結晶粒界のNi濃度に対して結晶粒内のNi濃度が±20%以内であれば、両者のNi濃度が同等であると定義する。
なお、図2で例示するように、積層セラミックコンデンサ100において積層された複数の誘電体層11のうち80%以上において結晶粒内のNi濃度と当該結晶粒に隣接する結晶粒界のNi濃度とが同等である場合には積層セラミックコンデンサ100の全体にわたって結晶粒内のNi濃度と当該結晶粒に隣接する結晶粒界のNi濃度とが同等であると定義する。前記80%以上の判断基準として、例えば、図2で例示するように、積層位置の異なる5つの誘電体層11のうち少なくとも4つにおいて結晶粒内のNi濃度と当該結晶粒に隣接する結晶粒界のNi濃度とが同等であることを指標とすることができる。積層セラミックコンデンサ100の全体にわたって結晶粒内のNi濃度と当該結晶粒に隣接する結晶粒界のNi濃度とが同等であれば、積層セラミックコンデンサ100の容量値がより安定する。それにより、複数の積層セラミックコンデンサ100間において、容量値のバラツキをより抑制することができるので、製品の平均容量値の下限側20%をこえて正規分布から外れて発生する容量異常を低減することができる。なお、明らかに測定対象の製品やロットを代表しないと思われる異常箇所(例えば多くの偏析が凝集しているところなど)や測定箇所から二次相などがある偏析箇所は測定から除外する。例えば、50nm以上の大きさで母相と組成の異なる箇所は測定領域としない。そのような箇所はたとえば、Siを含む化合物、またはMnを含む化合物、またはNi−Mgを含む化合物が凝集して存在する箇所である。あるいはBaおよびまたはTiの存在割合が90%以下となっている箇所である。
なお、上記において、誘電体層11は積層方向において均一のNi濃度を有すると記載したが、誘電体層11におけるNi濃度は、例えば、0.015から0.045程度である。
また、容量異常の発生をより抑制する観点から、上記5つの測定領域の各Ni濃度が5つの測定領域のNi濃度の平均値の±10%以内、より好ましくは±5%以内に入っている場合に、2つの隣接する内部電極層12の間の積層方向において誘電体層11のNi濃度が均一であると定義することが好ましい。また、上記では誘電体としてBaTiOに着目し、卑金属としてNiに着目したが、それに限られない。他の誘電体においても部分的に卑金属濃度が高くなる箇所が現れれば誘電率が低下するため、他の誘電体および他の卑金属についても上記実施形態を適用することができる。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図5は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、図5で例示するように、誘電体層11を形成するための原料粉末を用意する。誘電体層11に含まれるBaおよびTiは、通常はBaTiOの粒子の焼結体の形で誘電体層11に含まれる。BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。BaTiOの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾルゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加してもよい。添加化合物としては、Mg,Mn,V,Cr,希土類元素(Y,Dy,Tm,Ho,Tb,YbおよびEr)の酸化物、並びに、Sm,Eu,Gd,Co,Li,B,Na,KおよびSiの酸化物もしくはガラスが挙げられる。
本実施形態においては、好ましくは、まずBaTiOの粒子に添加化合物を含む化合物を混合して820〜1150℃で仮焼を行う。続いて、得られたBaTiOの粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、上述した方法により得られ、本実施形態に係る積層セラミックコンデンサ100の製造に用いられるBaTiOの粒子の平均粒子径は、誘電体層11の薄層化の観点から、好ましくは50〜150nmである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
(積層工程)
次に、得られたセラミック粉末に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル(DOP)等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、有機バインダを含む金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、極性の異なる一対の外部電極に交互に引き出される内部電極層のパターンを配置する。金属導電ペーストの金属には、純度99%以上のNiを用いる。なお、金属導電ペーストには共材として、平均粒子径が50nm以下のBaTiOを均一に分散させてもよい。
その後、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層が誘電体層の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数(例えば200〜500層)だけ積層する。
積層した誘電体グリーンシートの上下にカバー層13となるカバーシートを圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットする。これにより、積層チップ10の成型体が得られる。
(1次焼成工程)
このようにして得られた積層チップ10の成型体を、250〜500℃のN雰囲気中で脱バインダした後に、還元雰囲気(酸素分圧10−5Pa〜10−7Pa)中で1100〜1300℃で10分〜2時間焼成することで、誘電体グリーンシートを構成する各化合物が焼結して粒成長する。このようにして、内部に焼結体からなる誘電体層11と内部電極層12とが交互に積層されてなる積層チップ10と、積層方向上下の最外層として形成されるカバー層13とを有する積層セラミックコンデンサ100が得られる。
(2次焼成工程)
その後、内部電極層12中のNiを誘電体層11に拡散させるための熱処理として、2次焼成を行う。1次焼成温度よりも50℃〜100℃低い1000℃〜1200℃、酸素分圧10−3Pa〜10−6Paで2時間から4時間程度熱処理する。このように、1次焼成よりも高い酸素分圧で焼成することにより、Niの酸化が促進されて誘電体層11内に十分に拡散する。一方で、温度は1次焼成よりも低いため、誘電体層11における粒成長が抑制される。それにより、誘電体層11が、積層方向において均一のNi濃度を有するようになる。
(3次焼成工程)
その後、再酸化焼成として600℃〜1000℃で酸素分圧10−2Pa〜10Paで1時間程度の3次焼成(再酸化処理)を行なう。3次焼成工程では、酸素分圧が高いのでNiが酸化されるが、焼成温度域は2次焼成工程より低いため誘電体層11内のNi濃度は変動しない。
焼成する温度や時間が不充分のときにNiの拡散が不均一になることがあるため、焼成反応の温度や時間は、部品サイズや積層数など応じて適宜調整することが好ましい。1次焼成工程、2次焼成工程および3次焼成工程を経た後の内部電極層12の厚さが0.2μm以上となるように、積層工程において金属導電ペーストの厚さを調整する。誘電体層11の厚さが、0.3μm以上となるようにすることが好ましく、0.6μm以上となるようにすることがより好ましい。また、内部電極層12の厚さの誘電体層11の厚さに対する比(内電厚/誘電体厚)が0.5以上になるように、積層工程において誘電体グリーンシートの厚さを調整することが好ましい。また、当該比が0.75以上になることがより好ましく、1.0以上となることがさらに好ましい。外部電極20,30は、例えば誘電体層11および内部電極層12を積層した積層チップ10を焼成した後に、その両端部に導電ペーストを焼き付けて形成してもよい。または、2次焼成の前に導電ペーストを塗布して2次焼成のときに同時に焼き付けてもよい。なお、スパッタリング法によって、積層体の両端面に外部電極を厚膜形成してもよい。
上記の製造方法のほか、スラリーを作成するときにスラリーにNiOを添加しても誘電体層11内に均一に形成することができる。スラリーにNiOを添加した上でさらに上記の二次焼成工程を行って内部電極から誘電体層厚に拡散させる方法をとってもよい。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1〜12)
上記実施形態に係る製造方法に従って、積層セラミックコンデンサ100を作製した。表1は、実施例1〜12に共通する構成を示す。なお、外部電極20,30は、積層チップ10の両端部にそれぞれ形成されており、Cu部(厚み22μm)と前記Cu部上にメッキで形成されたNi部(厚み2μm)と前記Ni部上にメッキで形成されたSn部(厚み6μm)の構造を有する。なお、イオンミリング法により積層セラミックコンデンサ100の中央部を図2で例示した断面が露出するように切削し、その断面を走査型電子顕微鏡(SEM)で撮影した写真に基づいて、誘電体層11および内部電極層12の厚み、すなわち積層方向の寸法を測定した。SEM写真の視野角が10〜30μm四方となるように撮影し、3μmおきに複数箇所の誘電体層11および内部電極層12の厚みを測定して、それらの平均値を誘電体層11および内部電極層12の厚みとした。異なる5視野からそれぞれ20箇所の測定をして100データを得て、平均値をそれぞれの厚みとした。
Figure 2017228591
実施例1〜12では、1次焼成工程において、250〜500℃のN雰囲気中で脱バインダした後に、酸素分圧5.0×10−6Paの還元雰囲気中において、1200℃で1時間焼成することで、誘電体グリーンシートを構成する各化合物を焼結して粒成長させた。その後、2次焼成工程において、酸素分圧5.0×10−5Paの還元雰囲気中において、1次焼成工程よりも100℃低い1100℃で、3時間焼成することで、内部電極中のNiを誘電体層に拡散させた。その後、3次焼成工程をおこなった。なお焼成後の内部電極中のNiの純度は95%であった。
比較例1,2では、1次焼成工程において、250〜500℃のN雰囲気中で脱バインダした後に、酸素分圧5.0×10−6Paの還元雰囲気中において、1200℃で1時間焼成することで、誘電体グリーンシートを構成する各化合物を焼結して粒成長させた。その後、2次焼成工程はおこなわずに3次焼成工程をおこなった。
なお、実施例1〜12および比較例1,2について、それぞれ10000個のサンプルを作製した。
実施例1〜12および比較例1,2について、誘電体層11のNi濃度について測定した。上述したように、積層方向において、一方の内部電極層12から50nm離れた箇所から、他方の内部電極層12から50nm離れた箇所までの領域を、仮想的に5等分し、積層方向に垂直な方向には誘電体層の厚さの1.2倍の幅をとり、得られた5つの測定領域におけるNi濃度を測定した。また、各測定領域の積層方向の両端面は、全面にわたって、隣接する2つの内部電極層12が有効な電極として重複して接している。
Ni濃度の測定には、TEM−EDS(日本電子(株)製TEM JEM−2100F、EDS検出器(日本電子(株)製 JED−2300T)を用いた。測定用の試料は、再酸化処理後の積層セラミックコンデンサを機械研磨(内部電極層と直角な面で研摩)し、イオンミリングによって薄片化することで作製した。5つの測定領域それぞれについて、厚み0.05μmの試料を作製した。プローブ径1.5nmで各測定領域内を走査測定し、各測定領域のNi濃度を測定した。なお、Ni濃度測定に際して、上述したように、日本電子製のJED Series Analysis Programを用いてSTEM−EDSスペクトルからNi濃度を算出した。5つの測定領域のNi濃度が各測定領域のNi濃度の平均値の±20%以内に入っていれば、積層セラミックコンデンサ100における誘電体層11のNi濃度が均一であるとした。積層セラミックコンデンサ100において、異なる5つの誘電体層11のうち少なくとも4つにおいて誘電体層11のNi濃度が均一であった場合に、積層セラミックコンデンサ100の積層方向における全体の誘電体層のNi濃度が均一であるとした。
(分析)
図6に、内部電極層12の厚さ、誘電体層11の厚さ、内部電極層12の厚さの誘電体層11の厚さに対する比、Ni濃度の均一・不均一を示す。図6に示すように、実施例1〜12については、積層セラミックコンデンサ100の積層方向における全体の誘電体層11のNi濃度が均一であった。これは、内部電極層12の厚さを0.2μm以上とすることによって、Niを誘電体層11に十分に拡散できたからであると考えられる。また、実施例2,5では任意の5か所のうち1か所の誘電体層11においては積層方向におけるNi濃度が均一にならなかったのに対して、残りの実施例では任意の5か所の全ての誘電体層11において積層方向におけるNi濃度が均一となった。これは、内部電極層12の厚さの誘電体層11の厚さに対する比が0.5以上であり、Niを誘電体層11に十分に拡散させることができたからであると考えられる。これらに対して、比較例1,2では、積層セラミックコンデンサ100の積層方向における誘電体層のNi濃度が均一とはならなかった。これは、内部電極層12の厚さが0.2μm未満であり、十分にNiを誘電体層11に拡散させることができなかったからであると考えられる。
なお内部電極層12の厚さの誘電体層11の厚さに対する比は、2.0以下が好ましく、1.5以下がより好ましい。内部電極層12の厚さと誘電体層11の厚さの比を上記のような範囲とすることで、それぞれ積層数を多く設定できるので、積層セラミックコンデンサ100の高容量化を図ることができる。
図6において、‘均一箇所数’欄に記載した数は、異なる5箇所の誘電体層11を測定した中で均一と判定された箇所の数である。‘ズレが最も高い領域’欄に記載したのは、測定した中でNi濃度が平均値から最も大きく離れた測定領域の位置を図3にしたがって表したものである。なお、実施例2,5では、Ni濃度が均一となったものについて記載した。‘平均値からのズレの割合’欄に記載したのは、測定した中でNi濃度が平均値から最も大きく離れたときのズレの割合である。なお実施例1〜12においては、Ni濃度が均一となったものの中でNi濃度が平均値から最も大きく離れたときのズレの割合を記載した。
次に、容量値のバラツキについて試験した。実施例1〜12および比較例1,2のそれぞれについて、10000個のサンプルの容量値を測定し、平均値±20%を超えるサンプルの個数を調べた。図6に結果を示す。図6に示す容量異常数は、10000個のサンプルについて、平均値から±20%を超えたサンプル数である。容量異常数ゼロ個を○とし、容量異常数1個以上を×とした。実施例1〜12のいずれにおいても、容量異常数はゼロとなった。これは、内部電極層12の厚さを0.2μm以上とすることで誘電体層11の5つの測定領域の積層方向においてNi濃度が均一となり、誘電率の低下を抑制でき、積層セラミックコンデンサ100の容量値が安定したからであると考えられる。これに対して、比較例1,2では、容量異常数が多くなった。これは、内部電極層12の厚さが、0.2μm未満であることから積層方向において誘電体層11のNi濃度が均一とならなかったことで誘電率の低下を抑制できず、積層セラミックコンデンサの容量値が安定しなかったからであると考えられる。
実施例1〜12において、結晶粒内のNi濃度と前記結晶粒に隣接する結晶粒界のNi濃度を前述の方法で測定したところ、すべての実施例で結晶粒内のNi濃度は前記結晶粒に隣接する結晶粒界のNi濃度の±20%以内で同等であった。このように実施例1〜7ではNiが粒界に偏って存在していないので容量値が安定しているといえる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
1 端部
2 端部
3 中央部
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
20,30 外部電極
100 積層セラミックコンデンサ

Claims (6)

  1. 1対の外部電極と、
    卑金属を含み、前記外部電極の一方に接続された第1内部電極と、
    前記第1内部電極上に積層され、セラミック材料と前記卑金属とを含む誘電体層と、
    前記誘電体層上に積層され、前記卑金属を含み、前記外部電極の他方に接続された第2内部電極と、を備え、
    前記第1内部電極と前記第2内部電極との間の前記積層の方向において、前記誘電体層の前記第1内部電極から50nm離れた位置から前記誘電体層の前記第2内部電極から50nm離れた位置までを積層方向に5つの領域に等分し、前記5つの各領域における前記卑金属のそれぞれの濃度が、前記5つの領域の前記卑金属の平均濃度の±20%以内であり、
    前記第1内部電極および前記第2内部電極の厚さが0.2μm以上であることを特徴とする積層セラミックコンデンサ。
  2. 前記5つの各領域における前記卑金属のそれぞれの濃度が、前記5つの領域の前記卑金属の平均濃度の±10%以内であることを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 前記5つの各領域における前記卑金属のそれぞれの濃度が、前記5つの領域の前記卑金属の平均濃度の±5%以内であることを特徴とする請求項1記載の積層セラミックコンデンサ。
  4. 前記第1内部電極および前記第2内部電極のそれぞれの厚さの前記誘電体層の厚さに対する比は、0.5以上であることを特徴とする請求項1〜3のいずれか一項に記載の積層セラミックコンデンサ。
  5. 前記セラミック材料は、BaTiOであり、
    前記卑金属は、Niであることを特徴とする請求項1〜4のいずれか一項に記載の積層セラミックコンデンサ。
  6. 複数の誘電体層が内部電極を介して積層され、
    前記複数の誘電体層のうち80%以上が前記誘電体層であり、当該誘電体層を挟む2つの内部電極が前記第1内部電極および前記第2内部電極であることを特徴とする請求項1〜4のいずれか一項に記載の積層セラミックコンデンサ。
JP2016122005A 2016-06-20 2016-06-20 積層セラミックコンデンサ Active JP6955849B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016122005A JP6955849B2 (ja) 2016-06-20 2016-06-20 積層セラミックコンデンサ
KR1020170031106A KR102321228B1 (ko) 2016-06-20 2017-03-13 적층 세라믹 콘덴서
US15/456,991 US10431383B2 (en) 2016-06-20 2017-03-13 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016122005A JP6955849B2 (ja) 2016-06-20 2016-06-20 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2017228591A true JP2017228591A (ja) 2017-12-28
JP6955849B2 JP6955849B2 (ja) 2021-10-27

Family

ID=60661446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016122005A Active JP6955849B2 (ja) 2016-06-20 2016-06-20 積層セラミックコンデンサ

Country Status (3)

Country Link
US (1) US10431383B2 (ja)
JP (1) JP6955849B2 (ja)
KR (1) KR102321228B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6955848B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955846B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6984999B2 (ja) 2016-06-20 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6955845B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6945972B2 (ja) 2016-06-20 2021-10-06 太陽誘電株式会社 積層セラミックコンデンサ
JP6955847B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955850B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP7347919B2 (ja) * 2017-12-15 2023-09-20 太陽誘電株式会社 積層セラミックコンデンサ
JP7089402B2 (ja) * 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
WO2021235238A1 (ja) * 2020-05-19 2021-11-25 京セラ株式会社 コンデンサ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060526A (ja) * 1999-08-23 2001-03-06 Tdk Corp 積層セラミックコンデンサの製造方法。
JP2003173925A (ja) * 2001-09-27 2003-06-20 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP2007242525A (ja) * 2006-03-10 2007-09-20 Tdk Corp セラミック粉末及びこれを用いた導電ペースト、積層セラミック電子部品、その製造方法
JP2011211058A (ja) * 2010-03-30 2011-10-20 Tdk Corp 電子部品の製造方法および電子部品の評価方法
JP2013058718A (ja) * 2011-09-08 2013-03-28 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4086649A (en) 1974-12-26 1978-04-25 Union Carbide Corporation Ceramic capacitor made from firing small barium titanate particles
JP2970030B2 (ja) 1991-04-18 1999-11-02 松下電器産業株式会社 積層セラミックコンデンサとその製造方法およびそれに用いる外部電極用ペースト
JPH104027A (ja) 1996-06-14 1998-01-06 Murata Mfg Co Ltd 積層型電子部品
JP3391269B2 (ja) 1998-01-20 2003-03-31 株式会社村田製作所 誘電体セラミックおよびその製造方法、ならびに、積層セラミック電子部品およびその製造方法
JP3370933B2 (ja) 1998-05-01 2003-01-27 太陽誘電株式会社 積層セラミックコンデンサ
JP3606079B2 (ja) 1998-12-25 2005-01-05 株式会社村田製作所 非直線性誘電体磁器、パルス発生用コンデンサ、高圧蒸気放電灯回路および高圧蒸気放電灯
JP2000331867A (ja) 1999-05-17 2000-11-30 Murata Mfg Co Ltd 積層コンデンサ及びその製造方法
US7354642B2 (en) 2000-02-16 2008-04-08 Taiyo Yuden Co., Ltd. Multilayer displacement element
TWI240288B (en) 2003-01-31 2005-09-21 Murata Manufacturing Co Dielectric ceramic and the manufacturing method thereof, and the laminated ceramic condenser
US6828266B1 (en) * 2003-05-16 2004-12-07 Ferro Corporation X7R dielectric composition
JP4407299B2 (ja) 2004-01-30 2010-02-03 Tdk株式会社 積層セラミックコンデンサ
JP2006319205A (ja) 2005-05-13 2006-11-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
TW200733159A (en) 2006-02-24 2007-09-01 Wei-Hsing Tuan Ceramic dielectrics and base-metal-electrode multilayer ceramic capacitors
JP4635928B2 (ja) 2006-03-27 2011-02-23 Tdk株式会社 積層型電子部品およびその製造方法
KR101161495B1 (ko) 2007-09-19 2012-06-29 가부시키가이샤 무라타 세이사쿠쇼 유전체 세라믹 및 적층 세라믹 콘덴서
US20100110608A1 (en) * 2008-11-06 2010-05-06 Frank Wei Core-shell structured dielectric particles for use in multilayer ceramic capacitors
JP2010232248A (ja) 2009-03-26 2010-10-14 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP5455164B2 (ja) 2009-09-07 2014-03-26 株式会社村田製作所 誘電体磁器組成物、及び積層セラミックコンデンサ
JP5146852B2 (ja) 2010-03-05 2013-02-20 株式会社村田製作所 積層セラミックコンデンサ
JP2012129508A (ja) 2010-11-22 2012-07-05 Tdk Corp 積層型セラミック電子部品
JP5472667B2 (ja) 2011-02-04 2014-04-16 株式会社村田製作所 バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法
JP5838927B2 (ja) 2011-10-14 2016-01-06 Tdk株式会社 積層セラミック電子部品
KR101548798B1 (ko) 2013-04-16 2015-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
JP5897661B2 (ja) 2013-08-30 2016-03-30 太陽誘電株式会社 積層セラミックコンデンサ
KR102004773B1 (ko) 2013-11-21 2019-07-29 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
JP2016001723A (ja) 2014-05-22 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ
JP6578703B2 (ja) 2015-03-31 2019-09-25 Tdk株式会社 積層セラミック電子部品
JP6945972B2 (ja) 2016-06-20 2021-10-06 太陽誘電株式会社 積層セラミックコンデンサ
JP6955845B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6984999B2 (ja) 2016-06-20 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6955847B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955846B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955848B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955850B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060526A (ja) * 1999-08-23 2001-03-06 Tdk Corp 積層セラミックコンデンサの製造方法。
JP2003173925A (ja) * 2001-09-27 2003-06-20 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP2007242525A (ja) * 2006-03-10 2007-09-20 Tdk Corp セラミック粉末及びこれを用いた導電ペースト、積層セラミック電子部品、その製造方法
JP2011211058A (ja) * 2010-03-30 2011-10-20 Tdk Corp 電子部品の製造方法および電子部品の評価方法
JP2013058718A (ja) * 2011-09-08 2013-03-28 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
KR20170142850A (ko) 2017-12-28
KR102321228B1 (ko) 2021-11-03
JP6955849B2 (ja) 2021-10-27
US20170365408A1 (en) 2017-12-21
US10431383B2 (en) 2019-10-01

Similar Documents

Publication Publication Date Title
KR102303565B1 (ko) 적층 세라믹 콘덴서
KR102266821B1 (ko) 적층 세라믹 콘덴서
JP6955849B2 (ja) 積層セラミックコンデンサ
KR102301980B1 (ko) 적층 세라믹 콘덴서
KR102301979B1 (ko) 적층 세라믹 콘덴서
CN107527736B (zh) 多层陶瓷电容器
KR102280075B1 (ko) 적층 세라믹 콘덴서
JP6984999B2 (ja) 積層セラミックコンデンサ
JP6970792B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6970793B2 (ja) 積層セラミックコンデンサおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200421

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200720

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201222

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210216

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210416

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210810

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210914

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211004

R150 Certificate of patent or registration of utility model

Ref document number: 6955849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250