JP2017200135A5 - - Google Patents

Description

本発明の撮像装置は、行列状に配列され、各々が放射線又は光に応じた電気信号が非破壊で読み出される複数の画素と、前記複数の画素から非破壊で読み出された電気信号を順に出力する出力アンプと、前記複数の画素から１のフレーム画像データとなる電気信号が非破壊で読み出される期間に、前記複数の画素のうちある行の画素の夫々から電気信号が非破壊で読み出される非破壊読み出し処理を複数回行い、その後に次の行の画素の夫々から電気信号が非破壊で読み出される非破壊読み出し処理を複数回行う制御部と、を有する撮像装置であって、前記制御部は、前記ある行の画素の非破壊読み出し処理を複数回行う間に前記出力アンプのリセットを行う、ことを特徴とする。

Claims (16)

1. 行列状に配列され、各々が放射線又は光に応じた電気信号が非破壊で読み出される複数の画素と、
   前記複数の画素から非破壊で読み出された電気信号を順に出力する出力アンプと、
   前記複数の画素から１のフレーム画像データとなる電気信号が非破壊で読み出される期間に、前記複数の画素のうちある行の画素の夫々から電気信号が非破壊で読み出される非破壊読み出し処理を複数回行い、その後に次の行の画素の夫々から電気信号が非破壊で読み出される非破壊読み出し処理を複数回行う制御部と、
   を有する撮像装置であって、
   前記制御部は、前記ある行の画素の非破壊読み出し処理を複数回行う間に前記出力アンプのリセットを行う、ことを特徴とする撮像装置。
2. 前記制御部は、前記ある行の画素の複数回の非破壊読み出し処理のうち２回目以降の非破壊読み出し処理の開始の指示に応じて前記出力アンプのリセットを行う、ことを特徴とする請求項１に記載の撮像装置。
3. 前記制御部は、前記複数の画素の選択を行単位で行う行選択回路と、前記複数の画素の選択を列単位で行う列選択回路と、前記行選択回路と前記列選択回路と前記出力アンプとを制御する制御回路と、を含み、
   前記制御回路は、前記行選択回路が前記ある行の画素の選択を行っている期間において、ａを１以上の自然数とすると、前記列選択回路が前記ある行の画素のａ回目の選択を最後に行う最後の列の画素のａ回目の選択を行ってから前記ある行の画素のａ＋１回目の選択を最初に行う最初の列の画素のａ＋１回目の選択を行うまでの間に、前記出力アンプのリセットを行うことを特徴とする請求項１又は２に記載の撮像装置。
4. 前記制御回路は、前記行選択回路に前記ある行の画素の選択を開始させる行選択開始信号と、前記列選択回路に列単位での前記複数の画素の選択を開始させる列選択開始信号と、を出力し、
   前記列選択回路は、前記行選択開始信号に応じた１個目の前記列選択開始信号に基づいて前記ある行の複数の画素の１回目の選択を開始し、前記行選択開始信号に応じたａ＋１個目の前記列選択開始信号に基づいて前記ａ＋１回目の選択を開始し、
   前記制御回路は、前記ａ＋１個目の前記列選択開始信号に応じて前記出力アンプのリセットを行うことを特徴とする請求項３に記載の撮像装置。
5. 前記出力アンプのリセットは、前記出力アンプの入力に基準電圧を供給して前記出力アンプの出力を固定することによって行われる請求項１〜４のいずれか１項に記載の撮像装置。
6. 前記基準電圧は、前記複数の画素に前記放射線又は光が照射されていないときに前記複数の画素から読み出された電気信号と略等しいことを特徴とする請求項５に記載の撮像装置。
7. 前記基準電圧を供給する電圧供給部を更に含むことを特徴とする請求項５又は６に記載の撮像装置。
8. 前記複数の画素は単結晶半導体からなる撮像基板に設けられており、前記出力アンプは前記撮像基板とは別の回路基板に設けられていることを特徴とする請求項７に記載の撮像装置。
9. 前記電圧供給部は、前記撮像基板と前記回路基板との間で電気的に接続されていることを特徴とする請求項８に記載の撮像装置。
10. 前記電圧供給部は、前記撮像基板に設けられており、前記複数の画素と前記出力アンプの間で電気的に接続されていることを特徴とする請求項８に記載の撮像装置。
11. 前記複数の画素は、夫々、放射線又は光を電荷に変換する変換部と、前記電荷を増幅するための増幅部と、前記変換部で変換された電荷が前記増幅部で増幅された信号を保持するための保持部と、を備えることを特徴とする請求項８から１０のいずれか１項に記載の撮像装置。
12. 前記保持部は、第１感度の前記変換部で変換された電荷が前記増幅部で増幅された第１信号を保持するための第１保持部と、前記１感度と異なる第２感度の前記変換部で変換された電荷が前記増幅部で増幅された第２信号を保持するための第２保持部と、前記増幅部のオフセット信号を保持するための第３保持部と、を含むことを特徴とする請求項１１に記載の撮像装置。
13. 前記出力アンプは差動アンプであり、
    導通することにより前記差動アンプの反転入力端子に前記第１信号を入力させる第１スイッチと、導通することにより前記反転入力端子に前記第２信号を入力させる第２スイッチと、導通することにより前記反転入力端子に前記基準電圧を入力させる第３スイッチと、導通することにより前記差動アンプの非反転入力端子に前記オフセット信号を入力させる第４スイッチと、導通することにより前記非反転入力端子に前記基準電圧を入力させる第５のスイッチと、を更に含むことを特徴とする請求項１２に記載の撮像装置。
14. 前記回路基板は、前記出力アンプから出力されたアナログ信号である前記電気信号をデジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器からのデジタル信号に基づいて前記出力アンプ及び前記Ａ／Ｄ変換器のオフセット成分を補正するための補正用電圧を前記出力アンプの入力に供給する補正部と、を含み、
    前記制御回路は、前記補正部が前記補正用電圧を出力している場合には前記電圧供給部による前記基準電圧の供給を行わないように制御することを特徴とする請求項８から１３のいずれか１項に記載の撮像装置。
15. 前記変換素子は、前記放射線を光に変換する波長変換体と、前記光を前記電荷に変換する光電変換素子と、を含むことを特徴とする請求項１１から１４のいずれか１項に記載の撮像装置。
16. 請求項１から１５のいずれか１項に記載の撮像装置と、
    前記撮像装置からの信号を処理する処理装置と、
    前記撮像装置に向けて放射線を発生する放射線発生装置と、
    を備えることを特徴とする放射線撮像システム。