JP2017199809A - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP2017199809A
JP2017199809A JP2016089731A JP2016089731A JP2017199809A JP 2017199809 A JP2017199809 A JP 2017199809A JP 2016089731 A JP2016089731 A JP 2016089731A JP 2016089731 A JP2016089731 A JP 2016089731A JP 2017199809 A JP2017199809 A JP 2017199809A
Authority
JP
Japan
Prior art keywords
conductor layer
power semiconductor
solder
distal
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016089731A
Other languages
English (en)
Other versions
JP6697944B2 (ja
Inventor
伸洋 浅地
Nobuhiro Asaji
伸洋 浅地
進吾 須藤
Shingo Sudo
進吾 須藤
藤野 純司
Junji Fujino
純司 藤野
吉田 博
Hiroshi Yoshida
博 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016089731A priority Critical patent/JP6697944B2/ja
Publication of JP2017199809A publication Critical patent/JP2017199809A/ja
Application granted granted Critical
Publication of JP6697944B2 publication Critical patent/JP6697944B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401Structure
    • H01L2224/1403Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】電力用半導体素子における電極の接続品質を従来に比べて向上可能な電力用半導体装置を提供する。
【解決手段】電力用半導体素子3,20と、絶縁層、近位導体層53及び遠位導体層52を有するプリント基板50とを備え、プリント基板は、絶縁層の近位面に近位導体層を、遠位面に遠位導体層を有し、電力用半導体素子における主電極と遠位導体層とを第1はんだ42,44で接合し、電力用半導体素子における信号電極と近位導体層とを第2はんだ43で接合している。
【選択図】図1

Description

本発明は、エネルギーを効率的に利用するためのキーパーツである電力用半導体装置に関し、特に、電力用半導体素子が実装された絶縁基板と電力用半導体素子用の主回路が形成されたプリント基板とを備えた電力用半導体装置に関する。
産業用機器、電鉄、家電等の幅広い分野で普及している電力用半導体装置において、特に産業用機器に搭載される電力用半導体装置には、小型化、高放熱性及び高信頼性が求められる。このような電力用半導体装置では、IGBT(Insulated Gate Bipolar Transistor)あるいはFwDi等の電力用半導体素子を放熱性の高い絶縁基板に実装し、電力用半導体素子の表面電極に対して例えばアルミニウムワイヤ等で配線を行い回路を構成する場合が多い。
このような構造では、電力用半導体素子から電力用半導体装置のケースに配置される外部電極までの配線は、絶縁基板に形成した導体層パターンが用いられる。よって高価である絶縁基板の面積が大きくなり、コストアップすると共に、電力用半導体装置の外形が大きくなるという課題がある。
そこで電力用半導体装置の小型化のため、特許文献1では、半導体素子が実装された絶縁基板と両面配線されたプリント基板とを、はんだ等の導電性接着剤で電気的に接続して樹脂筐体内に収納した多層配線構造が提案されている。
特開2012−74730号公報
通常のプリント基板を用いた多層配線構造では、電力用半導体素子の主電極及び信号電極は、はんだによりプリント基板の裏面(下面)における銅導体層とのみ接続されている。
ここで主電極は、大電流接点であるため、絶縁距離を確保し、膨張係数差により生じる熱ひずみを低減して接続信頼性を確保する必要があり、そのためには、主電極におけるはんだ高さをなるべく大きくする必要がある。一方、信号電極は、トランジスタ密度を上げるために、信号電極におけるはんだ高さをなるべく小さくする必要がある。よって、特性、信頼性、あるいは生産性の面から、求められる高さが異なるはんだ接合部の形成を同工程で行い得る構成が必要となる。例えばはんだを予め供給してバンプを形成しようとした場合、はんだがあふれてショートする懸念があるため、はんだ高さを大きくすることは困難となる。
特許文献1では、絶縁基板及びプリント基板を用いた電力用半導体装置の構造が示されているが、積層構造のため主電極用のはんだ厚が変化する可能性が懸念され、温度サイクル下における接続信頼性の確保に若干の不安が懸念される。
本発明は、上述したような問題点を解決するためになされたもので、電力用半導体素子における電極の接続品質を従来に比べて向上可能な電力用半導体装置を提供することを目的とする。
上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における電力用半導体装置は、電力用半導体素子と、上記電力用半導体素子に対向して位置し、絶縁層、近位導体層及び遠位導体層を有する絶縁板材と、を備え、上記絶縁層は、厚み方向において互いに対向する、上記電力用半導体素子に近位の近位面及び上記電力用半導体素子に遠位の遠位面を有し、上記絶縁板材は、上記近位面に上記近位導体層を、上記遠位面に上記遠位導体層を有し、上記電力用半導体素子における主電極と上記遠位導体層とを第1はんだで接合しており、上記電力用半導体素子における信号電極と、上記近位導体層とを第2はんだで接合している、ことを特徴とする。
本発明の一態様における電力用半導体装置によれば、電力用半導体素子における主電極は、絶縁板材において、電力用半導体素子に対してより遠くに位置する遠位導体層とはんだで接続し、電力用半導体素子における信号電極は、絶縁板材における近位導体層とはんだで接続する。したがって、当該電力用半導体装置によれば、異なる高さのはんだ接合部の形成が可能となる。その結果、大電流接点である主電極では、絶縁距離を確保することが可能となり、また、温度サイクルに起因してはんだに作用する熱応力を緩和でき、接続信頼性を確保することができ、さらに信号電極でのショート不良も低減することができる。
また、信号電極のサイズを大きくすることなく主電極と共にはんだ接合が可能であるため、電力用半導体素子のサイズの大型化が防止できる。
さらにまた、信号電極のみをワイヤボンドによって接続する場合と比較すると、主電極及び信号電極は共にはんだで接合することから、生産性を向上させることができ、また、主電極をはんだ接合するときのはんだ飛散による、信号電極におけるワイヤボンド不良の発生を抑制することもできる。
実施の形態1による電力用半導体装置の概念図である。 図1に示すプリント基板と電力用半導体素子との接合状態を示す概念図である。 実施の形態2による電力用半導体装置の概念図である。 図3に示すプリント基板と電力用半導体素子との接合状態を示す概念図である。 実施の形態3による電力用半導体装置の概念図である。 図5に示すプリント基板と電力用半導体素子との接合状態を示す概念図である。 図5に示すプリント基板と電力用半導体素子との接合状態の概略を示す平面図である。
実施形態である電力用半導体装置について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下の説明が不必要に冗長になるのを避け当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。また、以下の説明及び添付図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。
実施の形態1.
図1は、実施の形態1による電力用半導体装置101の全体構造を概略を示す図である。この電力用半導体装置101は、基本的構成部分として、電力用半導体素子の一例に相当するIGBT20(Insulated Gate Bipolar Transistor)及びダイオード3と、絶縁板材の一例に相当するプリント基板50とを備える。電力用半導体装置101は、本実施形態のように、さらに、絶縁基板1、封止樹脂6、ケース7、及び電極端子8等を有することができる。このような電力用半導体装置101の構成について、以下に説明する。
絶縁基板1は、図2に示すように、樹脂絶縁シート1aの両面に銅導体層1b,1cを接着して構成され、銅導体層1cには、はんだ41によってIGBT20及びダイオード3が電気的かつ機械的に接続される。ここではんだ41として、例えばSn−Ag−Cu系のはんだが用いられる。このような絶縁基板1は、IGBT20及びダイオード3の放熱と、両半導体素子の裏面側の配線とを兼ねている。
絶縁基板1に実装されたIGBT20等の電力用半導体素子に平行又は略平行に、プリント基板50が配置される。プリント基板50は、その材質が例えばFR−4(Flame Retardant Type 4)等の絶縁層51を有する。絶縁層51は、図2に示すように、その厚み方向51cにおいて互いに対向する、電力用半導体素子から遠位側の遠位面51aと、近位側の近位面51bとを有する。遠位面51aには回路パターンとなる遠位導体層52が、近位面51bにも回路パターンとなる近位導体層53が、それぞれ接着シート(図示せず)により接着されている。遠位導体層52及び近位導体層53の材料としては例えば銅が使用される。また、遠位導体層52と近位導体層53とは、スルーホール55を介して電気的に連結されている。
このような遠位導体層52及び近位導体層53は、IGBT20及びダイオード3における各表面電極とはんだ42,43,44によって接合され、電気的かつ機械的に接続される。はんだ42,43,44として、例えばSn−Ag−Cu系のはんだが用いられる。具体的には、ダイオード3の表面電極は、図1に示すように、はんだ44によってプリント基板50の遠位導体層52に接合され、IGBT20において主電極に相当するエミッタ電極22は、はんだ42によって遠位導体層52に接合されている。また、IGBT20において信号電極に相当するゲート電極21は、はんだ43によって近位導体層53に接合されている。このように、電力用半導体素子における表面電極と、プリント基板50における遠位導体層52とをはんだで接合するために、プリント基板50における絶縁層51さらには近位導体層53は、厚み方向51cにおいて、はんだ42、44と非接触な貫通開口58を有する。
ここで貫通開口58を、はんだ42、44と接触しない大きさに設定することで、厚み方向51cにおける線膨張係数が大きい絶縁層51が変形した場合でも、はんだ42、44が変形するのを抑制することができる。よって、温度サイクルの存在下における、はんだ接合の信頼性向上を図ることができる。
また、プリント基板50における遠位導体層52及び近位導体層53と、IGBT20等の電力用半導体素子の表面電極とを接合するはんだ42,43,44は、熱応力を低減するためにフィレットを形成することが望ましい。
本実施形態では、図2に示すように、IGBT20において主電極に相当するエミッタ電極22は、はんだ42と接合している主電極接合領域54bを有する。また、プリント基板50における遠位導体層52は、はんだ42と接合している遠位導体層接合領域54aを有する。ここで図2に示すように、遠位導体層接合領域54aは、主電極接合領域54bに比べて小さい。これにより、フィレットの形成を可能にしている。尚、遠位導体層接合領域54a及び主電極接合領域54bを合わせて、接合部54と記す場合もある。
このような接合領域の大小を形成するためには、はんだが濡れ広がる領域を制限すればよい。例えば、遠位導体層52における遠位導体層接合領域54aを形成するために、プリント基板50の絶縁層51における貫通開口58の面積を調整する、あるいは、はんだレジストにより遠位導体層52の露出面積を調整する、ことで実現可能である。また、近位導体層53においては、エッチングによりパターン面積を調整する、あるいは、はんだレジストによる露出面積を調整する、ことで実現可能である。
また、互いに対向するプリント基板50と、IGBT20及びダイオード3の電力用半導体素子とは、封止樹脂6にエポキシ樹脂を用いた場合、両者間の電気的絶縁を確保するために、0.2mm以上の隙間が必要となる。
さらに、絶縁基板1の外縁部分には、図1に示すように、主にPPS(ポリフェニレンサルファイド)からなるケース7がシリコーン接着剤(図示せず)で接着されている。ケース7には電極端子8がインサートされている。電極端子8は、例えばアルミニウム製で一例としてφ0.3mmのボンディングワイヤ9によって遠位導体層52と電気的に接続されている。
ケース7の内側には、絶縁基板1とプリント基板50との隙間からプリント基板50の上面を覆うまで、エポキシ樹脂の封止樹脂6が注入され、真空脱泡後、加熱して硬化される。
以上説明した構成を備えて電力用半導体装置101が形成される。
図2に示すように、遠位導体層接合領域54aは、遠位導体層52の面内に存在し、IGBT20のエミッタ電極22とはんだ42で接合している。またIGBT20のゲート電極21は、近位導体層53とはんだ43で接合している。またダイオード3の表面電極は、遠位導体層52とはんだ44で接合している。この結果、電力用半導体装置101では、IGBT20において、相対的に小面積であるゲート電極21、及び、大面積であるエミッタ電極22は、プリント基板50の近位導体層53及び遠位導体層52に、それぞれ、同工程にてはんだ付けがなされ、厚み方向51cにおいて異なる高さのはんだ接合部の形成を実現している。このようにして電力用半導体装置101では、はんだがあふれてショートすることはなく、絶縁性が確保可能である。
また、大電流が流れるIGBT20のエミッタ電極22、及びダイオード3の表面電極を接合するはんだ42,44は、厚く形成することができる。よって、温度サイクルにより、熱膨張係数差に起因する例えばIGBT20とはんだ42との間に作用する熱応力を緩和することができ、接続信頼性を確保することができる。さらに、ゲート電極21におけるショート不良を低減することができる。
また、ゲート電極21のみをワイヤボンドによって接続する場合と比較すると、エミッタ電極22と共にゲート電極21も、はんだ接合するため、生産性を向上することができる。さらに、エミッタ電極22のはんだ接合時におけるはんだ飛散に起因する、ゲート電極21のワイヤボンド不良の発生も抑制することができる。
また、IGBT20のゲート電極21は、例えばφ0.3mmあるいはφ0.4mmのアルミニウムワイヤのサイズに合わせて設計されているため、ゲート電極21の小面積化が可能となり、トランジスタ密度を向上することができる。結果としてチップサイズの縮小化を図ることができる。
仮にIGBT20のエミッタ電極22を近位導体層53に接続した場合には、断面積が小さく抵抗の大きいスルーホール55を介して遠位導体層52さらに電極端子8へ電流が流れることになる。よって、スルーホール55における発熱が大きくなり、耐熱性の低いFR−4製のプリント基板50が破壊する可能性も懸念される。
しかしながら、本実施形態では、エミッタ電極22を遠位導体層52に直接接続していることから、上述のような発熱は低減でき、プリント基板50の破壊を防止することができる。
また、プリント基板50における遠位導体層52及び近位導体層53と、IGBT20等の電力用半導体素子における表面電極との接合は、板状はんだをこれらの間に挟みリフローを行う、クリームはんだを塗布しておきリフローを行う、電力用半導体素子の表面電極に予めはんだ接合しておき、後にリフローを行う、あるいは、プリント基板50の遠位導体層52及び近位導体層53においてはんだ接合部となる領域に予め球状のはんだを接合しておき、後にリフローを行う、という方法が適用可能である。
本実施形態の構成に対して、以下のような構成例(変形例)を採ることもできる。
即ち、本実施形態では、電力用半導体素子としてIGBTを用いたが、MOSFETでも同様の構造を形成することができる。
また、IGBTとダイオードとが一体化されたRC−IGBTについても同様の構造を形成することができる。
また本実施形態では、IGBT20のゲート電極21及びエミッタ電極22をプリント基板50における導体層とはんだで接続しているが、ゲート電極21及びエミッタ電極22に限らず、電力用半導体素子の表面に形成された主電極、制御電極、信号電極に同様の構造を形成することができる。
また本実施形態では、ダイオード3とIGBT20とが1対の1in1でのモジュール構成であったが、2対の2in1、あるいは6対の6in1、さらには、コンバータとブレーキとなる電力用半導体素子とが一つに搭載された構成であっても同様の効果が得られる。
また本実施形態では、絶縁基板1の材料として、絶縁シートを用いた金属基板を用いたが、AlN、アルミナ、SiN等のセラミック材料で形成したセラミック基板でも同様の効果が得られる。
また本実施形態では、電力用半導体素子用のパワー回路が形成された基板として、絶縁層51の両面に銅導体層としての遠位導体層52及び近位導体層53を形成したプリント基板50を用いたが、AlN、アルミナ、SiN等のセラミック材料で形成されたセラミック基板でも同様の効果が得られる。
また本実施形態では、アルミニウム製のボンディングワイヤ9を用いたが、銅製ワイヤ、アルミ被覆銅ワイヤ、又は金ワイヤを用いても同様の効果が得られる。
また本実施形態では、電力用半導体素子と絶縁基板1との接続、及び、プリント基板50と電力用半導体素子との接続に、はんだを用いたが、Agフィラーをエポキシ樹脂に分散させた導電性接着剤、ナノ粒子を低温焼成させるAgナノパウダ、あるいはCuナノパウダ等を用いても同様の効果が得られる。
また本実施形態では、ケース7の材料としてPPSを用いたが、より耐熱性の高いLCP(液晶ポリマー)を用いても同様の効果が得られる。
また、ダイレクトポッティング封止樹脂については,流し込んで常温硬化させる種類のものでも同様の効果が得られる。
また、ケース7を用いず、金型を用いてトランスファモールド封止樹脂によって封止を行うトランスファモールドパッケージであっても、同様の効果が得られる。
実施の形態2.
図3は、実施の形態2による電力用半導体装置102の全体構造を概略を示す図であり、また図4は、電力用半導体装置102における電力用半導体素子とプリント基板との接合を説明するための図である。
本実施形態2における電力用半導体装置102は、上述の実施形態1における電力用半導体装置101と比較して、遠位導体層52がはんだ進入孔56を有する点でのみ相違する。以下では、主にこの相違点について説明を行い、同一又は類似の構成部分については、その説明を省略する。
実施形態1で説明したように、プリント基板50における遠位導体層52は、電力用半導体素子の表面電極、例えばIGBT20におけるエミッタ電極22がはんだ接合される遠位導体層接合領域54aを有する。はんだ進入孔56は、図3及び図4に示すように、遠位導体層接合領域54aに対応した箇所に位置し、遠位導体層52を厚み方向51cに貫通する孔である。
はんだ進入孔56を設けることで、例えばIGBT20におけるエミッタ電極22がはんだ接合されるとき、はんだ42は、はんだ進入孔56内に進入可能である。はんだ進入孔56を有する電力用半導体装置102は、上述した実施形態1の電力用半導体装置101が奏する効果を有し、はんだ進入孔56を設けることで、さらに以下の効果を生じる。
即ち、実施形態1で説明したように、プリント基板50の導体層(遠位導体層52及び近位導体層53)と、電力用半導体素子の表面電極とは、板状のはんだ42,43,44を間に挟んでリフローを行う、あるいは、クリームはんだを塗布してリフローを行う等によって接合している。ここで、はんだの供給量が過剰になると、電力用半導体素子から垂れ落ちるという現象が生じる可能性がある。そこで、はんだ進入孔56を設けることで、余剰なはんだをはんだ進入孔56内に取り込むことができ、はんだ供給量のバラツキを吸収することができる。その結果、製造プロセスを安定化させることができる。
また、はんだ接合時に、放熱の妨げとなるボイドがはんだ層内に発生する場合があり、このボイドを真空引き等で脱泡する必要がある。脱泡の際、ボイドは、はんだの露出面からのみ放出することから、はんだ進入孔56を設けることではんだ接合部の露出面が増え、ボイドの低減を図ることができる。
また、遠位導体層52がはんだ進入孔56を有することで、遠位導体層52と、IGBT20及びダイオード3の表面電極と接合するはんだ42,44の供給、及び、接合の有無をはんだ進入孔56を通して確認することが可能となる。したがって、検査工程の簡略化、及び時間短縮が可能となる。
尚、実施形態1で説明した、電力用半導体装置101における構成上の変更は、本実施形態の電力用半導体装置102に対しても適用可能である。
実施の形態3.
図5は、実施の形態3による電力用半導体装置103の全体構造を概略を示す図であり、また図6は、電力用半導体装置103における電力用半導体素子とプリント基板との接合を説明するための図である。
本実施形態3における電力用半導体装置103は、上述の実施形態1における電力用半導体装置101と比較して、遠位導体層52が樹脂進入開口57を有する点でのみ相違する。以下では、主にこの相違点について説明を行い、同一又は類似の構成部分については、その説明を省略する。
樹脂進入開口57は、例えば図7に示すように、遠位導体層接合領域54aの周囲の一部において遠位導体層52を厚み方向51cに貫通した開口であり、プリント基板50の絶縁層51における、上述の貫通開口58と連通する。
樹脂進入開口57を有する電力用半導体装置103は、上述した実施形態1の電力用半導体装置101が奏する効果を有し、樹脂進入開口57を設けることで、さらに以下の効果を生じる。
即ち、互いに対向して配置されている絶縁基板1とプリント基板50とは、互いに電気的に絶縁されている必要があるため、絶縁基板1とプリント基板50との間の隙間に封止樹脂6を充填する必要がある。また、IGBT20及びダイオード3において、それぞれの素子の表裏の沿面絶縁距離を確保するためには、封止樹脂6が上記隙間に充填されている必要がある。
しかしながら、上記隙間は狭く封止樹脂6が充填されにくく、未充填領域が発生する可能性があった。特に、電力用半導体素子の表面電極とプリント基板60との間のはんだ接合部間は、隙間が狭く充填され難い。これに対しては、封止樹脂6の流入距離を短くすることが効果的である。
そこで、プリント基板50の遠位導体層52における遠位導体層接合領域54aの外周部分に樹脂進入開口57を設けることで、封止樹脂6は樹脂進入開口57を通り、絶縁基板1とプリント基板50との隙間へ容易に進入することができる。よって、封止樹脂6の未充填領域の発生を防止することができる。
また樹脂進入開口57を有することで、IGBT20及びダイオード3と遠位導体層52と接合しているそれぞれのはんだ42,44のはんだフィレットの状態を、並びに、IGBT20及びダイオード3と絶縁基板1とのそれぞれの接合状態を、それぞれ目視等で容易に検査することが可能になる。よって、それぞれの接合状態の検査工程を短時間で容易に行うことが可能になる。
尚、実施形態1で説明した、電力用半導体装置101における構成上の変更は、本実施形態の電力用半導体装置103に対しても適用可能である。
また、上述した各実施の形態を組み合わせた構成を採ることも可能であり、また、異なる実施の形態に示される構成部分同士を組み合わせることも可能である。
3 ダイオード、20 IGBT、21 ゲート電極、22 エミッタ電極、
41〜44 はんだ、50 プリント基板、51 絶縁層、
51a 遠位面、51b 近位面、51c 厚み方向、52 遠位導体層、
53 近位導体層、54a 遠位導体層接合領域、54b 主電極接合領域、
56 はんだ進入孔、57 樹脂進入開口、58 貫通開口、
101〜103 電力用半導体装置。

Claims (5)

  1. 電力用半導体素子と、
    上記電力用半導体素子に対向して位置し、絶縁層、近位導体層及び遠位導体層を有する絶縁板材と、を備え、
    上記絶縁層は、厚み方向において互いに対向する、上記電力用半導体素子に近位の近位面及び上記電力用半導体素子に遠位の遠位面を有し、
    上記絶縁板材は、上記近位面に上記近位導体層を、上記遠位面に上記遠位導体層を有し、
    上記電力用半導体素子における主電極と上記遠位導体層とを第1はんだで接合しており、
    上記電力用半導体素子における信号電極と、上記近位導体層とを第2はんだで接合している、
    ことを特徴とする電力用半導体装置。
  2. 上記絶縁層及び上記近位導体層は、上記厚み方向において上記第1はんだと非接触な貫通開口を有する、請求項1に記載の電力用半導体装置。
  3. 上記遠位導体層は、上記第1はんだと接合している遠位導体層接合領域を有し、上記主電極は、上記第1はんだと接合している主電極接合領域を有し、上記遠位導体層接合領域は、上記主電極接合領域よりも小さい、請求項2に記載の電力用半導体装置。
  4. 上記遠位導体層は、上記遠位導体層接合領域に対応した箇所に、当該遠位導体層を上記厚み方向に貫通した、はんだ進入孔を有する、請求項3に記載の電力用半導体装置。
  5. 上記遠位導体層は、上記遠位導体層接合領域の周囲の一部に、当該遠位導体層を上記厚み方向に貫通した樹脂進入開口を有する、請求項3に記載の電力用半導体装置。
JP2016089731A 2016-04-27 2016-04-27 電力用半導体装置 Active JP6697944B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016089731A JP6697944B2 (ja) 2016-04-27 2016-04-27 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016089731A JP6697944B2 (ja) 2016-04-27 2016-04-27 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2017199809A true JP2017199809A (ja) 2017-11-02
JP6697944B2 JP6697944B2 (ja) 2020-05-27

Family

ID=60239616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016089731A Active JP6697944B2 (ja) 2016-04-27 2016-04-27 電力用半導体装置

Country Status (1)

Country Link
JP (1) JP6697944B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2022578A (en) 2018-02-26 2019-08-29 Shindengen Electric Mfg Method of manufacturing semiconductor device
NL2022617A (en) 2018-03-01 2019-09-06 Shindengen Electric Mfg Semiconductor device
NL2022620A (en) 2018-03-02 2019-09-06 Shindengen Electric Mfg Semiconductor device and method of manufacturing semiconductor device
JP2019153607A (ja) * 2018-02-28 2019-09-12 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびに電力変換装置
WO2021100747A1 (ja) * 2019-11-20 2021-05-27 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびに電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296588A (ja) * 2003-03-26 2004-10-21 Denso Corp 半導体装置
JP2008085201A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体パッケージ及びその製造方法
JP2009081308A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 半導体パッケージ及び半導体パッケージの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296588A (ja) * 2003-03-26 2004-10-21 Denso Corp 半導体装置
JP2008085201A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体パッケージ及びその製造方法
JP2009081308A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 半導体パッケージ及び半導体パッケージの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2022578A (en) 2018-02-26 2019-08-29 Shindengen Electric Mfg Method of manufacturing semiconductor device
JP2019153607A (ja) * 2018-02-28 2019-09-12 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP7042651B2 (ja) 2018-02-28 2022-03-28 三菱電機株式会社 電力用半導体装置および電力変換装置
NL2022617A (en) 2018-03-01 2019-09-06 Shindengen Electric Mfg Semiconductor device
NL2022620A (en) 2018-03-02 2019-09-06 Shindengen Electric Mfg Semiconductor device and method of manufacturing semiconductor device
WO2021100747A1 (ja) * 2019-11-20 2021-05-27 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびに電力変換装置
JPWO2021100747A1 (ja) * 2019-11-20 2021-05-27
JP7170908B2 (ja) 2019-11-20 2022-11-14 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびに電力変換装置

Also Published As

Publication number Publication date
JP6697944B2 (ja) 2020-05-27

Similar Documents

Publication Publication Date Title
JP6602480B2 (ja) 半導体装置
JP6697944B2 (ja) 電力用半導体装置
JP4438489B2 (ja) 半導体装置
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP2006134990A (ja) 半導体装置
JP6206494B2 (ja) 半導体装置
JP6444537B2 (ja) 半導体装置及びその製造方法
JP2004342988A (ja) 半導体パッケージの製造方法、及び半導体装置の製造方法
WO2019064775A1 (ja) 半導体装置およびその製造方法
JP5664475B2 (ja) 半導体装置
JP5732880B2 (ja) 半導体装置及びその製造方法
JP3851760B2 (ja) 半導体装置、その実装方法、電子回路装置の製造方法及び該製造方法により製造された電子回路装置
US20140084438A1 (en) Semiconductor device and method of manufacturing same
JP6523482B2 (ja) 電力用半導体装置
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2011108814A (ja) 面実装電子部品の接合方法及び電子装置
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2005123463A (ja) 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器
JP5763467B2 (ja) 電子装置の製造方法及び電子装置
JP4324773B2 (ja) 半導体装置の製造方法
JP2017188528A (ja) 半導体装置
JP5734736B2 (ja) パワーモジュールの製造方法
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP2022186234A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200427

R150 Certificate of patent or registration of utility model

Ref document number: 6697944

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250