JP7170908B2 - 電力用半導体装置およびその製造方法、ならびに電力変換装置 - Google Patents

電力用半導体装置およびその製造方法、ならびに電力変換装置 Download PDF

Info

Publication number
JP7170908B2
JP7170908B2 JP2021558417A JP2021558417A JP7170908B2 JP 7170908 B2 JP7170908 B2 JP 7170908B2 JP 2021558417 A JP2021558417 A JP 2021558417A JP 2021558417 A JP2021558417 A JP 2021558417A JP 7170908 B2 JP7170908 B2 JP 7170908B2
Authority
JP
Japan
Prior art keywords
conductor layer
circuit board
printed circuit
semiconductor device
metal column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021558417A
Other languages
English (en)
Other versions
JPWO2021100747A1 (ja
JPWO2021100747A5 (ja
Inventor
伸洋 浅地
一也 岡田
秀俊 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021100747A1 publication Critical patent/JPWO2021100747A1/ja
Publication of JPWO2021100747A5 publication Critical patent/JPWO2021100747A5/ja
Application granted granted Critical
Publication of JP7170908B2 publication Critical patent/JP7170908B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/182Disposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structure Of Printed Boards (AREA)
  • Inverter Devices (AREA)

Description

本開示は、電力用半導体装置およびその製造方法、ならびに電力変換装置に関するものである。
電力用半導体装置は、産業用機器、電気鉄道、家電製品などの幅広い分野における機器の主電力の制御に用いられる。特に産業用機器に搭載される電力用半導体装置は、小型化、高放熱性、高信頼性が求められる。電力用半導体装置においては、放熱性の高い絶縁基板にIGBT(Insulated Gate Bipolar Transistor)およびFWD(Free Wheeling Diode)などの電力用半導体素子が実装される。絶縁基板に実装された電力用半導体素子の表面電極には配線が接続される。これにより電力用半導体装置の回路が形成される。
このように電力用半導体装置は、絶縁基板上に配線が接続される。このため高価である絶縁基板の面積が大きくなる。これにより電力用半導体装置はコストが高騰する。また絶縁基板の面積が大きくなれば電力用半導体装置の外形が大きくなる。そこでたとえば特開2014-199955号公報(特許文献1)においては、絶縁基板上に接合された半導体素子と、それに対向するように配置されたプリント基板に形成された金属箔とが、プリント基板に形成されたポスト電極により接続されている。絶縁基板上に重なるようにプリント基板が配置されるため、絶縁基板の面積が小さく抑えられていると考えられる。
特開2014-199955号公報
特開2014-199955号公報においては、ポスト電極が、半導体素子のエミッタ電極の直上に接続されている。エミッタ電極は平面視における面積が非常に小さい。このためエミッタ電極の真上にポスト電極が重なるように、エミッタ電極とポスト電極とを位置合わせすることが困難である。このためエミッタ電極とポスト電極との間で位置ずれを起こし、両者間に接続不良を起こす可能性がある。
本開示は上記の課題に鑑みなされたものである。その目的は、絶縁基板を小型化し、かつ接続不良を抑制可能な電力用半導体装置およびその製造方法、ならびに当該電力用半導体装置を備える電力変換装置を提供することである。
本開示に従った電力用半導体装置は、絶縁基板と、半導体素子と、プリント基板とを備えている。半導体素子は絶縁基板の一方の主表面に接合される。プリント基板は半導体素子に対向するように接合される。半導体素子には主電極および信号電極が形成される。プリント基板は、コア材と、コア材の半導体素子側の第1の主表面に形成された第1の導体層と、コア材の第1の主表面と反対側の第2の主表面に形成された第2の導体層とを含む。第2の導体層はボンディングパッドを有する。プリント基板には第1の導体層が部分的に欠落した欠落部が形成される。欠落部内を挿通し絶縁基板に達し、第1の導電性部材でプリント基板と接続される金属柱部をさらに備える。信号電極とボンディングパッドとは金属ワイヤで接続される。金属柱部と絶縁基板とが第2の導電性部材で接合される。
本開示に従った電力用半導体装置の製造方法においては、信号電極が形成された半導体素子を一方の主表面上に接合した絶縁基板が準備される。コア材と、コア材の第1の主表面に形成された第1の導体層と、コア材の第1の主表面と反対側の第2の主表面に形成された第2の導体層とを含み、第1の導体層が部分的に欠落された欠落部が形成されたプリント基板が準備される。欠落部内を挿通し欠落部外にまで延びる金属柱部が第1の導電性部材で欠落部に接合される。プリント基板を半導体素子に対向するように配置し、金属柱部と絶縁基板とが第2の導電性部材で接合される。信号電極と、第2の導体層に含まれるボンディングパッドとが金属ワイヤで接続される。
本開示によれば、絶縁基板を小型化し、かつ接続不良を抑制可能な電力用半導体装置およびその製造方法、ならびに当該電力用半導体装置を備える電力変換装置を提供できる。
実施の形態1の第1例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。 実施の形態1の第1例の電力用半導体装置のうち、図1のII-II線に沿う部分の概略断面図である。 図1の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。 図1の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。 図1の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向上側の導体層の態様を示す概略平面図である。 実施の形態1の第1例における図2中の点線で囲まれた部分VIの概略拡大断面図である。 実施の形態1の第2例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。 実施の形態1の第2例の電力用半導体装置のうち、図7のVIII-VIII線に沿う部分の概略断面図である。 実施の形態1の第3例における図8中の点線で囲まれた部分IXの概略拡大断面図である。 実施の形態1の第3例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。 実施の形態1の第3例の電力用半導体装置のうち、図10のXI-XI線に沿う部分の概略断面図である。 実施の形態1の第3例における図11中の点線で囲まれた部分XIIの概略拡大断面図である。 実施の形態1の第1例の電力用半導体装置の製造方法の第1工程を示す、図1のII-II線に沿う部分の概略断面図である。 実施の形態1の第3例の電力用半導体装置の製造方法の第1工程を示す、図1のII-II線に沿う部分の概略断面図である。 実施の形態1の第3例の電力用半導体装置の製造方法の第2工程を示す、図1のII-II線に沿う部分の概略断面図である。 実施の形態1の第1例の電力用半導体装置の製造方法の第2工程を示す、図1のII-II線に沿う部分の概略断面図である。 実施の形態1の第1例の電力用半導体装置の製造方法の第3工程を示す、図1のII-II線に沿う部分の概略断面図である。 実施の形態1の第1例の電力用半導体装置の製造方法の第4工程を示す、図1のII-II線に沿う部分の概略断面図である。 実施の形態2の電力用半導体装置の全体を平面視した態様を示す概略平面図である。 実施の形態2の電力用半導体装置のうち、図19のXX-XX線に沿う部分の概略断面図である。 図19の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。 図19の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。 図19の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向上側の導体層の態様を示す概略平面図である。 実施の形態3の電力用半導体装置の全体を平面視した態様を示す概略平面図である。 図24の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。 図24の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。 図24の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向上側の導体層の態様を示す概略平面図である。 実施の形態4の電力用半導体装置の全体を平面視した態様を示す概略平面図である。 実施の形態4の電力用半導体装置のうち、図28のXXIX-XXIX線に沿う部分の概略断面図である。 実施の形態4における図29中の点線で囲まれた部分XXXの概略拡大断面図である。 図28の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。 図28の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。 実施の形態4の電力用半導体装置のうち、図28のXXXIII-XXXIII線に沿う部分の概略断面図である。 実施の形態5に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
以下、一実施の形態について図に基づいて説明する。
実施の形態1.
まず本実施の形態の第1例の電力用半導体装置の構成について、図1~図6を用いて説明する。なお説明の便宜のため、X方向、Y方向、Z方向が導入されている。図1は実施の形態1の第1例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。図2は実施の形態1の第1例の電力用半導体装置のうち、図1のII-II線に沿う部分の概略断面図である。図3は図1の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。図4は図1の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。図5は図1の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向上側の導体層の態様を示す概略平面図である。図6は実施の形態1の第1例における図2中の点線で囲まれた部分VIの概略拡大断面図である。なお以下においてはZ方向に関する下側すなわちZ方向負側を単に下側、Z方向に関する上側すなわちZ方向正側を単に上側と呼ぶこととする。また以下においては図の水平方向に延びるX,Y方向に関する正側または負側を、単に左側および右側と呼ぶこととする。
図1および図2を参照して、本実施の形態の第1例の電力用半導体装置100は、絶縁基板10と、半導体チップ20と、プリント基板30と、導電性部材40と、金属柱部51Cと、ケース60と、封止樹脂70と、外部電極端子80と、金属ワイヤ90とを主に備えている。絶縁基板10は平面視においてたとえば矩形状を有する平板状の部材である。絶縁基板10は、絶縁層11と、第4の導体層12と、第3の導体層13とを有している。
絶縁層11は、たとえば厚みが0.125mmである。絶縁層11は、たとえば樹脂製の絶縁シートである。ただし絶縁層11としてはこれに限らず、たとえばAlN(窒化アルミニウム)、アルミナ、SiN(窒化珪素)からなる群から選択されるいずれかのセラミック材料により形成されてもよい。第4の導体層12は絶縁層11の下側の面に接合されている。第4の導体層12はたとえば厚みが2mmである。第3の導体層13は絶縁層11の上側の面、すなわち絶縁基板10のうち上側であるプリント基板30側の面上に接合されるように配置されている。第3の導体層13はたとえば厚みが0.5mmである。第4の導体層12および第3の導体層13はたとえば銅により形成されている。
図3を参照して、第3の導体層13は、たとえば平面視において矩形状を有し、X方向に関して互いに間隔をあけて複数並ぶように配置されている。なお図3においては第3の導体層13はX方向に関して間隔をあけて2つ並んでいるが、第3の導体層13の数および並ぶ態様は任意である。また図3のように、たとえば2つのうち右側の第3の導体層13が、その左側の領域であり絶縁基板10の中央部において他の領域より部分的に左側に突出していてもよい。これに合わせるように、2つのうち左側の第3の導体層13が、その右側の領域であり絶縁基板10の中央部において他の領域より部分的に左側に凹んでいてもよい。図3では左側の第3の導体層13が凹んだ部分に、右側の第3の導体層13が突出した部分が入り込んでいる。このような構成であってもよい。また第4の導体層12も第3の導体層13と同様の平面形状を有してもよいし、有さなくてもよい。
半導体チップ20としては、たとえば半導体素子21としてのIGBT、および半導体素子21とは異なる他の素子としてのダイオード22を有している。これらの半導体チップ20すなわち半導体素子21およびダイオード22は、絶縁基板10の一方の主表面すなわち上側の主表面に接合されている。より具体的には、半導体素子21およびダイオード22は、第3の導体層13の上側の面に複数、X方向およびY方向に関して互いに間隔をあけて接合されている。なおダイオードとしてはたとえばFWDが用いられることが好ましい。なおここでは半導体素子21の一例としてIGBTを挙げている。しかし半導体素子21としてはIGBTの代わりにたとえばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)が用いられてもよい。
図3においては、絶縁基板10の2つの第3の導体層13のそれぞれの上に、3つの半導体素子21および3つのダイオード22が1列に並ぶように接合されている。すなわち図3においては半導体素子21およびダイオード22が1対の、いわゆる1in1となるように配置されたモジュール構成となっている。ただし半導体素子21およびダイオード22の数および並ぶ態様は任意である。たとえば半導体素子21およびダイオード22が2対の2in1、あるいは6対の6in1となるように配置されてもよい。さらに上記構成と、コンバータとなる電力用半導体素子と、ブレーキとなる電力用半導体素子とが搭載された構成であってもよい。
なお図3においては模式的に、半導体素子21はチップ本体21a上に主電極21bおよび信号電極21cを1つずつ有するように図示されている。つまり半導体素子21には主電極21bおよび信号電極21cが形成されている。なお主電極21bはたとえばエミッタ電極であり、信号電極21cはたとえばゲート電極である。また図3においては模式的に、ダイオード22はチップ本体22a上に電極22bが1つ図示されている。
半導体素子21は、チップ本体21aがたとえば縦8mm、横8mmで厚みが0.08mmである。ダイオード22は、チップ本体22aがたとえば縦6mm、横8mmで厚みが0.08mmである。IGBTとしての半導体素子21の上側の表面には、たとえば縦1mmで横2mmの信号電極21cとしてのゲート電極が形成されている。また上記の主電極21b、信号電極21cおよびダイオード22の電極22bの数および並ぶ態様は任意である。これらの主電極21b、信号電極21cおよび電極22bは、いずれもたとえば金により形成された金属薄膜である。また半導体素子21がMOSFETである場合、そのチップ本体上には主電極21bとしてソース電極が配置され、信号電極21cとしてゲート電極が配置される。
図4および図5を参照して、プリント基板30は平面視においてたとえば矩形状を有する平板状の部材である。図2に示すように、プリント基板30はたとえばIGBTである半導体素子21、およびダイオード22に対向するようにその上側に接合されている。具体的には、半導体素子21およびダイオード22の下面にははんだ層41が、上面にははんだ層である第3の導電性部材42が配置されている。半導体素子21およびダイオード22は、はんだ層41により、その下側の絶縁基板10の第3の導体層13と接合されている。また半導体素子21およびダイオード22は、第3の導電性部材42により、その上側のプリント基板30の後述する第1の導体層32と接合されている。言い換えれば主電極21bとプリント基板30とは、第3の導電性部材42を介して接続されている。はんだ層41および第3の導電性部材42はいずれも既述の、導電性部材40に含まれる。
はんだ層41は厚みが約0.1mmである。第3の導電性部材42は厚みが約0.4mmである。はんだ層41および第3の導電性部材42はたとえばSn-Ag-Cu系のはんだ材料により構成される。ただしここでははんだ層41および第3の導電性部材42の少なくともいずれかには、Sn-Ag-Cu系のはんだに限らず、他の種類のはんだが用いられてもよい。あるいは第3の導電性部材42には、はんだ以外の他の導電性材料が用いられてもよい。さらにはんだ層41の代わりにはんだ以外の他の導電性材料が用いられてもよい。たとえば当該導電性部材として、はんだ層41および第3の導電性部材42の代わりに、銀フィラーをエポキシ樹脂に分散させた導電性接着剤、またはナノ粒子を低温焼成させる銀ナノパウダまたは銅ナノパウダなどが用いられてもよい。これらの材料により導電性部材が構成された場合においても、はんだ層41および第3の導電性部材42が構成された場合と同様の接合効果を有する。
このように半導体チップ20の下側に絶縁基板10が接合されている。このため絶縁基板10は、半導体チップ20の下側の面上の図示されない電極との電気的な接続を可能とする。なお導電性部材40についてはさらに詳細な説明を後述する。
図1を参照して、プリント基板30の平面視における矩形の最大の面積は、絶縁基板10の平面視における矩形の最大の面積よりも小さくてもよい。ただし逆に当該最大の平面積は、プリント基板30が絶縁基板10より大きくてもよいし、両者はほぼ同じであってもよい。プリント基板30は、その矩形の平面形状の中心点が、絶縁基板10の矩形の平面形状の中心点とほぼ一致するように配置されることが好ましい。ただしプリント基板30の平面形状の中心点と絶縁基板10の平面形状の中心点とは一致しなくてもよい。両中心点のたとえばX方向の距離は、たとえばプリント基板30のX方向の最大寸法の5%以下であってもよいし、5%を超えてもよい。Y方向についてもX方向と同様である。ここで絶縁基板10の中心点とは、絶縁基板10の平面視における矩形状の対角線が交わるところを意味する。絶縁基板10が矩形状以外の平面形状である場合、絶縁基板10の中心点とはその重心の位置を意味する。
図2を参照して、プリント基板30は、コア材31と、第1の導体層32と、第2の導体層33とを有している。第1の導体層32は、コア材31の半導体素子21側、すなわちコア材31の半導体チップ20に近い下側の第1の主表面に形成されている。また第2の導体層33は、コア材31の上記第1の主表面と反対側、すなわちコア材31の半導体チップ20から遠い上側の第2の主表面に形成されている。上記のように第1の導体層32は、第3の導電性部材42を介して、半導体素子21およびダイオード22に接合されている。したがってプリント基板30は、絶縁基板10に実装された半導体素子21などの上側に対向するように、半導体チップ20の主表面に沿うように配置されている。
コア材31は、たとえば厚みが0.5mmである。コア材31は、たとえば材質がFR-4(Flame Retardant Type 4)と呼ばれる絶縁材料である。第1の導体層32および第2の導体層33は、いずれも厚みがたとえば0.4mmであり、たとえば銅により形成されている。
図4に示すように、たとえば第1の導体層32は、たとえばX方向に互いに間隔をあけて2つ、比較的平面積の大きいものが配置されている。これら2つの第1の導体層32は、X方向の中央を図の上下方向すなわち奥行方向に延びる図示されない中央線に関して互いに線対称である。これら2つの第1の導体層32のうち図4の左側のものは、最も右側の辺すなわち外縁が、プリント基板30の中央付近において、図4の左側に凹んでいる。これら2つの第1の導体層32のうち図4の右側のものは、最も左側の辺すなわち外縁が、プリント基板30の中央付近において、図4の右側に凹んでいる。これらの2つの第1の導体層32のそれぞれが凹んだ部分がX方向について互いに対向しながら、プリント基板30の平面視での中央部を囲んでいる。
なおこれら2つの第1の導体層32は、上記の凹んだ部分以外については、矩形状に各辺が形成されている。図4に示すように、2つの第1の導体層32の図4での上側および下側の外縁は、プリント基板30の外縁と重なるように形成されてもよい。ただし2つの第1の導体層32の図4での上側および下側の外縁は、プリント基板30の外縁と重ならないよう、プリント基板30の内側に形成されてもよい。
プリント基板30の平面視での中央部には、矩形状、あるいは正方形状の第1の導体層32のパターンが1つ、形成されている。この中央部の第1の導体層32は、上記の2つの第1の導体層32よりも平面積が小さい。この中央部の第1の導体層32は、上記の2つの第1の導体層32のそれぞれと同一の層として形成されている。
以上により、図4に示す合計3つの第1の導体層32の平面形状および配置は、たとえば図4のX方向の中央部を縦方向に通る中央線に関して互いに線対称である。また上記3つの第1の導体層32の平面形状は、図4のY方向の中央部を横方向に通る中央線に関して互いに線対称である。また上記3つの第1の導体層32の平面形状および配置は、たとえば図4の中央の点に関して互いに点対称である。
図5に示すように、第2の導体層33は、たとえばX方向に互いに間隔をあけて2つ形成される。ただしこれら2つのそれぞれは、Y方向に互いに間隔をあけてさらに2つに分割されている。すなわち図5の左側半分の領域には、第2の導体層33として、平面積が比較的大きい非ボンディングパッド33bと、ボンディングパッド33aとが配置されている。つまり第2の導体層33はその一部としてのボンディングパッド33aを有している。ボンディングパッド33aは図5の左側領域の非ボンディングパッド33bの上側すなわち奥行方向の奥側に配置される。ボンディングパッド33aは非ボンディングパッド33bよりもY方向の幅が狭い。ボンディングパッド33aはX方向に細長く延びる矩形状である。
また図5の右側半分の領域にも、第2の導体層33として、平面積が比較的大きい非ボンディングパッド33bと、ボンディングパッド33aとが配置されている。つまり第2の導体層33はその一部としてのボンディングパッド33aを有している。ボンディングパッド33aは図5の右側領域の非ボンディングパッド33bの下側すなわち奥行方向の手前側に配置される。ボンディングパッド33aは非ボンディングパッド33bよりもY方向の幅が狭い。ボンディングパッド33aはX方向に細長く延びる矩形状である。
図5に示すように、たとえば第2の導体層33を構成する、上記2つの非ボンディングパッド33bおよびボンディングパッド33aは、X方向の中央を図の上下方向すなわち奥行方向に延びる図示されない中央線に関して互いに線対称である。これら2つの非ボンディングパッド33bは、最も右側の辺すなわち外縁が、プリント基板30の中央付近において、図5の左側に凹んでいる。これら2つの非ボンディングパッド33bのうち図5の右側のものは、最も左側の辺すなわち外縁が、プリント基板30の中央付近において、図5の右側に凹んでいる。これらの2つの非ボンディングパッド33bのそれぞれが凹んだ部分がX方向について互いに対向しながら、プリント基板30の平面視での中央部を囲んでいる。
なおこれら2つの非ボンディングパッド33bは、上記の凹んだ部分以外については、矩形状に各辺が形成されている。図5に示すように、第2の導体層33の図5での最も上側および最も下側の外縁は、プリント基板30の外縁と重ならないよう、プリント基板30の内側に形成されてもよい。ただし第2の導体層33の図5での上側および下側の外縁は、プリント基板30の外縁と重なるように形成されてもよい。
プリント基板30の平面視での中央部には、矩形状、あるいは正方形状の第2の導体層33のパターンが1つ、形成されている。この中央部の第2の導体層33は、上記の2つの第2の導体層33の非ボンディングパッド33bよりも平面積が小さい、非ボンディングパッド33bである。この中央部の非ボンディングパッド33bは、上記の2つの大きい非ボンディングパッド33bおよび2つのボンディングパッド33aのそれぞれと同一の層として形成されている。
以上により、図5に示す合計5つに分割された第2の導体層33のそれぞれの平面形状および配置は、たとえば図5のX方向の中央部を縦方向に通る中央線に関して互いに線対称である。また上記5つの第2の導体層33の平面形状は、図5のY方向の中央部を横方向に通る中央線に関して互いに線対称である。また上記5つの第2の導体層33の平面形状および配置は、たとえば図5の中央の点に関して互いに点対称である。
また図2に示すように、半導体素子21の第3の導電性部材42が付着する主電極21bであるエミッタ電極などの少なくとも一部は、ボンディングパッド33aと平面的に重なる位置に配置されていることが好ましい。なお半導体素子21の第3の導電性部材42が付着する主電極21bの全体が、ボンディングパッド33aと平面的に重なる位置に配置されてもよい。
本実施の形態では、半導体チップ20とプリント基板30との接続部について以下の特徴を有する。図2に示すように、IGBTのゲート電極などの信号電極21cと、ボンディングパッド33aとは、金属ワイヤ90で電気的に接続されている。
また図2に示すように、ボンディングパッド33aに接合された金属ワイヤ90の接合部すなわち接合される位置の少なくとも一部は、半導体素子21の主電極21bと第1の導体層32とを接続している第3の導電性部材42に対してZ方向に対向する位置に配置されている。つまりボンディングパッド33a上の金属ワイヤ90が接合される位置の少なくとも一部は、半導体素子21の第3の導電性部材42と平面的に重なる位置に配置される。なおボンディングパッド33a上の金属ワイヤ90が接合される位置の全体が半導体素子21の第3の導電性部材42と平面的に重なる位置に配置されてもよい。なお金属ワイヤ90の接合部の位置は、ボンディングパッド33a上であれば第3の導電性部材42に対向する位置に限らず任意である。
図2および図6を参照して、プリント基板30は、これを構成するコア材31、第1の導体層32および第2の導体層33が部分的に欠落されている。この部分的に欠落された部分は貫通部36Cである。貫通部36Cは、コア材31の第1の主表面から第2の主表面までこれをZ方向に貫通し、さらにコア材31と平面的に重なる第1の導体層32および第2の導体層33をZ方向に貫通する。つまり貫通部36Cは、第2の導体層33の最上面から第1の導体層32の最下面までZ方向に沿って延びるようにこれを貫通している。
貫通部36Cの内壁面には導体層が形成されていてもよい。より具体的には、貫通部36Cの内壁面には、第1の導体層32と第2の導体層33とを導通する導体層接合部35が形成されていてもよい。すなわち図2において、第1の導体層32と第2の導体層33とは、貫通部36Cの内壁面にて導体層接合部35により導通されている。導体層接合部35は、貫通部36Cの内壁面にて第1の導体層32と第2の導体層33とを電気的および機械的に接合する銅などの導体薄膜により形成されている。より具体的には導体層接合部35は、第1の導体層32および第2の導体層33とは独立に貫通部36Cの内壁面上に形成されたたとえば銅のめっき膜である。ただし貫通部36C内には導体層接合部35が形成されておらず、金属柱部51Cの表面が直接貫通部36Cの内壁面上に接触してもよい。
金属柱部51Cは、貫通部36C内をZ方向に沿って延びるように挿通する。金属柱部51Cは、第1の導電性部材46Cでプリント基板30と接続されている。つまり貫通部36C内には、導電性部材40としての第1の導電性部材46Cと、金属柱部51Cとの双方が配置されている。言い換えれば、貫通部36C内は、金属柱部51Cと、第1の導電性部材46Cとにより充填されている。第1の導電性部材46Cはたとえばはんだからなり、金属柱部51Cの側面から貫通部36Cの内壁面までの領域を充填する。金属柱部51Cと貫通部36Cとが、言い換えれば金属柱部51Cとプリント基板30の第1の導体層32、第2の導体層33とが、第1の導電性部材46により電気的に接続される。
金属柱部51Cは、絶縁基板10の一方の主表面としての第3の導体層13の最上面から、貫通部36C内を貫通し、貫通部36Cの絶縁基板10と反対側の最上面を超えて、プリント基板30の絶縁基板10と反対側にまで延びている。すなわち金属柱部51Cは貫通部36Cの外側すなわち上側まで、Z方向に沿って延びている。ここでプリント基板30の絶縁基板10と反対側とは、第2の導体層33の上側である。これにより金属柱部51Cは、プリント基板30のコア材31、第1の導体層32、第2の導体層33をZ方向に延びるように貫通している。
金属柱部51Cは、電気伝導率、熱伝導率、およびはんだとの接合性を考慮し、銅により形成されることが好ましい。貫通部36Cが円柱形状を有する場合、金属柱部51Cも円柱形状を有することが好ましい。なお貫通部36Cおよび金属柱部51Cは多角柱形状であってもよい。しかし金属柱部51Cと第1の導電性部材46との接合界面に生じる熱応力を低減する観点から、金属柱部51Cは円柱形状であることがより好ましい。
なお金属柱部51Cは金属材料からなる部分が筒状に延び、平面視における中央部が空洞となっていてもよい。あるいは金属柱部51Cはその全体が金属材料からなり、平面視における中央部を含む全体が金属材料で充填された態様であってもよい。
なお図2および図6では貫通部36Cの内壁面に導体層接合部35が形成されており、第1の導電性部材46Cと貫通部36Cとの間には導体層接合部35が挟まれている。しかしここではこのような場合も、金属柱部51Cが貫通部36C内においてプリント基板30と接続していると表現する。またこのような場合も、金属柱部51Cが貫通部36C内においてプリント基板30と接合、または接触していると表現する場合もある。金属柱部51Cの下側は絶縁基板10の最上面に達する。つまり金属柱部51Cの最下部は第3の導体層13の最上面に接触する。金属柱部51Cと絶縁基板10の最上面とは第2の導電性部材45Cで接合されている。導電性部材40としての第2の導電性部材45Cも他と同様、たとえばはんだからなる。このように金属柱部51Cの最下部と第3の導体層13の最上面とが接合されることで、プリント基板30のZ方向の位置精度が向上する。
貫通部36Cおよびその内部の金属柱部51Cは複数配置される。複数の金属柱部51Cは、平面視において絶縁基板10の中心に関して互いに点対称となる位置に配置されることが好ましい。具体的には、金属柱部51Cおよび貫通部36Cは、2つの大きい非ボンディングパッド33bのそれぞれの、これらとY方向に隣接するボンディングパッド33aと対向する側と反対側のY方向端部に、X方向に間隔をあけて3つずつ形成されている。また金属柱部51Cおよび貫通部36Cは、平面視での中央の小さい非ボンディングパッド33bにも1つ、たとえばプリント基板30の平面視での中心点を含むように形成されている。すなわち複数の金属柱部51Cのうち1つの金属柱部51Cは、平面視におけるプリント基板30の中央に配置されている。
図2および図3に示すように、Y方向について、貫通部36Cおよび金属柱部51C、ダイオード22、半導体素子21の順に、互いに間隔をあけて並んでいる。図3の左側および図2においては、Y方向の負側から正側へ、貫通部36Cおよび金属柱部51C、ダイオード22、半導体素子21の順に並んでいる。図3の右側においては、Y方向の負側から正側へ、半導体素子21、ダイオード22、貫通部36Cおよび金属柱部51Cの順に並んでいる。
これにより図1~図6の例では合計7つの金属柱部51Cおよび貫通部36Cが配置されている。ただしこれは一例であり、数および位置は後述するようにこれに限られない。ただし複数の金属柱部51Cおよび貫通部36Cのそれぞれは、平面視において絶縁基板10の中心点に関して互いに点対称となる位置に配置されることが好ましい。またこれらは平面視においてプリント基板30の中心点に関して互いに点対称となる位置に配置されることが好ましい。すなわち複数の金属柱部51Cのうち1つの金属柱部51Cを除く他の複数の金属柱部51Cは、プリント基板30の中央すなわちたとえば中心点に関して互いに点対称となる位置に配置されていることが好ましい。
金属柱部51Cには電流が流れる。図4の大きい2つの第1の導体層32のパターンそれぞれに3本ずつの金属柱部51Cが接続される。各第1の導体層32のパターンから流れる電流容量を満たすことができる限り、各第1の導体層32のパターンに接続される金属柱部51Cの数、すなわち貫通部36Cの数は任意である。当該電流容量は金属柱部51Cの延在方向に交差する断面積および電流密度の積で算出できる。たとえば断面の円形の直径が2.0mmの金属柱部51Cを銅で形成した場合を考える。この場合、1本の金属柱部51C当たりの電流容量は200A程度である。たとえば各第1の導体層32のパターンに600Aの電流が流れる電力用半導体装置100の場合、直径が2.0mmの金属柱部51Cであれば3本以上配置すればよい。図4の平面積の大きい第1の導体層32および第2の導体層33に接続された3本の金属柱部51Cは、それぞれU相、V相、W相に対応している。
半導体素子21の主電極21bと、ダイオード22の図示されない表面電極とは、導電性部材40で接続されている。仮にエミッタ電極などの主電極21bとダイオード22の図示されない表面電極とが金属柱部51Cで接続されれば、金属柱部51Cには大電流が流れる。このため複数の金属柱部51Cを配置し電流を分散させる必要がある。複数の金属柱部51Cを配置する場合には、プリント基板30に非常に多数の貫通部36Cを狭ピッチで形成する必要がある。しかしこのような狭ピッチでの多数の貫通部36Cの加工は困難であり、必要数を形成できない場合がある。そこで上記のように主電極21bとダイオード22の表面電極とを導電性部材40で接続することにより、大電流を流すために必要な容積を導電性部材40により容易に供給できる。
このような態様であるため、図1に示す平面視において、主電極21bとダイオード22の表面電極とがプリント基板30と平面的に重なり、上側からプリント基板30に覆われるように配置される。また図1における平面視において、信号電極21cはプリント基板30に覆われないように配置される。また、ワイヤボンディング工程により信号電極21cとボンディングパッド33aとを接続する場合には、接合ツールとプリント基板30との干渉を避けるために、信号電極21cとプリント基板30の端部すなわち外縁との間隔を1mm以上設ける必要がある。
以上により金属柱部51Cは、第3の導体層13と、これに対向するプリント基板30の第1の導体層32および第2の導体層33とを電気的に接続する導体として機能する。つまり絶縁基板10の第3の導体層13と、これに対向するプリント基板30の第1の導体層32および第2の導体層33とが、第2の導電性部材45、金属柱部51Cおよび第1の導電性部材46(ならびに導体層接合部35)を介して、電気的に接続される。
金属柱部51Cは、第3の導体層13と第1の導体層32とのギャップ(Z方向の間隔)が一定値となるように制御する。なお複数の金属柱部51CのZ方向の寸法はいずれもほぼ等しい。
定格電圧が1200V以下の電力用半導体装置100の場合、互いに対向するプリント基板30の第1の導体層32の表面と、半導体素子に形成される電極(信号電極21cなど)の表面とのZ方向の間隔が0.3mm以上であることが好ましい。図6に示すように、金属柱部51Cがプリント基板30の外側にてそのZ方向の下側に延びる長さH1よりも、そのZ方向の上側に延びる長さH2の方が大きいことが好ましい。具体的には、長さH1は0.5mm、またはそれよりもさらに短い。なおH1は0.5mmよりわずかに増加してもよい。これに対し長さH2は少なくとも0.5mm以上とすることが好ましい。ただし長さH2はたとえば1mm以上3mm以下程度であり、その中でも1.5mm以上2mm以下であることがより好ましい。
ケース60は絶縁基板10の平面視における外縁部分を囲み、かつその上の半導体素子21、ダイオード22、プリント基板30などを収納するように配置されている。つまり絶縁基板10とケース60とにより容器状の部材が形成され、当該容器状の部材内に半導体素子21、ダイオード22、プリント基板30などが収容され、容器状の部材内が封止樹脂70で充填された態様となっている。封止樹脂70はたとえばエポキシ樹脂により構成されている。絶縁基板10の一部、具体的にはたとえば第4の導体層12の下側の領域は、当該容器状の部材から外側に向けて露出していてもよい。
ケース60は絶縁基板10の特に絶縁層11および第4の導体層12の端面および第4の導体層12の端面に隣接する主表面の領域に、図示されないシリコーン接着剤により接着されている。ケース60は、たとえばPPS(ポリフェニレンサルファイド)を主成分とする部材である。ただしケース60はPPSより耐熱性の高いLCP(液晶ポリマー)を用いて形成されてもよい。
図2に示すようにケース60はその下側のX方向(および図示されないがY方向)の幅が比較的広い領域と、その上側のX方向(およびY方向)の幅が比較的狭い領域とを有している。ケース60には、上記幅の広い領域のケース内側面61から幅の広い領域を水平方向に延び、そこから屈曲して幅の狭い領域のケース内側面62に沿うようにZ方向に延びる溝が形成されている。当該溝内には、外部電極端子80および外部主電極端子82が嵌合するように配置されている。外部電極端子80は、金属ワイヤ90を介して、プリント基板30のボンディングパッド33aと、電気的に接続されている。このため外部電極端子80は信号電極21cと電気的に接続されている。また外部主電極端子82は、金属ワイヤ90を介して、プリント基板30のボンディングパッド33aと電気的に接続されている。このため外部主電極端子82は信号電極21cと電気的に接続されている。また外部電極端子80は、主電極21bおよび信号電極21cと、金属ワイヤ90を介して電気的に接続されている。
次に本実施の形態の第2例の電力用半導体装置の構成について、図7~図9を用いて説明する。図7は実施の形態1の第2例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。図8は実施の形態1の第2例の電力用半導体装置のうち、図7のVIII-VIII線に沿う部分の概略断面図である。図9は実施の形態1の第3例における図8中の点線で囲まれた部分IXの概略拡大断面図である。
図7、図8および図9を参照して、本実施の形態の第2例の電力用半導体装置100は、本実施の形態の第1例の電力用半導体装置100と基本的に同一の構成を有している。このため同一の構成要素には同一の符号を付し、第1例と共通する事項についてはその説明を繰り返さない。また符号が異なっていても以下に説明を繰り返さない内容は基本的に第1例と同様である。
当該第2例の電力用半導体装置100においては、プリント基板30を構成するコア材31、第1の導体層32および第2の導体層33が部分的に欠落された部分が貫通部36Bである。ただし符号が異なるが、貫通部36Bは貫通部36Cと同一の形状態様、位置等を有する。貫通部36B内には、金属柱部51Cの代わりに、金属柱部51Bが挿通されている。金属柱部51Bは、貫通部36B内において第1の導電性部材46Bでプリント基板30と接続されている。金属柱部51Bの最下部は、第2の導電性部材45Bにより、絶縁基板10の第3の導体層13と接続されている。なお符号が異なるが、第1の導電性部材46Bおよび第2の導電性部材45Bの材質、配置態様などは、第1の導電性部材46Cおよび第2の導電性部材45Cと同様である。
金属柱部51Bは、第1例の金属柱部51Cと同様に、貫通部36B内をZ方向に沿って延びるように挿通する。金属柱部51Bは、貫通部36B内から、プリント基板30の第2の導体層33の最上面を超えて、貫通部36Bの外側まで、Z方向に沿って上側に延びている。
金属柱部51Bの形状、材質等は金属柱部51Cと基本的に同様である。ただし図9に示すように金属柱部51Bは、頭部51B1と柱状部51B2とを有している。頭部51B1は、金属柱部51Bのうち、貫通部36Bの外部に配置され、絶縁基板10の一方の主表面に沿うXY方向に拡がる部分である。言い換えれば頭部51B1は、金属柱部51Bのうち、図9の第2の導体層33の上側を図の左右方向すなわちY方向に沿って延び拡がっている領域である。さらに言い換えれば頭部51B1は、Z方向の上方に延びる柱状部51B2がプリント基板30の第3の主表面をZ方向の上側に超えて、貫通部36Bの外側に配置された領域である。柱状部51B2は、金属柱部51Bのうち頭部51B1以外の領域である。柱状部51B2は、頭部51B1(の最下面)から、貫通部36Bの内部の領域を含むように、貫通部36Bに沿って延びる領域である。
柱状部51B2はたとえば円柱形を有するがこれに限られない。たとえば柱状部51Bは多角柱形状であってもよい。なお柱状部51B2は金属材料からなる部分が筒状に延び、平面視における中央部が空洞となっていてもよい。あるいは柱状部51B2はその全体が金属材料からなり、平面視における中央部を含む全体が金属材料で充填された態様であってもよい。したがって頭部51B1は、貫通部36Bの外部にて柱状部51B2の延びる方向における一方の端部(最上部)に繋がるように配置される。
このようにZ方向の最上部、特に絶縁基板10の第3の導体層13の上側の領域の断面形状において、金属柱部51Bは金属柱部51Cと異なっている。
次に本実施の形態の第3例の電力用半導体装置の構成について、図10~図12を用いて説明する。図10は実施の形態1の第3例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。図11は実施の形態1の第3例の電力用半導体装置のうち、図10のXI-XI線に沿う部分の概略断面図である。図12は実施の形態1の第3例における図11中の点線で囲まれた部分XIIの概略拡大断面図である。
図10、図11および図12を参照して、本実施の形態の第3例の電力用半導体装置100は、本実施の形態の第1例の電力用半導体装置100と基本的に同一の構成を有している。このため同一の構成要素には同一の符号を付し、第1例と共通する事項についてはその説明を繰り返さない。また符号が異なっていても以下に説明を繰り返さない内容は基本的に第1例と同様である。
当該第3例の電力用半導体装置100においては、プリント基板30のうち第1の導体層32が部分的に欠落された部分が欠落部36Aである。欠落部36Aは貫通部36B,36Cと形成される位置が同じである。しかし欠落部36Aはその形成される領域において第1の導体層32を貫通することにより、その真下のコア材31の第1の主表面を露出するように形成されている。
つまり欠落部36Aはコア材31および第2の導体層33を欠落するように形成されてはいない。このように欠落部36Aは、プリント基板30の第1の主表面と第2の主表面とを結ぶZ方向の一部のみを貫通している。このため欠落部36Aはプリント基板30を貫通していない。一方、欠落部としての貫通部36B,36Cは、プリント基板30のZ方向の全体を貫通することにより第1の導体層32とコア材31と第2の導体層33とのすべてを貫通する。この点において第3例は第1例および第2例と異なる。
欠落部36A内には、金属柱部51Cの代わりに、金属柱部51Aが挿通されている。金属柱部51Aは、欠落部36A内において第1の導電性部材46Aでプリント基板30と接続されている。金属柱部51Aの最下部は、第2の導電性部材45Aにより、絶縁基板10の第3の導体層13と接続されている。なお第1の導電性部材46Aおよび第2の導電性部材45Aの材質は、第1の導電性部材46Cおよび第2の導電性部材45Cと同様である。
金属柱部51Aは、欠落部36A内をZ方向に沿って延びるように挿通する。金属柱部51Aは、欠落部36A内から、絶縁基板10の第3の導体層13の最上面まで、Z方向に沿って下側に延びている。
金属柱部51Aの材質等は金属柱部51Cと基本的に同様である。なお金属柱部51Aは金属材料からなる部分が筒状に延び、平面視における中央部が空洞となっていてもよい。あるいは金属柱部51Aはその全体が金属材料からなり、平面視における中央部を含む全体が金属材料で充填された態様であってもよい。
このように金属柱部51Aはプリント基板30を貫通しない。この点において金属柱部51Aは、金属柱部51Bおよび金属柱部51Cと異なっている。
次に図13~図18を用いて、実施の形態1の電力用半導体装置100の製造方法について説明する。なお以下においては、電力用半導体装置100の製造方法のうち、特に絶縁基板10とプリント基板30とを形成し、絶縁基板10とプリント基板30とを接合する工程を中心に説明する。図13~図18はすべて図2と同様に図1のII-II線に沿う部分の概略断面図として示している。しかし図13~図15においては他の図と異なり、Z方向すなわち上下が逆転している。ただし図13~図15に示す工程においても図16~図18と同様に、Z方向を逆転させずに処理が行われてもよい。
図13は、実施の形態1の第1例の電力用半導体装置の製造方法の第1工程を示す、図1のII-II線に沿う部分の概略断面図である。図13を参照して、第1例の電力用半導体装置100の製造方法においては、コア材31と、コア材31の第1の主表面に形成された第1の導体層32と、コア材31の第1の主表面と反対側の第2の主表面に形成された第2の導体層33とを含むプリント基板30が準備される。準備されるプリント基板30においては第1の導体層32が部分的に欠落された欠落部が形成されている。ただし図13では欠落部は第1の導体層32のみならず、プリント基板30の第1の主表面と第2の主表面とを結ぶ方向の全体を貫通する。これにより第1の導体層32とコア材31と第2の導体層33とのすべてを貫通する貫通部36Cが形成されたプリント基板30が準備される。
次に、図13に示すように貫通部36C内に金属柱部51Cが挿入される。なお図示しないが、プリント基板30と金属柱部51Cとは、治具で固定することでお互いの位置を決定する。すなわち貫通部36Cと金属柱部51CとのX方向およびY方向の位置関係と、金属柱部51CのZ方向の位置とが、図示されない治具の固定により定まる。
当該治具により、貫通部36C内を挿通し貫通部36C外にまで延びる金属柱部51Cがプリント基板30に固定されている。この状態で、貫通部36C内、すなわち貫通部36Bの内壁面(または当該内壁面がたとえば銅めっきされた導体層接合部35の表面)および金属柱部51Cに囲まれた空間部分には、第1の導電性部材46Cを形成するための溶融状はんだが供給される。供給された溶融状はんだは自然空冷で瞬時に凝固する。これにより溶融状はんだは第1の導電性部材46Cとなる。第1の導電性部材46Cにより、金属柱部51Cは貫通部36C内に接合される。なお第1の導電性部材46Cを形成するための溶融状はんだは、はんだごてまたははんだ付けロボットなどにより糸状のはんだを加熱したものとして供給される。
以上は第1例の金属柱部51Cが貫通部36Cに接合される場合の工程である。また第2例の金属柱部51Bが貫通部36Bに接合される場合の工程もおおむね第1例と同様である。金属柱部51Bは金属柱部51Cと同様に、貫通部内を貫通するためである。
図14は、実施の形態1の第3例の電力用半導体装置の製造方法の第1工程を示す、図1のII-II線に沿う部分の概略断面図である。図15は、実施の形態1の第3例の電力用半導体装置の製造方法の第2工程を示す、図1のII-II線に沿う部分の概略断面図である。図14および図15を参照して、第3例の電力用半導体装置100の製造方法においては、図13と同様に、コア材31と、第1の導体層32と、第2の導体層33とを含むプリント基板30が準備される。準備されるプリント基板30においては第1の導体層32が部分的に欠落された欠落部36Aが形成されている。ただし図14では欠落部は第1の導体層32のみを部分的に欠落するように貫通する。
以上のように本実施の形態においてプリント基板30が準備される工程においては、プリント基板30を購入後に貫通部36B、36Cまたは欠落部36Aが形成されてもよい。あるいはプリント基板30が準備される工程では、既に貫通部36B、36Cまたは欠落部36Aが形成されたプリント基板30を購入してもよい。
欠落部36A内には、第1の導電性部材46Aを形成するための溶融状のはんだ46dが供給される。この場合には上記と同様、はんだごてまたははんだ付けロボットなどにより糸状のはんだを加熱したものとして供給される。この場合には上記のように溶融状はんだは瞬時に凝固するため、はんだ46dの供給前に図15のように金属柱部51Aが欠落部36A内を挿通し欠落部36A外にまで延びるように配置された後にはんだ46dが供給されることが好ましい。このようにすれば図15に示すように挿通された金属柱部51Aが第1の導電性部材46Aで欠落部36Aに接合される。
ただし第1例でははんだ46dとして、溶融状のはんだの代わりにペースト状はんだが注入されてもよい。この場合は図14のようにペースト状のはんだ46dが欠落部36A内に注入される。その後上記のプリント基板30に対しリフロー工程がなされる。これにより図15に示すようにペースト状のはんだ46dは第1の導電性部材46Aとして固化する。このため金属柱部51Aは欠落部36A内からその外部まで延びるように、第1の導電性部材46Aを介して欠落部36Aに固定され接合される。
図13および図15に示すように、第1の導体層32の主電極21bおよびダイオード22に対向する最下面となるべき面上には、バンプ状はんだ42bが形成される。バンプ状はんだ42bは第1の導体層32の最下面となるべき面上に、ペースト状のはんだを印刷またはディスペンサにより供給されてもよい。あるいはバンプ状はんだ42bは第1の導体層32の最下面となるべき面上に固形状のはんだとして供給されてもよい。この供給されたはんだは、プリント基板30へのリフロー工程により固形状のバンプ状はんだ42bとして形成されてもよい。なおバンプ状はんだ42bを形成する工程は、金属柱部を欠落部または貫通部に接合する工程の前になされてもよい。
図16は、実施の形態1の第1例の電力用半導体装置の製造方法の第2工程を示す、図1のII-II線に沿う部分の概略断面図である。図16を参照して、絶縁層11と、その下側の面に形成された第4の導体層12と、その上側の面に形成された第3の導体層13とを含む、絶縁基板10が準備される。絶縁基板10の一方の主表面上、すなわち第3の導体層13上に、たとえばゲート電極としての信号電極21cが形成された半導体素子21が接合される。上記絶縁基板10が準備される工程においては、絶縁基板10を購入後に半導体素子21が接合されてもよい。あるいは上記絶縁基板10が準備される工程においては、既に半導体素子21が接合された絶縁基板10を購入してもよい。また同第3の導体層13上には、半導体素子21と間隔をあけて、ダイオード22が接合される。このように絶縁基板10の第3の導体層13上に、半導体チップ20としての半導体素子21およびダイオード22が、導電性部材40としてのはんだ層41により接合される。すなわち第3の導体層13上にはんだ層41としてのたとえばペースト状はんだを挟んで半導体素子21およびダイオード22が搭載された状態で、一度リフロー工程がなされ、固化されたはんだ層41により半導体チップ20が固定され接合される。
次に、図16に示すように、半導体素子21の主電極21b上に、第3の導電性部材42(図2参照)を形成するためのペースト状はんだ42dが、印刷またはディスペンサなどにより供給される。絶縁基板10の第3の導体層13上に、第2の導電性部材45Cを形成するためのペースト状はんだ45dが供給される。
図16の工程は、図13~図15の工程の後にされてもよいが、図13~図15の工程の前にされてもよい。
図17は、実施の形態1の第1例の電力用半導体装置の製造方法の第3工程を示す、図1のII-II線に沿う部分の概略断面図である。図17を参照して、図13~図15に対し上下反転されたプリント基板30が絶縁基板10の上側に対向するように配置される。ただし上記のように反転されずに図13~図15の工程がなされた場合は、図17ではプリント基板30は反転せずそのまま処理がなされる。
その状態で、金属柱部51Cの最下部にペースト状はんだ45dが付着する態様とされる。このとき同時に、バンプ状はんだ42bとペースト状はんだ42dとが付着する。さらに同時に、第1の導体層32の最下部に半導体チップ20上のペースト状はんだ42dが付着する。この状態でリフロー工程がなされる。これにより、バンプ状はんだ42bおよびペースト状はんだ42dは第3の導電性部材42として固定され、半導体チップ20と第1の導体層32とが接合される。これと同時にペースト状はんだ45dは第2の導電性部材45Cとして固定され、金属柱部51Cと第3の導体層13とが第2の導電性部材45Cを介して接合される。すなわち金属柱部51Cと絶縁基板10とが第2の導電性部材45Cで接合される。図17の工程において、金属柱部51Cは、絶縁基板10の一方の主表面である第3の導体層13上から、貫通部36C内を貫通し、貫通部36Cの絶縁基板10と反対側である上側にまで延びるように配置される。
なお第3の導電性部材42を形成するためにバンプ状はんだ42bとペースト状はんだ42dとの双方が形成される理由は以下のとおりである。変形可能なペースト状はんだ42dにより、既に凝固されたバンプ状はんだ42bのZ方向の厚みのばらつきを吸収できる。これにより、第3の導電性部材42がより均一な厚みとなるように形成され、半導体チップ20とプリント基板30との接合をより高品質にできる。以上の理由により、バンプ状はんだ42bとペースト状はんだ42dとの双方が形成される。ただし上記と逆に、たとえば絶縁基板10にバンプ状はんだ42bが、プリント基板30にペースト状はんだ42dが形成されてもよい。
図18は、実施の形態1の第1例の電力用半導体装置の製造方法の第4工程を示す、図1のII-II線に沿う部分の概略断面図である。図18を参照して、ケース60が絶縁基板10上に配置される。すなわちケース60の下部に形成された溝に絶縁基板10の特に絶縁層11および第4の導体層12の縁部が入り込み接触する態様となる。次にケース60と絶縁基板10とが、図示されない熱硬化性の接着剤により固定される。また信号電極21cとボンディングパッド33aとが、金属ワイヤ90により接続される。この接続は一般公知のワイヤボンディング工程によりなされる。ボンディングパッド33aと外部電極端子80とが金属ワイヤ90により配線される。
さらに図示されないが、ケース60と絶縁基板10とからなる容器状の部材内の半導体素子21、金属柱部51C、プリント基板30などが収納された領域に、熱硬化性の封止樹脂70が充填される。封止樹脂70が加熱硬化される。この加熱硬化により、封止樹脂70が上記容器状の部材内を封止する。これにより、図2に示す態様の電力用半導体装置100が形成される。
なお図示されないが、第1例の電力用半導体装置100の製造方法においても、図15の工程の後に図16~図18と同様の処理がなされる。
次に、本実施の形態の作用効果について説明する。
本開示に従った電力用半導体装置100は、絶縁基板10と、半導体素子21と、プリント基板30とを備えている。半導体素子21は絶縁基板10の一方の主表面に接合される。プリント基板30は半導体素子21に対向するように接合される。半導体素子21には主電極21bおよび信号電極21cが形成される。プリント基板30は、コア材31と、コア材31の半導体素子21側の第1の主表面に形成された第1の導体層32と、コア材31の第1の主表面と反対側の第2の主表面に形成された第2の導体層33とを含む。第2の導体層33はボンディングパッド33aを有する。プリント基板30には第1の導体層32が部分的に欠落した欠落部36A,36B,36Cが形成される。欠落部36A,36B,36C内を挿通し絶縁基板10に達し、第1の導電性部材46A,46B,46Cでプリント基板30と接続される金属柱部51A,51B,51Cをさらに備える。信号電極21cとボンディングパッド33aとは金属ワイヤ90で接続される。金属柱部51A,51B,51Cと絶縁基板10とが第2の導電性部材45A,45B,45Cで接合される。
本開示に従った電力用半導体装置の製造方法においては、信号電極21cが形成された半導体素子21を一方の主表面上に接合した絶縁基板10が準備される。コア材31と、コア材31の第1の主表面に形成された第1の導体層32と、コア材31の第1の主表面と反対側の第2の主表面に形成された第2の導体層33とを含み、第1の導体層32が部分的に欠落された欠落部36A,36B,36Cが形成されたプリント基板30が準備される。欠落部36A,36B,36C内を挿通し欠落部36A,36B,36C外にまで延びる金属柱部51A,51B,51Cが第1の導電性部材46A,46B,46Cで欠落部36A,36B,36Cに接合される。プリント基板30を半導体素子21に対向するように配置し、金属柱部51A,51B,51Cと絶縁基板10とが第2の導電性部材45A,45B,45Cで接合される。信号電極21cと、第2の導体層33に含まれるボンディングパッド33aとが金属ワイヤ90で接続される。
信号電極21cとボンディングパッド33aとを金属ワイヤ90で配線することで、たとえば面積の小さい信号電極21c上に金属柱部などで直接プリント基板30を電気的に接続するよりも、生産性が向上する。平面積が非常に小さい信号電極21c上に金属柱部または導電性部材40が重なるように両者を位置合わせする作業は困難であり、安定した生産ができなくなる恐れがある。本開示に従えば、そのような困難な作業を排除し、当該困難な作業による両者間の接続不良などの発生を回避できる。ワイヤボンディング工程によれば、面積の小さい信号電極21c上に安定して金属ワイヤ90を接合できるためである。
なお本実施の形態では金属柱部51A~51Cと絶縁基板10とが第2の導電性部材45A~45Cで接合される。信号電極21c上に比べれば、絶縁基板10上の位置に金属柱部を第2の導電性部材45A~45Cで接合することは容易である。信号電極21cは1mm×2mm以下の平面サイズであるのに対し、絶縁基板10上においては、金属柱部を接合可能な位置は少なくとも2mm×2mm以上は確保できるためである。
上記電力用半導体装置100において、欠落部は、プリント基板30の第1の主表面と第2の主表面とを結ぶZ方向の全体を貫通することにより第1の導体層32とコア材31と第2の導体層33とのすべてを貫通する貫通部36B,36Cである。金属柱部51B,51Cは、絶縁基板10の一方の主表面から、貫通部36B,36C内を貫通し、貫通部36B,36Cの絶縁基板10と反対側にまで延びる。このような構成であってもよい。
上記電力用半導体装置100の製造方法においては、欠落部は、プリント基板30の第1の主表面と第2の主表面とを結ぶZ方向の全体を貫通することにより第1の導体層32とコア材31と第2の導体層33とのすべてを貫通する貫通部36B,36Cである。第2の導電性部材45A,45B,45Cで接合する工程において、金属柱部51A~51Cは、絶縁基板10の一方の主表面から、欠落部36A~36C内を貫通し、欠落部36A~36Cの絶縁基板10と反対側にまで延びるように配置される。このような方法であってもよい。
プリント基板30の全体を貫通する金属柱部51B,51Cでプリント基板30を支えることで、プリント基板30の傾きを抑制できる。したがってプリント基板30上の金属ワイヤ90の接合強度が安定し、信頼性および生産性が向上する。
上記電力用半導体装置100において、主電極21bとプリント基板30とが第3の導電性部材42により接続される。このような構成であってもよい。これにより、主電極21bとプリント基板30との電気的接合がより確実に行なえる。
上記電力用半導体装置100において、半導体素子21の第3の導電性部材42が付着する主電極21bの少なくとも一部は、ボンディングパッド33aと平面的に重なる位置に配置される。このような構成であってもよい。
金属ワイヤ90が接合され得るボンディングパッド33aの真下に半導体素子21の主電極21bが配置され、主電極21bはその真上で第3の導電性部材42によりはんだ接合される。金属ワイヤ90の接合部の真下にある第3の導電性部材42により、ワイヤボンディング工程時に生じる荷重に伴うプリント基板30のZ方向における変形が抑制され、超音波エネルギーが接合部に安定して伝わる。したがって金属ワイヤ90の接合部の接合強度および当該接合部の形状が安定する。したがって安定して金属ワイヤ90のワイヤボンディング工程による接合ができる。
上記電力用半導体装置100において、ボンディングパッド33a上の金属ワイヤ90が接続される位置の少なくとも一部は、半導体素子21の第3の導電性部材42と平面的に重なる位置に配置される。このような構成であってもよい。このようにすれば、上記のワイヤボンディング工程時の荷重によるプリント基板30のたわみがさらに抑制される。したがってボンディングパッド33a上における金属ワイヤ90の接合性がさらに安定し、その信頼性および生産性がさらに向上する。
上記電力用半導体装置100において、金属柱部51A~51Cは複数配置されている。複数の金属柱部51A~51Cのうち1つの金属柱部51A~51Cは、平面視におけるプリント基板の中央に配置されている。複数の金属柱部51A~51Cのうち1つの金属柱部51A~51Cを除く他の複数の金属柱部51A~51Cは、プリント基板30の中央に関して互いに点対称となる位置に配置されている。このような構成であってもよい。
以上により、プリント基板30の絶縁基板10に対する傾きを抑制できる。このため金属ワイヤ90のボンディングパッド33aへの接合強度を安定させることで、加熱時の温度サイクルの信頼性および生産性が向上できる。
また複数の金属柱部51A~51Cが、第1の導電性部材46A~46Cと第2の導電性部材45A~45Cとにより、貫通部36B,36Cおよび絶縁基板10に固定される。金属柱部51A~51Cは貫通部36B,36C内に配置される。このため貫通部36B,36Cの内壁面はその内側の金属柱部51A~51Cの位置を拘束する。これにより金属柱部51A~51CのそれぞれのX方向およびY方向の配置位置が高精度に決められる。
なお本実施の形態においては、たとえば図6に示す長さH2、つまりたとえば第1例において、複数の金属柱部51Cが貫通部36Cから第2の導体層33の上側に突出する長さが、すべて同一であることが好ましい。ただしここでの同一とは、0.05mm程度の誤差を有する場合も含む。複数の金属柱部51CのZ方向の位置は図示されない治具により決定される。ただし少なくとも、たとえば中央の小さい非ボンディングパッド33bの貫通部36C内を通る金属柱部51Cのみ、他の複数の金属柱部51Cとは上記長さH2が異なり、それ以外の他の複数の金属柱部51Cはすべて同じ長さH2であってもよい。
複数の金属柱部51CがZ方向について同じ位置座標となるように配置される。これにより、プリント基板30を支えるための治具として機能する。プリント基板30の絶縁基板10に対する水平方向すなわちXY平面に沿う方向についての平行度を向上できる。
通常、ワイヤボンディング工程では超音波の振動を金属ワイヤ90に伝搬しながら接合のための荷重を印加するためのボンディングツールと、ボンディングされる対象物であるボンディングパッド33aとが互いにほぼ垂直となるように設置される。仮にこのように設置されなければ、伝搬される超音波の振動と印加される荷重との関係が不安定になる。そのため金属ワイヤ90の接合強度が低くなる。仮にプリント基板30の傾きが原因で接合強度が不安定になると、電力用半導体装置100の加熱時の温度サイクル信頼性の低下の原因となったり、製造時に不良品となったりする場合がある。このため上記のように複数間の長さH2をほぼ同等とすることで、プリント基板30の傾きを低減できる。また長さH2をほぼ同等にすることで、金属ワイヤ90のボンディングパッド33aへの接合強度を安定させ、電力用半導体装置100の加熱時の温度サイクル信頼性および生産性を向上できる。なお複数の金属柱部51C自体のZ方向寸法の誤差は寸法平均の1%以下が好ましく、0.5%以下がより好ましい。
実施の形態2.
まず本実施の形態の電力用半導体装置の構成について、図19~図23を用いて説明する。図19は実施の形態2の電力用半導体装置の全体を平面視した態様を示す概略平面図である。図20は実施の形態2の電力用半導体装置のうち、図19のXX-XX線に沿う部分の概略断面図である。図21は図19の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。図22は図19の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。図23は図19の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向上側の導体層の態様を示す概略平面図である。なお図19~図23は、実施の形態1の第1例の図1~図5に対応する。
図19~図23を参照して、本実施の形態の電力用半導体装置100は、実施の形態1の第1例の電力用半導体装置100と基本的に同一の構成を有している。このため同一の構成要素には同一の符号を付し、実施の形態1の第1例と共通する事項についてはその説明を繰り返さない。また符号が異なっていても以下に説明を繰り返さない内容は基本的に実施の形態1の第1例と同様である。
本実施の形態では、複数の金属柱部51Cのうち、平面視におけるプリント基板30の中央に配置される1つの金属柱部51Cを除く他の複数の金属柱部51Cのうちの一部が、第1の方向であるX方向についてのプリント基板30の中央を通る第1の中心線C1上に並ぶように配置されている。つまりたとえば第1の中心線C1上に、プリント基板30の中央の金属柱部51CとY方向に互いに間隔をあけて、合計3つの貫通部36Cおよびその内部の金属柱部51Cが配置されている。言い換えれば3つの金属柱部51Cは、Y方向に互いに間隔をあけて一直線状に配置されている。
これら合計3つの金属柱部51C(中心すなわち中央のものを除いてもよい)は、プリント基板30の平面視におけるX方向に直交する第2の方向であるY方向についての中央を通る第2の中心線C2に関して互いに線対称となる位置に配置されている。言い換えれば、上記合計3つのうち中央のものを除く2つの金属柱部51Cは、第2の中心線C2に関して互いに線対称となる位置に配置されている。したがって第1の中心線C1上に並ぶ3つの金属柱部51Cのうち互いに隣り合うものの間は、Y方向の間隔が等しくなっている。
これら合計3つの金属柱部51Cはいずれも、中央部の金属柱部51Cと同様に、平面積の小さい非ボンディングパッド33bおよび第1の導体層32のパターンと重なる位置に配置されている。したがって図22および図23においては、図4および図5と同様の平面積の小さい第1の導体層32および非ボンディングパッド33bが、X方向の中央部に、Y方向に間隔をあけて3つずつ形成されている。
次に、当該電力用半導体装置100においては、図3と同様に、絶縁基板10の2つの第3の導体層13のそれぞれの上に、3つの半導体素子21および3つのダイオード22が1列に並ぶように接合されている。ただし2つの大きい非ボンディングパッド33bのそれぞれに形成される複数の貫通部36Cおよびその内部を貫通する複数の金属柱部51Cの配置態様が図3と異なる。具体的には、図20および図21に示すように、金属柱部51Cおよび貫通部36Cは、2つの大きい非ボンディングパッド33bのそれぞれの平面視におけるY方向の中央の領域に、X方向に間隔をあけて3つずつ形成されている。つまりY方向について、ダイオード22、貫通部36Cおよび金属柱部51C、半導体素子21の順に、互いに間隔をあけて並んでいる。言い換えれば、Y方向について、半導体素子21とダイオード22との間に貫通部36Cおよび金属柱部51Cが配置されている。図21の左側および図20においては、Y方向の負側から正側へ、ダイオード22、貫通部36Cおよび金属柱部51C、半導体素子21の順に並んでいる。図21の右側においては、Y方向の負側から正側へ、半導体素子21、貫通部36Cおよび金属柱部51C、ダイオード22の順に並んでいる。
したがって2つの大きい非ボンディングパッド33bの部分に合計6つの貫通部36Cおよび金属柱部51Cが配置される。これら6つの金属柱部51Cは、いずれも第2の中心線C2上に、X方向に互いに間隔をあけて、配置されている。言い換えれば6つの金属柱部51Cは、X方向に互いに間隔をあけて一直線状に配置されている。
これら合計6つの金属柱部51Cは、プリント基板30の平面視におけるX方向についての中央を通る第1の中心線C1に関して互いに線対称となる位置に配置されている。言い換えれば、上記合計3つのうち中央のものを除く6つの金属柱部51Cは、第1の中心線C1に関して互いに線対称となる位置に配置されている。したがって第2の中心線C2上に並ぶ6つの金属柱部51Cのうち第2の中心線C2の左側の3つと右側の3つとは、第1の中心線C1からのX方向に距離が等しくなっている。
以上より、X方向中央の第1の中心線C1上の3つの金属柱部51Cと、大きい非ボンディングパッド33bと重なる位置において第2の中心線C2上に並ぶ6つの金属柱部51Cとの合計9つが配置されている。ここでも複数、たとえば合計9つの金属柱部51Cは、平面視において絶縁基板10の中心に関して互いに点対称となる位置に配置されることが好ましい。また複数の金属柱部51Cのうちプリント基板30および絶縁基板10の中央(中心点を含む)にある1つの金属柱部51Cを除く他の複数の金属柱部51Cは、プリント基板30の中央すなわちたとえば中心点に関して互いに点対称となる位置に配置されていることが好ましい。
したがって、上記他の複数の金属柱部51Cは、プリント基板30の中央すなわちたとえば中心点に関して互いに点対称である限り、本実施の形態においても、たとえば実施の形態1の第1例と同様に、Y方向について貫通部36Cおよび金属柱部51C、ダイオード22、半導体素子21の順に並んでもよい。
以上においては、貫通部36Cおよび金属柱部51Cを有する例について記載している。しかし図19~図23においては、貫通部36Cおよび金属柱部51Cの代わりに貫通部36Bおよび金属柱部51Bが用いられてもよいし、欠落部36Aおよび金属柱部51Aが用いられてもよい。
次に、本実施の形態の作用効果について説明する。本実施の形態は、実施の形態1と同様の作用効果のほかに、以下の作用効果を奏する。
本開示に従った電力用半導体装置100は、複数の金属柱部51A~51Cのうち1つは平面視におけるプリント基板30の中央に配置されている。複数の金属柱部51A~51Cのうち上記中央の1つを除く他の複数の金属柱部51A~51Cは、プリント基板30の中央に関して互いに点対称となる位置に配置されている。以上を前提とすることが好ましい。さらに当該電力用半導体装置100は、中央の1つを除く他の複数の金属柱部51A~51Cのうち一部の複数の金属柱部51A~51Cは、プリント基板30の平面視における第1の方向であるX方向についての中央を通る第1の中心線C1の上に並ぶように配置される。上記一部の複数の金属柱部51A~51Cは、プリント基板30の平面視におけるX方向に直交する第2の方向であるY方向についての中央を通る第2の中心線C2に関して互いに線対称となる位置に配置されている。このような構成であってもよい。
以上により、プリント基板30の絶縁基板10に対する傾きを抑制できる。このため金属ワイヤ90のボンディングパッド33aへの接合強度を安定させることで、温度サイクルの信頼性および生産性が向上できる。
第1の中心線C1上に複数の金属柱部51A~51Cが第2の中心線C2に関して互いに線対称となるように配置される。これにより、プリント基板30の絶縁基板10上への搭載時の傾き、およびはんだ付けによる温度上昇に伴うプリント基板30または絶縁基板10の反りが抑制される。これにより金属ワイヤ90のボンディングパッド33aへの接合強度を安定させ、加熱時の温度サイクルに対する信頼性および生産性を向上できる。また加熱時の温度サイクルによるプリント基板30の変形が抑制されることにより、半導体素子21上の第3の導電性部材42のひずみが低減し、温度サイクルの信頼性を向上できる。
実施の形態3.
まず本実施の形態の電力用半導体装置の構成について、図24~図27を用いて説明する。図24は実施の形態3の電力用半導体装置の全体を平面視した態様を示す概略平面図である。図25は図24の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。図26は図24の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。図27は図24の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向上側の導体層の態様を示す概略平面図である。なお図24、図25、図26、図27は、実施の形態1の第1例の図1、図3、図4、図5に対応する。
図24~図27を参照して、本実施の形態の電力用半導体装置100は、実施の形態2の電力用半導体装置100と基本的に同一の構成を有している。このため同一の構成要素には同一の符号を付し、実施の形態2と共通する事項についてはその説明を繰り返さない。また符号が異なっていても以下に説明を繰り返さない内容は基本的に実施の形態2と同様である。
本実施の形態では、プリント基板30は、1対の突起部34を含んでいる。突起部34は、プリント基板30のX方向についての中央部において、第1の中心線C1を含み、当該中央部以外の領域に対し平面視における外縁がY方向に突起した部分である。つまり図24、図26、図27に示すように、突起部34においては、矩形状のコア材31のY方向負側の外縁が、Y方向負側すなわち図24の下側へ突起している。また突起部34においては、矩形状のコア材31のY方向正側の外縁が、Y方向正側すなわち図24の上側へ突起している。
これに伴い本実施の形態では、複数のうちプリント基板30の平面視における中央部以外の金属柱部51Cの一部は、1対の突起部34のそれぞれに配置されている。すなわちたとえば実施の形態2での第1の中心線C1上の、プリント基板30中央を除く2つの金属柱部51Cおよび貫通部36Cは、1対の突起部34のそれぞれに重なるように配置されている。このため1対の突起部34のそれぞれにおけるコア材31の表面上には、平面積の小さい第1の導体層32のパターンおよび非ボンディングパッド33bのパターンが形成されている。突起部34、およびこれらに重なる平面積の小さい各パターンおよび金属柱部51Cは、プリント基板30と重ならず露出している信号電極21cとX方向についてほぼ直線状に並ぶように配置されている。
なお突起部34に形成された第1の導体層32、第2の導体層33および金属柱部51Cはプリント基板30を支持するために形成されている。このため突起部34に形成された第1の導体層32、第2の導体層33および金属柱部51Cは、後述する電力変換システムの回路(いわゆるパワー回路)からは独立している。
以上においては、貫通部36Cおよび金属柱部51Cを有する例について記載している。しかし図24~図27においては、貫通部36Cおよび金属柱部51Cの代わりに貫通部36Bおよび金属柱部51Bが用いられてもよいし、欠落部36Aおよび金属柱部51Aが用いられてもよい。その他の変形例についても、実施の形態2にて想定可能なものは、基本的に実施の形態3においても想定可能である。
次に、本実施の形態の作用効果について説明する。本実施の形態は、実施の形態1および実施の形態2と同様の作用効果のほかに、以下の作用効果を奏する。
本開示に従った電力用半導体装置100は、実施の形態2を前提とすることが好ましい。さらに当該電力用半導体装置100は、プリント基板30は、第1の方向であるX方向についての中央部において、第1の中心線C1を含み、上記X方向の中央部以外の領域に対し平面視における外縁が第2の方向であるY方向に突起した突起部34を1対含む。中央の1つを除く他の複数の金属柱部51A~51Cのうち一部の複数の金属柱部51A~51Cのそれぞれは、1対の突起部34のそれぞれに配置される。このような構成であってもよい。
このようにすれば、後述する電力変換システムの回路(いわゆるパワー回路)を担う第1の導体層32、第2の導体層33を配置できるエリアが、突起部34の面積分だけ拡張できる。このため配線密度を一層高くすることができる。
実施の形態4.
まず本実施の形態の電力用半導体装置の構成について、図28~図33を用いて説明する。図28は実施の形態4の電力用半導体装置の全体を平面視した態様を示す概略平面図である。図29は実施の形態4の電力用半導体装置のうち、図28のXXIX-XXIX線に沿う部分の概略断面図である。図30は実施の形態4における図29中の点線で囲まれた部分XXXの概略拡大断面図である。図31は図28の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。図32は図28の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。図33は実施の形態4の電力用半導体装置のうち、図28のXXXIII-XXXIII線に沿う部分の概略断面図である。なお図28、図29、図30、図31、図32は、実施の形態1の第1例の図1、図2、図6、図3、図4に対応する。
図28~図33を参照して、本実施の形態の電力用半導体装置100は、実施の形態1の第1例の電力用半導体装置100と基本的に同一の構成を有している。このため同一の構成要素には同一の符号を付し、実施の形態1の第1例と共通する事項についてはその説明を繰り返さない。また符号が異なっていても以下に説明を繰り返さない内容は基本的に実施の形態1の第1例と同様である。
本実施の形態では、プリント基板30の欠落部として、貫通部36Cの他に、欠落部36Dが形成されている。欠落部36Dは、ボンディングパッド33aと平面的に重なる位置に複数形成されている。欠落部36Dは、欠落部36Aと同様にプリント基板30を貫通せず、プリント基板30の第1の主表面と第2の主表面とを結ぶZ方向の一部のみを貫通している。具体的には欠落部36Dはその形成される領域において第1の導体層32を貫通することにより、その真下のコア材31の第1の主表面を露出するように形成されている。
欠落部36D内には、金属柱部51Aと同様の態様で、Z方向に沿って延びるように金属柱部51Dが挿通されている。金属柱部51Dはプリント基板30を貫通しない。金属柱部51Dは、欠落部36D内において第1の導電性部材46Dでプリント基板30と接続されている。金属柱部51Dの最下部は、第2の導電性部材45Dにより、絶縁基板10の第3の導体層13と接続されている。なお金属柱部51D、第1の導電性部材46Dおよび第2の導電性部材45Dの材質は、金属柱部51C、第1の導電性部材46Cおよび第2の導電性部材45Cと同様である。
プリント基板30の第1の導体層32には、複数、たとえば8つの欠落部36Dが形成されている。このため電力用半導体装置100は複数、たとえば8つの金属柱部51Dを有する。8つの欠落部36Dおよびこれを挿通する8つの金属柱部51Dは、X方向について間隔をあけて、半導体素子21の主電極であるエミッタ電極21bと交互に並ぶように、X方向に延びる直線上に配置されている。言い換えれば8つの欠落部36Dおよびこれを挿通する8つの金属柱部51Dは、X方向において半導体素子21(エミッタ電極21b)を挟むように配置されている。図31に示すように、Y方向上側および下側において1列に3つ並ぶ半導体素子21のそれぞれをX方向において挟むように、4つずつ、合計8つの欠落部36Dおよび金属柱部51Dが配置されている。X方向において半導体素子21を挟むように直線状に配置される金属柱部51Dの数は任意である。また以上により、図33に示すように、金属柱部51Dと、半導体素子21の主電極21b上の第3の導電性部材42とは、X方向について間隔をあけて交互に並ぶように配置されている。
また、図33に示すように本実施の形態ではボンディングパッド33a上の金属ワイヤ90が接続される複数の位置(複数の接合部)の少なくとも一部は、複数の金属柱部51Dと平面的に重なる位置に配置される。言い換えれば、Z方向について、図33の上方から下方へ、金属ワイヤ90の接合部、金属柱部51Dの順に並んでいる。ここでの一部とは、1つの全体のうち一部の面積との意味と、複数のうちの一部(少なくとも1つ)との意味との双方を含む。
また、実施の形態1と同様に、信号電極21cとボンディングパッド33aとが金属ワイヤ90で接続されている。この金属ワイヤ90がボンディングパッド33aと接合される複数の接合部の少なくとも一部は、第3の導電性部材42と平面的に重なる位置に配置される。言い換えれば、Z方向について、図33の上方から下方へ、金属ワイヤ90の接合部、第3の導電性部材42、半導体素子21の順に並んでいる。ここでの一部の定義は上記と同様である。
以上より、複数の金属ワイヤ90のそれぞれは、その少なくも一部が第3の導電性部材42または金属柱部51Dのいずれかと平面的に重なっている。複数の金属ワイヤ90のそれぞれは互いに干渉しないように配線される。
次に、本実施の形態の作用効果について説明する。本実施の形態は、実施の形態1と同様の作用効果のほかに、以下の作用効果を奏する。
本開示に従った電力用半導体装置100では、欠落部36Dはボンディングパッド33aと平面的に重なる位置に複数形成される。ボンディングパッド33aと平面的に重なる位置の複数の欠落部36Dおよび複数の欠落部36D内の金属柱部51Dが、半導体素子21の主電極であるエミッタ電極21bと交互に並ぶように、直線上に配置される。これにより、ボンディングパッド33aがたとえばZ方向下方から金属柱部51Dで支持される。このため上記のワイヤボンディング工程時の荷重によるプリント基板30のたわみがさらに抑制される。したがってボンディングパッド33a上における金属ワイヤ90の接合性がさらに安定し、その信頼性および生産性がさらに向上する。
上記電力用半導体装置100において、ボンディングパッド33a上の金属ワイヤ90が接続される位置の少なくとも一部は、ボンディングパッド33aと平面的に重なる位置の金属柱部51Dと平面的に重なる位置に配置されてもよい。これにより、ボンディングパッド33a上の金属ワイヤ90が接続される位置(接合部)におけるプリント基板30のたわみがさらに抑制される。したがってボンディングパッド33a上における金属ワイヤ90の接合性がさらに安定し、その信頼性および生産性がさらに向上する。
実施の形態5.
本実施の形態は、上述した実施の形態1~4に係る半導体装置を電力変換装置に適用したものである。本開示はある種の電力変換装置に限定されるものではないが、以下、実施の形態5として、三相のインバータに本開示を適用した場合について説明する。
図34は、実施の形態5に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。図34に示す電力変換システムは、電源400、電力変換装置200、負荷300から構成される。電源400は、直流電源であり、電力変換装置200に直流電力を供給する。電源400は、特に限定されないが、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やAC/DCコンバータで構成されてもよい。電源400は、直流系統から出力される直流電力を意図する電力に変換するDC/DCコンバータによって構成されてもよい。
電力変換装置200は、電源400と負荷300との間に接続された三相のインバータであり、電源400から供給された直流電力を交流電力に変換し、負荷300に交流電力を供給する。電力変換装置200は、図34に示すように、入力される直流電力を交流電力に変換して出力する主変換回路201と、主変換回路201を制御する制御信号を主変換回路201に出力する制御回路203とを備えている。
負荷300は、電力変換装置200から供給された交流電力によって駆動される三相の電動機である。なお、負荷300はある1つの用途に限られるものではなく、各種電気機器に搭載された電動機である。負荷300は例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または空調機器向けの電動機として用いられる。
以下、電力変換装置200の詳細を説明する。主変換回路201は、スイッチング素子と還流ダイオードを備えている(図示せず)。スイッチング素子が電源400から供給される電圧をスイッチングすることによって、主変換回路201は、電源400から供給される直流電力を交流電力に変換して、負荷300に供給する。主変換回路201の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路201は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードとから構成され得る。主変換回路201の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態1~4のいずれかの電力用半導体装置100に含まれる半導体素子21およびダイオード22である。主変換回路201を構成するパワー半導体モジュール202として、上述した実施の形態1~4のいずれかの電力用半導体装置100が適用され得る。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路201の3つの出力端子は、負荷300に接続される。
また、主変換回路201は、各スイッチング素子を駆動する駆動回路(図示なし)を備えている。駆動回路は、パワー半導体モジュール202に内蔵されていてもよいし、パワー半導体モジュール202とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路201のスイッチング素子を駆動する駆動信号を生成し、主変換回路201のスイッチング素子の制御電極に駆動信号を供給する。具体的には、後述する制御回路203からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。
制御回路203は、負荷300に所望の電力が供給されるよう主変換回路201のスイッチング素子を制御する。具体的には、負荷300に供給すべき電力に基づいて主変換回路201の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路201を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路201が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
上記のように本実施の形態に係る電力変換装置200では、主変換回路201を構成するパワー半導体モジュール202として、実施の形態1~4のいずれかに係る電力用半導体装置100が適用される。このため、本実施の形態に係る電力変換装置200は、上記の各実施の形態と同様に、絶縁基板10を小型化し、かつ接続不良を抑制できる。
本実施の形態では、2レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では2レベルの電力変換装置としたが、3レベルの電力変換装置であってもよい。あるいはマルチレベルの電力変換装置であってもよい。電力変換装置が単相負荷に電力を供給する場合には、単相のインバータに本開示が適用されてもよい。電力変換装置が直流負荷等に電力を供給する場合には、DC/DCコンバータまたはAC/DCコンバータに本開示が適用されてもよい。
本開示が適用された電力変換装置は、負荷が電動機の場合に限定されるものではなく、例えば、放電加工機もしくはレーザー加工機の電源装置、または、誘導加熱調理器もしくは非接触器給電システムの電源装置に組み込まれ得る。本開示が適用された電力変換装置は、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いられ得る。
以上に述べた各実施の形態(に含まれる各例)に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
10 絶縁基板、11 絶縁層、12 第4の導体層、13 第3の導体層、20 半導体チップ、21 半導体素子、21a,22a チップ本体、21b エミッタ電極、21c ゲート電極、22b 電極、30 プリント基板、31 コア材、32 第1の導体層、33 第2の導体層、33a ボンディングパッド、33b 非ボンディングパッド、34 突起部、35 導体層接合部、36A,36D 欠落部、36B,36C 貫通部、40 導電性部材、41 はんだ層、42 第3の導電性部材、42b バンプ状はんだ、42d,45d ペースト状はんだ、45A,45B,45C,45D 第2の導電性部材、46A,46B,46C,46D 第1の導電性部材、46d はんだ、51A,51B,51C,51D 金属柱部、51B1 頭部、51B2 柱状部、60 ケース、61,62 ケース内側面、70 封止樹脂、80 外部電極端子、82 外部主電極端子、90 金属ワイヤ、100 電力用半導体装置、200 電力変換装置、201 主変換回路、202 パワー半導体モジュール、203 制御回路、300 負荷、400 電源、C1 第1の中心線、C2 第2の中心線。

Claims (13)

  1. 絶縁基板と、
    前記絶縁基板の一方の主表面に接合される半導体素子と、
    前記半導体素子に対向するように接合されるプリント基板とを備え、
    前記半導体素子には主電極および信号電極が形成され、
    前記プリント基板は、コア材と、前記コア材の前記半導体素子側の第1の主表面に形成された第1の導体層と、前記コア材の前記第1の主表面と反対側の第2の主表面に形成された第2の導体層とを含み、
    前記第2の導体層はボンディングパッドを有し、
    前記プリント基板には前記第1の導体層が部分的に欠落した欠落部が形成され、
    前記欠落部内を挿通し前記絶縁基板に達し、第1の導電性部材で前記プリント基板と接続される金属柱部をさらに備え、
    前記信号電極と前記ボンディングパッドとは金属ワイヤで接続され、
    前記金属柱部と前記絶縁基板とが第2の導電性部材で接合される、電力用半導体装置。
  2. 前記欠落部は、前記プリント基板の前記第1の主表面と前記第2の主表面とを結ぶ方向の全体を貫通することにより前記第1の導体層と前記コア材と前記第2の導体層とのすべてを貫通する貫通部であり、
    前記金属柱部は、前記絶縁基板の前記一方の主表面から、前記貫通部内を貫通し、前記貫通部の前記絶縁基板と反対側にまで延びる、請求項1に記載の電力用半導体装置。
  3. 前記主電極と前記プリント基板とが第3の導電性部材により接続される、請求項1または2に記載の電力用半導体装置。
  4. 前記半導体素子の前記第3の導電性部材が付着する前記主電極の少なくとも一部は、前記ボンディングパッドと平面的に重なる位置に配置される、請求項3に記載の電力用半導体装置。
  5. 前記ボンディングパッド上の前記金属ワイヤが接続される位置の少なくとも一部は、前記半導体素子の前記第3の導電性部材と平面的に重なる位置に配置される、請求項4に記載の電力用半導体装置。
  6. 前記金属柱部は複数配置されており、
    前記複数の金属柱部のうち1つの金属柱部は、平面視における前記プリント基板の中央に配置されており、
    前記複数の金属柱部のうち前記1つの金属柱部を除く他の複数の金属柱部は、前記プリント基板の中央に関して互いに点対称となる位置に配置されている、請求項1~5のいずれか1項に記載の電力用半導体装置。
  7. 前記他の複数の金属柱部のうち一部の前記複数の金属柱部は、前記プリント基板の平面視における第1の方向についての中央を通る第1の中心線の上に並ぶように配置され、
    前記一部の複数の金属柱部は、前記プリント基板の平面視における前記第1の方向に直交する第2の方向についての中央を通る第2の中心線に関して互いに線対称となる位置に配置されている、請求項6に記載の電力用半導体装置。
  8. 前記プリント基板は、前記第1の方向についての中央部において、前記第1の中心線を含み前記中央部以外の領域に対し平面視における外縁が前記第2の方向に突起した突起部を1対含み、
    前記一部の複数の金属柱部のそれぞれは、前記1対の突起部のそれぞれに配置される、請求項7に記載の電力用半導体装置。
  9. 前記欠落部は前記ボンディングパッドと平面的に重なる位置に複数形成され、
    前記ボンディングパッドと平面的に重なる位置の前記複数の欠落部および前記複数の欠落部内の前記金属柱部が、前記主電極と交互に並ぶように、直線上に配置される、請求項1~8のいずれか1項に記載の電力用半導体装置。
  10. 前記ボンディングパッド上の前記金属ワイヤが接続される位置の少なくとも一部は、前記ボンディングパッドと平面的に重なる位置の前記金属柱部と平面的に重なる位置に配置される、請求項9に記載の電力用半導体装置。
  11. 請求項1~10のいずれか1項に記載の電力用半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と備えた電力変換装置。
  12. 信号電極が形成された半導体素子を一方の主表面上に接合した絶縁基板を準備する工程と、
    コア材と、前記コア材の第1の主表面に形成された第1の導体層と、前記コア材の前記第1の主表面と反対側の第2の主表面に形成された第2の導体層とを含み、前記第1の導体層が部分的に欠落された欠落部が形成されたプリント基板を準備する工程と、
    前記欠落部内を挿通し前記欠落部外にまで延びる金属柱部を第1の導電性部材で前記欠落部に接合する工程と、
    前記プリント基板を前記半導体素子に対向するように配置し、前記金属柱部と前記絶縁基板とを第2の導電性部材で接合する工程と、
    前記信号電極と、前記第2の導体層に含まれるボンディングパッドとを金属ワイヤで接続する工程とを備える、電力用半導体装置の製造方法。
  13. 前記欠落部は、前記プリント基板の前記第1の主表面と前記第2の主表面とを結ぶ方向の全体を貫通することにより前記第1の導体層と前記コア材と前記第2の導体層とのすべてを貫通する貫通部であり、
    前記第2の導電性部材で接合する工程において、前記金属柱部は、前記絶縁基板の前記一方の主表面から、前記貫通部内を貫通し、前記貫通部の前記絶縁基板と反対側にまで延びるように配置される、請求項12に記載の電力用半導体装置の製造方法。
JP2021558417A 2019-11-20 2020-11-18 電力用半導体装置およびその製造方法、ならびに電力変換装置 Active JP7170908B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019209605 2019-11-20
JP2019209605 2019-11-20
PCT/JP2020/042948 WO2021100747A1 (ja) 2019-11-20 2020-11-18 電力用半導体装置およびその製造方法、ならびに電力変換装置

Publications (3)

Publication Number Publication Date
JPWO2021100747A1 JPWO2021100747A1 (ja) 2021-05-27
JPWO2021100747A5 JPWO2021100747A5 (ja) 2022-06-29
JP7170908B2 true JP7170908B2 (ja) 2022-11-14

Family

ID=75980525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021558417A Active JP7170908B2 (ja) 2019-11-20 2020-11-18 電力用半導体装置およびその製造方法、ならびに電力変換装置

Country Status (4)

Country Link
US (1) US20220415738A1 (ja)
JP (1) JP7170908B2 (ja)
CN (1) CN114730758A (ja)
WO (1) WO2021100747A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2576524B (en) * 2018-08-22 2022-08-03 Pragmatic Printing Ltd Profiled Thermode

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013146212A1 (ja) 2012-03-28 2013-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2014185050A1 (ja) 2013-05-16 2014-11-20 富士電機株式会社 半導体装置
JP2017199809A (ja) 2016-04-27 2017-11-02 三菱電機株式会社 電力用半導体装置
JP2019087700A (ja) 2017-11-10 2019-06-06 三菱電機株式会社 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP2019153607A (ja) 2018-02-28 2019-09-12 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびに電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013146212A1 (ja) 2012-03-28 2013-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2014185050A1 (ja) 2013-05-16 2014-11-20 富士電機株式会社 半導体装置
JP2017199809A (ja) 2016-04-27 2017-11-02 三菱電機株式会社 電力用半導体装置
JP2019087700A (ja) 2017-11-10 2019-06-06 三菱電機株式会社 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP2019153607A (ja) 2018-02-28 2019-09-12 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびに電力変換装置

Also Published As

Publication number Publication date
US20220415738A1 (en) 2022-12-29
JPWO2021100747A1 (ja) 2021-05-27
CN114730758A (zh) 2022-07-08
WO2021100747A1 (ja) 2021-05-27

Similar Documents

Publication Publication Date Title
JP5076440B2 (ja) 半導体装置及び半導体装置の製造方法
US9673118B2 (en) Power module and method of manufacturing power module
JP4438489B2 (ja) 半導体装置
JP6783327B2 (ja) 半導体装置および電力変換装置
JP6797285B2 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
JP6685470B2 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP7170908B2 (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP7042651B2 (ja) 電力用半導体装置および電力変換装置
JP2018067611A (ja) 半導体装置および電力変換装置
JP6667737B1 (ja) 半導体モジュールおよび電力変換装置
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP7033889B2 (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
WO2020039986A1 (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP6787118B2 (ja) 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法
JP2014078616A (ja) 電力用半導体装置
JP2021019139A (ja) 電力用半導体装置及び電力変換装置
JP7086204B2 (ja) 半導体装置、電力変換装置、及び半導体装置の製造方法
WO2022049697A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP2013038224A (ja) 電子装置の製造方法及び電子装置
WO2023022001A1 (ja) パワーモジュールおよび電力変換装置
WO2021100199A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2022183503A (ja) 半導体モジュールおよび半導体モジュールの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221101

R150 Certificate of patent or registration of utility model

Ref document number: 7170908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150