JP2017198467A - 検出回路、電源装置、及び画像形成装置 - Google Patents

Abstract

【課題】交流電源の交流電圧の検出精度を高めること。【解決手段】一端を交流電源１０のＬＩＶＥラインに接続されたＹコンデンサＣ１と、一端を交流電源１０のＮＥＵＴＲＡＬラインに接続されたＹコンデンサＣ２と、ＹコンデンサＣ１の他端及びＹコンデンサＣ２の他端と接続され、ＹコンデンサＣ１とＹコンデンサＣ２を介して入力される交流電源１０の交流電圧を全波整流するブリッジダイオードＢＤ１と、抵抗Ｒ１を有し、ブリッジダイオードＢＤ１から出力された電流を抵抗Ｒ１に流すことにより出力電圧Ｖｒに変換する電圧変換部と、交流電源１０の周波数を検出する周波数検出部１０２と、電圧変換部から出力された出力電圧Ｖｒと、周波数検出部１０２により検出された周波数と、に基づいて、交流電源１０の交流電圧Ｖａｃを検出するＣＰＵ１０１と、を備える。【選択図】図３

Description

本発明は、交流電源の電圧やゼロクロスポイントを検出する検出回路、電源装置、及び画像形成装置に関する。

電気回路の一次側に入力される交流電源の電圧やゼロクロスポイントを二次側で検出する方法として、一次側と二次側とを絶縁する結合コンデンサに流れる電流を利用して検出する方法がある。例えば特許文献１では、結合コンデンサに流れる電流を用いて、一次側に入力される交流電源の電圧を検出する方法が提案されている。また、例えば特許文献２では、結合コンデンサに流れる電流を用いて、一次側に入力される交流電源のゼロクロスポイントを検出する方法が提案されている。

特開２０１４−１５０６６７号公報 特開２０１４−１９３０１８号公報

しかしながら、結合コンデンサに流れる電流を用いて交流電源の電圧やゼロクロスポイントを検出する場合に、交流電源の周波数変動や電圧変動、結合コンデンサの容量ばらつきにより、交流電圧やゼロクロスポイントの検出精度が低下するという課題がある。

本発明は、このような状況のもとでなされたもので、交流電源の交流電圧の検出精度を高めることを目的とする。

前述の課題を解決するために、本発明は、以下の構成を備える。

（１）一端を交流電源の第一のラインに接続された第一のコンデンサと、一端を前記交流電源の第二のラインに接続された第二のコンデンサと、前記第一のコンデンサの他端及び前記第二のコンデンサの他端と接続され、前記第一のコンデンサと前記第二のコンデンサを介して入力される前記交流電源の交流電圧を全波整流する整流手段と、抵抗を有し、前記整流手段から出力された電流を前記抵抗に流すことにより第一の電圧に変換する電圧変換部と、前記交流電源の周波数を検出する周波数検出手段と、前記電圧変換部から出力された前記第一の電圧と、前記周波数検出手段により検出された前記周波数と、に基づいて、前記交流電源の交流電圧を検出する電圧検出手段と、を備えることを特徴とする検出回路。

（２）一端を交流電源の第一のラインに接続された第一のコンデンサと、一端を前記交流電源の第二のラインに接続された第二のコンデンサと、前記第一のコンデンサの他端及び前記第二のコンデンサの他端と接続され、前記第一のコンデンサと前記第二のコンデンサを介して入力される前記交流電源の交流電圧を全波整流する整流手段と、抵抗を有し、前記整流手段から出力された電流を前記抵抗に流すことにより第一の電圧に変換する電圧変換部と、前記電圧変換部から出力された前記第一の電圧に基づいて、前記交流電源のゼロクロスタイミングを検出するゼロクロス検出手段と、を備えることを特徴とする検出回路。

（３）交流電源から入力される交流電圧を直流電圧に変換する変換部と、前記（１）又は前記（２）に記載の検出回路と、前記変換部を制御する制御手段と、を備えることを特徴とする電源装置。

（４）交流電源から入力される交流電圧を直流電圧に変換する変換部と、前記（１）に記載の検出回路と、前記変換部を制御する制御手段と、を備え、前記電圧検出手段は、前記制御手段であることを特徴とすることを特徴とする電源装置。

（５）交流電源から入力される交流電圧を直流電圧に変換する変換部と、前記（２）に記載の検出回路と、前記変換部を制御する制御手段と、を備え、前記ゼロクロス検出手段は、前記制御手段であることを特徴とする電源装置。

（６）記録材に画像形成を行う画像形成手段と、前記（３）〜（５）のいずれかに記載の電源装置と、を備えることを特徴とする画像形成装置。

（７）記録材に画像形成を行う画像形成手段と、前記（１）又は（２）に記載の検出回路と、を備えることを特徴とする画像形成装置。

（８）記録材に画像形成を行う画像形成手段と、前記（１）に記載の検出回路と、前記画像形成手段を制御するコントローラと、を備え、前記電圧検出手段は、前記コントローラであることを特徴とすることを特徴とする画像形成装置。

（９）記録材に画像形成を行う画像形成手段と、前記（２）に記載の検出回路と、前記画像形成手段を制御するコントローラと、を備え、前記ゼロクロス検出手段は、前記コントローラであることを特徴とすることを特徴とする画像形成装置。

（１０）前記（１）に記載の検出回路と、記録材にトナー像を形成する画像形成手段と、前記トナー像を加熱、加圧して、記録材に定着させる定着装置と、前記定着装置への電力供給、遮断を行うスイッチと、前記画像形成手段、前記定着装置、前記スイッチを制御するコントローラと、を備え、前記コントローラは、前記電圧検出手段により検出された前記交流電圧に基づいて算出した前記定着装置へ供給可能な電力の最大デューティに応じて、前記定着装置への電力供給を制御することを特徴とする画像形成装置。

（１１）前記（２）に記載の検出回路と、記録材にトナー像を形成する画像形成手段と、前記トナー像を加熱、加圧して、記録材に定着させる定着装置と、前記定着装置への電力供給、遮断を行うスイッチと、前記画像形成手段、前記定着装置、前記スイッチを制御するコントローラと、を備え、前記コントローラは、前記ゼロクロス検出手段により検出された前記ゼロクロスタイミングに基づいて、前記スイッチを制御することを特徴とする画像形成装置。

本発明によれば、交流電源の交流電圧の検出精度を高めることができる。

実施例１〜４の画像形成装置の概略構成を示す断面図 実施例１〜４の電源装置の構成を示す回路図 実施例１の波形検出回路の回路図 実施例１の交流電源の電圧、周波数、出力電圧の関係を示すグラフ 実施例１の画像形成装置の制御シーケンスを示すフローチャート 実施例２の波形検出回路の回路図 実施例２の不揮発性メモリに格納された補正値の例を示す図 実施例３の波形検出回路の回路図 実施例３の交流電源の周波数Ｆａｃ、ゼロクロスタイミングを検出する方法を説明する図、及び遅延時間を格納したテーブルの例を示す図 実施例３の画像形成装置の制御シーケンスを示すフローチャート 実施例４の波形検出回路の回路図 実施例４の画像形成装置の制御シーケンスを示すフローチャート

以下に、図面を参照して本発明の実施の形態について詳細に説明する。

［画像形成装置の構成］
図１は、実施例１の交流電源の波形検出回路を適用可能な、電子写真記録技術を用いた画像形成装置１の概略構成を示す断面図である。給紙カセット１１に積載された記録材である記録紙は、ピックアップローラ１２によって１枚ずつ給紙カセット１１から給紙され、給紙ローラ１３によってレジストレーションローラ１４に向けて搬送される。搬送された記録紙は、レジストレーションローラ１４によって、所定のタイミングで転写ローラ２０へと搬送される。プロセスカートリッジ１５は、帯電部１６、現像手段である現像ローラ１７、クリーニング手段であるクリーナ１８、及び感光体である感光ドラム１９を含んで、一体的に構成されている。感光ドラム１９は帯電部１６によって表面を一様に帯電された後、露光手段であるスキャナユニット２１により画像信号に基づいた露光が行われる。スキャナユニット２１内のレーザダイオード２２から画像信号に応じて出射されるレーザ光は、回転多面鏡２３及び反射ミラー２４を介して、感光ドラム１９上に静電潜像を形成する。感光ドラム１９上に形成された静電潜像は、現像ローラ１７によってトナーが付着され、トナー像として可視化される。可視化されたトナー像は、転写ローラ２０によって、レジストレーションローラ１４から搬送されてきた記録紙に転写される。

トナー像が転写された記録紙は定着装置４０に搬送され、未定着のトナー像は定着装置４０により加熱加圧処理が行われ、記録紙に定着される。そして、記録紙は中間排紙ローラ２６、排紙ローラ２７によって画像形成装置１の本体外に排出され、一連のプリント動作が完了する。モータ３０は、プロセスカートリッジ１５、定着装置４０等の画像形成装置１の各ユニットを駆動する。電源装置５０は交流電源１０と接続され、画像形成装置１内の各装置に電力を供給する。また、画像形成装置１は、画像形成装置全体を制御するコントローラである、後述するＣＰＵ１０１（図２参照）によって制御される。

［電源装置の構成］
図２は、電源装置５０の構成を示す概略回路図である。電源装置５０は、定着装置４０への電力供給を制御する定着制御回路１０４と、画像形成装置１に電力を供給するＤＣ／ＤＣコンバータ１０３、波形検出回路１００から構成されている。波形検出回路１００は、交流電源１０の交流電圧の検出を行うための回路であり、詳細については後述する。また、定着制御回路１０４、ＤＣ／ＤＣコンバータ１０３、及び波形検出回路１００は、画像形成装置１を制御するＣＰＵ１０１によって制御される。なお、制御手段であるＣＰＵ１０１は、ＲＯＭ１０１ａ、ＲＡＭ１０１ｂ、時間計測を行うための計測手段であるタイマ（不図示）を有している。ＣＰＵ１０１は、ＲＯＭ１０１ａに書き込まれた制御プログラムの内容にしたがって、画像形成装置１の制御を行う。また、ＲＡＭ１０１ｂは、制御に用いる変数や、画像データ等が保存される不揮発性メモリである。

まず、変換部であるＤＣ／ＤＣコンバータ１０３について説明する。交流電源１０から入力された交流電圧Ｖａｃは、全波整流手段であるブリッジダイオードＢＤ１０により整流され、平滑手段であるコンデンサＣ１０に充電されて直流電圧Ｖｉｎが生成される。生成された直流電圧Ｖｉｎは、ＤＣ／ＤＣコンバータ１０３に入力される。ＤＣ／ＤＣコンバータ１０３は、入力された直流電圧Ｖｉｎを不図示のトランスにより直流電圧ＶＣＣに変換し、画像形成装置１内の各負荷に供給する。また、ＤＣ／ＤＣコンバータ１０３は、ＣＰＵ１０１から出力されるＷｓ信号に応じて、動作状態をスタンバイ状態又はスリープ状態に切り替える。Ｗｓ信号がＨｉｇｈ（ハイレベル）状態の場合には、ＤＣ／ＤＣコンバータ１０３はスタンバイ状態となり、出力電圧ＶＣＣとして２４Ｖ（第二の電圧）の直流電圧を出力する。一方、Ｗｓ信号がＬｏｗ（ローレベル）状態の場合には、ＤＣ／ＤＣコンバータ１０３はスリープ状態となり、出力電圧ＶＣＣとして５Ｖ（第三の電圧）の直流電圧を出力する。

次に、定着装置４０の発熱体ＲＨ１への電力供給を制御する定着制御回路１０４について説明する。定着制御回路１０４は、双方向サイリスタＱ１（以下、トライアックＱ１という）、一次・二次間の沿面距離を確保するためのデバイスであるフォトトライアックカプラＳＳＲ１、トランジスタＱ２、抵抗Ｒ２〜Ｒ７から構成されている。トランジスタＱ２は、ＣＰＵ１０１から出力されるＤｒｉｖｅ信号により制御され、Ｄｒｉｖｅ信号がハイレベルのときにはオンし、ローレベルのときにはオフする。なお、抵抗Ｒ６、Ｒ７は、トランジスタＱ２を駆動するための抵抗である。Ｄｒｉｖｅ信号がハイレベルでトランジスタＱ２がオンすると、フォトトライアックカプラＳＳＲ１の二次側発光ダイオードが導通状態となり、プルアップ抵抗Ｒ５を介して、電圧ＶＣＣから二次側発光ダイオードに電流が流れる。これにより、フォトトライアックカプラＳＳＲ１の一次側トライアックが導通状態になり、その結果、交流電源１０から定着装置４０への電力供給、遮断を行うスイッチであるトライアックＱ１も導通状態となる。そして、交流電源１０のゼロクロスタイミング（交流電圧が０Ｖになるタイミング）で消弧するまで、トライアックＱ１は導通状態を保持する。なお、抵抗Ｒ２、Ｒ３はトライアックＱ１を駆動するための抵抗である。

一方、Ｄｒｉｖｅ信号がローレベルのときには、トランジスタＱ２はオフする。トランジスタＱ２がオフすると、フォトトライアックカプラＳＳＲ１の二次側発光ダイオードは非導通状態となり、二次側発光ダイオードには電流が流れなくなる。これにより、フォトトライアックカプラＳＳＲ１の一次側トライアックも非導通状態になり、その結果、トライアックＱ１も非導通状態となる。

また、定着装置４０の発熱体ＲＨ１の温度は、サーミスタＴＨ１によって検知され、抵抗Ｒ４により分圧された電圧がＴＨ信号として、ＣＰＵ１０１に入力される。ＣＰＵ１０１では、サーミスタＴＨ１による検知温度と定着装置４０の発熱体ＲＨ１の設定目標温度に基づき、例えばＰＩＤ制御により、発熱体ＲＨ１に供給するべき電力Ｄｕｔｙ（制御Ｄｕｔｙともいう）を演算する。さらに、ＣＰＵ１０１は、供給する電力Ｄｕｔｙに対応した位相角（位相制御の場合）、波数（波数制御の場合）等の制御レベルに換算し、制御条件に基づいて、トライアックＱ１のオン・オフを制御する。

［波形検出回路の構成］
図３は、図２に示す電源装置５０に設けられた波形検出回路１００の構成を示す回路図である。図３において、交流電源１０からは、ＬＩＶＥライン（第一のライン）とＮＥＵＴＲＡＬライン（第二のライン）間に交流電圧Ｖａｃが入力される。交流電源１０のＬＩＶＥラインとブリッジダイオードＢＤ１との間には、第一のコンデンサであるコンデンサＣ１が接続され、ＮＥＵＴＲＡＬラインとブリッジダイオードＢＤ１との間には、第二のコンデンサであるコンデンサＣ２が接続されている。即ち、コンデンサＣ１の一端はＬＩＶＥラインに接続され、他端はブリッジダイオードＢＤ１に接続されている。一方、コンデンサＣ２の一端はＮＥＵＴＲＡＬラインに接続され、他端はブリッジダイオードＢＤ１に接続されている。コンデンサＣ１（以下、ＹコンデンサＣ１という）、コンデンサＣ２（以下、ＹコンデンサＣ２という）は、一次〜二次間の絶縁を確保するための強化絶縁機能を有する。交流電圧Ｖａｃは、ＹコンデンサＣ１、ＹコンデンサＣ２によって電流変換され、全波整流手段であるブリッジダイオードＢＤ１によって整流される。電圧変換部である抵抗Ｒ１は、ＬＩＶＥラインとＮＥＵＴＲＡＬラインの間を流れる電流の電流値に応じた電圧に変換するための抵抗であり、ブリッジダイオードＢＤ１によって整流された電流を出力電圧Ｖｒに変換する。第一の電圧である出力電圧ＶｒはＣＰＵ１０１に入力され、ＣＰＵ１０１は入力された出力電圧Ｖｒに基づき、交流電源１０の交流電圧Ｖａｃの電圧値を検出する。なお、ＣＰＵ１０１は、入力される出力電圧ＶｒをＡ／Ｄ変換して、出力電圧Ｖｒのピーク電圧値（以下、出力電圧Ｖｒの電圧値ともいう）を検出するものとする。

周波数検出手段である周波数検出部１０２は、不図示のフォトカプラを有し、交流電源１０のＬＩＶＥラインとＮＥＵＴＲＡＬライン間の交流電圧Ｖａｃが不図示のフォトカプラの一次側フォトダイオードに入力される。入力される交流電圧Ｖａｃの正負に応じて、不図示のフォトカプラの一次側フォトダイオードは導通状態、又は非導通状態となる。一次側フォトダイオードの導通状態、又は非導通状態に応じて、不図示のフォトカプラの二次側フォトトランジスタがオン、オフし、二次側フォトトランジスタから交流電圧波形を半波整流した矩形波（パルス信号）が出力される。周波数検出部１０２は、このオン状態及びオフ状態が交互に切り替わるパルス信号を周波数信号Ｆｓとして、ＣＰＵ１０１に出力する出力部を有する。ＣＰＵ１０１は、入力された周波数信号Ｆｓのオン周期（オン状態から次のオン状態までの周期）又はオフ周期（オフ状態から次のオフ状態までの周期）を不図示のタイマで測定する。ＣＰＵ１０１は、測定されたオン周期又はオフ周期により、交流電源１０の電源周波数Ｆａｃ（以下、周波数Ｆａｃという）を検出することができる。このように、ＣＰＵ１０１は、周波数Ｆａｃを算出（検出）する周波数検出手段として機能する。なお、ここで説明した周波数検出部１０２の構成は一例であり、その他の構成でもよいし、周波数検出部１０２の内部で電源周波数を検出し、検出された電源周波数を周波数信号Ｆｓとして出力する構成でもよい。

ここで、交流電源１０から入力される交流電圧Ｖａｃは、出力電圧Ｖｒ、周波数Ｆａｃを用いて、以下の式（１）のように表わすことができる。
交流電圧Ｖａｃ ∝ 出力電圧Ｖｒ／周波数Ｆａｃ・・・（１）

［交流電圧、出力電圧、電源周波数の関係］
図４は、交流電源１０から入力される交流電圧Ｖａｃが８０Ｖｒｍｓ、１００Ｖｒｍｓ、１２０Ｖｒｍｓの場合における、出力電圧Ｖｒのピーク電圧値と交流電源１０の電源周波数Ｆａｃの関係を示したグラフである。図４の横軸は、交流電源の周波数（４０Ｈｚ〜８０Ｈｚ）（単位：Ｈｚ）を示し、縦軸は、出力電圧Ｖｒ（０Ｖ〜１Ｖ）（単位：Ｖ）を示す。図４のグラフは、上から順に、交流電源の交流電圧Ｖａｃが１２０Ｖｒｍｓ、１００Ｖｒｍｓ、８０Ｖｒｍｓの場合の出力電圧Ｖｒのピーク電圧値と交流電源１０の電源周波数Ｆａｃの関係を示している。

図４において、例えば、交流電圧Ｖａｃが１００Ｖｒｍｓの場合には、周波数が５０Ｈｚから６０Ｈｚに変動すると、出力電圧Ｖｒのピーク電圧値は約４７０ｍＶから約５６５ｍＶとなり、約２０％変動してしまう。そのため、交流電源１０の周波数Ｆａｃが変動する場合には、出力電圧Ｖｒだけに基づいて、交流電圧Ｖａｃの正確な電圧値を取得（算出）することができない。そこで、ＣＰＵ１０１は、波形検出回路１００から出力された出力電圧Ｖｒ、周波数信号Ｆｓに基づき、図４に示す交流電圧、出力電圧、電源周波数の関係から、交流電圧Ｖａｃを検出する。

図４に示すように、出力電圧Ｖｒと周波数Ｆａｃの関係は、以下の式（２）のように表すことができる。
出力電圧Ｖｒ＝Ｋ１×周波数Ｆａｃ＋Ｋ２・・・（２）
なお、Ｋ１は周波数Ｆａｃに対する係数、Ｋ２は定数とする。前述したＲＯＭ１０１ａには、交流電圧Ｖａｃが８０Ｖｒｍｓ、１００Ｖｒｍｓ、１２０Ｖｒｍｓに対応した式（２）が記憶されている。ＣＰＵ１０１は、周波数信号Ｆｓに応じて算出された交流電源１０の電源周波数Ｆａｃを式（２）に代入することにより、交流電圧Ｖａｃが８０Ｖｒｍｓ、１００Ｖｒｍｓ、１２０Ｖｒｍｓに応じた出力電圧Ｖｒを求めることができる。そして、ＣＰＵ１０１は、入力された出力電圧Ｖｒに応じて、交流電圧Ｖａｃが８０Ｖｒｍｓ、１００Ｖｒｍｓ、１２０Ｖｒｍｓに応じた出力電圧Ｖｒを線形補間することにより、出力電圧Ｖｒ及び周波数Ｆａｃに応じた交流電圧Ｖａｃを算出することができる。このように、ＣＰＵ１０１は、交流電圧Ｖａｃを算出（検出）する電圧検出手段として機能する。なお、ここでは、式（２）はＣＰＵ１０１のＲＯＭ１０１ａに記憶されている構成で説明したが、後述する第一の記憶手段である不揮発性メモリ１０５（図６参照）に記憶されている構成でもよい。さらに、図４に示す交流電圧Ｖａｃ、出力電圧Ｖｒのピーク電圧値、交流電源１０の電源周波数Ｆａｃは、それぞれ対応づけてＣＰＵ１０１のＲＯＭ１０１ａや不揮発性メモリ１０５（図６参照）に記憶されているものとする。

［定着装置への電力供給制御］
次に、波形検出回路１００を用いた交流電圧Ｖａｃの検出結果に基づいた、画像形成装置１や電源装置５０の制御について説明する。図５は、本実施例のＣＰＵ１０１による、電源装置５０のスタンバイ状態やスリープ状態の状態制御や、定着装置４０への電力供給制御の制御シーケンスを説明するフローチャートである。図５の処理は、画像形成装置１の電源がオンされ、ＣＰＵ１０１が立ち上がると起動され、ＣＰＵ１０１により実行される。

ステップ（以下、Ｓという）３０１では、ＣＰＵ１０１はプリント（印刷）開始を要求するプリント要求があるかどうかを判断し、プリント要求があると判断した場合には処理をＳ３０２に進め、プリント要求がないと判断した場合には、処理をＳ３０１に戻す。Ｓ３０２では、ＣＰＵ１０１は、波形検出回路１００から出力された出力電圧Ｖｒのピーク電圧値と周波数信号Ｆｓに基づいて、上述した方法により交流電源１０の電圧Ｖａｃを算出する。Ｓ３０３では、ＣＰＵ１０１は、Ｓ３０２で算出した交流電圧Ｖａｃに基づいて、電源装置５０をスタンバイ状態に移行可能かどうかを判断する。即ち、ＣＰＵ１０１は、プリント要求に応じて、交流電圧Ｖａｃが、ＤＣ／ＤＣコンバータ１０３及び定着制御回路１０４が動作可能な電圧範囲かどうかを判断する。ＣＰＵ１０１は、算出した交流電圧Ｖａｃが所定の電圧範囲（例えば８５Ｖｒｍｓ〜１４０Ｖｒｍｓ）の場合には、電源装置５０をスタンバイ状態に移行可能と判断し、処理をＳ３０４に進める。一方、ＣＰＵ１０１は、算出した交流電圧Ｖａｃが所定の電圧範囲外（例えば８５Ｖｒｍｓ未満）の場合には、電源装置５０をスタンバイ状態に移行不可能と判断し、処理をＳ３０２に戻す。

Ｓ３０４では、ＣＰＵ１０１は、Ｗｓ信号をＬｏｗ（ローレベル）状態からＨｉｇｈ（ハイレベル）状態に設定し、ＤＣ／ＤＣコンバータ１０３をスタンバイ状態に移行させ、画像形成装置１をプリント可能な状態に移行させる。Ｓ３０５では、ＣＰＵ１０１は、定着装置４０への電力供給制御を行う前に、Ｓ３０２と同様に、波形検出回路１００から出力された出力電圧Ｖｒのピーク電圧値と周波数信号Ｆｓに基づいて、交流電源１０の交流電圧Ｖａｃを算出する。Ｓ３０６では、ＣＰＵ１０１は、Ｓ３０５で算出した交流電圧Ｖａｃに基づいて、定着装置４０に供給可能な電力の最大Ｄｕｔｙ（最大デューティ）の演算を行う。最大Ｄｕｔｙは、最大Ｄｕｔｙ＝定着装置４０に供給可能な最大電力／（交流電圧Ｖａｃ２／発熱体ＲＨ１の抵抗値）により求めることができる。ここで、定着装置４０に供給可能な最大電力は、使用可能な電圧範囲内の最大電圧と発熱体ＲＨ１の抵抗値により算出することができる。例えば、使用可能な電圧範囲が１００Ｖ〜１４０Ｖの場合には、定着装置４０に供給可能な最大電力＝（１４０Ｖ×１４０Ｖ）／発熱体ＲＨ１の抵抗値により算出することができる。ここでは、発熱体ＲＨ１の抵抗値として、設計上の抵抗値を使用しているが、実際に使用するヒータＲＨ１の抵抗値のばらつきにより、算出した最大Ｄｕｔｙにもばらつきを生じる。そのため、例えば定着装置４０に不揮発性メモリを設け、定着装置４０に使用している発熱体ＲＨ１の抵抗値をこの不揮発性メモリに格納しておく。そして、ＣＰＵ１０１は、最大Ｄｕｔｙを算出する際に定着装置４０に設けられた不揮発性メモリから発熱体ＲＨ１の抵抗値を読み出すことにより、精度よく最大Ｄｕｔｙを算出することができる。

Ｓ３０７では、ＣＰＵ１０１は、制御Ｄｕｔｙの上限値を最大Ｄｕｔｙ（制御Ｄｕｔｙ≦最大Ｄｕｔｙ）として、発熱体ＲＨ１の設定された目標温度とサーミスタＴＨ１により検知された温度に基づいて、ＰＩＤ制御を行い、制御Ｄｕｔｙを演算する。Ｓ３０８では、ＣＰＵ１０１は、Ｓ３０７で求められた制御Ｄｕｔｙに基づき、発熱体ＲＨ１への電力供給を制御する。Ｓ３０９では、ＣＰＵ１０１は、プリントが終了したかどうかを判断し、プリントが終了したと判断した場合には処理をＳ３１０に進め、プリントが終了していないと判断した場合には、処理をＳ３０５に戻す。Ｓ３１０では、ＣＰＵ１０１は、Ｗｓ信号をＨｉｇｈ（ハイレベル）状態からＬｏｗ（ローレベル）状態に設定し、ＤＣ／ＤＣコンバータ１０３をスリープ状態に移行させて、処理をＳ３０１に戻す。

以上説明したように、本実施例によれば、交流電源の交流電圧の検出精度を高めることができる。特に、本実施例では、波形検出回路から出力される、Ｙコンデンサに流れる電流に基づく出力電圧と、周波数検出部から出力される周波数検知信号に基づいて、交流電源からの入力電圧を精度よく検出することができる。

実施例１で説明した波形検出回路１００に設けたＹコンデンサＣ１、Ｃ２は、その容量値に公差を有している場合がある。実施例１では、容量値のばらつきがないものとして、ＹコンデンサＣ１、Ｃ２の設計上の容量値に基づいて交流電圧Ｖａｃの算出を行った。実施例２では、ＹコンデンサＣ１、Ｃ２の容量値にばらつきがある場合の交流電圧Ｖａｃの算出方法について説明する。

［波形検出回路の構成］
図６は、本実施例の電源装置５０に設けられた波形検出回路２００の構成を示す回路図である。図６に示す波形検出回路２００は、実施例１の図３に示す波形検出回路１００と同じ回路構成である。図６では、図３と比べて、ＣＰＵ１０１に接続された不揮発性メモリ１０５が追加されている点が異なる。実施例１では、周波数Ｆａｃに基づいて出力電圧Ｖｒを算出する式（２）がＣＰＵ１０１のＲＯＭ１０１ａに記憶されていることで説明したが、本実施例では、不揮発性メモリ１０５（図６）に記憶されているものとする。本実施例では、ＣＰＵ１０１は、後述する不揮発性メモリ１０５に格納された情報を用いて、電圧変換部である抵抗Ｒ１の両端に発生する出力電圧Ｖｒの電圧値を補正することにより、交流電圧Ｖａｃをより精度よく算出する。なお、実施例１と同様の構成については、同じ符号を付すことにより説明を省略する。

［Ｙコンデンサの容量値に応じた出力電圧の補正］
図６に示す波形検出回路２００は、ＹコンデンサＣ１、Ｃ２を有している。実施例１では、ＹコンデンサＣ１、Ｃ２の容量値は、設計上の容量値と同じ容量値として、出力電圧Ｖｒ、周波数Ｆａｃに基づいて、交流電圧Ｖａｃの算出を行った。ところが、ＹコンデンサＣ１、Ｃ２の容量値は公差を有しているため、ＹコンデンサＣ１、Ｃ２の容量値のばらつきにより出力電圧Ｖｒの電圧値もばらつきを生じる場合がある。例えば、ＹコンデンサＣ１、ＹコンデンサＣ２の容量値が±１０％の公差を有している場合には、算出される出力電圧Ｖｒの電圧値も、±１０％の変動が生じてしまうことになる。したがって、ＹコンデンサＣ１、Ｃ２の容量値の合計を容量Ｃとすると、前述した式（１）は、以下の式（３）のように表すことができる。
交流電圧Ｖａｃ ∝ （出力電圧Ｖｒ／周波数Ｆａｃ）×容量Ｃ・・・（３）

図７（Ａ）は、交流電源１０から入力される交流電圧Ｖａｃが１００Ｖｒｍｓ、周波数Ｆａｃが５０ＨｚのときのＹコンデンサＣ１、Ｃ２の容量値の合計である容量Ｃに対応する出力電圧Ｖｒのピーク電圧値、及び補正係数αの一例を示す図である。図７（Ａ）に示すデータは、交流電源１０から入力される交流電圧Ｖａｃが１００Ｖｒｍｓ、周波数Ｆａｃが５０Ｈｚの環境で、ＹコンデンサＣ１、Ｃ２の容量Ｃ毎の出力電圧Ｖｒのピーク電圧値を予め測定したデータである。図７（Ａ）に示すデータは、予め不揮発性メモリ１０５に格納されているものとする。また、交流電圧Ｖａｃが８０Ｖｒｍｓ、１２０Ｖｒｍｓの場合や、周波数Ｆａｃが４０Ｈｚ、６０Ｈｚ、７０Ｈｚ、８０Ｈｚの場合についても、各容量Ｃに対する出力電圧Ｖｒのピーク電圧値の測定が予め行われる。そして、測定されたデータは、図７（Ａ）のデータと同様に、補正係数αと共に、不揮発性メモリ１０５に記憶されているものとする。

前述した実施例１の図３、本実施例の図６に示す波形検出回路のＹコンデンサＣ１、Ｃ２の設計上の容量Ｃ、即ち、所定の容量値は３０００ｐＦである。ところが、上述したように、コンデンサの容量には公差がある。そのため、例えば、交流電源１０から入力される交流電圧Ｖａｃが１００Ｖｒｍｓ、周波数Ｆａｃが５０Ｈｚの場合、実際のＹコンデンサＣ１、Ｃ２の容量値が２７００ｐＦの場合には、図７（Ａ）より出力電圧Ｖｒのピーク電圧値は４２３．７６ｍＶとなる。一方、ＹコンデンサＣ１、Ｃ２の容量値にばらつきがなく、設計上の容量値である３０００ｐＦの場合には、図７（Ａ）より、出力電圧Ｖｒのピーク電圧値は４７０．８８ｍＶとなる。

また、図７（Ａ）に示す補正係数αは、検出された出力電圧Ｖｒを設計上のコンデンサの容量値である３０００ｐＦのときの出力電圧Ｖｒのピーク電圧値に補正するための係数である。このため、波形検出回路２００に用いられているコンデンサＣ１、Ｃ２の容量値が設計上のコンデンサの容量値である３０００ｐＦの場合の補正係数αを１．０としている。例えば、コンデンサの容量が２７００ｐＦの場合には、図７（Ａ）より、出力電圧Ｖｒのピーク電圧値は、電圧値４２３．７６ｍＶが検出される。そして、コンデンサ容量が２７００ｐＦの場合の補正係数αを、出力電圧Ｖｒのピーク電圧値４２３．７６ｍＶに乗ずることにより、コンデンサ容量が３０００ｐＦの場合の出力電圧Ｖｒのピーク電圧値４７０．８８ｍＶに補正することができる。

そこで、波形検出回路２００のＹコンデンサＣ１、Ｃ２の実際の容量Ｃを算出するため、画像形成装置１の出荷前に出力電圧Ｖｒのピーク電圧値の測定を行う。即ち、交流電源１０から周波数Ｆａｃが５０Ｈｚ、交流電圧Ｖａｃが１００Ｖｒｍｓの交流電圧を入力したときの出力電圧Ｖｒのピーク電圧値を測定する。そして、測定された出力電圧Ｖｒと、予め不揮発性メモリ１０５に格納された図７（Ａ）に示すデータに基づいて、ＹコンデンサＣ１、Ｃ２の実際の容量Ｃを算出する。なお、算出に際しては、図７（Ａ）に示す容量Ｃ、出力電圧Ｖｒの値は線形補間を行い、所望の出力電圧Ｖｒの電圧値、容量Ｃを算出するものとする。そして、図７（Ａ）より、算出された容量Ｃに対する補正係数αを求め、求めた補正係数αと算出された実際のＹコンデンサＣ１、Ｃ２の容量Ｃを不揮発性メモリ１０５に格納する。本実施例では、出力電圧Ｖｒに基づいて交流電圧Ｖａｃを算出する際には、検出された出力電圧Ｖｒを不揮発性メモリ１０５から読み出した補正係数αにより補正して、コンデンサの容量Ｃが３０００ｐＦのときの交流電圧Ｖｒを算出する。これにより、実際のコンデンサの容量Ｃに応じた出力電圧Ｖｒを用いて交流電圧Ｖａｃを算出するので、より精度の高い交流電圧Ｖａｃを算出することができる。したがって、上述した式（３）は、以下の式（４）のように表すことができる。
交流電圧Ｖａｃ＝α×（出力電圧Ｖｒ／周波数Ｆａｃ）・・・（４）

［交流電圧の算出］
図７（Ｂ）は、コンデンサの容量が３０００ｐＦのときの、交流電圧Ｖａｃと周波数Ｆａｃに対応する出力電圧Ｖｒのピーク電圧値の一例を示す図である。図７（Ｂ）において、横方向は交流電源１０から入力される交流電圧Ｖａｃ（単位：Ｖ）を示し、左側から順に、８０Ｖ、９０Ｖ、１００Ｖ、１１０Ｖ、１２０Ｖを示す。同様に、縦方向は交流電源１０の周波数Ｆａｃ（単位：Ｈｚ）を示し、上から順に４０Ｈｚ、５０Ｈｚ、６０Ｈｚ、７０Ｈｚ、８０Ｈｚを示す。また、表中の数字は、該当する交流電圧Ｖａｃ、周波数Ｆａｃのときの出力電圧Ｖｒのピーク電圧値（単位：ｍＶ）を示す。なお、図７（Ｂ）に示すデータは不揮発性メモリ１０５に格納されているものとする。また、図７（Ｂ）のデータはコンデンサの容量が３０００ｐＦのときのデータが格納されているものとする。コンデンサの容量が３０００ｐＦの場合のデータだけが記憶されているので、不揮発性メモリ１０５のメモリ容量を抑えることができる。

続いて、ＣＰＵ１０１が図７（Ｂ）のデータを用いて交流電源１０の交流電圧Ｖａｃを算出する方法について説明する。ＣＰＵ１０１は、入力される出力電圧Ｖｒに基づいて、出力電圧Ｖｒのピーク電圧値を検出する。ＣＰＵ１０１は、不揮発性メモリ１０５より格納された補正係数αを読み出し、検出された出力電圧Ｖｒのピーク電圧値に補正係数αを乗ずる。これにより、ＣＰＵ１０１は、ＹコンデンサＣ１、Ｃ２のコンデンサ容量が３０００ｐＦのときの出力電圧Ｖｒを算出する。次に、ＣＰＵ１０１は、周波数検出部１０２から入力された周波数信号Ｆｓに基づいて、実施例１で説明した方法により、交流電源１０の周波数Ｆａｃを算出する。そして、ＣＰＵ１０１は、図７（Ｂ）より、算出した出力電圧Ｖｒ及び周波数Ｆａｃに対応する交流電圧Ｖａｃを算出する。なお、ＣＰＵ１０１は、図７（Ｂ）のデータを用いて、交流電圧Ｖａｃを算出する際には、周波数Ｆａｃ、交流電圧Ｖａｃ、出力電圧Ｖｒの値は線形補間を行い、算出するものとする。また、交流電圧Ｖａｃの検出結果に基づいて、ＣＰＵ１０１が電源装置５０のスタンバイ状態やスリープ状態の状態制御や定着装置４０への電力供給制御を行う制御シーケンスは、実施例１の図５と同様であり、ここでの説明を省略する。なお、本実施例では、補正係数αやコンデンサの容量Ｃ、図７（Ｂ）に示すテーブルは、不揮発性メモリ１０５に格納していたが、ＣＰＵ１０１に内蔵された不揮発性のメモリ１０１ｂに格納してもよい。

また、ＹコンデンサＣ１、Ｃ２の容量Ｃは、波形検出回路２００が設置されている環境温度により変化する。そのため、例えば、予め不揮発性メモリ１０５に、コンデンサの容量Ｃ毎に、環境温度に対する容量値の補正値情報を記憶しておく。ＣＰＵ１０１は、温度センサ等（不図示）を用いて環境温度を検出し、不揮発性メモリ１０５に記憶されたコンデンサの容量Ｃと、検出された環境温度に基づいて、不揮発性メモリ１０５から環境温度に対するコンデンサの容量値の補正値情報を読み出す。そして、ＣＰＵ１０１は、読み出した補正値情報に基づいて出力電圧Ｖｒを補正し、補正された出力電圧Ｖｒと周波数Ｆａｃに基づいて、図７（Ｂ）に示すデータより、交流電源１０の電圧Ｖａｃを算出することができる。

以上説明したように、本実施例によれば、交流電源の交流電圧の検出精度を高めることができる。特に、本実施例では、波形検出回路から出力される、Ｙコンデンサに流れる電流に基づく出力電圧を、Ｙコンデンサの容量値のばらつきに応じて補正することにより、交流電源からの入力電圧をより精度よく、検出することができる。

実施例３では、波形検出回路の出力電圧を用いて、交流電源のゼロクロスタイミングを検出する方法について説明する。

［波形検出回路の構成］
図８は、本実施例の波形検出回路３００の構成を示す回路図である。波形検出回路３００は、交流電源１０のゼロクロスタイミングと、周波数Ｆａｃを検出するために用いる回路である。波形検出回路３００では、実施例１、２で説明した波形検出回路１００、２００と比べて、周波数検出部１０２が削除され、交流電圧Ｖａｃを検出する電圧検出部１０６が追加されている。波形検出回路３００は、ＣＰＵ１０１に、実施例１、２と同様に出力電圧Ｖｒを出力すると共に、電圧検出部１０６からは交流電源１０から入力された交流電圧Ｖａｃの電圧値に応じた電圧信号Ｖｓを出力する。ＣＰＵ１０１は、波形検出回路３００から入力される出力電圧Ｖｒの電圧値に基づき、交流電源１０の周波数Ｆａｃと、交流電圧が０Ｖとなるゼロクロスタイミングを検出する。さらに、ＣＰＵ１０１は、電圧検出部１０６から出力された電圧信号Ｖｓに基づいて、交流電源１０の交流電圧Ｖａｃを検出する。なお、電圧検出部１０６での交流電圧Ｖａｃの検出は、不図示の交流電圧検出用のトランスを用いて行う。即ち、電圧検出部１０６は、交流電圧Ｖａｃを、抵抗を介して電流として読み取り、読み取られた電流値に基づいて、交流電圧Ｖａｃの電圧値を示す電圧信号Ｖｓを出力する。なお、ここで説明した電圧検出部１０６の構成は一例であり、その他の構成でもよい。また、実施例１、２と同様の回路構成については同じ符号を付すことにより、説明を省略する。さらに、実施例２で説明したＹコンデンサＣ１、Ｃ２のコンデンサの容量Ｃ及び補正係数αは、不揮発性メモリ１０５に格納されているものとする。

［電源周波数、ゼロクロスタイミングの検出］
図９（Ａ）は、ＣＰＵ１０１が出力電圧Ｖｒの電圧値に基づいて、交流電源１０の周波数Ｆａｃ及びゼロクロスタイミングを検出する方法を説明する図である。図９（Ａ）において、上側の図は、交流電源１０から入力された交流電圧Ｖａｃの電圧波形であり、横軸方向は時間、縦軸方向は電圧を示す。なお、交流電源１０の電圧Ｖａｃは１００Ｖｒｍｓ、電源周波数Ｆａｃは５０Ｈｚとする。一方、下側の図は、交流電源１０から入力された交流電流が抵抗Ｒ１を流れることにより、抵抗Ｒ１の両端に生成される出力電圧Ｖｒの電圧波形であり、横軸方向は時間、縦軸方向は電圧を示す。なお、出力電圧Ｖｒは抵抗Ｒ１を電流が流れることにより生成される電圧であるため、出力電圧Ｖｒの電圧波形は、交流電圧Ｖａｃの電圧波形に比べて、位相が９０°進んでいる。

本実施例では、ＣＰＵ１０１は、入力された出力電圧Ｖｒの電圧値を検出し、検出された電圧値が所定の電圧である閾値電圧Ｖｔｈ未満（所定の電圧未満）かどうかを判断する。ＣＰＵ１０１は、検出された電圧値が閾値電圧Ｖｔｈ未満（このときの時刻（以下、タイミングともいう）を時刻Ｔ＿ｄｏｗｎという）であると判断すると、不図示のタイマをリセット後、スタートさせる。そして、ＣＰＵ１０１は、その後、一旦、閾値電圧Ｖｔｈ以上になった出力電圧Ｖｒの電圧値が再度、閾値電圧Ｖｔｈ未満になったかどうかを判断する。ＣＰＵ１０１は、検出された電圧値が閾値電圧Ｖｔｈ未満になったと判断すると、不図示のタイマより、このとき（即ち、時刻Ｔ＿ｄｏｗｎ）のタイマ値を読み出す。このとき読み出されたタイマ値は時刻Ｔ＿ｄｏｗｎから、次の時刻Ｔ＿ｄｏｗｎまでの時間であり、この時刻Ｔ＿ｄｏｗｎから次の時刻Ｔ＿ｄｏｗｎまでの時間が、ゼロクロスタイミングの周期を示すゼロクロス周期Ｐ＿ｚｅｒｏｘである（図９（Ａ））。そして、ＣＰＵ１０１は、交流電源１０の周波数Ｆａｃを、算出されたゼロクロス周期Ｐ＿ｚｅｒｏｘに基づいて、以下の式（５）により算出することができる。
交流電源１０の周波数Ｆａｃ＝１／（２×ゼロクロス周期Ｐ＿ｚｅｒｏｘ）・・式（５）
ここでは、時刻Ｔ＿ｄｏｗｎの検出周期に基づいて、ゼロクロス周期Ｐ＿ｚｅｒｏｘを算出した。例えば、出力電圧Ｖｒの電圧値が閾値電圧Ｖｔｈ以上（所定の電圧以上）になる時刻Ｔ＿ｕｐ（図９（Ａ））の検出周期に基づいて、ゼロクロス周期Ｐ＿ｚｅｒｏｘを算出してもよい。

ところで、図９（Ａ）の上側の図に示すように、交流電源１０の交流電圧Ｖａｃの電圧波形の電圧が０Ｖになるゼロクロスタイミングは、次のようなタイミング（時刻）である。即ち、交流電圧Ｖａｃの出力電圧がピーク電圧となる時刻Ｔ＿ｃｅｎｔｅｒ（出力電圧Ｖｒの電圧波形では電圧が０Ｖになるタイミング）から、ゼロクロス周期Ｐ＿ｚｅｒｏｘの２分の１の期間（＝Ｐ＿ｚｅｒｏｘ／２）が経過したタイミングである。しかしながら、図９（Ａ）の下側の図に示すように、時刻Ｔ＿ｄｏｗｎから時刻Ｔ＿ｃｅｎｔｅｒの間、即ち、出力電圧Ｖｒの電圧値が閾値電圧Ｖｔｈから０Ｖまで低下するのに、遅延時間Ｔ＿ｄｅｌａｙがかかる。そのため、正確な時刻Ｔ＿ｃｅｎｔｅｒを検知するには、遅延時間Ｔ＿ｄｅｌａｙを求める必要がある。

しかしながら、遅延時間Ｔ＿ｄｅｌａｙは、交流電圧Ｖａｃ、交流電源１０の周波数Ｆａｃ、ＹコンデンサＣ１、Ｃ２の容量により変動するため、正確なゼロクロスタイミングＴ＿ｚｅｒｏｘを検知することができない。そこで、本実施例では、図９（Ｂ）に示すテーブルを予め第二の記憶手段である不揮発性メモリ１０５に記憶しておき、テーブルから対応する遅延時間Ｔ＿ｄｅｌａｙを読み出し、交流電源１０のゼロクロスタイミングＴ＿ｚｅｒｏｘを求めるものとする。図９（Ｂ）に示すテーブルは、ＹコンデンサＣ１、Ｃ２の容量Ｃが３０００ｐＦの場合の、交流電圧Ｖａｃ、周波数Ｆａｃ、遅延時間Ｔ＿ｄｅｌａｙの関係を示すテーブルである。図９（Ｂ）において、縦方向（テーブルの各行）は、交流電源１０の周波数Ｆａｃ（単位：Ｈｚ）であり、４０Ｈｚ、５０Ｈｚ、６０Ｈｚ、７０Ｈｚ、８０Ｈｚから構成されている。また、図９（Ｂ）の横方向（テーブルの各列）は交流電圧Ｖａｃ（単位：Ｖ）であり、８０Ｖ、９０Ｖ、１００Ｖ、１１０Ｖ、１２０Ｖから構成されている。図９（Ｂ）のテーブル中の数値は、遅延時間Ｔ＿ｄｅｌａｙ（単位：ｍｓｅｃ（ミリ秒））を示す。なお、図９（Ｂ）に示すテーブルはＹコンデンサＣ１、Ｃ２の容量が３０００ｐＦの場合のテーブルであるが、その他のＹコンデンサＣ１、Ｃ２の容量に応じたテーブルが不揮発性メモリ１０５に格納されているものとする。

そして、ゼロクロスタイミングＴ＿ｚｅｒｏｘは、出力電圧Ｖｒが閾値電圧Ｖｔｈ未満になる時刻Ｔ＿ｄｏｗｎを基準（スタート時点）とすると、以下の式（８）から求めることができる。
ゼロクロスタイミングＴ＿ｚｅｒｏｘ＝遅延時間Ｔ＿ｄｅｌａｙ＋ゼロクロス周期Ｐ＿ｚｅｒｏｘ／２・・・式（８）

なお、ここでは、遅延時間Ｔ＿ｄｅｌａｙを求める際に、図９（Ｂ）に示す不揮発性メモリ１０５に記憶されているテーブルのデータを使用したが、例えば、遅延時間Ｔ＿ｄｅｌａｙを出力電圧Ｖｒの電圧値に基づいて近似的に算出する方法でもよい。図９（Ａ）の下側の図より、遅延時間Ｔ＿ｄｅｌａｙは、時刻Ｔ＿ｄｏｗｎと時刻Ｔ＿ｕｐの中央のタイミング（＝（時刻Ｔ＿ｄｏｗｎ＋時刻Ｔ＿ｕｐ）／２）であることがわかる。そのため、出力電圧Ｖｒの電圧が閾値電圧Ｖｔｈ未満になるタイミング（時刻）、及び閾値電圧Ｖｔｈ以上になるタイミング（時刻）を検出することにより、遅延時間Ｔ＿ｄｅｌａｙを求めることができる。また、上述した交流電源１０のゼロクロスタイミングＴ＿ｚｅｒｏｘを検出する方法は、時刻Ｔ＿ｄｏｗｎを用いて説明したが、時刻Ｔ＿ｕｐを用いて算出してもよい。本実施例では、交流電源１０のゼロクロスタイミングＴ＿ｚｅｒｏｘを検出するのに、時刻Ｔ＿ｕｐ又は時刻Ｔ＿ｄｏｗｎのどちらか一方を検出すればよいので、ＣＰＵ１０１の制御を容易にすることができる。以上説明したように、ＣＰＵ１０１は、ゼロクロスタイミングを検出するゼロクロス検出手段として機能する。

［定着装置への電力供給制御］
次に、交流電源１０の周波数Ｆａｃ及びゼロクロスタイミングＴ＿ｚｅｒｏｘの検出結果に基づいた画像形成装置１や電源装置５０の制御について説明する。図１０は、本実施例のＣＰＵ１０１による、電源装置５０の状態制御や、定着装置４０への電力供給制御の制御シーケンスを示すフローチャートである。図１０の処理は、画像形成装置１の電源がオンされ、ＣＰＵ１０１が立ち上がると起動され、ＣＰＵ１０１により実行される。

Ｓ４０１では、ＣＰＵ１０１は、プリント（印刷）を開始するプリント要求があるかどうかを判断し、プリント要求があると判断した場合には処理をＳ４０２に進め、プリント要求がないと判断した場合には、処理をＳ４０１に戻す。Ｓ４０２では、ＣＰＵ１０１は、Ｗｓ信号をＬｏｗ（ローレベル）状態からＨｉｇｈ（ハイレベル）状態に設定して、ＤＣ／ＤＣコンバータ１０３をスタンバイ状態に移行させ、画像形成装置１をプリント可能な状態に移行させる。

Ｓ４０３では、ＣＰＵ１０１は、出力電圧Ｖｒの電圧値が閾値電圧Ｖｔｈ未満になるタイミングである時刻Ｔ＿ｄｏｗｎを検出する。ＣＰＵ１０１は、出力電圧Ｖｒの電圧値が閾値電圧Ｖｔｈ未満になったことを検出すると、時間計測のために、不図示のタイマをリセットし、スタートさせる。Ｓ４０４では、ＣＰＵ１０１は、一旦、閾値電圧Ｖｔｈ以上になった出力電圧Ｖｒの電圧値が、再度、閾値電圧Ｖｔｈ未満になる時刻Ｔ＿ｄｏｗｎを検出する。ＣＰＵ１０１は、不図示のタイマよりタイマ値を読み出し、Ｔ＿ｄｏｗｎの検出周期から２つの時刻Ｔ＿ｄｏｗｎ間の経過時間であるゼロクロス周期Ｐ＿ｚｅｒｏｘを算出する。Ｓ４０５では、ＣＰＵ１０１は、Ｓ４０３で算出したゼロクロス周期Ｐ＿ｚｅｒｏｘと前述した式（５）により、交流電源１０の周波数Ｆａｃを算出する。Ｓ４０６では、ＣＰＵ１０１は、電圧検出部１０６から出力された電圧信号Ｖｓに基づいて、交流電源１０の交流電圧Ｖａｃを検出する。

Ｓ４０７では、ＣＰＵ１０１は、Ｓ４０５で算出した交流電源１０の周波数Ｆａｃ、Ｓ４０６で検出した交流電圧Ｖａｃ、ＹコンデンサＣ１、Ｃ２の容量Ｃに基づいて、不揮発性メモリ１０５より対応する遅延時間Ｔ＿ｄｅｌａｙを読み出す。Ｓ４０８ではＣＰＵ１０１は出力電圧Ｖｒが閾値電圧Ｖｔｈ未満になる時刻Ｔ＿ｄｏｗｎ、Ｓ４０７で読み出した遅延時間Ｔ＿ｄｅｌａｙ、Ｓ４０４で算出したゼロクロス周期Ｐ＿ｚｅｒｏｘを用いて式（６）よりゼロクロスタイミングＴ＿ｚｅｒｏｘを算出する。

Ｓ４０９では、ＣＰＵ１０１は、Ｓ４０６で算出した交流電圧Ｖａｃに基づいて、定着装置４０に供給可能な電力の最大Ｄｕｔｙの演算を行う。最大Ｄｕｔｙの算出方法については、実施例１の図５（Ｓ３０７）で説明したので、ここでの説明は省略する。そして、ＣＰＵ１０１は、制御Ｄｕｔｙの上限値を最大Ｄｕｔｙ（制御Ｄｕｔｙ≦最大Ｄｕｔｙ）として、発熱体ＲＨ１の設定目標温度とサーミスタＴＨ１により検知された温度に基づいて、ＰＩＤ制御を行い、制御Ｄｕｔｙを演算する。Ｓ４１０では、ＣＰＵ１０１は、Ｓ４０９で求められた制御ＤｕｔｙとゼロクロスタイミングＴ＿ｚｅｒｏｘに基づき、発熱体ＲＨ１への電力供給を制御する。Ｓ４１１では、ＣＰＵ１０１は、プリントが終了したかどうかを判断し、プリントが終了したと判断した場合には処理をＳ４１２に進め、プリントが終了していないと判断した場合には、処理をＳ４０３に戻す。Ｓ４１２では、ＣＰＵ１０１は、Ｗｓ信号をＨｉｇｈ（ハイレベル）状態からＬｏｗ（ローレベル）状態に設定して、ＤＣ／ＤＣコンバータ１０３をスリープ状態に移行させ、処理をＳ４０１に戻す。

以上説明したように、本実施例によれば、交流電源の交流電圧の検出精度を高めることができる。特に、本実施例では、Ｙコンデンサに流れる電流に基づく出力電圧の電圧値と電圧検出部により検出された交流電圧と基づいて、出力電圧が閾値電圧から０Ｖまで移行する遅延時間を求めることにより、精度よくゼロクロスポイントを検出することができる。

実施例１〜３では、交流電源の電源周波数を検出する周波数検出部や、交流電圧を検出する電圧検出部を有する波形検出回路を用いた交流電圧の検出方法やゼロクロスタイミングの検出方法について説明した。実施例４では、周波数検出部及び電圧検出部を備えていない波形検出回路を用いた交流電圧の検出方法やゼロクロスタイミングの検出方法について説明する。

［波形検出回路の構成］
図１１（Ａ）は、本実施例の波形検出回路４００の構成を示す回路図である。波形検出回路４００は、交流電源１０のゼロクロスタイミング、交流電圧Ｖａｃ及び周波数Ｆａｃを検出するために用いる回路である。波形検出回路４００では、実施例１、２で説明した波形検出回路１００、２００と比べて周波数検出部１０２が削除されており、実施例３で説明した波形検出回路３００と比べて電圧検出部１０６が削除されている。波形検出回路４００は、ＣＰＵ１０１に、実施例１〜３と同様に出力電圧Ｖｒを出力する。ＣＰＵ１０１は、波形検出回路３００から入力される出力電圧Ｖｒの電圧値に基づき、交流電源１０の周波数Ｆａｃと、交流電圧が０Ｖとなるゼロクロスタイミングを検出する。さらに、ＣＰＵ１０１は、出力電圧Ｖｒのピーク電圧値、交流電源１０の周波数Ｆａｃに基づいて、交流電源１０の交流電圧Ｖａｃを検出する。なお、上述した実施例と同様の回路構成については同じ符号を付すことにより、説明を省略する。また、実施例２で説明したＹコンデンサＣ１、Ｃ２の容量Ｃ、補正係数α、実施例２の図７（Ｂ）及び実施例３の図９（Ｂ）に示すテーブルは、不揮発性メモリ１０５に格納されているものとする。

本実施例では、ＣＰＵ１０１は、まず、実施例３にて説明した方法により、波形検出回路４００から出力された出力電圧Ｖｒの電圧値に基づき、交流電源１０の周波数Ｆａｃを算出する。続いて、ＣＰＵ１０１は、波形検出回路４００から出力された出力電圧Ｖｒに基づいて、出力電圧Ｖｒのピーク電圧値を検出する。次に、ＣＰＵ１０１は、ＹコンデンサＣ１、Ｃ２の容量Ｃに応じた、不揮発性メモリ１０５に格納された補正係数αを読み出す。そして、ＣＰＵ１０１は、読み出した補正係数αを用いて、検出された出力電圧Ｖｒのピーク電圧値を補正し、ＹコンデンサＣ１、Ｃ２の容量Ｃが３０００ｐＦのときの出力電圧Ｖｒを算出する。続いて、ＣＰＵ１０１は、算出した交流電源１０の周波数Ｆａｃ及び出力電圧Ｖｒに基づいて、前述した図７（Ｂ）のテーブルより交流電圧Ｖａｃを算出する。なお、ゼロクロスタイミングＴ＿ｚｅｒｏｘの算出方法については、実施例３で説明しているので、ここでの説明は省略する。このように、本実施例の波形検出回路４００では、周波数検出部１０２（実施例１、２）や電圧検出部１０６（実施例３）等の回路を設けることなく、交流電源１０の電圧Ｖａｃ、周波数Ｆａｃ、ゼロクロスタイミングＴ＿ｚｅｒｏｘを検出することができる。

また、図１１（Ｂ）に示す波形検出回路４１０は、波形検出回路４００の変形例である。波形検出回路４１０は、波形検出回路４００の出力電圧Ｖｒの出力端に、抵抗Ｒ４０及びコンデンサＣ４０から構成された平滑手段である平滑回路を接続した回路であり、コンデンサＣ４０に充電された電圧が直流電圧ＶａとしてＣＰＵ１０１に入力される。ＣＰＵ１０１は、平滑回路により平滑された直流電圧Ｖａの電圧値に基づいて、交流電源１０の電圧Ｖａｃを検出すると共に、出力電圧Ｖｒに基づいて、交流電源１０の周波数ＦａｃやゼロクロスタイミングＴ＿ｚｅｒｏｘを検出することができる。

［交流電圧、電源周波数、ゼロクロスタイミングの検出］
図１２は、本実施例の波形検出回路４００を用いて、交流電源１０の電圧Ｖａｃ、周波数Ｆａｃ、ゼロクロスタイミングＴ＿ｚｅｒｏｘを検出するための処理を示したフローチャートであり、ＣＰＵ１０１により実行される。Ｓ５０１〜Ｓ５０３の処理は、実施例３の図１０のＳ４０３〜Ｓ４０５の処理と同様であり、ここでの説明を省略する。Ｓ５０４では、ＣＰＵ１０１は、波形検出回路４００から出力された出力電圧Ｖｒのピーク電圧値と、不揮発性メモリ１０５に格納された補正係数αにより、ＹコンデンサＣ１、Ｃ２の容量Ｃが３０００ｐＦのときの出力電圧Ｖｒを算出する。そして、ＣＰＵ１０１は、算出した出力電圧Ｖｒ、Ｓ５０３で算出した周波数Ｆａｃ、図７（Ｂ）に示すテーブルにより、交流電源１０の電圧Ｖａｃを算出する。Ｓ５０５、Ｓ５０６の処理は、実施例３の図１０のＳ４０７、Ｓ４０８と同様の処理であり、ここでの説明を省略する。なお、実施例３の図１０に示すＳ４０３〜Ｓ４０８の処理を、図１２のＳ５０１〜Ｓ５０６の処理に置き換えることにより、図１０は、実施例４での電源装置５０の制御や定着装置４０の電力供給制御の制御シーケンスを示すフローチャートとなる。

なお、上述した実施例では、ＣＰＵ１０１は、画像形成装置１を制御する制御手段であると説明してきたが、例えば、各実施例の波形検出回路に設けられ、波形検出回路を制御するＣＰＵであってもよい。さらに、ＣＰＵ１０１は、各実施例の波形検出回路が実装された電源装置５０のＣＰＵであってもよい。また、上述した実施例では、波形検出回路は、電源装置内部に設けられているものとして説明したが、例えば、画像形成装置に設けられていてもよい。

以上説明したように、本実施例によれば、交流電源の交流電圧の検出精度を高めることができる。特に、本実施例では、波形検出回路に周波数検出部や電圧検出部を設けることなく、Ｙコンデンサに流れる電流に基づく出力電圧に基づいて、交流電源の交流電圧やゼロクロスポイントを精度よく検出することができる。

１０ 交流電源
１０１ ＣＰＵ
１０２ 周波数検出部
ＢＤ１ ブリッジダイオード
Ｃ１ Ｙコンデンサ
Ｃ２ Ｙコンデンサ
Ｒ１ 抵抗

Claims (30)

1. 一端を交流電源の第一のラインに接続された第一のコンデンサと、
   一端を前記交流電源の第二のラインに接続された第二のコンデンサと、
   前記第一のコンデンサの他端及び前記第二のコンデンサの他端と接続され、前記第一のコンデンサと前記第二のコンデンサを介して入力される前記交流電源の交流電圧を全波整流する整流手段と、
   前記整流手段に接続されており、前記整流手段から出力された電流が流れることにより前記電流を第一の電圧に変換する抵抗と、
   前記交流電源の周波数を検出する周波数検出手段と、
   前記抵抗によって変換された前記第一の電圧と、前記周波数検出手段により検出された前記周波数と、に基づいて、前記交流電源の交流電圧を検出する電圧検出手段と、
   を備えることを特徴とする検出回路。
2. 前記第一の電圧の情報、前記周波数の情報、及び前記交流電圧の情報を対応づけて記憶する第一の記憶手段を備え、
   前記電圧検出手段は、前記第一の記憶手段より、前記第一の電圧及び前記周波数検出手段により検出された前記周波数に応じた前記交流電圧を取得することを特徴とする請求項１に記載の検出回路。
3. 前記第一の記憶手段に記憶された前記交流電圧は、前記第一のコンデンサ及び前記第二のコンデンサの容量が所定の容量値であるときの前記第一の電圧に応じた電圧値であることを特徴とする請求項２に記載の検出回路。
4. 前記電圧検出手段は、前記第一のコンデンサ及び前記第二のコンデンサの容量が前記所定の容量値とは異なる容量値である場合には、前記異なる容量値に応じて前記第一の電圧を補正し、補正された前記第一の電圧に基づいて、前記第一の記憶手段より前記交流電圧を取得することを特徴とする請求項３に記載の検出回路。
5. 前記周波数検出手段は、前記交流電源の前記第一のライン及び前記第二のラインに接続され、前記交流電源から入力される前記交流電圧のゼロクロスタイミングを検出する毎にオン状態、オフ状態が切り替わる信号を出力する出力部と、時間を計測する計測手段と、を有し、
   前記周波数検出手段は、前記計測手段により前記出力部から出力される信号のオン状態から次のオン状態、又はオフ状態から次のオフ状態までの時間を計測し、計測された前記時間に基づいて、前記交流電源の周波数を検出することを特徴とする請求項１から請求項４のいずれか１項に記載の検出回路。
6. 前記第一の電圧を平滑する平滑手段を備え、
   前記電圧検出手段は、前記平滑手段により平滑された前記第一の電圧により、前記第一の電圧のピーク電圧を求めることを特徴とする請求項５に記載の検出回路。
7. 一端を交流電源の第一のラインに接続された第一のコンデンサと、
   一端を前記交流電源の第二のラインに接続された第二のコンデンサと、
   前記第一のコンデンサの他端及び前記第二のコンデンサの他端と接続され、前記第一のコンデンサと前記第二のコンデンサを介して入力される前記交流電源の交流電圧を全波整流する整流手段と、
   抵抗を有し、前記整流手段から出力された電流を前記抵抗に流すことにより第一の電圧に変換する電圧変換部と、
   前記電圧変換部から出力された前記第一の電圧に基づいて、前記交流電源のゼロクロスタイミングを検出するゼロクロス検出手段と、
   を備えることを特徴とする検出回路。
8. 前記ゼロクロス検出手段は、前記第一の電圧が所定の電圧以上の状態から前記所定の電圧未満の状態になるタイミングと、前記タイミングの周期と、前記第一の電圧が前記所定の電圧から０Ｖになるまでに要する遅延時間と、に基づいて、前記ゼロクロスタイミングを検出することを特徴とする請求項７に記載の検出回路。
9. 前記ゼロクロス検出手段は、前記第一の電圧が所定の電圧未満の状態から前記所定の電圧以上の状態になるタイミングと、前記タイミングの周期と、前記第一の電圧が前記所定の電圧から０Ｖになるまでに要する遅延時間と、に基づいて、前記ゼロクロスタイミングを検出することを特徴とする請求項７に記載の検出回路。
10. 前記ゼロクロス検出手段は、時間を計測する計測手段を有し、
    前記計測手段により前記タイミングの周期を計測し、計測された前記周期に基づいて、ゼロクロスタイミングの周期を算出することを特徴とする請求項８又は請求項９に記載の検出回路。
11. 前記ゼロクロス検出手段は、前記ゼロクロスタイミングの周期に基づいて、前記交流電源の周波数を算出することを特徴とする請求項１０に記載の検出回路。
12. 前記第一の電圧の情報、前記周波数の情報、及び前記交流電圧の情報を対応づけて記憶する第一の記憶手段を備え、
    前記ゼロクロス検出手段は、前記第一の記憶手段より、前記電圧変換部から出力された前記第一の電圧及び前記ゼロクロス検出手段により算出された前記周波数に応じた前記交流電圧を取得することを特徴とする請求項１１に記載の検出回路。
13. 前記第一の記憶手段に記憶された前記交流電圧は、前記第一のコンデンサ及び前記第二のコンデンサの容量が所定の容量値であるときの前記第一の電圧に応じた電圧値であることを特徴とする請求項１２に記載の検出回路。
14. 前記第一のコンデンサ及び前記第二のコンデンサの容量が前記所定の容量値とは異なる容量値である場合には、前記ゼロクロス検出手段は、前記異なる容量値に応じて、前記第一の電圧を補正し、補正された第一の電圧に基づいて、前記第一の記憶手段より前記交流電圧を取得することを特徴とする請求項１３に記載の検出回路。
15. 前記第一の電圧を平滑する平滑手段を備え、
    前記ゼロクロス検出手段は、前記平滑手段により平滑された前記第一の電圧により、前記第一の電圧のピーク電圧を求めることを特徴とする請求項１４に記載の検出回路。
16. 前記交流電源の前記第一のライン及び前記第二のラインに接続され、前記交流電源から入力される前記交流電圧の電圧値を検出する電圧検出部を備え、
    前記ゼロクロス検出手段は、前記電圧検出部より前記交流電圧を取得することを特徴とする請求項１１に記載の検出回路。
17. 前記周波数の情報、前記交流電圧の情報、及び前記遅延時間の情報を対応づけて記憶する第二の記憶手段を備え、
    前記ゼロクロス検出手段は、前記第二の記憶手段より、前記ゼロクロス検出手段により算出された前記周波数及び前記ゼロクロス検出手段が取得した前記交流電圧に応じた前記遅延時間を取得することを特徴とする請求項１２から請求項１６のいずれか１項に記載の検出回路。
18. 前記第二の記憶手段は、前記第一のコンデンサ及び前記第二のコンデンサの容量に応じて、前記周波数の情報、前記交流電圧の情報、及び前記遅延時間の情報を対応づけて記憶し、
    前記ゼロクロス検出手段は、前記第一のコンデンサ及び前記第二のコンデンサの容量に応じて、前記第二の記憶手段より前記遅延時間を取得することを特徴とする請求項１７に記載の検出回路。
19. 交流電源から入力される交流電圧を直流電圧に変換する変換部と、
    請求項１から請求項１８のいずれか１項に記載の検出回路と、
    前記変換部を制御する制御手段と、
    を備えることを特徴とする電源装置。
20. 前記変換部は、第二の電圧を出力するスタンバイ状態と、前記第二の電圧よりも低い第三の電圧を出力するスリープ状態と、を切り替え可能であり、
    前記制御手段は、前記変換部を前記スタンバイ状態又は前記スリープ状態に切り替えることを特徴とする請求項１９に記載の電源装置。
21. 交流電源から入力される交流電圧を直流電圧に変換する変換部と、
    請求項１から請求項６のいずれか１項に記載の検出回路と、
    前記変換部を制御する制御手段と、
    を備え、
    前記電圧検出手段は、前記制御手段であることを特徴とすることを特徴とする電源装置。
22. 交流電源から入力される交流電圧を直流電圧に変換する変換部と、
    請求項７から請求項１８のいずれか１項に記載の検出回路と、
    前記変換部を制御する制御手段と、
    を備え、
    前記ゼロクロス検出手段は、前記制御手段であることを特徴とする電源装置。
23. 記録材に画像形成を行う画像形成手段と、
    請求項１９から請求項２２のいずれか１項に記載の電源装置と、
    を備えることを特徴とする画像形成装置。
24. 記録材に画像形成を行う画像形成手段と、
    請求項１から請求項１８のいずれか１項に記載の検出回路と、
    を備えることを特徴とする画像形成装置。
25. 記録材に画像形成を行う画像形成手段と、
    請求項１から請求項６のいずれか１項に記載の検出回路と、
    前記画像形成手段を制御するコントローラと、
    を備え、
    前記電圧検出手段は、前記コントローラであることを特徴とすることを特徴とする画像形成装置。
26. 記録材に画像形成を行う画像形成手段と、
    請求項７から請求項１８のいずれか１項に記載の検出回路と、
    前記画像形成手段を制御するコントローラと、
    を備え、
    前記ゼロクロス検出手段は、前記コントローラであることを特徴とすることを特徴とする画像形成装置。
27. 請求項１から請求項６のいずれか１項に記載の検出回路と、
    記録材にトナー像を形成する画像形成手段と、
    前記トナー像を加熱、加圧して、記録材に定着させる定着装置と、
    前記定着装置への電力供給、遮断を行うスイッチと、
    前記画像形成手段、前記定着装置、前記スイッチを制御するコントローラと、
    を備え、
    前記コントローラは、前記電圧検出手段により検出された前記交流電圧に基づいて算出した前記定着装置へ供給可能な電力の最大デューティに応じて、前記定着装置への電力供給を制御することを特徴とする画像形成装置。
28. 前記電圧検出手段は、前記コントローラであることを特徴とする請求項２７に記載の画像形成装置。
29. 請求項７から請求項１８のいずれか１項に記載の検出回路と、
    記録材にトナー像を形成する画像形成手段と、
    前記トナー像を加熱、加圧して、記録材に定着させる定着装置と、
    前記定着装置への電力供給、遮断を行うスイッチと、
    前記画像形成手段、前記定着装置、前記スイッチを制御するコントローラと、
    を備え、
    前記コントローラは、前記ゼロクロス検出手段により検出された前記ゼロクロスタイミングに基づいて、前記スイッチを制御することを特徴とする画像形成装置。
30. 前記ゼロクロス検出手段は、前記コントローラであることを特徴とする請求項２９に記載の画像形成装置。

Images