JP7173783B2 - ゼロクロス判別装置および画像形成装置 - Google Patents
ゼロクロス判別装置および画像形成装置 Download PDFInfo
- Publication number
- JP7173783B2 JP7173783B2 JP2018149681A JP2018149681A JP7173783B2 JP 7173783 B2 JP7173783 B2 JP 7173783B2 JP 2018149681 A JP2018149681 A JP 2018149681A JP 2018149681 A JP2018149681 A JP 2018149681A JP 7173783 B2 JP7173783 B2 JP 7173783B2
- Authority
- JP
- Japan
- Prior art keywords
- zero
- cross
- time
- alternating current
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Fixing For Electrophotography (AREA)
- Control Or Security For Electrophotography (AREA)
Description
交流電源から供給される交番電流のゼロクロスを検知する検知手段と、
前記ゼロクロスが検知されたタイミングに基づき負荷に対する交番電流の供給を制御する制御手段と、
前記検知手段により第一ゼロクロスが検知された第一タイミングから所定の測定期間において前記負荷に供給される交番電流の合計値に応じた値である第一の値を取得する取得手段と、を有し
前記制御手段は、前記第一の値が所定範囲外であるかどうかに基づき、前記第一ゼロクロスが誤ったゼロクロスかどうかを判別し、
前記制御手段は、前記検知手段による前記ゼロクロスの検知に応じて前記負荷に対する前記交番電流の供給を開始する制御を、予め定められたマスク時間にわたり行わないマスク手段をさらに有し、前記取得手段により取得された前記第一ゼロクロスが誤ったゼロクロスであると判定した場合、前記第一の値に基づいて前記マスク時間を補正することを特徴とするゼロクロス判別装置を提供する。
●電源回路
図1は電源回路100を示す図である。電源回路100は交流電源150から供給される交番電流を負荷に供給する回路である。コントローラ101は電源回路100を制御する制御部であり、CPU105とメモリ106を有している。メモリ106はプログラなどを記憶するROMと一時的なデータを記憶するRAMなどを有している。CPUは中央演算処理装置の略称である。ROMはリードオンリーメモリの略称である。RAMはランダムアクセスメモリの略称である。電源回路100とコントローラ101はゼロクロス判別装置190を形成している。ゼロクロス判別装置190は負荷に供給される電力を制御する制御装置として機能してもよい。CPU105はメッセージなどを表示装置107に表示してもよい。
図2(A)はゼロクロス検知回路130を示している。電源ライン151Hは制限抵抗132を介してフォトカプラ134内のLEDのアノード側に接続されている。LEDは発光ダイオードの略称である。フォトカプラ134内のLEDのカソード側は電源ライン151Nと接続されている。フォトカプラ134内のLEDに対して並列に制限抵抗133が接続されている。
ここでPjは負荷に投入される電力量を示す。P100は、Vin×Sin(wt)の半周期(以下、一半波と呼ぶ)の区間において、ヒーター102に対してVin×Sin(wt)の電圧を常に印可した場合の電力の積分値(電力量)である。
図4(A)は電流検知回路125を示している。電流検知回路125の全波整流回路により構成されている。電流検知回路125の一次側は電流検知トランス140の一次側のコイルL1により構成されている。コイルL1の一端は電源ライン151Hに接続されている。コイルL1の他端はヒーター102に接続されている。よって、電流検知回路125は交流電源150とヒーター102との間に接続されている。電流検知回路125の二次側には整流回路と平滑回路(積分回路)とが設けられている。電流検知トランス140の二次側のコイルL2には整流ダイオード141、142、143、144が接続されている。コイルL1において矢印Aが示す方向に電流が流れると、コイルL1、L2の相互インダクタンスにより、コイルL2には矢印Bが示す方向に電流が流れる。具体的には、コイルL2を介して整流ダイオード144から整流ダイオード141に電流が流れる。この電流は抵抗145とコンデンサ146とにより構成された平滑回路によって平滑化(積分)される。この平滑回路の出力が電流検知信号126となる。つまり、電流検知信号126は負荷に流れた交流電流の積分値を示す信号である。
ここでRはヒーター102の抵抗値である。
最大値Vmaxが所定範囲を逸脱している場合、コントローラ101は正確なゼロクロスが検知されていないと判定する。たとえば、ノイズ等によりゼロクロス検知回路130が誤ったゼロクロス信号131を出力した場合、このゼロクロス信号131に基づき決定される最大値Vmaxは理想値Videalよりも小さくなる。
図5および図6はCPU105が実行する負荷の駆動方法を示すフローチャートである。負荷がヒーター102である場合、CPU105は、画像形成装置が起動したときや画像形成装置がスタンバイモードから画像形成モードに遷移するときなどに、以下の処理を実行する。CPU105は、予めの交流周波数fを測定し、メモリ106のRAMに保持していてもよい。また、CPU105は、交流周波数fから演算される交流周期TもRAMに保持していてもよい。
S511でCPU105はS501で検知されたゼロクロス信号は正しいゼロクロス信号であると判別する。たとえば、正しいゼロクロス信号が検知されたときに0とされ、誤ったゼロクロス信号が検知されたときに1とされるフラグをCPU105が操作してもよい。フラグはメモリ106に保持される。S512でCPU105はメモリ106に保持されている最大値Vmaxを初期化する。
ここで定数Caは予め定められたマージンであり、たとえば、500[us]である。このマージンはゼロクロスタイミングの誤差に相当する。usはマイクロ秒を示す。CPU105はメモリ106に、マスク時間Tmaskを書き込む。CPU105は、ヒーター102に電力を位相制御により供給する際に、メモリ106からマスク時間Tmaskを読み出して使用する。
S601でCPU105はS501で検知されたゼロクロス信号は誤ったゼロクロス信号であると判別する。たとえば、メモリ106に保持されるフラグに1を設定する。
図7は測定された最大値Vmaxに対応する各種のパラメータを示すテーブルである。最大値Vmaxに対応する補正値Tcorerctが予め格納されている。このテーブルはメモリ106に記憶されている。理想値Videalが2.5[V]である場合、誤差eとして±0.05Vを考慮して、所定範囲の下限値が2.31[V]に決定され、上限値が2.55[V]に決定される。つまり、i行目の上限値は理想値Videalに誤差eを加算することで決定されている。一行目の上限値である2.55[V]は、一行目の理想値である2.50[V]に誤差である0.05[V]を加算することで求められている。一行目の下限値である2.31[V]は、二行目の上限値である2.31[V]と一致している。また、補正値Tcorerctは、図3に示されたTonを考慮して決定されている。補正値Tcorrect、ON時間Tonおよび測定時間(例:13ms)との和は、交流の一周期または二周期に相当する。一周期または二周期から、時間Tonおよび測定時間(閾値Tth)を減算することで、補正値Tcorrectが算出される。たとえば、Videalが2.26[V]であり、周波数が50Hzである場合、図3からTonは2.05[ms]である。この場合、補正値Tcorerctは20[ms]-13[ms]-2.05[ms]=4.95[ms]である。Videalが0.64[V]であり、周波数が50Hzである場合、図3からTonは6.65[ms]である。この場合、補正値Tcorerctは40.0[ms]-13[ms]-6.65[ms]=20.35[ms]である。このような計算手法により図7のテーブルは作成される。なお、数値は一例に過ぎない。
図8はゼロクロス信号が正しい場合におけるコントローラ101の動作を示している。ここでは、Vinが200[V]であり、交流周波数fが50[Hz]であり、遅延時間Tidが2[ms]であると仮定されている。
図9はゼロクロス信号が誤っている場合におけるコントローラ101の動作を示している。交流電源150から供給される交番電圧Vinは200[V]である。交流周波数fは60[Hz]である。遅延時間Tidは2[ms]である。
・時刻T11で次のゼロクロスが発生するため、半導体SW110がオフとなる。よって負荷に対して駆動電流が流れなくなる。時刻T12は時刻T10から遅延時間Tidが経過した時刻である。
・時刻T12から電流検知信号126に基づく電流検知電圧Vsnsiが上昇し始める。S505ないしS508により最大値Vmaxが更新され、メモリ106に保持される。
・時刻T13は時刻T11から遅延時間Tidが経過した時刻である。時刻T13で電流検知電圧Vsnsiが最大値Vmaxとなる。このときの最大値Vmaxがメモリ106に保持される。交流周波数fは60[Hz]であるため、時刻T11から8.7[ms]が経過した時刻T14に次のゼロクロスが発生する。
・時刻T15は時刻T10から閾値時間である13[ms]が経過した時刻である。S509でマスクが解除される。S510で最大値Vmaxが所定範囲(2.45[V]から2.55[V]まで)に入っているかが判定される。図9から明らかなように、ノイズに起因してゼロクロス信号131が生成されているため、最大値Vmaxは0.24[V]である。最大値Vmaxは所定範囲外と判定される。S601でゼロクロス信号131が誤っていると判別される。変数mはまだ初期値の0である。よって、S603で50Hzテーブルが参照され、最大値Vmaxに対応する補正値Tcorrectが取得される。図7に示されたテーブルによれば、最大値Vmaxである0.24[V]に対応する補正値Tcorrectは19[ms]である。S604で変数mに1が加算される。S605でマスク時間Tmask算出され、S606でマスク時間Tmaskにわたりゼロクロス信号131がマスクされる。マスク時間Tmaskは18.5[ms]である。よって、時刻T15にマスクが開始され、18.5[ms]が経過した時刻T16までゼロクロス信号131がマスクされる。S606で最大値Vmaxは初期化される。S607で時間Tnの計時が終了する。
・時刻T18で本来のゼロクロスが発生するため、半導体SW110がオフとなり、負荷に駆動電流が流れなくなる。時刻T19は時刻T17から遅延時間Tidが経過した時刻である。時刻T19に検知電圧Vsnsが上昇し始める。S505ないしS508で電流検知電圧Vsnsiの最大値Vmaxが随時更新される。
・時刻T20は時刻T18から遅延時間Tidが経過した時刻である。時刻T20に検知電圧Vsnsが最大値Vmaxとなる。メモリ106には最大値Vmaxが保持される。時刻T21は時刻T17から閾値時間(測定期間)が経過した時刻である。時刻T21にS509が実行され、ゼロクロス信号131のマスクが解除される。S510で最大値Vmaxが所定範囲外であることが判明する。これは時刻T17で検知されたゼロクロス信号131の立下りがノイズに起因したものだからである。この時に最大値Vmaxは0.39[V]であった。このため、S601でゼロクロス信号が誤っていると判別される。S603で、変数mが1であるため、60Hzテーブルが参照され、メモリ106に保持されている最大値Vmaxに対応する補正値Tcorrectが取得される。図7によれば、0.39[V]に対応する補正値Tcorrectは14.09[ms]である。S604でmに1が加算される。S605でマスク時間Tmaskが13.6[ms]に決定される。時刻T21にS606が実行され、ゼロクロス信号131がマスクされる。時刻T21から13.6[ms]が経過した時刻T22にマスクが解除される。時刻T23は時刻T22から500[us]が経過した時刻である。時刻T23に正しいゼロクロスが発生する。S501でこのゼロクロスが検知される。その後の処理は図8を用いて説明した通りである。つまり、CPU105は時刻T23に発生したゼロクロス信号の立下りエッジを基準として負荷に対する電力を位相制御する。
実施例1では交流電源150から供給される交番電圧Vinの値は公称値Vin_i(例:200V)であることが前提とされている。しかし、交流電源150から供給される交番電圧Vinが公称値Vin_iと一致しない地域も存在する。交番電流Iinの理想値Iidealは交番電圧Vin×Sin(wt)を負荷の抵抗値Rで除算することで求めされる。したがって、交番電圧Vinが変動すると、理想値Iidealも変動する。電流検知電圧Vsnsiの理想値Videalは理想値Iidealと比例しているため、理想値Videalも変動してしまう。したがって、交番電圧Vinに応じて理想値Videal自体または理想値Videalから導出されるパラメータは補正される必要がある。実際の交番電圧VinはVin_rと表記される。
Cv=Vin_i/Vin_r ・・・(4)
CPU105はテーブルにおける理想値Videalに補正係数Cvを乗算することで、図7に示されてテーブルにおける理想値Videalを補正する。とりわけ、図7に示されてテーブルにおいては、補正された理想値Videalに基づき、所定範囲を定義する下限値minと上限値maxとが再計される。
図10は電源回路100を搭載した画像形成装置1000を示す。画像形成装置1000は、イエロー、マゼンタ、シアン、ブラックのトナーを用いてそれぞれトナー画像を形成する四つの像形成ステーションを有している。参照番号の末尾に付与されたY、M、C、Kの文字はイエロー、マゼンタ、シアン、ブラックを意味している。この色を示す文字は、四つのステーションに共通する事項が説明される際には、省略される。感光体ドラム1は静電潜像やトナー画像を担持する像担持体(感光体)である。プロセスカートリッジ5は感光体ドラム1の表面を一様に帯電させる帯電器2と、トナーを静電潜像に付着させて現像してトナー画像を生成する現像器4とを有している。トナー補給装置16はトナー容器に保持されているトナーをプロセスカートリッジ5に補給する。露光装置3は、一様に帯電した感光体ドラム1の表面に光Eを照射して静電潜像を形成する。一次転写器6は、感光体ドラム1に担持されているトナー画像を中間転写体7に転写する。中間転写体7は無端状のベルトであり、駆動ローラ8によって駆動されて回転する。中間転写体7上にはそれぞれ異なる色のトナー画像が重畳的に転写され、カラー画像が形成される。中間転写体7はトナー画像を二次転写部に搬送する。
Claims (13)
- 交流電源から供給される交番電流のゼロクロスを検知する検知手段と、
前記ゼロクロスが検知されたタイミングに基づき負荷に対する交番電流の供給を制御する制御手段と、
前記検知手段により第一ゼロクロスが検知された第一タイミングから所定の測定期間において前記負荷に供給される交番電流の合計値に応じた値である第一の値を取得する取得手段と、を有し
前記制御手段は、前記第一の値が所定範囲外であるかどうかに基づき、前記第一ゼロクロスが誤ったゼロクロスかどうかを判別し、
前記制御手段は、前記検知手段による前記ゼロクロスの検知に応じて前記負荷に対する前記交番電流の供給を開始する制御を、予め定められたマスク時間にわたり行わないマスク手段をさらに有し、前記取得手段により取得された前記第一ゼロクロスが誤ったゼロクロスであると判定した場合、前記第一の値に基づいて前記マスク時間を補正することを特徴とするゼロクロス判別装置。 - 前記取得手段は、前記負荷に供給される交番電流を積分することで前記第一の値を取得する積分手段を有することを特徴とする請求項1に記載のゼロクロス判別装置。
- 前記積分手段は、
前記交流電源から一次側に供給される電流を変換して二次側に出力するトランスと、
前記トランスの二次側に接続され、前記二次側に出力された電流を整流する整流回路と、
前記整流回路から出力される電流を積分することで前記負荷に供給される交番電流の積分値である前記第一の値を示す電流検知信号を生成し、前記制御手段に供給する積分回路と、を有することを特徴とする請求項2に記載のゼロクロス判別装置。 - 前記積分回路は抵抗とコンデンサとを有するRC回路を含むことを特徴とする請求項3に記載のゼロクロス判別装置。
- 前記マスク時間は、前記交番電流の一周期から前記ゼロクロスについて誤差時間を減算することで求められる時間であることを特徴とする請求項1に記載のゼロクロス判別装置。
- 前記交流電源と前記負荷との間に接続されたスイッチをさらに有し、
前記測定期間は、前記スイッチの動作時間と、前記取得手段における遅延時間と、予め定められたマージンとの和であることを特徴とする請求項5に記載のゼロクロス判別装置。 - 前記制御手段は、前記取得手段により取得された前記第一ゼロクロスが誤ったゼロクロスであると判定した場合、前記マスク時間が経過した後に前記検知手段により検知された第二ゼロクロスに対応する第二タイミングを基準として前記負荷に対する交番電流の供給を制御することを特徴とする請求項5または6に記載のゼロクロス判別装置。
- 交流電源から供給される交番電流のゼロクロスを検知する検知手段と、
前記ゼロクロスが検知されたタイミングに基づき負荷に対する交番電流の供給を制御する制御手段と、
前記検知手段により第一ゼロクロスが検知された第一タイミングから所定の測定期間において前記負荷に供給される交番電流の合計値に応じた値である第一の値を取得する取得手段と、
前記取得手段により取得される前記第一の値の最大値を更新しながら記憶する記憶手段と、を有し
前記制御手段は、前記記憶手段に記憶されている前記第一の値が所定範囲外であるかどうかに基づいて前記第一ゼロクロスが誤ったゼロクロスかどうかを判別し、
前記所定範囲は、前記交流電源の公称交番電圧が入力されているときに求められる前記第一の値と予め想定された誤差とから決定された範囲であることを特徴とするゼロクロス判別装置。 - 交流電源から供給される交番電流のゼロクロスを検知する検知手段と、
前記ゼロクロスが検知されたタイミングに基づき負荷に対する交番電流の供給を制御する制御手段と、
前記検知手段により第一ゼロクロスが検知された第一タイミングから所定の測定期間において前記負荷に供給される交番電流の合計値に応じた値である第一の値を取得する取得手段と、を有し、
前記制御手段は、前記第一の値が所定範囲外であるかどうかに基づき、前記第一ゼロクロスが誤ったゼロクロスかどうかを判別し、誤ったゼロクロスの回数が所定回数を超えるとエラーメッセージを出力することを特徴とするゼロクロス判別装置。 - 交流電源から供給される交番電流のゼロクロスを検知する検知手段と、
前記ゼロクロスが検知されたタイミングに基づき負荷に対する交番電流の供給を制御する制御手段と、
前記検知手段により第一ゼロクロスが検知された第一タイミングから所定の測定期間において前記負荷に供給される交番電流の合計値に応じた値である第一の値を取得する取得手段と、
前記交流電源から供給される交番電圧の大きさを検出する電圧検出手段と、を有し、
前記制御手段は、前記取得手段により取得された前記第一の値が所定範囲外であるかどうかに基づいて前記第一ゼロクロスが誤ったゼロクロスかどうかを判別し、
前記所定範囲は前記電圧検出手段により検出された前記交番電圧の大きさに基づき決定されることを特徴とするゼロクロス判別装置。 - 前記負荷は、前記交流電源から供給される前記交番電流により発熱することを特徴とする請求項1ないし10のいずれか一項に記載のゼロクロス判別装置。
- シートにトナー画像を形成する画像形成手段と、
前記シートに前記トナー画像を熱により定着するする定着手段と、
請求項1ないし11のいずれか一項に記載のゼロクロス判別装置と、
を備え、前記定着手段は前記ゼロクロス判別装置の前記負荷として動作することを特徴とする画像形成装置。 - 前記定着手段の温度を測定する測定手段をさらに有し、
前記制御手段は、前記定着手段の温度が目標温度となるように前記定着手段に対する前記交番電流の供給を制御することを特徴とする請求項12に記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018149681A JP7173783B2 (ja) | 2018-08-08 | 2018-08-08 | ゼロクロス判別装置および画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018149681A JP7173783B2 (ja) | 2018-08-08 | 2018-08-08 | ゼロクロス判別装置および画像形成装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020024177A JP2020024177A (ja) | 2020-02-13 |
JP2020024177A5 JP2020024177A5 (ja) | 2021-08-19 |
JP7173783B2 true JP7173783B2 (ja) | 2022-11-16 |
Family
ID=69618575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018149681A Active JP7173783B2 (ja) | 2018-08-08 | 2018-08-08 | ゼロクロス判別装置および画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7173783B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7269896B2 (ja) | 2020-02-17 | 2023-05-09 | ルネサスエレクトロニクス株式会社 | 故障診断装置および故障診断方法 |
WO2024053013A1 (ja) * | 2022-09-07 | 2024-03-14 | ファナック株式会社 | ノイズ除去回路及びセンサ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001176688A (ja) | 1999-12-17 | 2001-06-29 | Canon Inc | 電圧共振型電源装置 |
JP2006317425A (ja) | 2005-04-12 | 2006-11-24 | Fuji Electric Systems Co Ltd | 電力変換回路の交流電圧検出方式 |
JP2007212503A (ja) | 2006-02-07 | 2007-08-23 | Canon Inc | 電流検出装置、電力制御装置及びそれらを具備した画像形成装置 |
JP2013068803A (ja) | 2011-09-22 | 2013-04-18 | Canon Inc | 加熱定着装置及び画像形成装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1180067B (it) * | 1984-05-31 | 1987-09-23 | Marelli Autronica | Circuito rivelatore del passaggio per lo zero del segnale generato da un sensore elettromagnetico del tipo a ruota fonica e simili |
JP3599223B2 (ja) * | 1997-11-19 | 2004-12-08 | 株式会社リコー | 画像形成装置の照明制御装置 |
JPH11304657A (ja) * | 1998-04-24 | 1999-11-05 | Denso Corp | センサ信号のピーク値検出方法及びセンサ信号処理装置 |
-
2018
- 2018-08-08 JP JP2018149681A patent/JP7173783B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001176688A (ja) | 1999-12-17 | 2001-06-29 | Canon Inc | 電圧共振型電源装置 |
JP2006317425A (ja) | 2005-04-12 | 2006-11-24 | Fuji Electric Systems Co Ltd | 電力変換回路の交流電圧検出方式 |
JP2007212503A (ja) | 2006-02-07 | 2007-08-23 | Canon Inc | 電流検出装置、電力制御装置及びそれらを具備した画像形成装置 |
JP2013068803A (ja) | 2011-09-22 | 2013-04-18 | Canon Inc | 加熱定着装置及び画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020024177A (ja) | 2020-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9823617B2 (en) | Power supply apparatus and image forming apparatus | |
JP6611530B2 (ja) | 電力供給装置及び画像形成装置 | |
EP2290467B1 (en) | Phase detecting device, phase control device including the phase detecting device, and fuser control device including the phase control device | |
JP5834841B2 (ja) | 加熱装置、及び画像形成装置 | |
JP6188415B2 (ja) | 像加熱装置 | |
JP7173783B2 (ja) | ゼロクロス判別装置および画像形成装置 | |
US10069402B2 (en) | Power supply apparatus and image forming apparatus | |
US10069435B2 (en) | Power supply apparatus and image forming apparatus | |
US20170255122A1 (en) | Image forming apparatus, image forming method, and recording medium | |
JP2004146366A (ja) | ヒータ制御装置、ヒータ制御方法および画像形成装置 | |
US10303091B2 (en) | Voltage detection apparatus and image forming apparatus | |
JP6632265B2 (ja) | 画像形成装置、温度制御方法 | |
JP2015206627A (ja) | ヒータ負荷の消費電力の検出方法および装置、並びに画像形成装置 | |
JP6544940B2 (ja) | 交流の実効値を検知する検知装置、定着装置および画像形成装置 | |
US9450493B2 (en) | Voltage generating apparatus for stably controlling voltage | |
JP2020024177A5 (ja) | ゼロクロス判別装置および画像形成装置 | |
US9568874B2 (en) | Power supply system and image forming apparatus | |
JP2017198467A (ja) | 検出回路、電源装置、及び画像形成装置 | |
JP2008026175A (ja) | 電源電圧判定方法、電源電圧判定装置、定着装置及び画像形成装置 | |
JP2018010193A (ja) | 画像形成装置 | |
JP6562618B2 (ja) | 電源装置及び画像形成装置 | |
US10401767B2 (en) | Image forming apparatus | |
JP2006042541A (ja) | 電源装置及び画像形成装置 | |
JP2020053371A (ja) | ヒータ制御装置および画像形成装置 | |
JP6378990B2 (ja) | 電力制御装置および画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20210103 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210712 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221104 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7173783 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |