JP2006042541A - 電源装置及び画像形成装置 - Google Patents
電源装置及び画像形成装置 Download PDFInfo
- Publication number
- JP2006042541A JP2006042541A JP2004221141A JP2004221141A JP2006042541A JP 2006042541 A JP2006042541 A JP 2006042541A JP 2004221141 A JP2004221141 A JP 2004221141A JP 2004221141 A JP2004221141 A JP 2004221141A JP 2006042541 A JP2006042541 A JP 2006042541A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- signal
- unit
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Fixing For Electrophotography (AREA)
Abstract
【解決手段】 内部電源供給部32のニュートラルラインとゼロクロス検出部33のニュートラルラインとをコンデンサCによって高周波結合させ、両ニュートラルライン間でのノイズの高周波成分に基づく電位差の発生を緩和させる。
【選択図】 図1
Description
図1は、実施例1による電源回路図である。
この図を用いて実施例1の電源装置の詳細について説明する前に、この電源装置が配置される定着装置、及び、印刷装置全体の概略について他の図を用いて説明する。
図11は、定着装置の概略構成図である。
図に於いて50は、定着装置、51は、ヒートローラであり、印刷媒体に転写されたトナー像を加熱定着する部分である。該ヒートローラ51は、金属製の芯金51bの表面に、印刷媒体上の未定着トナー像に当接して定着を行うゴム等からなる弾性層51aが被覆されている。
まず、画像形成装置に印刷起動信号が入力されると、ハロゲンランプ52と、ハロゲンランプ62が通電加熱され、ヒートローラ51が図示していない駆動源によって回転駆動される。又、加熱ローラ59も、ヒートローラ51の回転にともなって回転する。加熱ローラ59は、金属製なので、ハロゲンランプ62によって加熱されると、内壁と外壁との間に温度差が発生することなく、速やかに温度上昇する。この温度上昇によってヒートローラ51の弾性層51a(図11)の表面が加熱される。一方、ハロゲンランプ52によって、ヒートローラ51の芯金51b(図11)の内壁が加熱され、該芯金51b(図11)から弾性層11a(図11)に熱が供給される。以上の経過を辿ってヒートローラ51の表面がトナーを溶融定着することが出来る温度になる。
図に示すように、定着装置の加熱に関係する部分回路は、DC電源1が抵抗2を介してフォトトライアック4を構成する発光ダイオードのアノード側に接続され、そのカソード側には、図示しない制御部から、ACTRG−N信号5が入力される。従って、このACTRG−N信号5がLOWレベルになるとフォトトライアック4の発光ダイオードが発光することになる。フォトトライアック4のトライアック側は、抵抗6、及び抵抗9と直列にトライアック7のT2端子とT1端子の間に接続され、抵抗6と、抵抗9の接続点は、トライアック7のゲート端子に接続され、フォトトライアック4の発光ダイオードが発光するとトライアック7にオントリガ信号を印加することになる。このオントリガ信号によってトライアック7が導通し、ハロゲンランプ8にAC電源15が印加され、定着装置が加熱される。以上説明した部分回路が図中の加熱部34を構成する。この加熱部34は、定着装置50(図12)を所定の温度まで加熱し、その状態を維持する部分である。
図2は、実施例1による電源回路のタイムチャートである。
図に於いて、上から順番に(a)は、AC電源入力電圧の波形であり、(b)は、B点(図1)から見たA点(図1)の電位波形であり、(c)は、B点(図1)から見たC点(図1)の電位波形であり、(d)は、ACZX−N信号(図1)の波形であり、(e)は、ACTRG−N信号(図1)の波形であり、(f)は、ハロゲンランプ8(図1)を流れる電流波形であり、(g)は、全図に共通の時間経過を表す時間軸である。
電源回路にAC電源200ボルトが印加され動作を開始する。
時刻T1
全波整流されたB点(図1)から見たC点(図1)の電位が、所定の電圧(閾値電圧S)、を下まわると、トランジスタ26(図1)がオフするので、フォトトランジスタ18もオフする。従って、抵抗20を流れている電流が遮断されるのでACZX−N信号(図1)がローレベルに転移する。このローレベルへの転移は図示しない制御部へ送られる。
AC電源15(図1)が増加して0レベルを通過すると、整流ブリッジ23(図1)は、次の半波整流を開始するのでB点(図1)から見たC点(図1)の電位は、増加を開始する。この時、トライアック7(図1)とフォトトライアック4(図1)のゲートはオフされる。
時刻T3
全波整流されたB点(図1)から見たC点(図1)の電位が、所定の電圧(閾値電圧S)、を越えると、トランジスタ26(図1)がオンするので、フォトトランジスタ18がオンする。従って、抵抗20を所定量の電流が流れ、ACZX−N信号19(図1)がハイレベルに転移しそのその値を維持する。そのハイレベルへの転移は図示しない制御部へ送られる。
図示していない制御部が、時刻T1で受け入れた、ACZX−N信号19(図1)のローレベルへの転移から所定時間(S1×α)経過後にマイナストリガACTRG−N信号5(図1)をフォトトライアック4(図1)のカソード側へ供給する。このマイナストリガACTRG−N信号(図1)によってトライアック7(図1)のゲートにオントリガが印加される。その結果ハロゲンランプ8(図1)にハロゲンランプ電流(f)が印加される。ここで、S1は、AC電源15(図1)の半波長周期であり、αは、予め定められている常数であり、通常0.7位に設定されている。
全波整流されたB点(図1)から見たC点(図1)の電位が、所定の電圧(閾値電圧S)、を下まわると、トランジスタ26(図1)がオフするので、フォトトランジスタ18もオフする。従って、抵抗20を流れている電流が遮断されるのでACZX−N信号(図1)がローレベルに転移する。このローレベルへの転移は図示しない制御部へ送られる。
AC電源15(図1)が減少して0レベルを通過すると、整流ブリッジ23(図1)は、次の半波整流を開始するのでB点(図1)から見たC点(図1)の電位は、増加を開始する。この時、トライアック7(図1)とフォトトライアック4(図1)のゲートはオフされる。以下同様の動作を繰り返すことになる。
図3は、実施例2による電源回路図である。
図に示すように、実施例2による電源回路は、交流電源供給部31と、内部電源供給部32と、ゼロクロス検出部33と、出力電圧維持設定部41と、制御部42とを備える。以下に実施例1との相違部分のみについて説明する。実施例1と同様の部分については、同一の符合を付して説明を省略する。
電源電圧検出手段42−2は、ゼロクロス検出部33の検出した繰り返し時間S2から、その検出時点で出力電圧維持設定部41の切換状態が、上記接続状態であるか上記切断状態であるかを検出する手段である。即ち、倍電圧整流に設定されているか否かを検出する手段である。後に再度説明するが、倍電圧整流に設定されている場合、即ち、交流電源供給部31が100ボルトの場合には、繰り返し時間S2が、倍電圧整流に設定されていない場合の2倍になることから検出可能になる。
図4は、実施例2による電源回路のタイムチャートである。
図に於いて、上から順番に(a)は、AC電源入力電圧の波形であり、(b)は、B点(図3)から見たA点(図3)の電位波形であり、(c)は、B点(図3)から見たC点(図3)の電位波形であり、(d)は、ACZX−N信号(図3)の波形であり、(e)は、ACTRG−N信号(図3)の波形であり、(f)は、ハロゲンランプ8(図3)を流れる電流波形であり、(g)は、全図に共通の時間経過を表す時間軸である。
尚、ここでは、出力電圧維持設定部41(図3)が倍電圧整流に設定されている場合のみについて説明する。倍電圧整流に設定されていない場合は、実施例1の図2と全く同様だからである。
電源回路にAC電源100ボルトが印加され動作を開始する。
時刻T1
全波整流されたB点(図3)から見たC点(図3)の電位(c)が、所定の電圧(閾値電圧S)、を下まわると、トランジスタ26(図3)がオフするので、フォトトランジスタ18(図3)もオフする。従って、抵抗20(図3)を流れている電流が遮断されるのでACZX−N信号(図3)がローレベルに転移する。このローレベルへの転移は制御部42(図3)へ送られる。
AC電源15(図3)が増加して0レベルを通過すると、整流ブリッジ23(図3)は、次の半波整流を開始するのでB点(図3)から見たC点(図3)の電位(c)は、増加を開始する。この時、トライアック7(図3)とフォトトライアック4(図3)のゲートはオフされる。同時に、交流電源供給部31(図3)のアクティブラインから出力電圧維持設定部41(図3)を通って整流ブリッジ13(図3)のマイナス側へ流れる電流がA点を通り、その一部はコンデンサ16(図3)を通って整流ブリッジ23(図3)のマイナス側へ流れるのでB点(図3)から見たA点(図3)の電位(b)も上昇を開始する。
全波整流されたB点(図3)から見たC点(図3)の電位(c)が、所定の電圧(閾値電圧S)、を越えると、トランジスタ26(図3)がオンするので、フォトトランジスタ18(図3)がオンする。従って、抵抗20(図3)を所定量の電流が流れ、ACZX−N信号19(図3)(d)がハイレベルに転移し、その値を維持する。このハイレベルへの転移は制御部42(図3)へ送られる。
AC電源15(図3)がプラスのピーク値に達するとB点(図3)から見たA点(図3)の電位(b)、即ち、コンデンサ16(図3)の蓄積電荷量も最低値を維持する。その後この電荷は、AC電源15(図3)の減衰に伴って、コンデンサ16(図3)と、整流ブリッジ13(図3)、整流ブリッジ23(図3)、抵抗22(図3)、ツェナーダイオード24(図3)、抵抗25(図3)、からなるループを通って充電され、時刻T7近傍でコンデンサ16の電荷は最高値に戻ることになる。同時に、B点(図3)から見たC点(図3)の電位(c)もピーク値に達し、続いて減衰を開始する。
制御部42(図3)が、時刻T1で受け入れた、ACZX−N信号19(図3)(d)のローレベルへの転移から所定時間((S2/2)×α)経過後にACTRG−N信号5(図3)(e)をフォトトライアック4(図3)のカソード側へ供給する。このACTRG−N信号(図3)(e)によってトライアック7(図3)のゲートにオントリガが印加される。その結果ハロゲンランプ8(図3)にハロゲンランプ電流(f)が印加される。ここで、S2は、AC電源15(図3)の1波長周期であり、αは、予め定められている常数であり、通常0.7位に設定されている。
AC電源15(図3)が減少して0レベルを通過すると、整流ブリッジ23(図3)は、次の半波整流を開始するのでB点(図3)から見たC点(図3)の電位(c)は、閾値電圧Sに達する前に増加を開始する。上記コンデンサ16の電荷による影響を受けるためである。従って、ACZX−N信号19(図3)はハイレベルを維持したままになる。
AC電源15(図3)がマイナスのピーク値に達し増加に転ずると、全波整流されたB点(図1)から見たC点(図1)の電位(c)は、ピーク値から減衰に転ずる。
時刻T8
制御部42(図3)が、時刻T1で受け入れた、ACZX−N信号19(図3)(d)のローレベルへの転移から所定時間((S2/2)α+S2/2)経過後にマイナストリガACTRG−N信号5(図3)(e)をフォトトライアック4(図3)のカソード側へ供給する。このACTRG−N信号(図3)によってトライアック7(図3)のゲートにオントリガが印加される。その結果ハロゲンランプ8(図3)にハロゲンランプ電流(f)が印加される。
全波整流されたB点(図3)から見たC点(図3)の電位(c)が、所定の電圧(閾値電圧S)、を下まわると、トランジスタ26(図3)がオフするので、フォトトランジスタ18(図3)もオフする。従って、抵抗20(図3)を流れている電流が遮断されるのでACZX−N信号(図3)(d)がローレベルに転移する。このACZX−N信号19(図3)のローレベルへの転移は制御部42(図3)へ送られる。
AC電源15(図3)が増加して0レベルを通過すると、整流ブリッジ23(図3)は、次の半波整流を開始するのでB点(図3)から見たC点(図3)の電位(c)は、増加を開始する。この時、トライアック7(図3)とフォトトライアック4(図3)のゲートはオフされる。同時に、交流電源供給部31(図3)のアクティブラインから出力電圧維持設定部41(図3)を通って整流ブリッジ13(図3)のマイナス側へ流れる電流がA点を通るのでB点(図3)から見たA点(図3)の電位も上昇を開始する。以下同様の動作を繰り返すことになる。
コンデンサ16(図3)に蓄積された電荷の充電による影響をうけて、時刻T6では、閾値電圧Sまで減衰する前にB点から見たC点の電圧(b)は、上昇に転じてしまうため、ACZX−N信号(d)は、AC電源入力電圧(a)のゼロクロス回数の1/2回生成されることになる。実施例1(図2)では、AC電源入力電圧(a)のゼロクロス回数と等しい回数生成されたことと大きく異なる。従って、制御部42(図3)は、ACZX−N信号(d)を1回受け入れる毎に、2回づつ、ACTRG−Nを生成している(e)。この制御を行うために、実施例2では、倍電圧整流に設定されている場合には、以下に説明する各制御手段が必要になってくる。
図5は、電源投入時の処理フロー(その1)である。
図6は、電源投入時の処理フロー(その2)である。
以下に電源投入時に制御部42が実行する処理をステップS1からステップS20までステップ順に説明する。
ステップS1
電源を投入してフローを開始する。
ステップS2
制御部42(図3)は、システム全体の初期化を行う。
制御部42(図3)は、ACZX−N信号(図3)を受け入れる入力ポートを単なる入力ポートに設定し、ACZX−N信号(図3)の割込受け入れを不可能にする。
ステップS4
制御部42(図3)は、ACZX−N信号の繰り返し時間S2を測定するタイマをクリアする。
制御部42(図3)は、ACZX−N信号がハイレベルになるのを待って待機し、ハイレベルになったのを検出した後次へ進む。
ステップS6
制御部42(図3)は、ACZX−N信号がローレベルになるのを待って待機し、ローレベルになったのを検出した後次へ進む。ステップS5及びステップS6を経て、図4(d)に於けるACZX−N信号の立ち下がり時刻T1を検出したことになる。
制御部42(図3)は、ACZX−N信号の繰り返し時間S2を測定するタイマをスタートさせる。
ステップS8
ACZX−N信号がハイレベルになるのを待って待機し、ハイレベルになったのを検出した後次へ進む。
ステップS9
制御部42(図3)は、ACZX−N信号がローレベルになるのを待って待機し、ローレベルになったのを検出した後次へ進む。ステップS8及びステップS9を経て、図4(d)に於けるACZX−N信号の立ち下がり時刻T9を検出したことになる。
制御部42(図3)は、タイマカウントをストップしてタイマ値を検出する。この計測時間がACZX−N信号の繰り返し時間S2に成る。ここでは、簡単のためにACZX−N信号の繰り返し時間S2を1回のみ計測しているが、ステップS4からステップS10を複数回繰り返し、その平均値を算出することによって測定値の信頼性を上げることが出来る。
以上の説明で、ステップS4からステップS10までが、ゼロクロス周期検出手段42−1(図3)に該当する。
制御部42(図3)は、測定したタイマ値に基づいて、タイマ値が13.3mSec以上の場合は、ステップS12へ進み、タイマ値が13.3mSec以下の場合にはステップS15へ進む。このステップが電源電圧検出手段42−2(図3)に該当する。即ち、倍圧整流(電源電圧100ボルト)の場合には、電圧1周期毎にACZX−N信号が出力される(図4に該当する)ので繰り返し周期が長くなるからである。
ステップS12
制御部42(図3)はAC電源15(図3)の電圧1周期毎にACZX−N信号が出力されている(図4に該当する)と判定し、繰り返しフラグをオンして次へ進む。
ステップS13
制御部42(図3)は、トリガ時間=(タイマ値(S2)/2)×αを求めて所定のメモリに格納する。
制御部42(図3)は、ACTRG−N信号の繰り返し時間(図4のT5からT7)=(タイマ値(S2/2))を求めて所定のメモリに格納する。この周期は図4(倍電圧整流に設定されている場合)に該当する。
制御部42(図3)はAC電源15(図3)の電圧1/2周期毎にACZX−N信号が出力されている(図2に該当する)と判定し、繰り返しフラグをオフして次へ進む。
ステップS16
制御部42(図3)は、トリガ時間=(タイマ値(S1))×αを求めて所定のメモリに格納する。
以上の説明で、ステップS14が、トリガ周期設定手段42−3に該当する。
制御部42(図3)は、一旦、ACZX−N信号による割込を禁止する。
ステップS18
制御部42(図3)は、ステップS3で設定したACZX−N信号(図3)を受け入れる入力ポートを外部割り込み入力ポートに設定する。
ステップS19
制御部42(図3)は、最初にACZX−N信号を受け入れてからACTRG−N信号を出力するまでの時間を作るタイマの割込禁止設定をし、以後ハロゲンランプ8への電圧印加処理が開始されるのを待つ。
ACTRG−N信号を出力する回数2nは予め定められている。しかし、倍電圧整流に設定されていない場合、(図2が該当する)には、ACZX−N信号に1対1に同期させて2n回出力すれば良いが、倍電圧整流に設定されている場合、即ち、交流電源供給部31が100ボルトの場合(図4が該当する)には、繰り返し時間S2が、図2に於けるS1の2倍になっているので、ACZX−N信号に1対2に同期させて2n回出力設定することになる。このフローでは、その処理を実行する。
制御部42(図3)は、印加開始処理のフローを開始する。
ステップS31
制御部42(図3)は、次に発生させるタイマ割込は、ACZX−N信号の割込が発生した後最初の割込であるか否かを判定するために1回目フラグをオンする。
ステップS32
制御部42(図3)は、割込タイマにステップS13(図6)又はステップS16(図6)で求めたトリガ時間(S1α又は(S2/2)α)を設定する。
制御部42(図3)は、繰り返しフラグ(図6のステップS15又はステップS12で設定している)がオンに設定されている場合にはステップS34へ進み、オフに設定されている場合にはステップS35へ進む。
ステップS34
制御部42(図3)は、繰り返しフラグがオン、即ち、倍電圧整流が設定されており、所定の時間にACZX−N信号をn回受け入れることになるので割込回数n回を内部カウンタに設定する。
制御部42(図3)は、繰り返しフラグがオフ、即ち、倍電圧整流が設定されていないので、所定の時間にACZX−N信号を2n回受け入れることになるので割込回数2n回を内部カウンタに設定する。
以上の説明で、ステップS34とステップS35とが、外部割込回数設定手段42−4である。
ステップS36
制御部42(図3)は、割込受付準備が完了したので、外部割込を許可設定してACZX−N信号の受け入れを待って待機する。
ステップS37
フローを終了する。
上記ステップS30からステップS37を実行して割込受付準備が完了したので、次は、実際にACZX−N信号に同期させて所定回数ACTRG−N信号を出力することになるが、その過程で実行した割込回数を計測する処理である。
ステップS40
制御部42(図3)は、ACZX−N信号の割込処理を開始する。
制御部42(図3)は、一旦、ACZX−N信号の割込禁止を設定する。
ステップS42
制御部42(図3)は、ACZX−N信号を受け入れると割込回数が設定されている(上記ステップS35又はステップS34)内部カウンタのカウント値を1ディクリメントする。
制御部42(図3)は、今回のディクリメントによって内部カウンタのカウント値が0になった場合はステップS44へ進み、カウント値が未だ0に成らない場合にはステップ
S47へ進む。
以上の説明で、ステップS42、ステップS43が外部割込回数計測手段42−5(図3)に該当する。
ステップS44
制御部42(図3)は、必要回数ACTRG−N信号を出力完了しているので印加終了フラグをオンして次へ進む。
制御部42(図3)は、必要回数ACTRG−N信号を出力した後、予め設定されている所定の時間、ハロゲンランプ8(図3)に連続通電させるための、印加時間を割込タイマに設定する。
ステップS46
制御部42(図3)は、ハロゲンランプ8(図3)に連続通電させるためにACTRG−N信号をローレベルに転移させる。以後印加時間がタイムアウトするまで連続してハロゲンランプ8(図3)通電されることになる。
制御部42(図3)は、未だ必要回数ACTRG−N信号を出力していないので印加終了フラグをオフして次へ進む。
ステップS48
制御部42(図3)は、ACZX−N信号を受け入れてからACTRG−N信号を出力するまでの時間を作るタイマにステップS13(図6)又はステップS16(図6)で求めたトリガ時間(S1α又は(S2/2)α)を設定する。
制御部42(図3)は、次に発生させるタイマ割込がACZX−N信号の割込が発生した後の1回目の割込であるか否かを判定させるために1回目フラグをオンしてから次へ進む。
ステップS50
制御部42(図3)は、割込タイマのカウントを開始する。
ステップS51
制御部42(図3)は、タイマ割込の許可設定をする。
ステップS52
フローを終了する。
図10は、タイマ割込処理フロー(その2)である。
上記、ACZX−N信号に同期させて所定回数ACTRG−N信号を出力する処理の中で、倍電圧整流が設定されている場合は、ACZX−N信号による外部入力割込にプラスしてタイマ割込が必要になるため、そのタイマ割込を設定する処理である。
ステップS60
制御部42(図3)は、タイマ割込処理を開始する。
ステップS61
制御部42(図3)は、一旦、タイマ割込を禁止する。
制御部42(図3)は、印加終了フラグがオンであればステップS98へ進み、印加終了フラグがオフであればステップS63へ進む。
ステップS63
制御部42(図3)は、1回目フラグがオンの場合には、ステップS64へ進み、1回目フラグがオフの場合には、ステップS91へ進む。
制御部42(図3)は、繰り返しフラグ(ステップS12又はステップS15で設定している)がオンの場合にはステップS65へ進み、繰り返しフラグがオフの場合にはステップS67へ跳ぶ。
ステップS65
制御部42(図3)は、上記ステップS12(図6)で繰り返しフラグがオンになっている(即ち、倍電圧整流が設定されている)のでACZX−N信号を受け入れて最初にACTRG−N信号を出力した後、続けて再度(S2/2)後に割込が必要である(図4(e)の時刻T8)。そこで、割込タイマに繰り返し時間S2/2を設定して次へ進む。
制御部42(図3)は、割込タイマをスタートさせて次へ進む。
ステップS67
制御部42(図3)は、ACTRG−N信号をローレベルに転移させて出力する。
ステップS68
制御部42(図3)は、所定時間(トリガ時間)ローレベルを維持する。
ステップS69
制御部42(図3)は、経過後ACTRG−N信号をハイレベルに転移させる。
制御部42(図3)は、繰り返しフラグがオンの場合はステップS71へ進み、繰り返しフラグがオフの場合はステップS73へ進む。
ステップS71
制御部42(図3)は、1回目フラグをオフし次へ進む。
制御部42(図3)は、上記ステップS12(図6)で繰り返しフラグがオンになっている(即ち、倍電圧整流が設定されている)のでACZX−N信号を受け入れて最初にACTRG−N信号を出力した後、続けて再度(S2/2)後にタイマ割込が必要になる(図4(e)の時刻T8)のでタイマ割込を許可設定し、2回目のタイマ割込を準備する。
ステップS73
制御部42(図3)は、倍電圧整流が設定されていないので、後に続くACZX−N信号の割込許可設定(外部割込許可設定)をする。
ステップS74
フローを終了する。
ステップS91
制御部42(図3)は、ACTRG−N信号をローレベルに転移させて出力する。
ステップS92
制御部42(図3)は、所定時間(トリガ時間)ローレベルを維持する。
ステップS93
制御部42(図3)は、所定時間経過後ACTRG−N信号をハイレベルに転移させる。
ステップS94
制御部42(図3)は、所定時間その状態を維持する。
制御部42(図3)は、ACZX−N信号の割込(外部割込)を許可設定する。
ステップS96
フローを終了する。以上の結果、制御部42(図3)が、後に続くACZX−N信号を受け入れると図8のステップS40へ戻り、割込回数が0になるまで同じフローを繰り返し、ステップS43(図8)で割込回数が0になると、ステップS44で印加終了フラグがオンになるので、次の繰り返しではステップS62からステップS98へ進む。
制御部42(図3)は、ACTRG−N信号をハイレベルに転移させる。こうすることによってステップS46で通電開始されたハロゲンランプ8(図3)への通電が停止される。
ステップS99
制御部42(図3)は、タイマ割込を禁止設定する。
ステップS100
制御部42(図3)は、ACZX−N割込を禁止設定する。
ステップS101
フローを終了する。
2 抵抗
4 フォトトライアック
5 ACTRG−N信号
6 抵抗
7 トライアック
8 ハロゲンランプ
9 抵抗
11 整流コンデンサ
12 整流コンデンサ
13 整流ブリッジ
14 ACフィルタ
15 AC電源
16 コンデンサ
17 直流電源
18 フォトトランジスタ
19 ACZX−N信号
20 抵抗
21 抵抗
22 抵抗
23 整流ブリッジ
24 ツェナーダイオード
25 抵抗
26 トランジスタ
31 交流電源供給部
32 内部電源供給部
33 ゼロクロス検出部
34 加熱部
35 ノイズ成分除去部
Claims (4)
- 交流電源を入力し、該交流電源を全波整流して出力する第一の電源出力部と、前記交流電源の一部を交流供給電源として出力する第二の電源出力部とを有する電源装置であって、
前記交流電源を全波整流した出力電圧が所定の範囲になると出力信号を変化させるゼロクロス検出部と、
前記出力信号の変化に基づいて前記第二の電源出力部の出力を制御する出力制御部と、
前記第一の電源出力部のニュートラルラインと前記ゼロクロス検出部のニュートラルラインとを高周波結合し、前記ゼロクロス検出部へのノイズ成分の侵入を防止する電位調整部とを備えることを特徴とする電源装置。 - 請求項1に記載の電源装置に於いて、
入力する交流電源の電圧レベルに応じて前記第一の電源出力部の入力アクティブラインと、出力負荷の中点とを接続状態又は切断状態に切り換えて所定の出力電圧を維持する出力電圧維持設定部と、
前記出力信号の変化周期を検出するゼロクロス周期検出手段と、
該ゼロクロス周期検出手段の検出結果と、予め設定された基準変化周期との比較結果に基づいて、前記出力電圧維持設定部による切換状態を検出する電源電圧検出手段と、
該電源電圧検出手段の検出結果に基づいて、前記ゼロクロス周期検出手段の検出した変化周期、及び、該変化周期の1/2の何れか一方の周期で前記出力制御部に制御信号を出力させる制御信号生成周期設定手段とを、更に、備えることを特徴とする電源装置。 - 交流電源を入力し、該交流電源を全波整流して出力する第一の電源出力部と、前記交流電源の一部を交流供給電源として出力する第二の電源出力部とを有する電源装置であって、
前記交流電源を全波整流した出力電圧が所定の範囲になると出力信号を変化させるゼロクロス検出部と、
入力する交流電源の電圧レベルに応じて前記第一の電源出力部の入力アクティブラインと、出力負荷の中点とを接続状態又は切断状態に切り換えて所定の出力電圧を維持する出力電圧維持設定部と、
前記出力信号の変化周期を検出するゼロクロス周期検出手段と、
該ゼロクロス周期検出手段の検出結果と、予め設定された基準変化周期との比較結果に基づいて、前記出力電圧維持設定部による切換状態を検出する電源電圧検出手段と、
該電源電圧検出手段の検出結果に基づいて、前記ゼロクロス周期検出手段の検出した変化周期、及び、該変化周期の1/2の何れか一方の周期で前記出力制御部に制御信号を出力させる制御信号生成周期設定手段とを、更に、備えることを特徴とする電源装置。 - 請求項1から請求項4までの何れか一項に記載の電源装置を備え、
前記第一の電源出力部から電源供給を受ける前記出力制御部と、
前記第二の電源出力部から電源供給を受ける加熱素子とを有することを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004221141A JP4519557B2 (ja) | 2004-07-29 | 2004-07-29 | 電源装置及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004221141A JP4519557B2 (ja) | 2004-07-29 | 2004-07-29 | 電源装置及び画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006042541A true JP2006042541A (ja) | 2006-02-09 |
JP4519557B2 JP4519557B2 (ja) | 2010-08-04 |
Family
ID=35906906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004221141A Expired - Fee Related JP4519557B2 (ja) | 2004-07-29 | 2004-07-29 | 電源装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4519557B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007264927A (ja) * | 2006-03-28 | 2007-10-11 | Canon Inc | 信号処理装置、電流検出装置、電力制御装置、およびこれらを具備する画像形成装置 |
WO2010144445A3 (en) * | 2009-06-08 | 2011-04-14 | Vishay Infrared Components, Inc. | Phase-controlled non-zero-cross phototriac with isolated feedback |
US9405261B2 (en) | 2014-08-26 | 2016-08-02 | Samsung Electronics Co., Ltd. | Method and apparatus for detecting phase of input power |
US10433380B2 (en) | 2018-01-31 | 2019-10-01 | Canon Kabushiki Kaisha | Triac driving circuit and fixing apparatus having resistive elements in series with different characteristics for circuit protection |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10105254A (ja) * | 1996-09-30 | 1998-04-24 | Canon Inc | ヒータ制御装置及び画像形成装置 |
JPH11264576A (ja) * | 1998-12-28 | 1999-09-28 | Hitachi Ltd | 空気調和機 |
-
2004
- 2004-07-29 JP JP2004221141A patent/JP4519557B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10105254A (ja) * | 1996-09-30 | 1998-04-24 | Canon Inc | ヒータ制御装置及び画像形成装置 |
JPH11264576A (ja) * | 1998-12-28 | 1999-09-28 | Hitachi Ltd | 空気調和機 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007264927A (ja) * | 2006-03-28 | 2007-10-11 | Canon Inc | 信号処理装置、電流検出装置、電力制御装置、およびこれらを具備する画像形成装置 |
WO2010144445A3 (en) * | 2009-06-08 | 2011-04-14 | Vishay Infrared Components, Inc. | Phase-controlled non-zero-cross phototriac with isolated feedback |
CN102549897A (zh) * | 2009-06-08 | 2012-07-04 | 维莎红外线元件有限公司 | 具有隔离反馈的相位受控非过零光电三端双向可控硅开关 |
US9405261B2 (en) | 2014-08-26 | 2016-08-02 | Samsung Electronics Co., Ltd. | Method and apparatus for detecting phase of input power |
US10433380B2 (en) | 2018-01-31 | 2019-10-01 | Canon Kabushiki Kaisha | Triac driving circuit and fixing apparatus having resistive elements in series with different characteristics for circuit protection |
Also Published As
Publication number | Publication date |
---|---|
JP4519557B2 (ja) | 2010-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9897964B2 (en) | Power supply apparatus and image forming apparatus | |
US8509633B2 (en) | Heating device and image forming apparatus | |
JP5305982B2 (ja) | 通電制御装置及び画像形成装置 | |
US9122224B2 (en) | Image forming apparatus and power supply device | |
JP3922159B2 (ja) | ヒータ駆動装置、定着装置および画像形成装置 | |
US10281856B2 (en) | Image forming apparatus that suppresses influence of a heater triac malfunction | |
US8958712B2 (en) | Power control method, power control device, and image forming apparatus | |
JP2004146366A (ja) | ヒータ制御装置、ヒータ制御方法および画像形成装置 | |
JP4519557B2 (ja) | 電源装置及び画像形成装置 | |
JP3980531B2 (ja) | 画像形成装置の定着装置及び画像形成装置 | |
US11137708B2 (en) | Energization control device and image forming apparatus | |
JP4630576B2 (ja) | 電力制御装置 | |
JP6195358B2 (ja) | 画像形成装置 | |
CN106556999B (zh) | 图像形成装置 | |
JP2018173529A (ja) | 画像形成装置およびヒータの制御方法 | |
JP2015004891A (ja) | 画像形成装置 | |
JP2013068803A (ja) | 加熱定着装置及び画像形成装置 | |
JP5904807B2 (ja) | 電源、及び、画像形成装置 | |
JP7292906B2 (ja) | 定着装置及び画像形成装置 | |
JP2011164387A (ja) | 画像形成装置 | |
JP2006163427A (ja) | 画像形成装置および定着装置の制御方法 | |
JP2014044617A (ja) | 定着電源装置、画像形成装置及び定着電源制御方法 | |
JP5530617B2 (ja) | 電源装置 | |
JP2005122124A (ja) | 画像形成装置および定着装置 | |
JP2007317035A (ja) | 温度制御装置,定着装置,画像形成装置および複写装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100519 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4519557 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |