JP2017183915A - デジタル通信用受信装置およびビット同期確立方法 - Google Patents
デジタル通信用受信装置およびビット同期確立方法 Download PDFInfo
- Publication number
- JP2017183915A JP2017183915A JP2016066226A JP2016066226A JP2017183915A JP 2017183915 A JP2017183915 A JP 2017183915A JP 2016066226 A JP2016066226 A JP 2016066226A JP 2016066226 A JP2016066226 A JP 2016066226A JP 2017183915 A JP2017183915 A JP 2017183915A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- code
- digital communication
- bit synchronization
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
本発明は、かかる事情に鑑みてなされたものであり、待機状態にあるときのビット同期信号監視およびビット同期確立動作時の消費電力を確実に低減できるデジタル通信用受信装置およびビット同期確立方法を提供することにある。
デジタル通信用送信装置からデジタル情報として送信される送信データを受信するデジタル通信用受信装置において、
ビット同期確立用のビット同期信号として前記送信データに先立って前記デジタル通信用送信装置から送信されてくるPN(Pseudo Noise)符号を受信して動作クロック信号により順次シフさせるシフトレジスタと、
前記シフトレジスタのあらかじめ定めたビットに関する排他的論理和演算結果を前記シフトレジスタにフィードバックさせることによりPN符号を自装置用PN符号として生成するPN符号生成部と、
前記デジタル通信用送信装置から送信されてくる前記PN符号と、前記PN符号生成部にて生成された前記自装置用PN符号とを比較し、一致していることを検出した場合に、前記デジタル通信用送信装置との間のビット同期が確立したものと判定する一致判定部と、
前記デジタル通信用送信装置から送信されてくるデジタル情報から該デジタル通信用送信装置と同一の周波数のクロック成分を抽出した受信クロック信号を1/N(N:2のべき乗の正整数)に分周した分周クロック信号を生成する分周クロック生成部と、
前記動作クロック信号として、前記受信クロック信号と前記分周クロック信号とのいずれかを選択するセレクタと
を有し、
自装置が待機中の状態にある場合は、前記セレクタは、前記動作クロック信号として前記分周クロック信号を選択して出力し、前記シフトレジスタ、前記PN符号生成部および前記一致判定部を含む自装置内の各部が該分周クロック信号により動作し、
かつ、
前記一致判定部において前記デジタル通信用送信装置との間のビット同期が確立したものと判定した以降においては、前記待機中の状態からデータ受信中の状態に移行し、前記セレクタは、前記動作クロック信号を前記分周クロック信号から前記受信クロック信号に切り替えて、前記シフトレジスタ、前記PN符号生成部および前記一致判定部を含む自装置内の各部が該受信クロック信号により動作する
ことを特徴とする。
デジタル通信用送信装置からデジタル情報として送信される送信データを受信するデジタル通信用受信装置において、前記デジタル通信用受信装置が前記デジタル通信用送信装置との間のビット同期を確立するビット同期確立方法であって
ビット同期確立用のビット同期信号として前記送信データに先立って前記デジタル通信用送信装置から送信されてくるPN(Pseudo Noise)符号を受信して、受信した該PN符号に基づいて線形帰還型シフトレジスタ回路を動作させて、自装置用PN符号を生成するPN符号生成ステップと、
前記デジタル通信用送信装置から送信されてくる前記PN符号と、前記PN符号生成ステップにて生成された前記自装置用PN符号とを比較し、一致していることを検出した場合に、前記デジタル通信用送信装置との間のビット同期が確立したものと判定する一致判定ステップと、
前記デジタル通信用送信装置から送信されてくるデジタル情報から該デジタル通信用送信装置と同一の周波数のクロック成分を抽出した受信クロック信号を1/N(N:2のべき乗の正整数)に分周した分周クロック信号を生成する分周クロック生成ステップと、
前記動作クロック信号として、前記受信クロック信号と前記分周クロック信号とのいずれかを選択するセレクトステップと
を有し、
自装置が待機中の状態にある場合は、前記セレクトステップでは、前記動作クロック信号として前記分周クロック信号を選択して出力し、前記線形帰還型シフトレジスタ回路を含む当該デジタル通信用受信装置を該分周クロック信号により動作させ、
かつ、
前記一致判定ステップにおいて前記デジタル通信用送信装置との間のビット同期が確立したものと判定した以降においては、前記待機中の状態からデータ受信中の状態に移行し、前記セレクトステップでは、前記動作クロック信号を前記分周クロック信号から前記受信クロック信号に切り替えさせて、前記線形帰還型シフトレジスタ回路を含む当該デジタル通信用受信装置を該受信クロック信号により動作させる
ことを特徴とする。
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、常時通信状態とはならないデジタル通信において、送信データの送信開始に先立って、ビット同期確立用として、送信装置側から送信されるビット同期信号(プリアンブル信号)にPN(Pseudo−Noise:疑似雑音)符号を用い、受信装置側の待機中状態からビット同期確立状態に至るまでにおける受信装置の動作クロック信号を、通常時の受信動作用に用いる受信クロック信号の1/N(N:2のべき乗の正整数)に分周した分周クロック信号とすることを主要な特徴としている。
次に、本発明に係る実施形態における受信装置のブロック構成の一例を、図1を参照しながら説明する。図1は、本発明に係る受信装置のブロック構成の一例を示すブロック構成図であり、データ受信待ちの待機中の状態からビット同期確立状態に至るまでの動作を、通常の受信データの受信動作において用いるクロック信号(すなわち受信クロック信号)の1/N(N:2のべき乗の正整数)の分周クロック信号によって行う構成例を示している。なお、送信装置は、図1に示す受信装置への送信データの送信に先立って、ビット同期を確立するために、PN(Pseudo Noise)符号を用いたビット同期信号を連送するものと仮定している。つまり、送信装置は、図2に示すようなフレーム構成を用いて、受信装置に向かって送信データを送信するものと仮定している。
次に、図1に示した受信装置の動作について、その一例を、図4を参照しながら説明する。図4は、図1に示した受信装置の動作の一例を説明するための説明図であり、復調部2において復調した受信データと動作クロック信号の切替えタイミングとの関係を示している。
以上に詳細に説明したように、本実施形態においては、次のような効果が得られる。
2 復調部
3 分周クロック生成部
4 セレクタ
5 シフトレジスタ
6 PN符号生成部
7 一致判定部
11 ビット同期信号
12 フレーム同期信号
13 データ信号
21,22,…,26 フリップフロップ
27 排他的論理和回路
Claims (8)
- デジタル通信用送信装置からデジタル情報として送信される送信データを受信するデジタル通信用受信装置において、
ビット同期確立用のビット同期信号として前記送信データに先立って前記デジタル通信用送信装置から送信されてくるPN(Pseudo Noise)符号を受信して動作クロック信号により順次シフさせるシフトレジスタと、
前記シフトレジスタのあらかじめ定めたビットに関する排他的論理和演算結果を前記シフトレジスタにフィードバックさせることによりPN符号を自装置用PN符号として生成するPN符号生成部と、
前記デジタル通信用送信装置から送信されてくる前記PN符号と、前記PN符号生成部にて生成された前記自装置用PN符号とを比較し、一致していることを検出した場合に、前記デジタル通信用送信装置との間のビット同期が確立したものと判定する一致判定部と、
前記デジタル通信用送信装置から送信されてくるデジタル情報から該デジタル通信用送信装置と同一の周波数のクロック成分を抽出した受信クロック信号を1/N(N:2のべき乗の正整数)に分周した分周クロック信号を生成する分周クロック生成部と、
前記動作クロック信号として、前記受信クロック信号と前記分周クロック信号とのいずれかを選択するセレクタと
を有し、
自装置が待機中の状態にある場合は、前記セレクタは、前記動作クロック信号として前記分周クロック信号を選択して出力し、前記シフトレジスタ、前記PN符号生成部および前記一致判定部を含む自装置内の各部が該分周クロック信号により動作し、
かつ、
前記一致判定部において前記デジタル通信用送信装置との間のビット同期が確立したものと判定した以降においては、前記待機中の状態からデータ受信中の状態に移行し、前記セレクタは、前記動作クロック信号を前記分周クロック信号から前記受信クロック信号に切り替えて、前記シフトレジスタ、前記PN符号生成部および前記一致判定部を含む自装置内の各部が該受信クロック信号により動作する
ことを特徴とするデジタル通信用受信装置。 - 前記一致判定部は、前記PN符号と前記自装置用PN符号とを比較し、一致していることを検出した場合に、直ちに、ビット同期が確立したものと判定する代わりに、前記PN符号と前記自装置用PN符号とが一致している状態が、あらかじめ定めた一定期間連続していることを検出した場合に、ビット同期が確立したものと判定することを特徴とする請求項1に記載のデジタル通信用受信装置。
- 前記待機中の状態から前記データ受信中の状態に移行して、自装置内の動作クロック信号が、前記分周クロック信号から前記受信クロック信号に切り替わった際に、
前記シフトレジスタおよび前記PN符号生成部は、前記受信クロック信号によって動作して、前記自装置用PN符号を生成し、
前記一致判定部は、前記受信クロック信号によって動作し、生成された該自装置用PN符号と前記デジタル通信用送信装置から送信されてくる前記PN符号とを比較した結果に基づいて、再度、ビット同期が確立したか否かを判定し、再度ビット同期が確立した状態に達した際に、前記デジタル通信用送信装置からの前記送信データを受信する動作に移行することを特徴とする請求項1または2に記載のデジタル通信用受信装置。 - 前記データ受信中の状態において、前記デジタル通信用送信装置から送信されてきた前記送信データ全ての受信動作が完了した際に、前記データ受信中の状態から前記待機中の状態に移行し、前記セレクタは、前記動作クロック信号として前記受信クロック信号から前記分周クロック信号に切り替えて、前記シフトレジスタ、前記PN符号生成部および前記一致判定部を含む自装置の各部が該分周クロック信号により動作することを特徴とする請求項1ないし3のいずれかに記載のデジタル通信用受信装置。
- デジタル通信用送信装置からデジタル情報として送信される送信データを受信するデジタル通信用受信装置において、前記デジタル通信用受信装置が前記デジタル通信用送信装置との間のビット同期を確立するビット同期確立方法であって
ビット同期確立用のビット同期信号として前記送信データに先立って前記デジタル通信用送信装置から送信されてくるPN(Pseudo Noise)符号を受信して、受信した該PN符号に基づいて線形帰還型シフトレジスタ回路を動作させて、自装置用PN符号を生成するPN符号生成ステップと、
前記デジタル通信用送信装置から送信されてくる前記PN符号と、前記PN符号生成ステップにて生成された前記自装置用PN符号とを比較し、一致していることを検出した場合に、前記デジタル通信用送信装置との間のビット同期が確立したものと判定する一致判定ステップと、
前記デジタル通信用送信装置から送信されてくるデジタル情報から該デジタル通信用送信装置と同一の周波数のクロック成分を抽出した受信クロック信号を1/N(N:2のべき乗の正整数)に分周した分周クロック信号を生成する分周クロック生成ステップと、
前記動作クロック信号として、前記受信クロック信号と前記分周クロック信号とのいずれかを選択するセレクトステップと
を有し、
自装置が待機中の状態にある場合は、前記セレクトステップでは、前記動作クロック信号として前記分周クロック信号を選択して出力し、前記線形帰還型シフトレジスタ回路を含む当該デジタル通信用受信装置を該分周クロック信号により動作させ、
かつ、
前記一致判定ステップにおいて前記デジタル通信用送信装置との間のビット同期が確立したものと判定した以降においては、前記待機中の状態からデータ受信中の状態に移行し、前記セレクトステップでは、前記動作クロック信号を前記分周クロック信号から前記受信クロック信号に切り替えさせて、前記線形帰還型シフトレジスタ回路を含む当該デジタル通信用受信装置を該受信クロック信号により動作させる
ことを特徴とするビット同期確立方法。 - 前記一致判定ステップでは、前記PN符号と前記自装置用PN符号とを比較し、一致していることを検出した場合に、直ちに、ビット同期が確立したものと判定する代わりに、前記PN符号と前記自装置用PN符号とが一致している状態が、あらかじめ定めた一定期間連続していることを検出した場合に、ビット同期が確立したものと判定することを特徴とする請求項5に記載のビット同期確立方法。
- 前記待機中の状態から前記データ受信中の状態に移行して、前記デジタル通信用受信装置内の動作クロック信号が、前記分周クロック信号から前記受信クロック信号に切り替わった際に、
前記線形帰還型シフトレジスタ回路を、前記受信クロック信号によって動作させて、前記自装置用PN符号を生成させ、
前記一致判定ステップでは、生成された該自装置用PN符号と前記デジタル通信用送信装置から送信されてくる前記PN符号とを比較した結果に基づいて、再度、ビット同期が確立したか否かを判定し、再度ビット同期が確立した状態に達した際に、前記デジタル通信用送信装置からの前記送信データを受信する動作に移行させることを特徴とする請求項5または6に記載のビット同期確立方法。 - 前記データ受信中の状態において、前記デジタル通信用送信装置から送信されてきた前記送信データ全ての受信動作が完了した際に、前記データ受信中の状態から前記待機中の状態に移行させ、前記セレクトステップでは、前記動作クロック信号として前記受信クロック信号から前記分周クロック信号に切り替えさせて、前記線形帰還型シフトレジスタ回路を含む当該デジタル通信用受信装置を該分周クロック信号により動作させることを特徴とする請求項5ないし7のいずれかに記載のビット同期確立方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016066226A JP6729890B2 (ja) | 2016-03-29 | 2016-03-29 | デジタル通信用受信装置およびビット同期確立方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016066226A JP6729890B2 (ja) | 2016-03-29 | 2016-03-29 | デジタル通信用受信装置およびビット同期確立方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017183915A true JP2017183915A (ja) | 2017-10-05 |
JP6729890B2 JP6729890B2 (ja) | 2020-07-29 |
Family
ID=60006399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016066226A Active JP6729890B2 (ja) | 2016-03-29 | 2016-03-29 | デジタル通信用受信装置およびビット同期確立方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6729890B2 (ja) |
-
2016
- 2016-03-29 JP JP2016066226A patent/JP6729890B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP6729890B2 (ja) | 2020-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8259886B2 (en) | Communication apparatus | |
JP2006345487A (ja) | パルス変調型送信装置およびパルス変調型受信装置 | |
KR20080002792A (ko) | 멀티-핀 비동기 직렬 인터페이스를 통해 전달된 데이터를동기화하기 위한 방법 및 장치 | |
JP4842159B2 (ja) | フレーム同期装置、ofdm送受信装置及びフレーム同期方法 | |
US6985546B2 (en) | Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus | |
KR100210497B1 (ko) | 클럭 발생장치, 데이타송신/수신 장치 및 데이타 송신/수신방법 | |
JP6729890B2 (ja) | デジタル通信用受信装置およびビット同期確立方法 | |
JP2006254412A (ja) | パルス変調無線通信装置 | |
US9571704B2 (en) | Signal multiplexing apparatus and transmission apparatus | |
JP4054032B2 (ja) | フレーム同期検出方法 | |
KR100899781B1 (ko) | 클록 정보와 함께 데이터를 전송하는 방법 및 장치 | |
US6970527B2 (en) | Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus | |
JP2007184804A (ja) | 同期判定方法及び同期判定装置 | |
WO2023181257A1 (ja) | 通信装置、通信方法、通信プログラム及び通信システム | |
US20020122517A1 (en) | Data recovery device | |
JP2740612B2 (ja) | スペクトラム拡散通信方法および装置 | |
JP4277607B2 (ja) | デジタル通信における送受信同期方法及び装置 | |
JP2018152643A (ja) | 調歩同期式シリアルデータ通信装置のデータ受信回路 | |
JP2001060943A (ja) | データ伝送システム | |
JP2007251930A (ja) | 無線復調回路およびリモートコントローラ | |
US20150146824A1 (en) | Indexed i/o symbol communications | |
JP6314659B2 (ja) | フレーム同期装置 | |
JP2000004184A (ja) | スペクトル拡散通信のフレーム同期確立方法及び装置 | |
JPH06132933A (ja) | スペクトル拡散通信装置 | |
RU2229200C2 (ru) | Стартстопная система связи |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200625 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6729890 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |