JP6729890B2 - デジタル通信用受信装置およびビット同期確立方法 - Google Patents

Description

本発明は、送信装置側から送信されるＰＮ（Pseudo Noise：疑似雑音）符号のビットパターンをビット同期信号として受信するデジタル通信用受信装置およびビット同期確立方法に関する。

デジタル通信用の送信装置とデジタル通信用の受信装置との間でデジタル周波数変調方式によるデジタル通信を行う場合においては、通常、受信装置側が受信態勢を整えて、送信装置側から送られてくる送信データに関する変調信号を確実に復調することができるようにするために、送信データに先立って、あらかじめ定められたビットパターンからなる調整用の信号（すなわちビット同期信号）を送信装置側から受信装置側に向けて送信するデジタル通信手順が採用されている。

このようなビット同期信号として用いられる前記ビットパターンとしては、例えば、特許文献１の特開平６−２２４８９０号公報「ＰＮ同期引き込み回路」等にも記載されているように、ＰＮ符号と称される符号が採用される場合が多い。ＰＮ符号の生成では、通常、ビット数ｎに対し（２^ｎ−１）の周期を有する最大長周期符号系列の巡回符号を発生するＭ系列と呼ばれる生成多項式が用いられる。ビット同期信号としてＰＮ符号を用いるデジタル通信では、送信装置側にて生成出力されたＰＮ符号に関する出力ビットストリームを受け取った受信装置側において、受信したビットストリームと過去に受信していたビットストリームから演算した値とを比較し、一致したか否かに基づいて、ビット同期が確立したか否かを判定することができる。

特開平６−２２４８９０号公報

前記特許文献１等に記載の従来の技術においては、デジタル通信用の受信装置側は、送信装置側との間のビット同期を確立する際に用いる動作クロック信号として、送信装置からの送信データを受信するための通常の受信クロック信号を用いているので、転送データ速度が高速化することに伴い、消費電力も多くなる。送信データに先立って、ビット同期の確立手順を実施するデジタル通信システムの場合は、受信装置と送信装置との間は、あまりデータ送受信動作を行わず、必要時に、データ送受信を行うという運用形態になっている。したがって、受信装置側は、たとえ、待機中の状態になっている場合であっても、送信装置側から送信されてくる可能性があるビット同期信号の到来を常時監視していることが必要である。

つまり、従来の技術においては、待機中の状態においても、ビット同期信号の監視動作を高速の受信クロック信号を用いて実施しているので、消費電力が大きくなるという問題がある。特に、データの送受信動作を常時行うことがなく、待機中の状態が多いような受信装置においては、待機中における消費電力は無視することができない。

（本発明の目的）
本発明は、かかる事情に鑑みてなされたものであり、待機状態にあるときのビット同期信号監視およびビット同期確立動作時の消費電力を確実に低減できるデジタル通信用受信装置およびビット同期確立方法を提供することにある。

前述の課題を解決するため、本発明によるデジタル通信用受信装置およびビット同期確立方法は、主に、次のような特徴的な構成を採用している。

（１）本発明によるデジタル通信用受信装置は、
デジタル通信用送信装置からデジタル情報として送信される送信データを受信するデジタル通信用受信装置において、
ビット同期確立用のビット同期信号として前記送信データに先立って前記デジタル通信用送信装置から送信されてくるＰＮ（Pseudo Noise）符号を受信して動作クロック信号により順次シフさせるシフトレジスタと、
前記シフトレジスタのあらかじめ定めたビットに関する排他的論理和演算結果を前記シフトレジスタにフィードバックさせることによりＰＮ符号を自装置用ＰＮ符号として生成するＰＮ符号生成部と、
前記デジタル通信用送信装置から送信されてくる前記ＰＮ符号と、前記ＰＮ符号生成部にて生成された前記自装置用ＰＮ符号とを比較し、一致していることを検出した場合に、前記デジタル通信用送信装置との間のビット同期が確立したものと判定する一致判定部と、
前記デジタル通信用送信装置から送信されてくるデジタル情報から該デジタル通信用送信装置と同一の周波数のクロック成分を抽出した受信クロック信号を１／Ｎ（Ｎ：２のべき乗の正整数）に分周した分周クロック信号を生成する分周クロック生成部と、
前記動作クロック信号として、前記受信クロック信号と前記分周クロック信号とのいずれかを選択するセレクタと
を有し、
自装置が待機中の状態にある場合は、前記セレクタは、前記動作クロック信号として前記分周クロック信号を選択して出力し、前記シフトレジスタ、前記ＰＮ符号生成部および前記一致判定部を含む自装置内の各部が該分周クロック信号により動作し、
かつ、
前記一致判定部において前記デジタル通信用送信装置との間のビット同期が確立したものと判定した以降においては、前記待機中の状態からデータ受信中の状態に移行し、前記セレクタは、前記動作クロック信号を前記分周クロック信号から前記受信クロック信号に切り替えて、前記シフトレジスタ、前記ＰＮ符号生成部および前記一致判定部を含む自装置内の各部が該受信クロック信号により動作する
ことを特徴とする。

（２）本発明によるビット同期確立方法は、
デジタル通信用送信装置からデジタル情報として送信される送信データを受信するデジタル通信用受信装置において、前記デジタル通信用受信装置が前記デジタル通信用送信装置との間のビット同期を確立するビット同期確立方法であって
ビット同期確立用のビット同期信号として前記送信データに先立って前記デジタル通信用送信装置から送信されてくるＰＮ（Pseudo Noise）符号を受信して、受信した該ＰＮ符号に基づいて線形帰還型シフトレジスタ回路を動作させて、自装置用ＰＮ符号を生成するＰＮ符号生成ステップと、
前記デジタル通信用送信装置から送信されてくる前記ＰＮ符号と、前記ＰＮ符号生成ステップにて生成された前記自装置用ＰＮ符号とを比較し、一致していることを検出した場合に、前記デジタル通信用送信装置との間のビット同期が確立したものと判定する一致判定ステップと、
前記デジタル通信用送信装置から送信されてくるデジタル情報から該デジタル通信用送信装置と同一の周波数のクロック成分を抽出した受信クロック信号を１／Ｎ（Ｎ：２のべき乗の正整数）に分周した分周クロック信号を生成する分周クロック生成ステップと、
前記動作クロック信号として、前記受信クロック信号と前記分周クロック信号とのいずれかを選択するセレクトステップと
を有し、
自装置が待機中の状態にある場合は、前記セレクトステップでは、前記動作クロック信号として前記分周クロック信号を選択して出力し、前記線形帰還型シフトレジスタ回路を含む当該デジタル通信用受信装置を該分周クロック信号により動作させ、
かつ、
前記一致判定ステップにおいて前記デジタル通信用送信装置との間のビット同期が確立したものと判定した以降においては、前記待機中の状態からデータ受信中の状態に移行し、前記セレクトステップでは、前記動作クロック信号を前記分周クロック信号から前記受信クロック信号に切り替えさせて、前記線形帰還型シフトレジスタ回路を含む当該デジタル通信用受信装置を該受信クロック信号により動作させる
ことを特徴とする。

本発明のデジタル通信用受信装置およびビット同期確立方法によれば、主に、以下のような効果を奏することができる。

すなわち、本発明においては、待機中状態からビット同期確立状態に至るまでのデジタル通信用受信装置の動作クロック信号を、通常のデータ受信動作時の受信クロック信号の１／Ｎ（Ｎ：２のべき乗の正整数）の分周クロック信号とすることが可能であるので、デジタル通信用受信装置の消費電力を節約することができる。

本発明に係る受信装置のブロック構成の一例を示すブロック構成図である。 図１に示す受信装置に向かって送信装置から送信される送信データのフレーム構成の一例を示す模式図である。 ＰＮ符号を生成する線形帰還型シフトレジスタの一例を示す回路構成図である。 図１に示した受信装置の動作の一例を説明するための説明図である。 ビット数６となる生成多項式（Ｘ^６＋Ｘ^５＋１）のＰＮ符号と、該ＰＮ符号の１／２サンプリング結果から得られるＰＮ符号との比較を一例として示す説明図である。

以下、本発明によるデジタル通信用受信装置およびビット同期確立方法の好適な実施形態について添付図を参照して説明する。なお、以下の各図面に付した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではないことも言うまでもない。また、以下の説明においては、本発明によるデジタル通信用受信装置を、単に、「受信装置」と略記し、さらに、該デジタル通信用受信装置に対してデジタル情報を送信するデジタル通信用受信装置についても、単に、「送信装置」と略記している。

（本発明の特徴）
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、常時通信状態とはならないデジタル通信において、送信データの送信開始に先立って、ビット同期確立用として、送信装置側から送信されるビット同期信号（プリアンブル信号）にＰＮ（Pseudo−Noise：疑似雑音）符号を用い、受信装置側の待機中状態からビット同期確立状態に至るまでにおける受信装置の動作クロック信号を、通常時の受信動作用に用いる受信クロック信号の１／Ｎ（Ｎ：２のべき乗の正整数）に分周した分周クロック信号とすることを主要な特徴としている。

すなわち、デジタル通信において、送信装置から受信した受信クロック信号を動作クロック信号として動作する受信装置が、該送信装置からのデータ受信待ちの待機中状態にあった場合には、動作クロック信号を１／Ｎ（Ｎ：２のべき乗の正整数）に分周した分周クロック信号を用いて動作することを、本発明の特徴としている。また、送信装置から、受信装置に対する送信データの送信開始時にビット同期確立のために先行して送信するビット同期信号（プリアンプル信号）としてＰＮ符号を用いる。

ＰＮ符号をビット同期信号に用いることにより、当該受信装置が、前記送信装置から前記ビット同期信号として送信されてきたＰＮ符号を、前記分周クロック信号による動作により１／Ｎに間引いて入力して自装置用ＰＮ符号として生成したＰＮ符号を用いて、送信装置から送信されてきたＰＮ符号との照合を行うようにしても、送信装置からのビット同期信号を検出することができる。したがって、送信装置からのビット同期信号を検出することにより、ビット同期を確立し、動作クロック信号を分周クロック信号から通常動作時の受信クロック信号に切り替えて、送信装置から後続して送信されてくる送信データを受信する動作を行うことが可能になる。

而して、受信装置の待機中状態からビット同期確立状態に至るまでにおける動作速度を１／Ｎに低減させることが可能であり、消費電力を節約することができる。特に、デジタル情報の送受信を常時は行っていない受信装置の場合には、待機中の状態が多いので、消費電力の低減効果を大きくすることができる。つまり、本発明は、例えば、地上局の送信装置から人工衛星の受信装置への制御コマンドの送信、電力通信における基地局の送信装置からスマートメータの受信装置へのメンテナンス制御用コマンドの送信、非常用通信等のような、デジタル情報の送受信期間に比べ待機期間が長いデジタル通信システムにおいて、特に有効に用いることができる。

（実施形態の構成例）
次に、本発明に係る実施形態における受信装置のブロック構成の一例を、図１を参照しながら説明する。図１は、本発明に係る受信装置のブロック構成の一例を示すブロック構成図であり、データ受信待ちの待機中の状態からビット同期確立状態に至るまでの動作を、通常の受信データの受信動作において用いるクロック信号（すなわち受信クロック信号）の１／Ｎ（Ｎ：２のべき乗の正整数）の分周クロック信号によって行う構成例を示している。なお、送信装置は、図１に示す受信装置への送信データの送信に先立って、ビット同期を確立するために、ＰＮ（Pseudo Noise）符号を用いたビット同期信号を連送するものと仮定している。つまり、送信装置は、図２に示すようなフレーム構成を用いて、受信装置に向かって送信データを送信するものと仮定している。

図２は、図１に示す受信装置に向かって送信装置から送信される送信データのフレーム構成の一例を示す模式図である。図２の送信データフレーム構成に示すように、送信データは、本来の送信データの実体となるデータ信号１３に先行して、ビット同期用のビット同期信号１１と、フレーム同期用のフレーム同期信号１２とが送信される構成になっており、ビット同期が確立するまで、ビット同期信号が連送される。ここで、ビット同期信号１１として、擬似ノイズ信号のＰＮ符号を用いている。

ＰＮ符号は、ビット数ｎに対して（２^ｎ−１）の周期を有する最大長周期符号系列を発生するＭ系列と称する生成多項式の巡回符号が用いられ、一般に、図３に示すような線形帰還型シフトレジスタ（ＬＦＳＲ：Linear Feedback Shift Register）回路を用いて生成することができる。図３は、ＰＮ符号を生成する線形帰還型シフトレジスタの一例を示す回路構成図であり、生成多項式（Ｘ^６＋Ｘ^５＋１）からなるＰＮ符号を生成する場合を例にとって示している。図３の回路構成に示すように、６個のフリップフロップ２１〜２６を縦列接続したシフトレジスタにおいて、第５ビット目のフリップフロップ２５と第６ビット目のフリップフロップ２６との出力を排他的論理和回路２７により排他的論理和演算を行って、第１ビット目のフリップフロップ２１にフィードバックすることによって、（Ｘ^６＋Ｘ^５＋１）の生成多項式からなるＰＮ符号を生成している。

図１に示す受信装置は、受信部１、復調部２、分周クロック生成部３、セレクタ４、シフトレジスタ５、ＰＮ符号生成部６、および、一致判定部７を少なくとも含んで構成される。つまり、従来の受信装置においてビット同期検出を行う回路構成とは異なり、待機中の状態から最初のビット同期確立に至るまでの待機動作期間の間、当該受信装置の各部位を動作させるための動作クロック信号を、通常のデータ受信動作時におけるクロック信号（すなわち受信クロック信号）の１／Ｎに低減した分周クロック信号を用いるように変更する回路として、分周クロック生成部３とセレクタ４とを従来の受信装置に付加した回路構成を採用している。

受信部１は、送信装置から送信されてきたデジタル情報の変調信号を受信する回路であり、復調部２は、受信部１が受信した変調信号を復調して、クロック成分を通常のデータ受信動作に使用する受信クロック信号として抽出するとともに、復調したデジタル情報から得られる受信データを出力する回路である。分周クロック生成部３は、復調部２からの受信クロック信号を１／Ｎ（Ｎ：２のべき乗の正整数）に分周した、分周クロック信号を生成する回路であり、セレクタ４は、一致判定部７における判定結果等に基づいて、受信クロック信号と分周クロック信号とのいずれかを動作クロック信号として選択して、シフトレジスタ５等を含め、動作クロック信号を必要とする当該受信装置内の各部位に供給する回路である。

シフトレジスタ５とＰＮ符号生成部６とは、線形帰還型シフトレジスタ（ＬＦＳＲ：Linear Feedback Shift Register）回路を形成しており、送信装置から送信データに先行してビット同期確立用として送信されてくる、ＰＮ符号からなるビット同期信号を入力して、ＰＮ符号を自装置用ＰＮ符号として生成する機能を有している。すなわち、シフトレジスタ５は、復調部２から出力された受信データ（少なくともビット同期が確立するまでの間はＰＮ符号）を、セレクタ４にて選択された動作クロック信号によりシフトさせる回路であり、ＰＮ符号生成部６は、図３の排他的論理和回路２７と同様、シフトレジスタ５のあらかじめ定めたビットに関する排他的論理和演算結果をシフトレジスタ５の先頭にフィードバックさせることにより、ＰＮ符号を自装置用ＰＮ符号として生成する回路である。なお、待機中状態から最初のビット同期確立状態に至るまでの間は、シフトレジスタ５は、１／Ｎに分周された分周クロック信号により動作しているので、復調部２から出力されたＰＮ符号を１／Ｎに間引いて取り込んでいる。

一致判定部７は、復調部２から受け取った現在の受信データ（少なくともビット同期が確立するまでの間はＰＮ符号）とＰＮ符号生成部６により過去の受信データから生成されたＰＮ符号とが一致するか否かを確認し、一致したことを検出すると、ビット同期信号が検出され、ビット同期が確立したものと判定する回路である。待機中状態から、一致判定部７においてビット同期が確立したと判定するまでの間は、前述したように、セレクタ４から出力する動作クロック信号として分周クロック信号をシフトレジスタ５に供給している。ビット同期が確立したと判定された以降においては、セレクタ４から出力する動作クロック信号は、復調部２にて抽出された受信クロック信号が選択され、受信装置は、送信装置と同じ周波数の動作クロック信号で動作する。

つまり、受信装置は、待機中状態からビット同期が確立するまでの間（すなわち、送信装置からのデータ受信待ちの待機中状態、および、受信装置の待機中状態時に送信データの送信に先行して送信されてくるビット同期信号に対するビット同期が確立した状態に至るまでの間）は、データ受信動作時における通常時の動作クロック信号（送信装置のクロック信号と同一速度の受信クロック信号）の１／Ｎに低減した遅い分周クロック信号で動作し、ビット同期が確立された以降においては、送信装置と同一速度の受信クロック信号で動作するようになる。

（実施形態の動作の説明）
次に、図１に示した受信装置の動作について、その一例を、図４を参照しながら説明する。図４は、図１に示した受信装置の動作の一例を説明するための説明図であり、復調部２において復調した受信データと動作クロック信号の切替えタイミングとの関係を示している。

受信装置が、送信装置からの送信データを待ち合わせている待機中の状態においては、送信装置とのビット同期が未確立の状態にあるが、図１のセレクタ４は、送信装置側のクロック信号の１／Ｎの分周クロック信号を動作クロック信号として選択して出力している。したがって、受信装置は、待機中の状態においては、データ受信動作時の状態よりも遅い分周クロック信号によって、省消費電力化した動作を行っている。

図４に示すように、受信装置に対して送信データを送信しようという時刻ｔ_０になると、送信装置は、ビット同期を確立するために、送信データの送信動作に先立って、図２の送信フレーム構成例に示すように、ＰＮ符号からなるビット同期信号１１を、受信装置に対して連送してくる。なお、送信装置においても、一般に、図３に示したような線形帰還型シフトレジスタ（ＬＦＳＲ）回路を用いてＰＮ符号（巡回符号）を生成している。

待機中の状態にあった受信装置においては、受信部１にて受信した変調信号（ＰＮ符号に関する変調信号）を、復調部２を介して、線形帰還型シフトレジスタ（ＬＦＳＲ）回路を形成するシフトレジスタ５とＰＮ符号生成部６とに１／Ｎに間引いた形で取り込むことによって、ＰＮ符号を生成することができる。つまり、待機中の動作状態として、送信装置の動作クロック信号の１／Ｎ（Ｎ：２のべき乗の正整数）の分周クロック信号によって動作している受信装置は、送信装置から送信されてくるビット同期信号１１を１／Ｎでサンプリングして、シフトレジスタ５に取り込むことになる。ここで、ビット同期信号１１は、前述したように、ＰＮ符号を用いているが、１／Ｎに間引いて取り込んだＰＮ符号を用いる場合であっても、ＰＮ符号生成部６において自装置用ＰＮ符号として生成されるＰＮ符号は、復調部２にて復調された、送信装置からビット同期信号１１として送信されてくるＰＮ符号と同一の符号系列のビットストリームになる。

すなわち、ＰＮ符号の特徴として、ビット数ｎに対して（２^ｎ−１）の周期を有するＰＮ符号のビットストリームは、１／Ｎ（Ｎは２のべき乗の正整数）でサンプリングしても、位相が異なる同一のビットストリームとなるという性質がある。かくのごとき特徴を利用することによって、受信したビット同期信号１１のビットパターンを１／ＮでサンプリングしたビットストリームからはＮクロック後のビット同期信号１１と同一のビットストリームを生成することになる。したがって、受信を待ち合わせる待機中状態からビット同期確立が完了する状態に至るまでにおいて、受信装置のビット同期検出用のシフトレジスタ５やＰＮ符号生成部６や一致判定部７を送信装置の送信クロックの１／Ｎの周波数で動作させても、受信装置の回路構成を一切変えることなく、一致判定部７において同一ビットストリームによるビット同期信号１１の検出動作を行うことが可能である。

例えば、ビット数６に対し（２^６−１）の周期を有する生成多項式（Ｘ^６＋Ｘ^５＋１）のＰＮ符号を１／２でサンプリングした状態から生成されるＰＮ符号について、図５を用いて説明する。図５は、ビット数６となる生成多項式（Ｘ^６＋Ｘ^５＋１）のＰＮ符号と、該ＰＮ符号の１／２サンプリング結果から得られるＰＮ符号との比較を一例として示す説明図であり、図５（Ａ）は、最初に生成したビット数６に対し（２^６−１）の周期を有するＰＮ符号のビットストリームを示し、図５（Ｂ）は、図５（Ａ）のビットストリームの１／２サンプリング結果から生成されるＰＮ符号のビットストリームを示している。なお、図５（Ｂ）においては、図５（Ａ）の奇数番号（奇数Ｎｏ．）のビットストリームを１／２でサンプリングしている例を示している。

図５（Ｂ）に示すように、図５（Ａ）のＰＮ符号を１つ飛びに並べても、生成されたＰＮ符号の順序は同一となっている。一般に、ＰＮ符号生成に用いられる線形帰還型シフトレジスタにおいて、ビット数ｎに対し（２^ｎ−１）の周期を有する最大長周期符号系列の生成多項式から生成される巡回符号のＰＮ符号についても同様の特性になる。例えば、他の生成多項式の例として、ビット数８の（Ｘ^８＋Ｘ^６＋Ｘ^５＋Ｘ^４＋１）、のみならず、ビット数１５の（Ｘ^１５＋Ｘ^１４＋１）やビット数１９の（Ｘ^１９＋Ｘ^１８＋Ｘ^１７＋Ｘ^１４＋１）の生成多項式から生成されるＰＮ符号についても１／２でサンプリングした際には、同一のビットストリームとなるＰＮ符号が得られる。したがって、１／Ｎ（Ｎは２のべき乗の正整数）でサンプリングを行った結果のＰＮ符号についても同一のビットストリームとなる。

かくのごとき特性を利用して、送信装置のクロックの１／Ｎでサンプリングを行った受信データからは、Ｎクロック後の受信データとしての演算が可能になり、送信装置における動作クロック信号の１／Ｎの分周クロック信号を用いて、受信装置のビット同期信号の検出回路を動作させることにしても、ビット同期信号の検出を行うことが可能である。つまり、待機中の状態のみならず、待機中の状態からのビット同期信号検出・確立期間中においても、クロック周波数を低速にして、受信装置の消費電力を削減することが可能である。

受信クロック信号を１／Ｎに分周した分周クロック信号による動作中の受信装置において、一致判定部７は、復調部２から出力されてくる受信データ（ビット同期確立用のＰＮ符号）すなわちビット同期信号１１と、ＰＮ符号生成部６において過去の受信データ（ＰＮ符号）に基づいて自装置用ＰＮ符号として生成されたＰＮ符号との照合動作を行っている。つまり、一致判定部７においては、ビット数ｎに対し（２^ｎ−１）の周期を有するＰＮ符号を用いた同期検出動作を行う場合には、過去のｎビットの受信結果から次の受信データを求めて、過去の受信結果との一致比較を行い、過去の受信結果との一致を検出している。かかる一致の検出動作により、ビット同期信号１１を検出することができ、ビット同期が確立したものと判定することができる。なお、ビット同期確立の判定は、より確実性を期すために、さらに、最初のビット同期信号１１の検出から、あらかじめ定めた一定期間以上に亘って、連続してビット同期信号１１を検出することによって、ビット同期が確立したものと判定することが望ましい。

なお、繰り返しの説明になるが、図５を用いて前述したように、ビット数ｎに対し（２^ｎ−１）の周期を有するＰＮ符号のビットストリームについては、１／Ｎ（Ｎ：２のべき乗の正整数）の割合で間引いて、サンプリングしても、位相が異なる同一のビットストリームが得られる、つまり、ビット同期検出動作においては、１／Ｎの割合でサンプリングしたビットストリームはＮクロック後のビットストリームと同一になる、というＰＮ符号の特徴を利用している。

したがって、受信装置におけるビット同期検出用の回路については、送信装置側の動作クロック信号と同じ周波数の受信クロック信号によって動作する場合の構成を変えることなく、ＰＮ符号を送信してくる送信装置の送信クロック信号の１／Ｎの周波数で動作させても、同一ビットストリームによるビット同期検出動作を行うことが可能である。

一致判定部７は、図４の時刻ｔ_１のタイミングにおいて、復調部２から出力される送信装置からのＰＮ符号を用いたビット同期信号１１と、ＰＮ符号生成部６からの自装置用ＰＮ符号との一致が前記一定期間以上連続していることを検出すると、ビット同期が確立したものと判定する。その結果、一致判定部７は、セレクタ４に切り替え制御信号を出力して、受信装置の動作クロック信号を、分周クロック信号から送信装置と同じクロック周波数である本来の受信クロック信号に切り替える。

そして、受信装置は、切り替えた本来の受信クロック信号にて動作して、図２に示すフレーム構成を用いて送信装置から送られてくるフレーム同期信号１２を検出して、該フレーム同期信号１２に後続するデータ信号１３を受信データとして受信する動作を行う。しかる後、図４の時刻ｔ_２のタイミングにおいて、受信装置は、送信装置からの送信データすなわちデータ信号１３の受信が全て完了して、データ受信待ちの待機中の状態に戻ると、セレクタ４に切り替え制御信号を出力して、動作クロック信号を、受信クロック信号から、１／Ｎに分周した分周クロック信号に切り替える。したがって、時刻ｔ_２以降のデータ受信待ちの待機中の状態に移行すると、動作クロック信号が本来の受信クロック信号の１／Ｎの周波数にて動作にすることになり、待機中の消費電力を低減することができる。

なお、１／Ｎの分周クロック信号によってビット同期信号１１の検出動作を行う場合は、通常の受信クロック信号によって検出動作を行う場合に比して、Ｎ倍の検出時間が必要となる。また、待機中状態において一旦ビット同期が確立しても、動作クロック信号を分周クロック信号から通常の受信クロック信号を切り替えているので、通常の受信クロック信号に切り替えた後においても、再度、ビット同期信号１１の検出動作を行って、ビット同期を確立し直すことが必要になる。したがって、送信装置から連送するビット同期信号１１のビットストリームとしては、再度のビット同期確立を行う動作も考慮に入れた長さのビットストリームとすることが必要である。

なお、受信装置において、ビット同期再確立状態として、通常の受信クロック信号に切り替えた後においてビット同期の再検出・再確立に用いる回路については、前述したように、待機中状態からビット同期検出・確立動作時において、１／Ｎの分周クロック信号で動作していたビット同期検出・確立動作に用いていた回路（すなわち、シフトレジスタ５、ＰＮ符号生成部６、一致判定部７）と全く同じものをそのまま使用することができる。そして、通常の受信クロック信号に切り替えた後においてビット同期の再検出・再確立を行う動作は、通常の受信クロック信号を動作クロック信号として用いているので、１／Ｎの分周クロック信号を用いた場合よりも、高速に、ビット同期の再検出・再確立の動作を行うことができる。

（実施形態の効果の説明）
以上に詳細に説明したように、本実施形態においては、次のような効果が得られる。

第１の効果は、待機中状態からビット同期確立状態に至るまでの受信装置の動作クロック信号を、通常の受信動作時の受信クロック信号の１／Ｎ（Ｎ：２のべき乗の正整数）の分周クロック信号とすることが可能であるので、受信装置の消費電力を節約することができることである。

常時通信状態とはならないデジタル通信においては、受信装置は、送信装置から送信されてくる送信データを確実に受信することを可能にするために、待機中の状態であっても、送信データのビット同期検出動作を常時行うことが必要であり、受信装置において、ビット同期検出用の検出回路を常に動作させておくことが必要である。

したがって、待機中状態からビット同期確立状態に至るまでの間、受信装置のビット同期検出用の検出回路を低速の分周クロック信号に変更して動作させることによって、送信装置との間の通信速度を落とすことなく、また、通常の受信データの受信動作にも支障を与えることなく、待機中状態からビット同期確立状態に至るまでの間の、受信装置の消費電力を低減することが可能になる。特に、受信装置として待機時間が長いデジタル通信用の機器ほど、得られる効果が大きくなる。

第２の効果は、１／Ｎの分周クロック信号で動作する待機中状態におけるビット同期検出・確立用の回路と、通常の受信クロック信号で動作するビット同期再確立動作時におけるビット同期検出・確立用の回路とは同一回路構成とする可能であるので、受信装置の回路規模の増加や送信データの構成を何ら変更する必要はなく、消費電力の削減効果が得られることである。

以上、本発明の好適な実施形態の構成を説明した。しかし、かかる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることが、当業者には容易に理解できよう。

１ 受信部
２ 復調部
３ 分周クロック生成部
４ セレクタ
５ シフトレジスタ
６ ＰＮ符号生成部
７ 一致判定部
１１ ビット同期信号
１２ フレーム同期信号
１３ データ信号
２１，２２，…，２６ フリップフロップ
２７ 排他的論理和回路

Claims (8)

1. デジタル通信用送信装置からデジタル情報として送信される送信データを受信するデジタル通信用受信装置において、
   ビット同期確立用のビット同期信号として前記送信データに先立って前記デジタル通信用送信装置から送信されてくるＰＮ（Pseudo Noise）符号を受信して動作クロック信号により順次シフさせるシフトレジスタと、
   前記シフトレジスタのあらかじめ定めたビットに関する排他的論理和演算結果を前記シフトレジスタにフィードバックさせることによりＰＮ符号を自装置用ＰＮ符号として生成するＰＮ符号生成部と、
   前記デジタル通信用送信装置から送信されてくる前記ＰＮ符号と、前記ＰＮ符号生成部にて生成された前記自装置用ＰＮ符号とを比較し、一致していることを検出した場合に、前記デジタル通信用送信装置との間のビット同期が確立したものと判定する一致判定部と、
   前記デジタル通信用送信装置から送信されてくるデジタル情報から該デジタル通信用送信装置と同一の周波数のクロック成分を抽出した受信クロック信号を１／Ｎ（Ｎ＝２ ^ｎ （ｎは正整数））に分周した分周クロック信号を生成する分周クロック生成部と、
   前記動作クロック信号として、前記受信クロック信号と前記分周クロック信号とのいずれかを選択するセレクタと
   を有し、
   自装置が待機中の状態にある場合は、前記セレクタは、前記動作クロック信号として前記分周クロック信号を選択して出力し、前記シフトレジスタ、前記ＰＮ符号生成部および前記一致判定部を含む自装置内の各部が該分周クロック信号により動作し、
   かつ、
   前記一致判定部において前記デジタル通信用送信装置との間のビット同期が確立したものと判定した以降においては、前記待機中の状態からデータ受信中の状態に移行し、前記セレクタは、前記動作クロック信号を前記分周クロック信号から前記受信クロック信号に切り替えて、前記シフトレジスタ、前記ＰＮ符号生成部および前記一致判定部を含む自装置内の各部が該受信クロック信号により動作する
   ことを特徴とするデジタル通信用受信装置。
2. 前記一致判定部は、前記ＰＮ符号と前記自装置用ＰＮ符号とを比較し、一致していることを検出した場合に、直ちに、ビット同期が確立したものと判定する代わりに、前記ＰＮ符号と前記自装置用ＰＮ符号とが一致している状態が、あらかじめ定めた一定期間連続していることを検出した場合に、ビット同期が確立したものと判定することを特徴とする請求項１に記載のデジタル通信用受信装置。
3. 前記待機中の状態から前記データ受信中の状態に移行して、自装置内の動作クロック信号が、前記分周クロック信号から前記受信クロック信号に切り替わった際に、
   前記シフトレジスタおよび前記ＰＮ符号生成部は、前記受信クロック信号によって動作して、前記自装置用ＰＮ符号を生成し、
   前記一致判定部は、前記受信クロック信号によって動作し、生成された該自装置用ＰＮ符号と前記デジタル通信用送信装置から送信されてくる前記ＰＮ符号とを比較した結果に基づいて、再度、ビット同期が確立したか否かを判定し、再度ビット同期が確立した状態に達した際に、前記デジタル通信用送信装置からの前記送信データを受信する動作に移行することを特徴とする請求項１または２に記載のデジタル通信用受信装置。
4. 前記データ受信中の状態において、前記デジタル通信用送信装置から送信されてきた前記送信データ全ての受信動作が完了した際に、前記データ受信中の状態から前記待機中の状態に移行し、前記セレクタは、前記動作クロック信号として前記受信クロック信号から前記分周クロック信号に切り替えて、前記シフトレジスタ、前記ＰＮ符号生成部および前記一致判定部を含む自装置の各部が該分周クロック信号により動作することを特徴とする請求項１ないし３のいずれかに記載のデジタル通信用受信装置。
5. デジタル通信用送信装置からデジタル情報として送信される送信データを受信するデジタル通信用受信装置において、前記デジタル通信用受信装置が前記デジタル通信用送信装置との間のビット同期を確立するビット同期確立方法であって
   ビット同期確立用のビット同期信号として前記送信データに先立って前記デジタル通信用送信装置から送信されてくるＰＮ（Pseudo Noise）符号を受信して、受信した該ＰＮ符号に基づいて線形帰還型シフトレジスタ回路を動作させて、自装置用ＰＮ符号を生成するＰＮ符号生成ステップと、
   前記デジタル通信用送信装置から送信されてくる前記ＰＮ符号と、前記ＰＮ符号生成ステップにて生成された前記自装置用ＰＮ符号とを比較し、一致していることを検出した場合に、前記デジタル通信用送信装置との間のビット同期が確立したものと判定する一致判定ステップと、
   前記デジタル通信用送信装置から送信されてくるデジタル情報から該デジタル通信用送信装置と同一の周波数のクロック成分を抽出した受信クロック信号を１／Ｎ（Ｎ＝２ ^ｎ （ｎは正整数））に分周した分周クロック信号を生成する分周クロック生成ステップと、
   前記動作クロック信号として、前記受信クロック信号と前記分周クロック信号とのいずれかを選択するセレクトステップと
   を有し、
   自装置が待機中の状態にある場合は、前記セレクトステップでは、前記動作クロック信号として前記分周クロック信号を選択して出力し、前記線形帰還型シフトレジスタ回路を含む当該デジタル通信用受信装置を該分周クロック信号により動作させ、
   かつ、
   前記一致判定ステップにおいて前記デジタル通信用送信装置との間のビット同期が確立したものと判定した以降においては、前記待機中の状態からデータ受信中の状態に移行し、前記セレクトステップでは、前記動作クロック信号を前記分周クロック信号から前記受信クロック信号に切り替えさせて、前記線形帰還型シフトレジスタ回路を含む当該デジタル通信用受信装置を該受信クロック信号により動作させる
   ことを特徴とするビット同期確立方法。
6. 前記一致判定ステップでは、前記ＰＮ符号と前記自装置用ＰＮ符号とを比較し、一致していることを検出した場合に、直ちに、ビット同期が確立したものと判定する代わりに、前記ＰＮ符号と前記自装置用ＰＮ符号とが一致している状態が、あらかじめ定めた一定期間連続していることを検出した場合に、ビット同期が確立したものと判定することを特徴とする請求項５に記載のビット同期確立方法。
7. 前記待機中の状態から前記データ受信中の状態に移行して、前記デジタル通信用受信装置内の動作クロック信号が、前記分周クロック信号から前記受信クロック信号に切り替わった際に、
   前記線形帰還型シフトレジスタ回路を、前記受信クロック信号によって動作させて、前記自装置用ＰＮ符号を生成させ、
   前記一致判定ステップでは、生成された該自装置用ＰＮ符号と前記デジタル通信用送信装置から送信されてくる前記ＰＮ符号とを比較した結果に基づいて、再度、ビット同期が確立したか否かを判定し、再度ビット同期が確立した状態に達した際に、前記デジタル通信用送信装置からの前記送信データを受信する動作に移行させることを特徴とする請求項５または６に記載のビット同期確立方法。
8. 前記データ受信中の状態において、前記デジタル通信用送信装置から送信されてきた前記送信データ全ての受信動作が完了した際に、前記データ受信中の状態から前記待機中の状態に移行させ、前記セレクトステップでは、前記動作クロック信号として前記受信クロック信号から前記分周クロック信号に切り替えさせて、前記線形帰還型シフトレジスタ回路を含む当該デジタル通信用受信装置を該分周クロック信号により動作させることを特徴とする請求項５ないし７のいずれかに記載のビット同期確立方法。

Images