JP2017183601A - 半導体装置 - Google Patents

Abstract

【課題】半導体集積回路の構造不良をより高精度に検出することが可能な半導体装置を提供する。【解決手段】診断回路１は、電流測定回路２０、基準電圧生成回路３０、及び電圧比較回路４０を含む。また、電流測定回路２０は、被診断回路１０に接続される。被診断回路１０は、スリープモード機能を有し、スリープモードになると、診断回路１にスリープ信号Ｓ１０を出力する。それにより、診断回路１が動作する。診断回路１の電流測定回路２０は、被診断回路１０に流れる静止電流Ｉ２０の大きさに応じた測定電圧Ｖ２０を生成し、電圧比較回路４０に出力する。基準電圧生成回路３０は、基準電圧Ｖ３０ａ及びＶ３０ｂの少なくとも一方を生成し、電圧比較回路４０に出力する。電圧比較回路４０は、測定電圧Ｖ２０と基準電圧Ｖ３０ａ，Ｖ３０ｂとを比較し、比較結果に応じた通知信号Ｓ４０を生成し出力する。【選択図】図１

Description

本発明は、半導体集積回路素子の初期不良乃至偶発不良に起因する構造不良を検出する半導体装置に関する。

現在、故障品の市場への流出を防ぐために、出荷テストにおいてＩＤＤＱ（静止電源電流）測定が行われている。ＩＤＤＱ測定とは、静止状態にある半導体集積回路素子に流れる微小な電源電流を測定し、その測定値の大小により半導体集積回路の構造不良を検出する手法である。しかしながら、半導体集積回路には、より高い信頼性が求められており、ＩＣの出荷時のみならず、ＩＣの出荷後の偶発不良等による半導体集積回路の構造不良を検出する手段が必要になってきている。そこで、半導体集積回路内の素子の構造不良を検出するために、自動検査機能を有する半導体集積回路が開発されている。

特許文献１に記載の自己チェック型集積回路は、電流値検出部、メイン機能部、及び不良検出部から構成される。自己チェック回路に電源が供給されると、電流値検出部を介してメイン機能部へ電源が供給される。電流値検出部は、メイン機能部へ流れる電流値を不良検出部へ出力する。不良検出部は、電流検出部から入力された電流値（電圧に変換された値）により不良を判断し、不良検出信号を送出する。電流検出部としては、ダイオードが用いられる。

ダイオードに流れる順方向電流が増加した場合には、順方向電圧は上昇し、順方向電流が減少した場合には、順方向電圧は下降する。この特性を利用し、順方向電圧の上限値及び下限値を設定し、メイン機能部の不良検出を行う。

特許３１７１２３９号公報

特許文献１に記載の自己チェック型集積回路において、ダイオードによる不良検出を行うためには、大きな電流差が必要になる。また、特許文献１に記載の自己チェック回路では、回路動作中に不良を検出する。この場合、集積回路の一部に構造不良があっても、回路動作中に回路に流れる電流の変動は小さい。そのため、不良検出は困難である。

そこで、本発明は、半導体集積回路の構造不良をより高精度に検出することが可能な半導体装置を提供することを目的とする。

本発明においてトランジスタの第１主端子とはＭＯＳトランジスタ及びバイポーラトランジスタに関わらず当該トランジスタに電流が流入する電極を指す。又、トランジスタの第２主端子とは当該トランジスタから電流が流出する電極を指す。例えば、ＮＭＯＳトランジスタでは第１主端子はドレインであり、第２主端子がソースにあたる。ＰＭＯＳトランジスタでの第１主端子はソースであり、第２主端子はドレインである。ＮＰＮトランジスタでは第１主端子はコレクタであり、第２主端子はエミッタである。ＰＮＰトランジスタでの第１主端子はエミッタであり、第２主端子はコレクタである。また、制御端子とは第１主端子から第２主端子に向かって流れる電流を制御する電極である。ＭＯＳトランジスタではゲートが、バイポーラトランジスタではベースがそれぞれ制御端子に相当する。

本発明において、主導電路とは第１主端子から第２主端子に向かって電流が流れる電流経路を指す。

本発明において、スリープモードとは、当該回路の状態が時間的に変化しない回路状態を指す。ノーマルモードとは、当該回路の状態が時間的に変化するすなわち回路動作が実行されている回路状態を指す。端的にいえば、スリープモード以外の回路状態に置かれた状態がノーマルモードである。

本発明において被診断回路とは、スリープモード及びノーマルモードの２つの回路状態に移行又は遷移されるとともに、静止電流の測定に供される当該回路を指す。

また、本発明において静止電流とはスリープモード時に被診断回路に流れる回路電流を指す。

本発明に係る半導体装置は、電源電圧が供給された状態で所定のノーマルモードと電源電圧が供給された状態で所定のスリープモードに移行又は遷移できる被診断回路を有する。被診断回路がスリープモードであるときに被診断回路の静止電流を電圧に変換して出力する電流測定回路と、電流測定回路から出力された電圧の大きさを所定の基準電圧と比較し、比較結果を出力する電圧比較回路を有する。

また、診断回路を構成する電流測定回路は、第１主端子、第２主端子、及び制御端子を有し、第１主端子と第２主端子との間に主導電路が形成されるトランジスタを有する。さらに主導電路と並列に接続される抵抗を有し、トランジスタの制御端子にトランジスタをオン又はオフさせる制御信号が印加され、制御信号によってノーマルモードではトランジスタはオンとされ、スリープモードではトランジスタはオフとされ、静止電流が抵抗を介して流れるように制御される。

また、診断回路の電流測定回路で測定される静止電流は抵抗によって測定電圧に変換され、測定電圧は、基準電圧生成回路で生成された基準電圧と電圧比較回路で比較され、電圧比較回路から被診断回路の故障の有無を示す正常異常判定信号が出力される。

また、別の診断回路を構成する半導体装置は、電源端子、出力端子、スリープ通知端子、及び静止電流測定端子が用いられる。さらに、半導体装置は電流測定回路、及び電圧比較回路を含む。電流測定回路には第１電源電圧が供給されるが、被診断回路にはスリープモードでは第１電源電圧が供給され、ノーマルモードでは第１電源電圧とは異なる電源経路を介して第２電源電圧が供給される。被診断回路の静止電流測定端子でもある電源端子には第１電源電圧又は第２電源電圧が選択的に供給されるようにスイッチが用いられる。

本発明によれば、半導体集積回路の構造不良をより高精度に検出することが可能な半導体装置を提供することができる。

本発明の第１の実施の形態に係る半導体装置の構成を示すブロック図である。 図１の半導体装置の詳細な構成を示す第１の回路図である。 図１の半導体装置の詳細な構成を示す第２の回路図である。 図１の半導体装置の詳細な構成を示す第３の回路図である。 図１の半導体装置の詳細な構成を示す第４の回路図である。 本発明の第２の実施の形態に係る半導体装置の構成を示すブロック図である。 図３の半導体装置の詳細な構成を示す回路図である。 本発明の第３の実施の形態に係る半導体装置の構成を示すブロック図である。 本発明の第４の実施の形態に係る半導体装置の構成を示すブロック図である。 本発明の第５の実施の形態に係る半導体装置の構成を示すブロック図である。 図７の半導体装置の判定信号の一例を示すタイミングチャートである。 図７の半導体装置の判定信号の他の例を示すタイミングチャートである。 本発明の第６の実施の形態に係る半導体装置の構成を示すブロック図である。 図１０の半導体装置の判定信号の一例を示す表である。 本発明の第７の実施の形態に係る半導体装置の構成を示すブロック図である。 図１２の半導体装置の詳細な構成を示す回路図である。 本発明の第８の実施の形態に係り、本発明に係る診断回路を電源レギュレータに内蔵した一例を示すブロック図である。 図１４の診断回路を電源レギュレータの１つであるスイッチングレギュレータに適用した一例を示す回路図である。

（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る診断回路１を含む半導体装置１００ａの構成を示すブロック図である。以下、図１の診断回路１を含む半導体装置１００ａについて図面を参照しながら説明する。なお、同一機能を有するものについては同一符号を付し、その繰り返しの説明は省略する。

図１の半導体装置１００ａは、診断回路１及び被診断回路１０を含む。診断回路１は、電流測定回路２０、基準電圧生成回路３０、及び電圧比較回路４０を含む。また、半導体装置１００ａは、電源端子ＶＤＤ、接地端子ＧＮＤ、通知端子Ｔ１、及び出力端子ＯＵＴを有する。電源端子ＶＤＤには電源電圧Ｖｄｄが供給される。接地端子ＧＮＤは、接地電位に設定される。

被診断回路１０は、スリープモード機能及びタイマ１１を有する。診断回路１の電流測定回路２０、及び被診断回路１０は、電源端子ＶＤＤと接地端子ＧＮＤとの間に直列に接続される。電源端子ＶＤＤから電流測定回路２０を介して被診断回路１０に電源電圧Ｖｄｄが供給される。被診断回路１０は、電源電圧Ｖｄｄの供給開始から一定期間、スリープモード機能によりスリープモードとなる。スリープモードとは、電源電圧Ｖｄｄは供給されているが、被診断回路１０が動作していない状態をいう。被診断回路１０は、スリープモードになると、信号線Ｐ１０を介して診断回路１の電流測定回路２０にスリープ信号Ｓ１０を出力する。それにより、電流測定回路２０が動作する。その結果、電源端子ＶＤＤから電流測定回路２０を介して被診断回路１０に静止電流Ｉ２０が流れる。静止電流とは、被診断回路１０が動作していない状態である場合に、被診断回路１０に流れる電流をいう。ここで、被診断回路１０の内部の回路素子に構造不良が存在する場合には、回路素子の構造が正常である場合とは異なる大きさの静止電流Ｉ２０が流れる。構造不良には、例えば、被診断回路１０の内部のトランジスタが壊れてリーク電流が大きい場合、ＭＯＳトランジスタ（金属酸化物半導体電界効果トランジスタ）のしきい値電圧が基準値から大きく外れている場合、抵抗の抵抗値がばらつきにより基準値から大きく外れている場合、キャパシタのキャパシタンスがばらつきにより基準値から大きく外れている場合、配線が切断又はショートしている場合等である。

電流測定回路２０は、電圧比較回路４０に接続され、被診断回路１０に流れる静止電流Ｉ２０の大きさに応じた測定電圧Ｖ２０を生成し、電圧比較回路４０に出力する。

基準電圧生成回路３０は、電圧比較回路４０に接続され、基準電圧Ｖ３０ａ及びＶ３０ｂの少なくとも１つを生成し、電圧比較回路４０に出力する。基準電圧Ｖ３０ａ及びＶ３０ｂは、測定電圧Ｖ２０が所定の範囲内であるかどうかを判定する基準となる。電圧比較回路４０がウインドコンパレータで構成される場合には、基準電圧Ｖ３０ａ及びＶ３０ｂの２つが用いられる。電圧比較回路４０が１段のコンパレータで構成される場合には、基準電圧Ｖ３０ａ及びＶ３０ｂのいずれか１つが用いられれば十分である。

電圧比較回路４０は、半導体装置１００ａの通知端子Ｔ１に接続される。例えば、電圧比較回路４０が１段のコンパレータで構成される場合には、測定電圧Ｖ２０と基準電圧Ｖ３０ａ及びＶ３０ｂのいずれか一方とが比較され、比較結果に応じた通知信号Ｓ４０が生成され、通知端子Ｔ１に出力される。電圧比較回路４０は、例えば、測定電圧Ｖ２０が基準電圧Ｖ３０ａ以上（Ｖ２０≧Ｖ３０ａ）である場合には、ハイレベルの通知信号Ｓ４０が出力され、測定電圧Ｖ２０が基準電圧Ｖ３０よりも低い場合（Ｖ２０＜Ｖ３０ａ）には、ローレベルの通知信号Ｓ４０が出力される。通知信号Ｓ４０が、例えば、ローレベルである場合には、被診断回路１０の内部の回路素子に構造不良が存在し、通知信号Ｓ４０がハイレベルである場合には、被診断回路１０の内部の回路素子に構造不良が存在しないとして正常異常判定がなされる。

また、電圧比較回路４０にウインドコンパレータが用いられる場合には、基準電圧Ｖ３０ａ及びＶ３０ｂの２つが用いられる。例えば、測定電圧Ｖ２０が、Ｖ３０ｂ≦Ｖ２０≦Ｖ３０ａであるときには被診断回路１０は正常とし、Ｖ２０＜Ｖ３０ｂ、又はＶ２０＞Ｖ３０ａであるときには異常としてそれぞれ判定される。

なお、半導体装置１００ａの通知端子Ｔ１には、図示しない他のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が接続される。図示しない他のＩＣには、通知端子Ｔ１を介して通知信号Ｓ４０が入力される。被診断回路１０の診断結果が異常である場合には、図示しない他のＩＣは、例えば、半導体装置１００ａへの電力供給を停止させる、半導体装置１００ａへのクロック信号の供給を停止させる、図示しない表示機器へ診断結果が異常である旨の通知を行う等の制御を行う。

被診断回路１０は、半導体装置１００ａの出力端子ＯＵＴに接続され、出力端子ＯＵＴには、負荷９０が接続される。負荷９０としては、例えば、モータ、ＬＥＤ（発光ダイオード）等がある。被診断回路１０の診断結果が正常である場合には、電源電圧Ｖｄｄの供給開始から一定期間が経過すると、タイマ１１により被診断回路１０のスリープモードが解除される。その結果、被診断回路１０は、ノーマルモードに遷移する。被診断回路１０は、ノーマルモードになると、電流測定回路２０にスリープ信号Ｓ１０を出力しない。そのため、電流測定回路２０は、動作を停止する。その結果、電源端子ＶＤＤから電流測定回路２０を介して被診断回路１０に電源電圧Ｖｄｄが供給される。それにより、被診断回路１０は、出力端子ＯＵＴに出力信号Ｓ１００を出力し、負荷９０を駆動する。

被診断回路１０のノーマルモード時には、被診断回路１０に流れる電流が大きく変動するため、被診断回路１０の内部の構造不良を検出することが困難である。しかし、図１の第１の実施の形態の半導体装置１００ａは、被診断回路１０がスリープモードになった際に、静止電流Ｉ２０の大きさにより被診断回路１０の内部の回路素子の構造不良を検出し、通知信号Ｓ４０として通知端子Ｔ１に出力する。そのため、半導体集積回路の構造不良をより高精度で検出することが可能である。また、被診断回路１０にスリープ機能が内蔵されているため、外部からスリープモードにする必要はなくなる。

なお、診断回路１は、被診断回路１０と接地端子ＧＮＤとの間に接続されてもかまわない。また、診断回路１の基準電圧生成回路３０は、半導体装置１００ａの外部に設けられてもよい。この場合、基準電圧Ｖ３０ａ及びＶ３０ｂの少なくとも１つを入力するための端子が必要となるが、基準電圧Ｖ３０ａ及びＶ３０ｂの高さをそれぞれ単独に調整することが容易になる。

図２Ａは、図１の本発明の第１の実施の形態に係る診断回路１を含む半導体装置１００ａの詳細な構成を示す第１の回路図である。以下、図２Ａの診断回路１を含む半導体装置１００ａａについて図面を参照しながら説明する。

図２Ａの半導体装置１００ａａは、診断回路１及び被診断回路１０を含む。診断回路１は、電流測定回路２０ａａ、基準電圧生成回路３０、及び電圧比較回路４０を含む。また、半導体装置１００ａａは、電源端子ＶＤＤ、接地端子ＧＮＤ、通知端子Ｔ１、及び出力端子ＯＵＴを有する。電源端子ＶＤＤには電源電圧Ｖｄｄが与えられる。接地端子ＧＮＤは、接地電位に設定される。電流測定回路２０ａａ及び被診断回路１０は直列に接続され、電流測定回路２０ａａは電源端子ＶＤＤに被診断回路１０は接地端子ＧＮＤにそれぞれ接続される。

被診断回路１０は、スリープモード機能及びタイマ１１を有する。被診断回路１０はスリープモードとノーマルモードの２つのモード間で互いに移行できるように制御される。診断回路１の電流測定回路２０ａａは、ＰＭＯＳトランジスタ（Ｐチャネル型金属酸化物半導体電界効果トランジスタ）Ｑ２０ａａ及び抵抗Ｒ２０ａａを含む。被診断回路１０は、電流測定回路２０ａａのＰＭＯＳトランジスタＱ２０ａａのドレインＤと接地端子ＧＮＤとの間に接続される。被診断回路１０は、信号線Ｐ１０を介して電流測定回路２０ａａのＰＭＯＳトランジスタＱ２０ａａのゲートＧに接続される。電流測定回路２０ａａのＰＭＯＳトランジスタＱ２０ａａのソースＳは、電源端子ＶＤＤに接続される。ＰＭＯＳトランジスタＱ２０ａａの主導電路はソースＳとドレインＤとの間に形成される。ＰＭＯＳトランジスタＱ２０ａａの主導電路と抵抗Ｒ２０ａａは並列に接続される。ＰＭＯＳトランジスタＱ２０ａａは抵抗Ｒ２０ａａを短絡させるスイッチとして働く。スリープ信号Ｓ１０によって、被診断回路１０がスリープモードのときはＰＭＯＳトランジスタＱ２０ａａがオフされ、ノーマルモードのときはＰＭＯＳトランジスタＱ２０ａａがオンされるように、ＰＭＯＳトランジスタＱ２０ａａのゲートＧが制御される。

被診断回路１０がスリープモードのときは、ＰＭＯＳトランジスタＱ２０ａａがオフするように、スリープ信号Ｓ１０が被診断回路１０からＰＭＯＳトランジスタＱ２０ａａのゲートＧに印加される。したがって、被診断回路１０がスリープモードのときは、静止電流Ｉ２０が抵抗Ｒ２０ａａを介して被診断回路１０に流れる。静止電流とは、スリープモード時に被診断回路１０に流れる電流のことである。

被診断回路１０がノーマルモードのときは、ＰＭＯＳトランジスタＱ２０ａａがオンするように、スリープ信号Ｓ１０が被診断回路１０からＰＭＯＳトランジスタＱ２０ａａのゲートＧに印加される。したがって、被診断回路１０がノーマルモードのときは、その主導電路すなわちソースＳとドレインＤとの間に電流が流れる。ＰＭＯＳトランジスタＱ２０ａａがオンしたときのオン抵抗すなわちソースＳとドレインＤとの間の抵抗値は抵抗Ｒ２０ａａの抵抗値に比べて十分に小さいので、電源端子ＶＤＤから抵抗Ｒ２０ａａを介さずにＰＭＯＳトランジスタＱ２０ａａの主導電路を介して被診断回路１０に電流が供給される。

抵抗Ｒ２０ａａの大きさは、電源電圧Ｖｄｄ、静止電流Ｉ２０、及び電圧比較回路４０の回路構成とダイナミックレンジ等によって決められる。抵抗Ｒ２０ａａの大きさは、例えば、１ｋΩ〜５００ｋΩである。ＰＭＯＳトランジスタＱ２０ａａのオン抵抗は、例えば、１０ｍΩ〜１０Ωである。したがって、抵抗Ｒ２０ａａは、ＰＭＯＳトランジスタのオン抵抗の１００倍から５０００００００倍の範囲となる。被診断回路１０のノーマルモードでの動作を考慮するとＰＭＯＳトランジスタのオン抵抗は小さいほどよい。

電流測定回路２０ａａのＰＭＯＳトランジスタＱ２０ａａのドレインＤは、電圧比較回路４０のコンパレータＣＭＰ４０の非反転入力端子（＋）に接続される。電流測定回路２０の抵抗Ｒ２０ａａは、ＰＭＯＳトランジスタＱ２０ａａのソースＳとドレインＤとの主導電路と並列に接続される。

被診断回路１０は、電源電圧Ｖｄｄの供給開始から一定期間、スリープモード機能によりスリープモードとなる。被診断回路１０は、スリープモードになると、信号線Ｐ１０を介して診断回路１の電流測定回路２０ａａのＰＭＯＳトランジスタＱ２０ａａのゲートＧにスリープ信号Ｓ１０を出力する。それにより、電流測定回路２０ａａのＰＭＯＳトランジスタＱ２０ａａがオフとなる。その結果、電源端子ＶＤＤから電流測定回路２０ａａの抵抗Ｒ２０ａａを介して被診断回路１０に静止電流Ｉ２０が流れる。ここで、被診断回路１０の内部の回路素子に構造不良が存在する場合には、回路素子の構造が正常である場合とは異なる大きさの静止電流Ｉ２０が流れる。電流測定回路２０ａａの抵抗Ｒ２０ａａは、静止電流Ｉ２０の大きさに応じた測定電圧Ｖ２０を生成し、電圧比較回路４０のコンパレータＣＭＰ４０の非反転入力端子（＋）に出力する。

基準電圧生成回路３０は、抵抗Ｒ３０及び抵抗Ｒ３１を含む。抵抗Ｒ３０及び抵抗Ｒ３１は、電源端子ＶＤＤと接地端子ＧＮＤとの間に直列に接続される。基準電圧生成回路３０の抵抗Ｒ３０と抵抗Ｒ３１との共通接続点は、電圧比較回路４０のコンパレータＣＭＰ４０の反転入力端子（−）に接続される。基準電圧生成回路３０の抵抗Ｒ３０と抵抗Ｒ３１との共通接続点の電圧が基準電圧Ｖ３０として電圧比較回路４０のコンパレータＣＭＰ４０の反転入力端子（−）に与えられる。基準電圧生成回路３０は、後述の電圧比較回路４０を動作させる基準電圧（Ｖ３０）を生成する。なお、前述のように、後述の電圧比較回路４０がウインドコンパレータで構成されることを考慮すれば、基準電圧Ｖ３０に代えて、例えば、図示しない２つの基準電圧Ｖ３０ａ及び基準電圧Ｖ３０ｂが生成されるのが好ましい。

電圧比較回路４０は、コンパレータＣＭＰ４０を含む。コンパレータＣＭＰ４０は、スリープモードで抵抗Ｒ２０ａａに流れる静止電流Ｉ２０の大きさが所定の範囲に入っているか否かを検出するために用いられる。コンパレータＣＭＰ４０の出力端子は、半導体装置１００ａａの通知端子Ｔ１に接続される。コンパレータＣＭＰ４０は、測定電圧Ｖ２０と基準電圧Ｖ３０とを比較し、比較結果に応じた通知信号Ｓ４０を生成し、通知端子Ｔ１に出力する。電圧比較回路４０は、例えば、測定電圧Ｖ２０が基準電圧Ｖ３０以上である高い場合にはハイレベルの通知信号を出力し、測定電圧Ｖ２０が基準電圧Ｖ３０よりも低い場合には、ローレベルの通知信号を出力する。なお、図２Ａに示した電圧比較回路４０は、１段のコンパレータＣＭＰ４０で構成されているが、図示しない２段以上のコンパレータによりウインドコンパレータが構成されてもよい。

被診断回路１０は、半導体装置１００ａａの出力端子ＯＵＴに接続される。出力端子ＯＵＴには、負荷９０が接続される。負荷９０としては、例えば、モータ、ＬＥＤ等がある。被診断回路１０の診断結果が正常である場合には、電源電圧Ｖｄｄの供給開始から一定期間が経過すると、タイマ１１により被診断回路１０のスリープモードが解除される。その結果、被診断回路１０は、ノーマルモードに遷移する。被診断回路１０は、ノーマルモードになると、スリープ信号Ｓ１０を出力しないため、電流測定回路２０ａａのＰＭＯＳトランジスタＱ２０ａａはオンとなる。その結果、電源端子ＶＤＤから電流測定回路２０ａａのＰＭＯＳトランジスタＱ２０ａａを介して被診断回路１０に電源電圧Ｖｄｄが供給される。それにより、被診断回路１０は、出力端子ＯＵＴに出力信号Ｓ１００を出力し、負荷９０を駆動する。なお、被診断回路１０内のスリープ信号Ｓ１０を生成するための図示しないスリープ信号生成回路には、電源電圧Ｖｄｄが直接供給されてもよい。すなわち、スリープ信号Ｓ１０は、電源電圧Ｖｄｄが直接供給されることにより生成されるドライバ出力であってもよい。

被診断回路１０がノーマルモードで動作している場合は、被診断回路１０に流れる電流が大きく変動するため、被診断回路１０の内部の構造不良を検出することが困難である。しかし、図２Ａの第１の実施の形態の半導体装置１００ａは、被診断回路１０がスリープモードになった際に、静止電流Ｉ２０の大きさにより被診断回路１０の内部の回路素子の構造不良を検出し、通知信号Ｓ４０として通知端子Ｔ１に出力する。そのため、半導体集積回路の構造不良をより高精度に検出することが可能である。

図２Ｂは、図２Ａとは電流測定回路２０ａｂが異なる。図２Ｂでは、電流測定回路２０ａｂにバイポーラ形であるＰＮＰトランジスタＱ２０ａｂが用いられている。この点で図２Ａとは異なる。ＰＮＰトランジスタＱ２０ａｂの主導電路と並列に抵抗Ｒ２０ａｂが接続される。抵抗Ｒ２０ａｂの抵抗値は、例えば、１ｋΩ〜５００ｋΩである。ＰＮＰトランジスタＱ２０ａｂの主導電路は、エミッタＥとコレクタＣとの間に形成される。ＰＮＰトランジスタＱ２０ａｂをオン、オフさせるスリープ信号Ｓ１０は、被診断回路１０から信号線Ｐ１０を介してＰＮＰトランジスタＱ２０ａｂのベースＢに印加される。被診断回路１０がノーマルモード時には、ＰＮＰトランジスタＱ２０ａｂはオンであり、その主導電路を介して被診断回路１０に電流が流れる。スリープモード時には、ＰＮＰトランジスタＱ２０ａｂはオフであり、抵抗Ｒ２０ａｂを介して被診断回路１０に静止電流Ｉ２０が流れる。抵抗Ｒ２０ａｂにより静止電流Ｉ２０は電圧に変換される。変換された測定電圧Ｖ２０は、電圧比較回路４０で基準電圧Ｖ３０と比較される。図２Ｂでは、電流測定回路２０ａｂ以外の構成は図２Ａと同じであるので説明を省略する。

図２Ｃは、図２Ａ、図２Ｂとは電流測定回路２０ａｃが異なる。図２Ｃでは、電流測定回路２０ａｃにＭＯＳトランジスタが用いられている。この点は図２Ａと同じであるが、電流測定回路２０ａｃが接地電位ＧＮＤ側に接続される点が相違する。ＮＭＯＳトランジスタＱ２０ａｃの主導電路は、ドレインＤとソースＳとの間に形成される。図２Ｃも図２Ａと同様に、抵抗がＭＯＳトランジスタの主導電路と並列に接続される。抵抗Ｒ２０ａｃの抵抗値は、例えば、１ｋΩ〜５００ｋΩである。ＮＭＯＳトランジスタＱ２０ａｃをオン、オフさせるスリープ信号Ｓ１０は、被診断回路１０から信号線Ｐ１０を介してＮＭＯＳトランジスタＱ２０ａｃのゲートＧに印加される。被診断回路１０がノーマルモード時には、ＮＭＯＳトランジスタＱ２０ａｃはオンであり、ＮＭＯＳトランジスタＱ２０ａｃの主導電路を介して被診断回路１０に電流が流れる。スリープモード時には、ＮＭＯＳトランジスタＱ２０ａｃはオフであり、被診断回路１０から抵抗Ｒ２０ａｃを介して接地電位ＧＮＤ側に静止電流Ｉ２０が流れる。抵抗Ｒ２０ａｃにより静止電流Ｉ２０は電圧に変換される。変換された測定電圧Ｖ２０は、電圧比較回路４０で基準電圧Ｖ３０と比較される。図２Ｃでは、電流測定回路２０ａｃが接地端子側に、被診断回路１０が電源端子ＶＤＤ側にそれぞれ接続される以外の構成は図２Ａと同じであるので説明は省略する。

図２Ｄは、図２Ａ、図２Ｂ、及び図２Ｃとは電流測定回路２０ａｄが異なる。図２Ｄでは、電流測定回路２０ａｄにバイポーラ形であるＮＰＮトランジスタＱ２０ａｄが用いられている。この点で図２Ｂとは異なる。抵抗Ｒ２０ａｄはＮＰＮトランジスタＱ２０ａｄの主導電路と並列に接続される。抵抗Ｒ２０ａｄの抵抗値は、例えば、１ｋΩ〜５００ｋΩである。ＮＰＮトランジスタＱ２０ａｄの主導電路は、コレクタＣとエミッタＥとの間に形成される。ＮＰＮトランジスタＱ２０ａｄをオン、オフさせるスリープ信号Ｓ１０は、被診断回路１０から信号線Ｐ１０を介してＮＰＮトランジスタＱ２０ａｄのベースＢに印加される。被診断回路１０がノーマルモード時は、ＮＰＮトランジスタＱ２０ａｄはオンであり、被診断回路１０からＮＰＮトランジスタＱ２０ａｄの主導電路を介して電流が流れる。スリープモード時は、ＮＰＮトランジスタＱ２０ａｄはオフであり、被診断回路１０側から抵抗Ｒ２０ａｄを介して静止電流Ｉ２０が流れる。抵抗Ｒ２０ａｄにより静止電流Ｉ２０は電圧に変換される。変換された測定電圧Ｖ２０は、電圧比較回路４０で基準電圧Ｖ３０と比較される。図２Ｄでは、電流測定回路２０ａｄ以外の構成は、図２Ａ、図２Ｂ、及び図２Ｃと同じであるので説明は省略する。

なお、第１の実施の形態において、被診断回路１０がスリープ信号Ｓ１０を生成するためには、被診断回路１０内の図示しないスリープ信号生成回路にスリープ信号Ｓ１０を生成するに足りる電力を供給する必要がある。このスリープ信号Ｓ１０を安定的に出力させるために、被診断回路１０内の図示しないスリープ信号生成回路は直接電源端子ＶＤＤ又は接地端子ＧＮＤに接続されてもよい。この構成は、本発明の趣旨を逸脱するものではない。

（第２の実施の形態）
図３は、本発明の第２の実施の形態に係る診断回路１を含む半導体装置１００ｂの構成を示すブロック図である。以下、図３の診断回路１を含む半導体装置１００ｂについて図面を参照しながら説明する。

図３の半導体装置１００ｂが図１の半導体装置１００ａと異なるのは以下の点である。

図３の半導体装置１００ｂの信号線Ｐ１０は、電流測定回路２０、基準電圧生成回路３０、及び電圧比較回路４０に接続される。すなわち、スリープ信号Ｓ１０によって、電流測定回路２０、基準電圧生成回路３０、及び電圧比較回路４０の３つが同時に制御される。なお、図１の半導体装置１００ａの信号線Ｐ１０は、電流測定回路２０に接続される。

被診断回路１０は、スリープモードになると、信号線Ｐ１０を介して診断回路１の電流測定回路２０、基準電圧生成回路３０、及び電圧比較回路４０にスリープ信号Ｓ１０を出力する。それにより、電流測定回路２０、基準電圧生成回路３０、及び電圧比較回路４０が動作する。

一方、被診断回路１０は、ノーマルモードになると、電流測定回路２０、基準電圧生成回路３０、及び電圧比較回路４０にスリープ信号Ｓ１０を出力しない。そのため、電流測定回路２０、基準電圧生成回路３０、及び電圧比較回路４０は動作を停止する。その結果、図３の第２の実施の形態の半導体装置１００ｂでは、図１の第１の実施の形態の半導体装置１００ａよりも、消費電力が低減される。

図４は、図３の本発明の第２の実施の形態に係る診断回路１を含む半導体装置１００ｂの詳細な構成を示す回路図である。以下、図４の診断回路１を含む半導体装置１００ｂについて図面を参照しながら説明する。

図４の半導体装置１００ｂが図２Ａの半導体装置１００ａａと異なるのは以下の点である。

図４の半導体装置１００ｂでは、図２Ａの半導体装置１００ａａの基準電圧生成回路３０の抵抗Ｒ３０に代えて定電流源ＣＣ３０が用いられる。また、基準電圧生成回路３０がスイッチＳＷ３０を含む。スイッチＳＷ３０は、定電流源ＣＣ３０と抵抗Ｒ３１との間に接続される。スイッチＳＷ３０と抵抗Ｒ３１との共通接続点は、電圧比較回路ＣＭＰ４０の反転入力端子（−）に接続される。なお、スイッチＳＷ３０には、例えば、ＰＭＯＳトランジスタ（Ｐチャネル型金属酸化物半導体電界効果トランジスタ）、バイポーラ形のＰＮＰトランジスタ等が用いられてもよい。

図４の半導体装置１００ｂでは、電圧比較回路４０がスイッチＳＷ４０を含む。スイッチＳＷ４０は、電源端子ＶＤＤとコンパレータＣＭＰ４０との間の電源供給経路に接続される。なお、スイッチＳＷ４０には、ＭＯＳトランジスタ、バイポーラトランジスタ等が用いられてもよい。

図４の半導体装置１００ｂの診断回路１の信号線Ｐ１０は、電流測定回路２０のＰＭＯＳトランジスタＱ２０のゲートＧ、基準電圧生成回路３０のスイッチＳＷ３０の制御端子、及び電圧比較回路４０のスイッチＳＷ４０の制御端子に接続される。なお、図２Ａの半導体装置１００ａａの診断回路１の信号線Ｐ１０は、電流測定回路２０のＰＭＯＳトランジスタＱ２０ａａのゲートＧに接続される。

被診断回路１０は、スリープモードになると、信号線Ｐ１０を介して電流測定回路２０のＰＭＯＳトランジスタＱ２０のゲートＧ、基準電圧生成回路３０のスイッチＳＷ３０の制御端子、及び電圧比較回路４０のスイッチＳＷ４０の制御端子にスリープ信号Ｓ１０を出力する。それにより、電流測定回路２０のＰＭＯＳトランジスタＱ２０がオフ状態となり、基準電圧生成回路３０のスイッチＳＷ３０がオン状態となり、電圧比較回路４０のスイッチＳＷ４０がオン状態となる。すなわち、被診断回路１０は、スリープモードになると、電流測定回路２０、基準電圧生成回路３０、及び電圧比較回路４０が動作する。

一方、被診断回路１０は、ノーマルモードになると、電流測定回路２０のＰＭＯＳトランジスタＱ２０のゲートＧ、基準電圧生成回路３０のスイッチＳＷ３０の制御端子、及び電圧比較回路４０のスイッチＳＷ４０の制御端子にスリープ信号Ｓ１０を出力しない。それにより、電流測定回路２０のＰＭＯＳトランジスタＱ２０がオン状態となり、基準電圧生成回路３０のスイッチＳＷ３０がオフ状態となり、電圧比較回路４０のスイッチＳＷ４０がオフ状態となる。すなわち、電流測定回路２０、基準電圧生成回路３０、及び電圧比較回路４０は動作を停止する。

以上のように、被診断回路１０は、ノーマルモードになると電流測定回路２０、基準電圧生成回路３０、及び電圧比較回路４０の動作を停止させる。そのため、図４の第２の実施の形態の半導体装置１００ｂでは、図２Ａの第１の実施の形態の半導体装置１００ａａよりも、消費電力が低減される。

なお、第２の実施の形態において、被診断回路１０がスリープ信号Ｓ１０を生成するためには、被診断回路１０内の図示しないスリープ信号生成回路にスリープ信号Ｓ１０を生成するに足りる電力を供給する必要がある。このスリープ信号Ｓ１０を安定的に出力させるために、被診断回路１０内の図示しないスリープ信号生成回路は直接電源端子ＶＤＤ又は接地端子ＧＮＤに接続されてもよい。この構成は、本発明の趣旨を逸脱するものではない。

（第３の実施の形態）
図５は、本発明の第３の実施の形態に係る診断回路１を含む半導体装置１００ｃの構成を示すブロック図である。以下、図５の診断回路１を含む半導体装置１００ｃについて図面を参照しながら説明する。

図５の半導体装置１００ｃが図３の半導体装置１００ｂと異なるのは以下の点である。

図５の半導体装置１００ｃには、スリープ端子Ｔ２が設けられ、半導体装置１００ｃの外部からスリープ端子Ｔ２に外部スイッチＳＷ１が接続される。外部スイッチＳＷ１によりスリープモード機能のオンオフ状態を切り替えることが可能となる。なお、図３の半導体装置１００ｂの被診断回路１０は、電源電圧Ｖｄｄの供給開始から一定期間、スリープモード機能によりスリープモードとなる。

図５の半導体装置１００ｃにおいては、図示しない外部の回路が外部スイッチＳＷ１を制御することにより任意のタイミングで被診断回路１０のスリープモード機能のオンオフ状態を切り替えることができる。そのため、任意のタイミングで被診断回路１０の診断を行うことができる。また、外部の回路構成によっては、被診断回路１０の診断の頻度を調整することが可能になる。さらに、被診断回路１０のスリープモード機能をオフにすることにより、何度も被診断回路１０の診断が行われないように制御することが可能となる。

なお、スリープモード機能と診断機能とが分離され、図示しないスリープモード機能用スリープ端子及び端子スイッチと図示しない診断機能用スリープ端子及び端子スイッチとが設けられ、スリープモード用機能端子スイッチのみが有効となるスイッチ状態になったときにスリープ信号Ｓ１０が電流測定回路のみに供給されるようにし、診断機能用端子スイッチ及びスリープモード用機能端子スイッチの双方が有効となるスイッチ状態になったときにのみ診断用の信号が基準電圧生成回路３０及び電圧比較回路４０に供給されるようにしてもよい。この場合、スリープモード時の消費電力がより低減される。

なお、第３の実施の形態において、被診断回路１０がスリープ信号Ｓ１０を生成するためには、被診断回路１０内の図示しないスリープ信号生成回路にスリープ信号Ｓ１０を生成するに足りる電力を供給する必要がある。このスリープ信号Ｓ１０を安定的に出力させるために、被診断回路１０内の図示しないスリープ信号生成回路は直接電源端子ＶＤＤ又は接地端子ＧＮＤに接続されてもよい。この構成は、本発明の趣旨を逸脱するものではない。

（第４の実施の形態）
図６は、本発明の第４の実施の形態に係る診断回路１を含む半導体装置１００ｄの構成を示すブロック図である。以下、図６の診断回路１を含む半導体装置１００ｄについて図面を参照しながら説明する。

図６の半導体装置１００ｄが図３の半導体装置１００ｂと異なるのは以下の点である。図６の半導体装置１００ｄは、通信端子Ｔ３をさらに備え、被診断回路１０は、通信回路１２及びレジスタ１３をさらに備える。

半導体装置１００ｄの被診断回路１０の通信回路１２は、被診断回路１０のレジスタ１３に接続される。レジスタ１３には、被診断回路１０の通常のセッティングデータに加え、スリープ機能のオンオフ状態に関するセッティングデータが格納される。被診断回路１０の通信回路１２は、半導体装置１００ｄの通信端子Ｔ３に接続される。半導体装置１００ｄの通知端子Ｔ１及び通信端子Ｔ３は、それぞれ半導体装置１００ｄの外部のマイコン２００の各端子に接続される。半導体装置１００ｄは、被診断回路１０がスリープモードになると被診断回路１０の診断を行い、その診断結果を通知信号Ｓ４０としてマイコン２００へ出力する。

マイコン２００は、半導体装置１００ｄの通知端子Ｔ３を介して、例えば、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）通信、ＩＩＣ（Ｉｎｔｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）通信、ＳＥＮＴ（Ｓｉｎｇｌｅ−Ｅｄｇｅ Ｎｉｂｂｌｅ Ｔｒａｎｓｍｉｓｓｉｏｎ）通信等により被診断回路１０のスリープモード機能のオンオフのセッティングデータを被診断回路１０の通信回路１２を介して被診断回路１０のレジスタ１３に格納する。ＳＰＩ通信とは、同期式シリアル通信の一つである。マイコン２００は、レジスタ１３に格納するセッティングデータにより被診断回路１０のスリープモード機能のオンオフ状態を制御する。また、マイコン２００は、電源ＩＣ３００に接続され、電源ＩＣ３００を制御する。

電源ＩＣ３００は、半導体装置１００ｄの電源端子ＶＤＤに接続され、半導体装置１００ｄに電力を供給する。

被診断回路１０の内部の回路素子に構造不良が存在すると判定された場合には、マイコン２００は、電源ＩＣ３００を制御し、半導体装置１００ｄへの電力の供給を停止させる。一方、回路素子の構造が正常であると判定された場合には、マイコン２００は、半導体装置１００ｄが正常に動作するように電源ＩＣ３００を制御し、電力を供給させる。

以上のように、被診断回路１０に通信回路１２が存在する場合には、半導体装置１００ｄの診断のタイミングをマイコン２００により制御することが可能である。それにより、任意のタイミングで被診断回路１０のスリープモード機能のオンオフ状態を切り替え、被診断回路１０の診断を行うことができる。また、被診断回路１０の診断の頻度を調整することが可能になる。さらに、被診断回路１０のスリープモード機能をオフにすることにより、何度も被診断回路１０の診断が行われないように制御することが可能となる。

なお、スリープモード機能と診断機能とが分離され、レジスタ１３にスリープモード機能用ビットと診断機能用ビットとが設けられ、スリープモード機能用ビットが所定の値である場合に、スリープ信号Ｓ１０が電流測定回路のみに供給されるようにし、スリープモード機能用ビット及び診断機能用ビットの双方が所定の値である場合にのみ診断用の信号が基準電圧生成回路３０及び電圧比較回路４０に供給されるようにしてもよい。この場合、スリープモード時の消費電力がより低減される。

なお、電圧比較回路４０の通知信号Ｓ４０が被診断回路１０の通信回路１２に入力され、通信回路１２がマイコン２００に被診断回路１０の診断結果を通知するようにしてもよい。この場合、通知端子Ｔ１が不要となる。また、被診断回路１０の診断結果がマイコン２００に通知された際に、マイコン２００が通信端子Ｔ３を介して被診断回路１０の動作を停止させるようにしてもよい。

なお、第４の実施の形態において、被診断回路１０がスリープ信号Ｓ１０を生成するためには、被診断回路１０内の図示しないスリープ信号生成回路にスリープ信号Ｓ１０を生成するに足りる電力を供給する必要がある。このスリープ信号Ｓ１０を安定的に出力させるために、被診断回路１０内の図示しないスリープ信号生成回路は直接電源端子ＶＤＤ又は接地端子ＧＮＤに接続されてもよい。この構成は、本発明の趣旨を逸脱するものではない。

（第５の実施の形態）
図７は、本発明の第５の実施の形態に係る診断回路１を含む半導体装置１００ｅの構成を示すブロック図である。以下、図７の診断回路１を含む半導体装置１００ｅについて図面を参照しながら説明する。

図７の半導体装置１００ｅが図３の半導体装置１００ｂと異なるのは以下の点である。

図７の半導体装置１００ｅは、判定信号生成回路５０を有する。被診断回路１０は通常機能ブロック１４及び安全対策機能ブロック１５から構成される。診断回路１の電圧比較回路４０の通知信号Ｓ４０は、被診断回路１０の安全対策機能ブロック１５に出力される。安全対策機能ブロック１５は、電圧比較回路４０からの通知信号Ｓ４０に応じて動作し、通常機能ブロック１４を制御する。安全対策機能ブロック１５は、通常機能ブロック１４の制御結果を制御結果信号Ｓ１１として判定信号生成回路５０に出力する。判定信号生成回路５０は、制御結果信号Ｓ１１に応じた判定結果を判定信号Ｓ５０として通知端子Ｔ１に出力する。

被診断回路１０の診断結果が正常である場合には、安全対策機能ブロック１５は、被診断回路１０が正常である旨の制御結果信号Ｓ１１を生成し、判定信号生成回路５０に出力する。判定信号生成回路５０は、被診断回路１０が正常である旨の判定信号Ｓ５０を生成し、通知端子Ｔ１に出力する。

被診断回路１０の診断結果が異常である場合には、安全対策機能ブロック１５は、被診断回路１０の通常機能ブロック１４に安全対策処理を施す。安全対策処理とは、具体的には、通常機能ブロック１４の動作を停止させる、通常機能ブロック１４の論理レベルを固定する、通常機能ブロック１４への電力供給を停止させる等である。その後、安全対策機能ブロック１５は、通常機能ブロック１４から安全対策処理が完了したことを示す信号を受け取るか電圧比較回路４０から被診断回路１０が正常であることを示す通知信号Ｓ４０を受け取ると、通常機能ブロック１４に安全対策処理を施した旨の制御結果信号Ｓ１１を生成し、判定信号生成回路５０に出力する。判定信号生成回路５０は、通常機能ブロック１４に安全対策処理を施した旨の判定信号Ｓ５０を生成し、通知端子Ｔ１に出力する。

被診断回路１０の診断結果が異常である場合であって、安全対策機能ブロック１５による被診断回路１０の通常機能ブロック１４の安全対策処理が不能である場合には、安全対策機能ブロック１５は、通常機能ブロック１４への安全対策処理が不能である旨の制御結果信号Ｓ１１を生成し、判定信号生成回路５０に出力する。判定信号生成回路５０は、通常機能ブロック１４への安全対策処理が不能である旨の判定信号Ｓ５０を生成し、通知端子Ｔ１に出力する。ここで、安全対策処理が不能であるとは、例えば、安全対策処理が完了したことを示す信号が通常機能ブロック１４から安全対策機能ブロック１５に返ってこない場合、通常機能ブロック１４の電力供給が停止されたにも関わらず被診断回路１０の診断結果が異常である旨の通知信号Ｓ４０が電圧比較回路４０から安全対策機能ブロック１５に出力されている場合等をいう。後者の場合は、安全対策機能ブロック１５自体に構造不良が存在し、安全対策機能ブロック１５の正常動作が担保されていないため、安全対策処理が不能であると判断されることになる。

なお、被診断回路１０の診断結果が異常である場合に、安全対策機能ブロック１５は、図示しないＩ／Ｏ回路への信号を遮断してもよい。また、安全対策機能ブロック１５は、被診断回路１０に接続される図示しない他の回路への信号をハイレベル又はローレベルの安全な論理レベルに固定するように制御してもよい。

以上のように、被診断回路１０に構造不良が存在する場合には、安全対策機能ブロック１５が周囲の回路の動作を停止させることが可能になり、半導体装置１００ｅに接続された他の回路の異常動作を防止することができる。また、被診断回路１０の動作を止めるため、被診断回路の発熱等を防止することができる。

図８は、図７の診断回路１を含む半導体装置１００ｅの判定信号Ｓ５０の一例を示すタイミングチャートである。判定信号生成回路５０は、判定信号Ｓ５０を三値レベルで出力されるように構成される。三値レベルの１つのレベルは低レベルＬであり、例えば、０Ｖに設定される。三値レベルの２つのレベルは中間レベルであり、例えば、電源電圧ｖｄｄの１／２の大きさに設定される。三値レベルの３つのレベルは高レベルであり、例えば、電源電圧ｖｄｄと同じレベルに設定される。判定信号生成回路５０から三値を出力する方法では、出力端子が１つで十分であるが中間レベルを生成する回路部が必要となる。以下、図８の診断回路１を含む半導体装置１００ｅについて図７を参照しながら説明する。

図８のタイミングチャートにおいて、縦軸は判定信号Ｓ５０の電圧Ｖを示し、横軸は時刻Ｔを示している。

時刻Ｔ０から時刻Ｔ１にかけてのローレベルＬは、被診断回路１０の診断結果が正常であることを示している。この場合、判定信号Ｓ５０の電圧は０Ｖである。時刻Ｔ１から時刻Ｔ２にかけての中間レベルＭは、被診断回路１０の診断結果は異常であり、通常機能ブロック１４への安全対策処理が施されたことを示している。安全対策処理が施された場合とは、具体的には、通常機能ブロック１４の動作を停止させる、通常機能ブロック１４の論理レベルを固定する、通常機能ブロック１４への電力供給を停止させる等により安全対策処理が完了したことを示す信号が通常機能ブロック１４から安全対策処理ブロック１５に返ってくる場合、通常機能ブロック１４の電力供給が停止されたことにより通知信号Ｓ４０の状態が正常に変化する場合等をいう。これらの場合、判定信号Ｓ５０の電圧は電源電圧ｖｄｄの１／２であるＶｄｄ／２に設定される。時刻Ｔ２以降のハイレベルは、被診断回路１０の診断結果は異常であるとともに、安全対策機能ブロック１５が通常機能ブロック１４の安全対策処理も不能であることを示している。この場合、判定信号Ｓ５０の電圧は電源電圧Ｖｄｄと同じレベルである。ここで、時刻Ｔ２以降は、通常機能ブロック１４及び安全対策機能ブロック１５の両者が異常である状態を示す。

以上のように、図８の判定信号Ｓ５０の一例では、判定信号Ｓ５０の３つのレベルの違いによって判定結果を区別する。このとき、図８に示す３つのレベルを生成する回路が必要となり、判定信号を受け取る側に３つのレベルを判定する回路が必要になる。

図９は、図７の診断回路１を含む半導体装置１００ｅの判定信号Ｓ５０を図８の三値レベルとは別の信号形態で出力させるタイミングチャートを示す。以下、図９の診断回路１を含む半導体装置１００ｅについて図７を参照しながら説明する。

図９のタイミングチャートにおいて、縦軸は判定信号Ｓ５０の電圧Ｖを示し、横軸は時刻Ｔを示している。

時刻Ｔ０から時刻Ｔ１にかけてのローレベルＬは、被診断回路１０の診断結果が正常であることを示している。この場合、判定信号Ｓ５０の電圧はローレベルＬである。時刻Ｔ１から時刻Ｔ２にかけてのハイレベルＨとローレベルＬが繰り返えされるパルス信号は、被診断回路１０の診断結果が異常であり、安全対策機能ブロック１５から通常機能ブロック１４への安全対策処理が施されたことを示している。安全対策処理が施された場合とは、具体的には、通常機能ブロック１４の動作を停止させる、通常機能ブロック１４の論理レベルを固定する、通常機能ブロック１４への電力供給を停止させる等により安全対策処理が完了したことを示す信号が通常機能ブロック１４から安全対策処理ブロック１５に返ってくる場合、通常機能ブロック１４の電力供給が停止されたことにより通知信号Ｓ４０の状態が正常に変化する場合等をいう。これらの場合、判定信号Ｓ５０はパルス状である。時刻Ｔ２以降は、被診断回路１０の診断結果は異常であり、安全対策機能ブロック１５から通常機能ブロック１４への安全対策処理も不能であることを示している。この場合、判定信号Ｓ５０の電圧は高レベルＨを保持する。ここで、時刻Ｔ２以降は、通常機能ブロック１４及び安全対策機能ブロック１５の両者が異常である状態を示す。

以上のように、図９の判定信号Ｓ５０の一例では、一定レベルの又はパルス状の判定信号Ｓ５０によって判定結果を区別する。それにより、図８に示す三値レベルを生成する回路は不要となる。しかし、パルス信号を生成する論理回路が必要となり、判定信号を受け取る側にパルス信号幅を測定する回路が必要となる。

なお、第５の実施の形態において、被診断回路１０がスリープ信号Ｓ１０を生成するためには、被診断回路１０内の図示しないスリープ信号生成回路にスリープ信号Ｓ１０を生成するに足りる電力を供給する必要がある。このスリープ信号Ｓ１０を安定的に出力させるために、被診断回路１０内の図示しないスリープ信号生成回路は直接電源端子ＶＤＤ又は接地端子ＧＮＤに接続されてもよい。この構成は、本発明の趣旨を逸脱するものではない。

（第６の実施の形態）
図１０は、本発明の第６の実施の形態に係る診断回路１を含む半導体装置１００ｆの構成を示すブロック図である。以下、図１０の診断回路１を含む半導体装置１００ｆについて図面を参照しながら説明する。

図１０の半導体装置１００ｆが図７の半導体装置１００ｅと異なるのは以下の点である。

図１０の半導体装置１００ｆでは、図７の半導体装置１００ｅの通知端子Ｔ１に代えて通知端子Ｔ１ａ及び通知端子Ｔ１ｂの２つの端子が用いられる。判定信号生成回路５０は、通知端子Ｔ１ａに判定信号Ｓ５０ａを出力し、通知端子Ｔ１ｂに判定信号Ｓ５０ｂを出力する。図１０の半導体装置１００ｆでは、判定信号Ｓ５０ａ及び判定信号Ｓ５０ｂが図８及び図９に示した判定信号とは別の形態で出力される。すなわち、判定信号Ｓ５０ａ及び判定信号５０ｂはハイレベル又はローレベルのいずれかで出力される。判定信号Ｓ５０ａ及び判定信号Ｓ５０ｂの２つの信号を用いて被診断回路１０の３つの状態を通知端子Ｔ１ａ及び通知端子Ｔ１ｂに通知する。

以上のように、図１０の半導体装置１００ｆでは、ハイレベル又はローレベルの２つの判定信号を用いて被診断回路１０の３つの状態を表すため、通知端子が２つ設けられるが判定信号生成回路５０の回路構成が容易になる。また、後述するように２つの判定信号をハイレベルまたはローレベルで出力するので、判定信号生成回路５０の後段に接続される各種回路手段の選択が比較的容易になる。

図１１は、図１０の診断回路１を含む半導体装置１００ｆの判定信号Ｓ５０ａ，Ｓ５０ｂの一例を示す。

被診断回路１０の診断結果が正常状態である場合には、判定信号生成回路５０は、ローレベルＬの判定信号Ｓ５０ａ及びローレベルＬの判定信号Ｓ５０ｂを生成し、通知端子Ｔ１ａ及び通知端子Ｔ１ｂにそれぞれ出力する。

被診断回路１０の診断結果が異常である場合であって、安全対策機能ブロック１５により通常機能ブロック１４への安全対策処理が施された場合には、判定信号生成回路５０は、ローレベルＬの判定信号Ｓ５０ａ及びハイレベルＨの判定信号Ｓ５０ｂを生成する。ローレベルＬの判定信号Ｓ５０ａを通知端子Ｔ１ａに出力し、ハイレベルＨの判定信号Ｓ５０ｂを通知端子Ｔ１ｂに出力する。なお、安全対策処理が施された場合とは、具体的には、通常機能ブロック１４の動作を停止させる、通常機能ブロック１４の論理レベルを固定する、通常機能ブロック１４への電力供給を停止させる等により安全対策処理が完了したことを示す信号が通常機能ブロック１４から安全対策処理ブロック１５に返ってくる場合、通常機能ブロック１４の電力供給が停止されたことにより通知信号Ｓ４０の状態が正常に変化する場合等をいう。

被診断回路１０の診断結果が異常である場合であって、安全対策機能ブロック１５が通常機能ブロック１４への安全対策処理が不能である場合には、判定信号生成回路５０は、ハイレベルＨの判定信号Ｓ５０ａ及びローレベルＬの判定信号Ｓ５０ｂを生成する。ハイレベルＨの判定信号Ｓ５０ａを通知端子Ｔ１ａに出力し、ローレベルＬの判定信号Ｓ５０ｂを通知端子Ｔ１ｂに出力する。こうした状態は、通常機能ブロック１４及び安全対策機能ブロック１５の両者が異常であることを示す。

なお、被診断回路１０の診断結果が異常である場合であって、通常機能ブロック１４への安全対策処理が不能である場合には、判定信号生成回路５０は、ハイレベルＨの判定信号Ｓ５０ａ及びハイレベルＨの判定信号Ｓ５０ｂを生成し、ハイレベルＨの判定信号Ｓ５０ａを通知端子Ｔ１ａに出力し、ハイレベルＨの判定信号Ｓ５０ｂを通知端子Ｔ１ｂに出力するようにしてもよい。

なお、第６の実施の形態において、被診断回路１０がスリープ信号Ｓ１０を生成するためには、被診断回路１０内の図示しないスリープ信号生成回路にスリープ信号Ｓ１０を生成するに足りる電力を供給する必要がある。このスリープ信号Ｓ１０を安定的に出力させるために、被診断回路１０内の図示しないスリープ信号生成回路は直接電源端子ＶＤＤ又は接地端子ＧＮＤに接続されてもよい。この構成は、本発明の趣旨を逸脱するものではない。

（第７の実施の形態）
図１２は、本発明の第７の実施の形態に係る診断回路１を含む半導体装置１００ｇの構成を示すブロック図である。診断回路として汎用性をもたせるため、被診断回路１０は、半導体装置１００ｇの内部ではなく、その外部に接続される。以下、図１２の診断回路１を含む半導体装置１００ｇについて図面を参照しながら説明する。

図１２の半導体装置１００ｇが図１の半導体装置１００ａと異なるのは以下の点である。

図１２の半導体装置１００ｇには、スリープ通知端子Ｔ４及び測定端子Ｔ５が外部端子として設けられる。また、被診断回路１０のスリープ通知端子Ｔ４ａ及び測定端子Ｔ５ａは、それぞれ半導体装置１００ｇのスリープ通知端子Ｔ４及び測定端子Ｔ５に接続される。

外部の被診断回路１０により、スリープ信号Ｓ１０がスリープ通知端子Ｔ４ａから半導体装置１００ｇのスリープ通知端子Ｔ４に入力されると、半導体装置１００ｇの電源端子ＶＤＤから電流測定回路２０、測定端子Ｔ５、及び測定端子Ｔ５ａを介して被診断回路１０に静止電流Ｉ２０が流れる。

静止電流Ｉ２０は、半導体装置１００ｇの電流測定回路２０で測定電圧Ｖ２０に変換さる。測定電圧Ｖ２０は電圧比較回路４０にて基準電圧生成回路３０で生成される基準電圧Ｖ３０と比較される。測定電圧Ｖ２０と基準電圧Ｖ３０との比較結果に基づき、電圧比較回路４０は通知端子Ｔ１に通知信号Ｓ４０を出力する。電圧比較回路４０は、例えば、測定電圧Ｖ２０が基準電圧Ｖ３０以上（Ｖ２０≧Ｖ３０）である場合にはハイレベルの通知信号Ｓ４０を出力し、測定電圧Ｖ２０が基準電圧Ｖ３０よりも低い場合（Ｖ２０＜Ｖ３０）には、ローレベルの通知信号Ｓ４０を出力する。例えば、通知信号Ｓ４０がローレベルである場合には、被診断回路１０の内部の回路素子に構造不良が存在し、通知信号Ｓ４０がハイレベルである場合には、被診断回路１０の内部の回路素子に構造不良が存在しないとして正常異常判定がなされる。

また、電圧比較回路４０にウインドコンパレータが用いられる場合には、基準電圧Ｖ３０ａと基準電圧Ｖ３０ｂとの２つが用いられ、例えば、測定電圧Ｖ２０が、Ｖ３０ｂ≦Ｖ２０≦Ｖ３０ａであるとき被診断回路１０は正常とし、Ｖ２０＜Ｖ３０ｂ、又はＶ２０＞Ｖ３０ａであるときは異常としてそれぞれ判定される。

以上のように、図１２の半導体装置１００ｇでは、被診断回路１０が外部から接続されるため、被診断回路１０の交換が容易になる。また、被診断回路１０を入れ替えることにより複数の被診断回路１０の診断を行うことが可能となる。

なお、第７の実施の形態において、被診断回路１０がスリープ信号Ｓ１０を生成するためには、被診断回路１０内の図示しないスリープ信号生成回路にスリープ信号Ｓ１０を生成するに足りる電力を供給する必要がある。このスリープ信号Ｓ１０を安定的に出力させるために、被診断回路１０内の図示しないスリープ信号生成回路は直接電源端子ＶＤＤ又は接地端子ＧＮＤに接続されてもよい。この構成は、本発明の趣旨を逸脱するものではない。

（第７の実施形態の具体例）
図１３は、図１２の本発明の第７の実施の形態に係る診断回路１を含む半導体装置１００ｇの詳細な構成を示す回路図である。以下、図１３の診断回路１を含む半導体装置１００ｇについて図面を参照しながら説明する。

図１３の半導体装置１００ｇが図１の半導体装置１００ａａと異なるのは以下の点である。

図１３の半導体装置１００ｇには、スリープ通知端子Ｔ４及び測定端子Ｔ５が外部端子として設けられる。また、被診断回路１０のスリープ通知端子Ｔ４ａ及び測定端子Ｔ５ａは、それぞれ半導体装置１００ｇのスリープ通知端子Ｔ４及び測定端子Ｔ５に接続される。

図１３の半導体装置１００ｇは、診断回路１を含む。診断回路１は、電流測定回路２０、基準電圧生成回路３０、及び電圧比較回路４０を含む。

被診断回路１０は、スリープモード機能及びタイマ１１を有する。被診断回路１０のスリープ通知端子Ｔ４ａ及び測定端子Ｔ５ａは、半導体装置１００ｇのスリープ通知端子Ｔ４及び測定端子Ｔ５にそれぞれ接続される。半導体装置１００ｇの診断回路１の電流測定回路２０は、ＰＭＯＳトランジスタＱ２０及び抵抗Ｒ２０を含む。被診断回路１０は、スリープ通知端子Ｔ４ａ及び信号線Ｐ１０を介して電流測定回路２０のＰＭＯＳトランジスタＱ２０のゲートＧに接続される。電流測定回路２０のＰＭＯＳトランジスタＱ２０のソースＳは、電源端子ＶＤＤに接続される。電流測定回路２０のＰＭＯＳトランジスタのドレインＤは、電圧比較回路４０のコンパレータＣＭＰ４０の非反転入力端子（＋）に接続される。電流測定回路２０の抵抗Ｒ２０は、電源端子ＶＤＤと測定端子Ｔ５との間に接続される。電源端子ＶＤＤから電流測定回路２０のＰＭＯＳトランジスタＱ２０及び測定端子Ｔ５を介して被診断回路１０の電源端子である測定端子Ｔ５ａに電源電圧Ｖｄｄが供給される。

被診断回路１０は、スリープモード機能によりスリープモードになると、スリープ端子Ｔ４ａ，Ｔ４及び信号線Ｐ１０を介して診断回路１の電流測定回路２０のＰＭＯＳトランジスタＱ２０のゲートＧにスリープ信号Ｓ１０を出力する。それにより、電流測定回路２０のＰＭＯＳトランジスタＱ２０がオフ状態となる。その結果、電源端子ＶＤＤから電流測定回路２０の抵抗Ｒ２０、及び測定端子Ｔ５，Ｔ５ａを介して被診断回路１０に静止電流Ｉ２０が流れる。ここで、被診断回路１０の内部の回路素子に構造不良が存在した場合には、回路素子の構造が正常である場合とは異なる大きさの静止電流Ｉ２０が流れる。電流測定回路２０の抵抗Ｒ２０により静止電流Ｉ２０の大きさに応じた測定電圧Ｖ２０が生成される。測定電圧Ｖ２０は、電圧比較回路４０のコンパレータＣＭＰ４０の非反転入力端子（＋）に出力される。

基準電圧生成回路３０は、抵抗Ｒ３０及び抵抗Ｒ３１を含む。抵抗Ｒ３０及び抵抗Ｒ３１は、電源端子ＶＤＤと接地端子ＧＮＤとの間に直列に接続される。基準電圧生成回路３０の抵抗Ｒ３０と抵抗Ｒ３１との共通接続点は、電圧比較回路４０のコンパレータＣＭＰ４０の反転入力端子（−）に接続される。基準電圧生成回路３０の抵抗Ｒ３０と抵抗Ｒ３１との共通接続点の電圧が基準電圧Ｖ３０として電圧比較回路４０のコンパレータＣＭＰ４０の反転入力端子（−）に与えられる。基準電圧生成回路３０は抵抗で構成されたものを示したが、バンドギャップ電圧回路や、トランジスタ、ダイオード、抵抗、及び定電流源等の組み合わせにより構成されてもよい。

電圧比較回路４０は、コンパレータＣＭＰ４０を含む。コンパレータＣＭＰ４０は、電源端子ＶＤＤに接続される。また、コンパレータＣＭＰ４０の出力端子は、半導体装置１００ｇの通知端子Ｔ１に接続される。コンパレータＣＭＰ４０は、測定電圧Ｖ２０と基準電圧Ｖ３０とを比較し、比較結果に応じた通知信号Ｓ４０を生成し、通知端子Ｔ１に出力する。電圧比較回路４０は、例えば、測定電圧Ｖ２０が基準電圧Ｖ３０以上である場合にはハイレベルの通知信号を出力し、測定電圧Ｖ２０が基準電圧Ｖ３０よりも低い場合には、ローレベルの通知信号を出力する。電圧比較回路４０はコンパレータＣＭＰ４０の１段で構成されているが、図示しないコンパレータを２段用いてウインドコンパレータが構成されてもよい。

以上のように、図１３の第７の実施の形態の半導体装置１００ｇの具体例では、被診断回路１０がスリープモードになった際に、静止電流Ｉ２０の大きさにより被診断回路１０の内部の回路素子の構造不良を検出し、通知信号Ｓ４０として通知端子Ｔ１に出力する。そのため、半導体集積回路に存在する比較的検出が難しい構造不良をより高精度に検出することが可能である。また、図１３の半導体装置１００ｇでは、被診断回路１０が外部から接続されるため、被診断回路１０の交換が容易になる。さらに、被診断回路１０を入れ替えることにより複数の被診断回路１０の診断を行うことが可能となる。

図１３にはＰＭＯＳトランジスタＱ２０を用いたが、この替わりにバイポーラ形のＰＮＰトランジスタを用いて被診断回路１０に静止電流Ｉ２０を供給するようにしてもよい。

また、ＰＭＯＳトランジスタＱ２０又は図示しないＰＮＰトランジスタを用いずにＮＭＯＳトランジスタ又はＮＰＮトランジスタが用いられ、図２Ｃ、図２Ｄに示したように被診断回路１０側から静止電流Ｉ２０が流れるようにしてもよい。

（第８の実施の形態）
図１４は、本発明の第８の実施の形態に係る診断回路１を含む半導体装置１００ｈの構成を示すブロック図である。半導体装置１００ｈは電源レギュレータを含む。以下、半導体装置１００ｈについて図面を参照しながら説明する。

図１４の半導体装置１００ｈは、診断回路１、制御回路６０、電源レギュレータＤＲ、インバータＩＮＶ、スイッチＳＷ６０、及びスイッチＳＷ６１を含む。したがって、半導体装置１００ｈは診断回路１の他に各種の回路部を有していることで図１〜図１４の半導体装置とは異なる。診断回路１は、電流測定回路２０、基準電圧生成回路３０、電圧比較回路４０を含む。半導体装置１００ｈには、電源端子ＶＤＤ、接地端子ＧＮＤ、出力端子ＯＵＴ、スリープ端子Ｔ４等の端子が設けられる。電源レギュレータＤＲは、被診断回路１０の電源端子ＶＣＣすなわち、図１３に示す測定端子Ｔ５ａに相当する電源端子に電源電圧を供給するために用いられる。電源レギュレータＤＲは、リニアレギュレータであるシリーズレギュレータ、シャントレギュレータ等で構成される。なお、電源レギュレータの中には後述するスイッチングレギュレータも含まれる。電源レギュレータＤＲには電源電圧Ｖｉｎが供給される。電源電圧Ｖｉｎは、電流測定回路Ｖｄｄに供給される電源電圧Ｖｄｄとは別の電源経路を介して供給される。電源電圧Ｖｉｎと電源電圧Ｖｄｄとは、被診断回路１０の回路機能によっては同じ大きさである場合もあり異なる場合もある。出力電圧Ｖｏｕｔは、電源電圧電源レギュレータＤＲの出力から取り出される。電源レギュレータＤＲがリニアレギュレータで構成された場合には、出力電圧Ｖｏｕｔは電源電圧Ｖｉｎよりも小さく、Ｖｏｕｔ＜Ｖｉｎの関係になる。

スイッチＳＷ６１は、スイッチＳＷ６０と同様に、第１接点ａ及び第２接点ｂを有する。スイッチＳＷ６１の第１接点ａは出力端子ＯＵＴに接続される。スイッチＳＷ６１の第２接点ｂは電源レギュレータＤＲの出力に接続される。被診断回路１０がスリープモードであるときには、スイッチＳＷ６１の第１接点ａと第２接点ｂとの接続は電気的に絶縁（オフ）される。それにより、被診断回路１０に電源レギュレータＤＲの出力電圧Ｖｏｕｔが印加されない。被診断回路１０がノーマルモードであるときには、スイッチＳＷ６１の第１接点ａと第２接点ｂとの接続は短絡（オン）される。それにより、被診断回路１０に電源レギュレータＤＲの出力電圧Ｖｏｕｔが印加される。

スイッチＳＷ６０は、スイッチＳＷ６１と同様に、第１接点ａ及び第２接点ｂを有する。スイッチＳＷ６０の第１接点ａは出力端子ＯＵＴに接続される。スイッチＳＷ６０の第２接点ｂは診断回路１の電流測定回路２０に接続される。被診断回路１０がスリープモードであるときには、スイッチＳＷ６０の第１接点ａと第２接点ｂとの接続は電気的に短絡（オン）される。それにより、電源電圧Ｖｄｄが電流測定回路２０を介して被診断回路１０に印加される。被診断回路１０がノーマルモードであるときには、スイッチＳＷ６０の第１接点ａと第２接点ｂとの接続は電気的に絶縁（オフ）される。それにより、電流測定回路２０と被診断回路１０との回路接続は遮断（オフ）される。なお、図１３に示したように、電流測定回路２０の具体的な回路構成は、トランジスタＳＷ２０と抵抗２０とが並列された並列接続体でもよく、また抵抗Ｒ２０単独で構成されてもかまわない。

スイッチＳＷ６０は、例えば、制御信号Ｓ６０がハイレベルのときにオンとなり、ローレベルのときにオフとなる。スイッチＳＷ６１は、例えば、制御信号Ｓ６０がハイレベルのときにオフとなり、ローレベルのときにオンとなる。インバータＩＮＶは制御信号Ｓ６０を反転する。制御信号Ｓ６０がスイッチＳＷ６０に与えられ、インバータＩＮＶにより反転された信号がスイッチＳＷ６１に与えられる。それにより、スイッチＳＷ６０とスイッチＳＷ６１とが互いに相補的にオンオフする。すなわち、スイッチＳＷ６０がオンであるとき、スイッチＳＷ６１はオフになる。一方、スイッチＳＷ６１がオンであるときは、スイッチＳＷ６０はオフになる。なお、スイッチＳＷ６０とスイッチＳＷ６１の２つのスイッチの第１接点ａ同士は、出力端子ＯＵＴに共通に接続される。そのため、スイッチＳＷ６０及びスイッチＳＷ６１に代えて、これらの接点同士を共通接点とした１つの切替スイッチが用いられてもよい。

制御回路６０は、電源レギュレータＤＲ、スイッチＳＷ６０，ＳＷ６１の制御端子、及び診断回路１の電流測定回路２０に接続される。ここで、スイッチＳＷ６０の制御端子及びスイッチＳＷ６１の制御端子とは、例えば、これらのスイッチがＭＯＳトランジスタ又はバイポーラトランジスタで構成されたときのそれぞれゲート又はベースに相当する。制御回路６０は、被診断回路１０からのスリープ信号Ｓ１０により、被診断回路１０をノーマルモードで動作させるか、又はスリープモードにして被診断回路１０を診断し、その正常異常を判定するかを切り替える。

被診断回路１０がノーマルモードのときには、制御信号Ｓ６０により、スイッチＳＷ６０はオフされる。これにより、電流測定回路２０の動作は停止される。このときに、スイッチＳＷ６１はスイッチＳＷ６０に対して相補的に動作するのでオンされる。そのため、電源レギュレータＤＲに供給される電源電圧Ｖｉｎに基づき生成される出力電圧Ｖｏｕｔは被診断回路１０に供給される。

一方、被診断回路１０がスリープモードのときには、制御信号Ｓ６０により、スイッチＳＷ６０がオンにされる。これにより、被診断回路１０に流れる静止電流Ｉ２０は、電流測定回路２０で測定電圧Ｖ２０に変換される。このとき、スイッチＳＷ６１はオフされ、電源レギュレータＤＲに供給される電源電圧Ｖｉｎに基づき生成される出力電圧Ｖｏｕｔは、遮断され被診断回路１０に供給されない。電圧比較回路４０において、測定電圧Ｖ２０と基準電圧生成回路３０で生成される基準電圧Ｖ３０とが比較され、比較結果に基づく通知信号Ｓ４０が制御回路６０に出力される。電圧比較回路４０は、例えば、測定電圧Ｖ２０が基準電圧Ｖ３０以上（Ｖ２０≧Ｖ３０）である場合にはハイレベルの通知信号Ｓ４０を出力し、測定電圧Ｖ２０が基準電圧Ｖ３０よりも低い場合（Ｖ２０＜Ｖ３０）には、ローレベルの通知信号Ｓ４０を出力する。通知信号Ｓ４０が例えばローレベルである場合には、被診断回路１０の内部の回路素子に構造不良が存在し、通知信号Ｓ４０がハイレベルとなる場合には、被診断回路１０の内部の回路素子に構造不良が存在しないとして正常異常判定がなされる。

半導体装置１００ｈは、被診断回路１０の診断結果が正常であり、被診断回路１０のスリープモードが解除されると、被診断回路１０をノーマルモードに移行又は遷移させる。一方、被診断回路１０の診断結果が異常である場合には、被診断回路１０への電力の供給を停止する。その結果、被診断回路１０の構造不良による発熱等を防止することができる。

図１４では、リニアレギュレータが用いられた電源レギュレータＤＲが示されている。しかし、本発明に適用される診断回路の電源レギュレータは、リニアレギュレータに限らず、例えば、スイッチングレギュレータが適用されてもよい。

図１５は、図１４に示す本発明の第８の実施の形態に係る診断回路１を含む半導体装置１００ｈの１つの変形である。以下、半導体装置１００ｈについて図面を参照しながら説明する。

図１５の半導体装置１００ｈは、診断回路１ａ、診断回路１ｂ、制御回路６０、スイッチングドライバＤＲａ、スイッチングドライバＤＲｂ、スイッチＳＷ６０ａ、スイッチＳＷ６０ｂを含む。図１５の半導体装置１００ｈは、２組の診断回路１ａ及び１ｂ、スイッチングドライバＤＲａ及びＤＲｂ並びにスイッチＳＷ６０ａ及びスイッチＳＷ６０ｂを含むが、半導体装置１００ｈが１組又は３組以上の診断回路、スイッチングドライバ及びスイッチを含んでもよい。診断回路１ａは、電流測定回路２０ａ、基準電圧生成回路３０ａ、及び電圧比較回路４０ａを含む。診断回路１ｂは、電流測定回路２０ｂ、基準電圧生成回路３０ｂ、及び電圧比較回路４０ｂを含む。半導体装置１００ｈの外部にはインダクタＬａ、インダクタＬｂ、キャパシタＣａ、キャパシタＣｂ、被診断回路１０ａ、及び被診断回路１０ｂが接続される。なお、半導体装置１００ｈには、電源端子ＶＤＤ、接地端子ＧＮＤ、出力端子ＯＵＴａ、出力端子ＯＵＴｂ、スリープ端子Ｔ４ａ、スリープ端子Ｔ４ｂ等の端子等が設けられる。スイッチＳＷ６０ａ及びスイッチＳＷ６０ｂには、ＭＯＳトランジスタ、バイポーラトランジスタ等が用いられる。

制御回路６０は、スイッチングドライバＤＲａ、スイッチＳＷ２０ａの制御端子、及び診断回路１ａの電流測定回路２０ａのスイッチＳＷ２０ａに接続される。また、制御回路６０は、スイッチングドライバＤＲｂ、スイッチＳＷ６０ｂの制御端子、及び診断回路１ｂの電流測定回路２０ｂのスイッチＳＷ２０ｂに接続される。制御回路６０は、被診断回路１０ａからのスリープ信号Ｓ１０ａにより、被診断回路１０ａをノーマル動作させるか被診断回路１０ａを診断するかを切り替える。また、制御回路６０は、被診断回路１０ｂからのスリープ信号Ｓ１０ｂにより、被診断回路１０ｂをノーマル動作させるか被診断回路１０ｂを診断するかを切り替える。

被診断回路１０ａがノーマルモードである場合には、制御回路６０は、制御信号Ｓ６０ａにより、電流測定回路２０ａのスイッチＳＷ２０ａをオフ状態にするとともに、スイッチＳＷ６０ａをオン状態にし、スイッチングドライバＤＲａを制御することにより、被診断回路１０ａをノーマル動作させる。スイッチＳＷ２０ａとスイッチＳＷ６０ａとは互いに相補的にオンオフする。被診断回路１０ａがスリープモードである場合には、制御回路６０は、制御信号Ｓ６０ａにより、スイッチＳＷ６０ａをオフ状態にし、スイッチングドライバＤＲａの動作を停止させるとともに、電流測定回路２０ａのスイッチＳＷ２０ａをオフ状態にすることにより、被診断回路１０ａの診断を行う。

スイッチングドライバＤＲａ及びスイッチＳＷ６０ａは、制御回路６０と出力端子ＯＵＴａとの間に直列に接続され、制御回路６０からの信号に基づいて半導体装置１００ｈの出力端子ＯＵＴａに接続される被診断回路１０ａを駆動する。なお、半導体装置１００ｈ内のスイッチングドライバＤＲａは、電源レギュレータの一例であるスイッチングレギュレータの一部を構成する電源電圧供給部である。

半導体装置１００ｈの出力端子ＯＵＴａと被診断回路１０ａとの間には、インダクタＬａが接続される。インダクタＬａと接地端子ＧＮＤとの間にキャパシタＣａが接続される。インダクタＬａ及びキャパシタＣａにより平滑回路が構成される。インダクタＬａとキャパシタＣａとの共通接続点には直流電圧が生成される。この直流電圧は、被診断回路１０ａの電源端子ＶＣＣ１に供給される。電源端子ＶＣＣ１は、図１３に示した測定端子Ｔ５ａに相当する。なお、半導体装置１００ｈ内のスイッチングドライバＤＲａと半導体装置１００ｈの外部に接続される平滑回路とによりスイッチングレギュレータが構成される。

被診断回路１０ａは、スリープモード機能を有する。被診断回路１０ａは、スリープモード機能によりスリープモードになると、信号線Ｐ１０ａ、及び半導体装置１００ｈのスリープ通知端子Ｔ４ａを介してスリープ信号Ｓ１０ａを制御回路６０に出力する。

電流測定回路２０ａは、抵抗Ｒ２０ａとスイッチＳＷ２０ａとから構成される。抵抗Ｒ２０ａ及びスイッチＳＷ２０ａは、電源端子ＶＤＤと半導体装置１００ｈの出力端子ＯＵＴａとの間に直列に接続される。電流測定回路２０ａは、電源端子ＶＤＤから抵抗Ｒ２０ａ、及び半導体装置１００ｈの出力端子ＯＵＴａを介して被診断回路１０ａに流れる静止電流Ｉ２０ａの大きさに応じた測定電圧Ｖ２０ａを生成し、電圧比較回路４０ａに出力する。スイッチＳＷ２０ａは、例えば、ＭＯＳトランジスタ、バイポーラトランジスタ等で構成される。

基準電圧生成回路３０ａは、基準電圧源ＶＲＥＦａで構成され、電圧比較回路４０ａと接地端子ＧＮＤとの間に接続される。基準電圧生成回路３０ａは、基準電圧源ＶＲＥＦａにより、基準電圧Ｖ３０ａを生成し、電圧比較回路４０ａに出力する。

電圧比較回路４０ａは、コンパレータＣＭＰ４０ａで構成される。コンパレータＣＭＰ４０ａの非反転入力端子（＋）は、電流測定回路２０ａの抵抗Ｒ２０ａとスイッチＳＷ２０ａとの共通接続点に接続される。コンパレータＣＭＰ４０ａの反転入力端子（−）は、基準電圧生成回路３０ａの基準電圧源ＶＲＥＦａに接続される。コンパレータＣＭＰ４０ａの出力端子は、制御回路６０に接続される。電圧比較回路４０ａは、測定電圧Ｖ２０ａと基準電圧Ｖ３０ａとを比較し、比較結果に応じた通知信号Ｓ４０ａを生成し、制御回路６０に出力する。電圧比較回路４０ａは、例えば、測定電圧Ｖ２０ａが基準電圧Ｖ３０ａ以上である場合にはハイレベルの通知信号Ｓ４０ａを出力し、測定電圧Ｖ２０ａが基準電圧Ｖ３０ａよりも低い場合には、ローレベルの通知信号Ｓ４０ａを出力する。

半導体装置１００ｈは、被診断回路１０ａの診断結果が正常であり、被診断回路１０ａのスリープモードが解除されると、被診断回路１０ａをノーマルモードで動作させる。一方、被診断回路１０ａの診断結果が異常と判定された場合には、被診断回路１０ａへの電力の供給を停止する。その結果、被診断回路１０ａの構造不良による発熱等を防止することができる。

また、制御回路６０は、被診断回路１０ｂがスリープモードでない場合には、制御信号Ｓ６０ｂにより、電流測定回路２０ｂのスイッチＳＷ２０ｂをオフ状態にするとともに、スイッチＳＷ６０ｂをオン状態にし、スイッチングドライバＤＲｂを制御することにより、被診断回路１０ｂをノーマル動作させる。スイッチＳＷ２０ｂとスイッチＳＷ６０ｂとは互いに背反の関係を有する。一方、被診断回路１０ｂがスリープモードである場合には、制御信号Ｓ６０ｂにより、スイッチＳＷ６０ｂをオフ状態にし、スイッチングドライバＤＲｂの動作を停止させるとともに、電流測定回路２０ｂを制御することにより、被診断回路１０ｂの診断を行う。

スイッチングドライバＤＲｂ及びスイッチＳＷ６０ｂは、制御回路６０と出力端子ＯＵＴｂとの間に直列に接続され、制御回路６０からの信号に基づいて半導体装置１００ｈの出力端子ＯＵＴｂに接続される被診断回路１０ｂを駆動する。なお、半導体装置１００ｈ内のスイッチングドライバＤＲｂは、電源レギュレータの一例であるスイッチングレギュレータの一部を構成する電源電圧供給部である。

半導体装置１００ｈの出力端子ＯＵＴｂと被診断回路１０ｂとの間には、インダクタＬｂが接続される。インダクタＬｂと接地端子ＧＮＤとの間にキャパシタＣｂが接続される。インダクタＬｂ及びキャパシタＣｂにより平滑回路が構成される。インダクタＬｂとキャパシタＣｂとの共通接続点には直流電圧が生成される。この直流電圧は、被診断回路１０ｂの電源端子ＶＣＣ２に供給される。電源端子ＶＣＣ２は、図１３に示した測定端子Ｔ５ａに相当する。なお、半導体装置１００ｈ内のスイッチングドライバＤＲｂと半導体装置１００ｈの外部に接続される平滑回路とによりスイッチングレギュレータが構成される。

被診断回路１０ｂは、スリープモード機能を有する。被診断回路１０ｂは、スリープモード機能によりスリープモードになると、信号線Ｐ１０ｂ、及び半導体装置１００ｈのスリープ通知端子Ｔ４ｂを介してスリープ信号Ｓ１０ｂを制御回路６０に出力する。

電流測定回路２０ｂは、抵抗Ｒ２０ｂとスイッチＳＷ２０ｂとから構成される。抵抗Ｒ２０ｂ及びスイッチＳＷ２０ｂは、電源端子ＶＤＤと半導体装置１００ｈの出力端子ＯＵＴｂとの間に直列に接続される。電流測定回路２０ｂは、電源端子ＶＤＤから抵抗Ｒ２０ｂ、及び半導体装置１００ｈの出力端子ＯＵＴｂを介して被診断回路１０ｂに流れる静止電流Ｉ２０ｂの大きさに応じた測定電圧Ｖ２０ｂを生成し、電圧比較回路４０ｂに出力する。スイッチＳＷ２０ｂは、例えば、ＭＯＳトランジスタ、バイポーラトランジスタ等が用いられてもよい。

基準電圧生成回路３０ｂは、基準電圧源ＶＲＥＦｂから構成され、電圧比較回路４０ｂと接地端子ＧＮＤとの間に接続される。基準電圧生成回路３０ｂは、基準電圧源ＶＲＥＦｂにより、基準電圧Ｖ３０ｂを生成し、電圧比較回路４０ｂに出力する。

電圧比較回路４０ｂは、コンパレータＣＭＰ４０ｂから構成される。コンパレータＣＭＰ４０ｂの非反転入力端子（＋）は、電流測定回路２０ｂの抵抗Ｒ２０ｂとスイッチＳＷ２０ｂとの共通接続点に接続される。コンパレータＣＭＰ４０ｂの反転入力端子（−）は、基準電圧生成回路３０ｂの基準電圧源ＶＲＥＦｂに接続される。コンパレータＣＭＰ４０ｂの出力端子は、制御回路６０に接続される。電圧比較回路４０ｂは、測定電圧Ｖ２０ｂと基準電圧Ｖ３０ｂとを比較し、比較結果に応じた通知信号Ｓ４０ｂを生成し、制御回路６０に出力する。電圧比較回路４０ｂは、例えば、測定電圧Ｖ２０ｂが基準電圧Ｖ３０ｂ以上である場合にはローレベルの通知信号Ｓ４０ｂを出力し、測定電圧Ｖ２０ｂが基準電圧Ｖ３０ｂよりも低い場合には、ハイレベルの通知信号Ｓ４０ｂを出力する。

半導体装置１００ｈは、被診断回路１０ｂの診断結果が正常であり、被診断回路１０ｂのスリープモードが解除されると、被診断回路１０ｂをノーマル動作させる。一方、被診断回路１０ｂの診断結果が異常である場合には、被診断回路１０ｂへの電力の供給を停止する。その結果、被診断回路１０ａの構造不良による発熱等を防止することができる。

以上のように、半導体装置１００ｈは、複数の被診断回路１０ａ及び被診断回路１０ｂの制御と診断を行うことができる。なお、複数の被診断回路１０ａ及び被診断回路１０ｂの診断は、同時に行われても、別々に行われてもよい。

なお、上記の第１〜第８の実施の形態については、すべての構成を同時に適用してもよいし、必要な構成だけを独立に適用してもよい。また、本明細書中に開示されている種々の技術的特徴は、上記実施の形態の他、その技術的創作の趣旨を逸脱しない範囲で種々の変更を加えることが可能である。

本発明は、半導体集積回路装置全般に利用することができる。そのため、本発明は、産業上の利用可能性は高い。

１，１ａ，１ｂ 診断回路
１０，１０ａ，１０ｂ 被診断回路
１１ タイマ
１２ 通信回路
１３ レジスタ
１４ 通常機能ブロック
１５ 安全対策機能ブロック
２０，２０ａ，２０ｂ 電流測定回路
３０，３０ａ，３０ｂ 基準電圧生成回路
４０，４０ａ，４０ｂ 電圧比較回路
５０ 判定信号生成回路
６０ 制御回路
９０ 負荷
１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ，１００ｆ，１００ｇ，１００ｈ 半導体装置
２００ マイコン
３００ 電源ＩＣ
Ｃ，Ｃａ，Ｃｂ キャパシタ
ＣＣ３０ 定電流源
ＣＭＰ４０，ＣＭＰ４０ａ，ＣＭＰ４０ｂ コンパレータ
Ｄ ドレイン
ＤＲ 電源レギュレータ
ＤＲａ，ＤＲｂ スイッチングドライバ
Ｇ ゲート
ＧＮＤ 接地端子
Ｉ２０ 静止電流
Ｌ，Ｌａ，Ｌｂ インダクタ
ＯＵＴ，ＯＵＴａ，ＯＵＴｂ 出力端子
Ｑ２０，Ｑ２０ａａ ＰＭＯＳトランジスタ
Ｑ２０ａｂ ＰＮＰトランジスタ
Ｑ２０ａｃ ＮＭＯＳトランジスタ
Ｑ２０ａｄ ＮＰＮトランジスタ
Ｐ１０，Ｐ１０ａ，Ｐ１０ｂ 信号線
Ｒ２０，Ｒ２０ａ，Ｒ２０ｂ，Ｒ３０，Ｒ３１ 抵抗
Ｓ ソース
Ｓ１０，Ｓ１０ａ，Ｓ１０ｂ スリープ信号
Ｓ１１ 制御結果信号
Ｓ４０，Ｓ４０ａ，Ｓ４０ｂ 通知信号
Ｓ５０，Ｓ５０ａ，Ｓ５０ｂ 判定信号
Ｓ６０，Ｓ６０ａ，Ｓ６０ｂ 制御信号
Ｓ１００ 出力信号
ＳＷ１，ＳＷ２０ａ，ＳＷ２０ｂ，ＳＷ３０，ＳＷ４０，ＳＷ６０，ＳＷ６０ａ，ＳＷ６０ｂ スイッチ
Ｔ１，Ｔ１ａ，Ｔ１ｂ 通知端子
Ｔ２ スリープ端子
Ｔ３ 通信端子
Ｔ４，Ｔ４ａ，Ｔ４ｂ スリープ通知端子
Ｔ５，Ｔ５ａ 測定端子
Ｖ２０，Ｖ２０ａ，Ｖ２０ｂ 測定電圧
Ｖ３０，Ｖ３０ａ，Ｖ３０ｂ 基準電圧
ＶＤＤ 電源端子
Ｖｄｄ，Ｖｉｎ 電源電圧
Ｖｏｕｔ，Ｖｏｕｔａ，Ｖｏｕｔｂ 出力電圧
ＶＲＥＦａ，ＶＲＥＦｂ 基準電圧源

Claims (23)

1. ノーマルモードとスリープモードとに切替え可能な被診断回路に接続可能な半導体装置であって、
   前記被診断回路が前記スリープモードであるときに前記被診断回路の静止電流を電圧に変換して出力する電流測定回路と、
   前記電流測定回路から出力された前記電圧を所定の基準電圧と比較し、比較結果を前記被診断回路の正常及び異常を選択的に示す通知信号として出力する電圧比較回路と、を有する半導体装置。
2. 前記半導体装置は、出力電圧と、電源レギュレータの一部又は全てを構成しかつ前記出力端子を介して前記被診断回路の電源端子に電源電圧を供給する電源電圧供給部とを含む、請求項１に記載の半導体装置。
3. 前記半導体装置は、
   前記電源電圧供給部と前記出力端子との間に接続される第１スイッチと、
   前記電流測定回路と前記出力端子との間に接続され前記第１スイッチと相補的に動作する第２スイッチとを含み、
   前記ノーマルモードのときには前記第１スイッチがオンされることにより前記電源電圧が前記被診断回路に供給され、前記スリープモードのときには前記第２スイッチがオンされることにより前記電流測定回路が前記被診断回路の静止電流を電圧に変換して出力する、請求項２に記載の半導体装置。
4. 前記半導体装置は、前記被診断回路がノーマルモードであるかスリープモードであるかを示すスリープ信号を前記被診断回路から受け、前記スリープ信号に基づいて前記第１スイッチ及び前記第２のスイッチのオンオフを切り替える制御回路をさらに含む、請求項３に記載の半導体装置。
5. 前記電源電圧供給部は電源レギュレータである、請求項２〜４のいずれか一項に記載の半導体装置。
6. 前記電源電圧供給部は、電源レギュレータの一部を構成するスイッチングドライバを含み、
   前記半導体装置の前記出力端子と、前記被診断回路の前記電源端子との間にインダクタが接続され、前記被診断回路の前記電源端子と接地電位との間にキャパシタが接続され、前記インダクタと前記キャパシタとによって、前記電源レギュレータの平滑回路が構成される請求項２〜４のいずれか一項に記載の半導体装置。
7. ノーマルモードとスリープモードとに切替え可能な被診断回路と、
   前記被診断回路が前記スリープモードであるときに前記被診断回路の静止電流を電圧に変換して出力する電流測定回路と、
   前記電流測定回路から出力された前記電圧を所定の基準電圧と比較し、比較結果を前記被診断回路の正常及び異常を選択的に示す通知信号として出力する電圧比較回路と、を有する半導体装置。
8. 前記被診断回路及び前記電流測定回路は電源電圧が供給される電源端子と接地電位との間に直列に接続され、前記電流測定回路は前記電源端子側に接続される、請求項７に記載の半導体装置。
9. 前記被診断回路及び前記電流測定回路は電源電圧が供給される電源端子と接地電位との間に直列に接続され、前記電流測定回路は前記接地電位側に接続される、請求項７に記載の半導体装置。
10. 前記電流測定回路は、
    第１主端子、第２主端子、及び制御端子を有し前記第１主端子と前記第２主端子との間に主導電路が形成されるトランジスタと、
    前記主導電路と並列に接続される抵抗とを有し、
    前記被診断回路は、前記ノーマルモードにおいて前記トランジスタをオンしかつ前記スリープモードにおいて前記トランジスタをオフする制御信号を前記トランジスタの前記制御端子に与え、前記スリープモードにおいて前記抵抗に流れる前記静止電流による電圧降下を前記電圧として出力し、
    前記トランジスタは、前記ノーマルモードにおいて前記被診断回路及び前記主導電路に電流が流れるように直列に接続される、請求項７〜９のいずれか一項に記載の半導体装置。
11. 前記トランジスタは、ＰチャネルＭＯＳトランジスタまたはＰＮＰバイポーラトランジスタである、請求項１０に記載の半導体装置。
12. 前記トランジスタは、ＮチャネルＭＯＳトランジスタまたはＮＰＮバイポーラトランジスタである、請求項１０に記載の半導体装置。
13. 前記電圧比較回路はコンパレータ又はウインドコンパレータを含む、請求項１〜１２のいずれか一項に記載の半導体装置。
14. 前記電圧比較回路は前記ウインドコンパレータを含み、
    前記ウインドコンパレータは、前記電流測定回路から出力された電圧が所定の範囲外であるかを判定し、前記電流測定回路から出力された電圧が前記所定の範囲外であるときに前記被診断回路が異常であることを示す前記通知信号を出力する、請求項１３に記載の半導体装置。
15. 前記被診断回路は、前記スリープモードを設定するためのタイマを含む、請求項１〜１４のいずれか一項に記載の半導体装置。
16. 前記電圧比較回路及び前記基準電圧生成回路は前記ノーマルモードにおいてオフになる、請求項１〜１５のいずれか一項に記載の半導体装置。
17. 前記被診断回路は、前記ノーマルモード及び前記スリープモードを設定するための外部信号を受ける外部端子を有し、前記外部信号に基づいて前記ノーマルモード又は前記スリープモードに切り替えられる、請求項１〜１６のいずれか一項に記載の半導体装置。
18. 前記被診断回路の前記外部端子は、外部のマイクロコンピュータから前記外部信号を受ける、請求項１７に記載の半導体装置。
19. 前記電圧比較回路は、前記通知信号を前記マイクロコンピュータに通知する、請求項１８に記載の半導体装置。
20. 前記被診断回路は、
    主機能回路として動作する通常機能ブロックと、
    前記通常機能ブロックを安全な回路状態に維持するための安全対策機能ブロックとを有し、
    前記半導体装置は、
    前記安全対策機能ブロックに接続され前記安全対策機能ブロックの状態を示す判定信号を出力する判定信号生成回路をさらに有する、請求項１〜１９のいずれか一項に記載の半導体装置。
21. 前記判定信号は三値信号である、請求項２０に記載の半導体装置。
22. 前記判定信号はパルス信号である、請求項２０に記載の半導体装置。
23. 前記判定信号は、前記通常機能ブロックの正常及び異常を選択的に示す第１の信号と前記安全対策機能ブロックの正常及び異常を選択的に示す第２の信号とを含む、請求項２０に記載の半導体装置。

Images