JP2017147295A - 半導体モジュールの製造方法及び半導体モジュール - Google Patents

半導体モジュールの製造方法及び半導体モジュール Download PDF

Info

Publication number
JP2017147295A
JP2017147295A JP2016026915A JP2016026915A JP2017147295A JP 2017147295 A JP2017147295 A JP 2017147295A JP 2016026915 A JP2016026915 A JP 2016026915A JP 2016026915 A JP2016026915 A JP 2016026915A JP 2017147295 A JP2017147295 A JP 2017147295A
Authority
JP
Japan
Prior art keywords
external terminal
semiconductor module
outflow prevention
cavity
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016026915A
Other languages
English (en)
Other versions
JP6623811B2 (ja
Inventor
智己 野中
Tomoki Nonaka
智己 野中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016026915A priority Critical patent/JP6623811B2/ja
Priority to CN201710001453.XA priority patent/CN107086183B/zh
Priority to US15/398,466 priority patent/US10262948B2/en
Publication of JP2017147295A publication Critical patent/JP2017147295A/ja
Application granted granted Critical
Publication of JP6623811B2 publication Critical patent/JP6623811B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】外部端子にバリが形成されることを抑制する。
【解決手段】まず、基板２０に接合され、基板２０に電気的に接続されたピン状の外部端子２５の外面部に流出阻止部３０を設ける。次いで、基板２０を収納する第１キャビティ１０１と第１キャビティ１０１に連通し、外部端子２５を収納する第２キャビティ１０２とを、重ね合わせることで構成する固定下型１１０と可動下型１２０とを有する金型１００で、固定下型１１０と可動下型１２０とを流出阻止部３０を挟み込むように重ね合わせる。そして、第１キャビティ１０１に封止樹脂２８を注入して、基板２０を封止する。
【選択図】図９

Description

本発明は、半導体モジュールの製造方法及び半導体モジュールに関する。
半導体モジュールは、ダイパッド部に載置された半導体素子と、当該半導体素子とワイヤで電気的に接続されたリード部とが、封止樹脂で封止されて構成されている。このような半導体モジュールは、上型と下型との金型で構成されるキャビティ内にダイパット部と共に半導体素子が入り込み、リード部が上型と下型とで挟持され、キャビティ内に樹脂が注入されることで構成される。この際、リード部と上型並びに下型との間に隙間が生じると、当該隙間に樹脂が入り込み、リード部にバリが生じてしまう。バリの発生を防止するために、リード部の先端部に突起部を設けることで、樹脂の侵入を防止する方法が提案されている（例えば、特許文献１参照）。
ところで、半導体モジュールは、複数のパワー半導体素子を含み、電力変換装置、または、スイッチング装置として利用されている。例えば、半導体モジュールは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等を含む半導体チップが並列接続されて、スイッチング装置として機能することができる（例えば、特許文献２参照）。
このような半導体モジュールでも、金型のキャビティ内に絶縁基板、半導体素子、プリント基板及び外部端子を配置し、キャビティ内に樹脂を注入させることで製造される。
特開平６−２１６２９３号公報 特開２０１４−９００１６号公報
しかしながら、特許文献２の半導体モジュールでも、特許文献１と同様に、金型とピン状の外部端子との隙間に樹脂が入り込んで、当該外部端子にバリが形成されてしまう。ピン状の外部端子は、バリが形成されると、電気的導通が阻害される可能性が高まり、半導体モジュールの機能、性能が十分に発揮されずに、半導体モジュールの特性が低下してしまうおそれがある。
本発明は、このような点を鑑みてなされたものであり、外部端子にバリが形成されることを抑制することができる半導体モジュールの製造方法及び半導体モジュールを提供することを目的とする。
本発明の一観点によれば、ピン状の外部端子を用意する工程と、前記外部端子を基板に固定し、前記基板に電気的に接続する工程と、第１金型部分及び第２金型部分を備える金型を用意し、前記第１金型部分及び第２金型部分を組み合わせて前記基板を収納する第１キャビティと、前記第１キャビティに連通し、前記外部端子を収納する第２キャビティとを構成し、前記第１金型部分のパーティング面と前記第２金型部分のパーティング面とを重ね合わせ、前記外部端子の外面部に設けた流出阻止部を挟む工程と、前記第１キャビティに樹脂を注入して、前記基板を封止する工程と、を有する半導体モジュールの製造方法が提供される。
また、本発明の一観点によれば、絶縁基板と、第１電極と前記第１電極に対向する第２電極とを備え、前記絶縁基板に搭載された半導体チップと、前記絶縁基板及び前記半導体チップを封止した、上面を有する封止樹脂と、前記第１電極に電気的に接続された第１外部端子及び第２外部端子と、前記第２電極に電気的に接続された第３外部端子及び第４外部端子と、を備え、前記第１外部端子、前記第２外部端子、前記第３外部端子及び前記第４外部端子が、それぞれ流出阻止部を有し、前記第１外部端子及び前記第３外部端子が前記上面の長手方向に沿って配置され、前記第２外部端子及び前記第４外部端子が前記上面の長手方向に沿って配置され、かつ、前記流出阻止部が前記上面に沿って配置されている半導体モジュールが提供される。
開示の技術によれば、半導体モジュールの特性の低下を抑制することができる。
第１の実施の形態の半導体モジュールを示す図である。 第１の実施の形態の半導体モジュールにより構成される回路構成を示す等価回路図である。 第１の実施の形態の半導体モジュールの一例を説明するための図である。 第１の実施の形態の半導体モジュールの製造に用いられる金型を説明するための側断面図である。 第１の実施の形態の半導体モジュールの製造に用いられる金型を説明するための上面図である。 比較例の半導体モジュールの樹脂封止工程を説明するための図である。 比較例の半導体モジュールの側面図である。 第１の実施の形態の半導体モジュールのピン状の外部端子を説明するための図である。 第１の実施の形態の半導体モジュールの樹脂封止工程を説明するための図である。 第１の実施の形態の半導体モジュールの側面図である。 第２の実施の形態の半導体モジュールのピン状の外部端子を説明するための図である。 第３の実施の形態の半導体モジュールのピン状の外部端子を説明するための図である。 第３の実施の形態の半導体モジュールのピン状の外部端子の形成方法を説明するための図である。 第３の実施の形態の半導体モジュールの製造のための金型の取り付けを説明するための図である。 第３の実施の形態の半導体モジュールのピン状の外部端子に形成された流出阻止部を説明するための図である。 第３の実施の形態の半導体モジュールのピン状の外部端子に形成された別の流出阻止部を説明するための図である。 第４の実施の形態の半導体モジュールと半導体モジュールに対して用いられる金型とを説明するための図である。 第４の実施の形態の半導体モジュールの製造工程を説明するためのフロー図である。 第４の実施の形態の半導体モジュールの変形例の上面図である。
以下、実施の形態について図面を用いて説明する。
［第１の実施の形態］
第１の実施の形態の半導体モジュールについて、図１及び図２を用いて説明する。
図１は、第１の実施の形態の半導体モジュールを示す図である。
なお、図１（Ａ）は、半導体モジュールの上面図であって、図１（Ｂ）は、図１（Ａ）における一点鎖線Ａ−Ａにおける断面図である。
また、図２は、第１の実施の形態の半導体モジュールにより構成される回路構成を示す等価回路図である。
半導体モジュール１０は、半導体チップ２１ａ，２１ｂをそれぞれの絶縁基板２２，２２上に搭載して構成される２組の半導体回路と、それらの上方で共通の配線回路を構成する配線基板２３とを備えている。これらの半導体回路は、それぞれ半導体チップ２１ａ，２１ｂがパワーＭＯＳＦＥＴまたはＩＧＢＴやＦＷＤ（Free Wheeling Diode）等のパワーデバイスにより構成されている。なお、図示をわかりやすくするために、図１においては、一つの絶縁基板２２上に一つの半導体チップ２１ａ（２１ｂ）のみを表示している。一つの絶縁基板２２のおもて面側の導体層上に、ＩＧＢＴ等のスイッチングデバイスとＦＷＤを配置して、図２の等価回路に示すように接続してもよい。半導体チップ２１ａ（２１ｂ）として、パワーＭＯＳＦＥＴ等のスイッチングデバイスとダイオードを組み合わせて用いてもよいし、スイッチングデバイスあるいはダイオードの一方のみを用いてもよい。ＩＧＢＴとダイオードを一体化したＲＣ（Reverse Conducting）−ＩＧＢＴを用いてもよい。一つの絶縁基板２２上に同種のパワーデバイスを複数配置し、電気的に並列接続してもよい。
なお、これらの半導体チップ２１ａ，２１ｂは、上記のような各種パワーデバイスであるが、シリコン基板上に形成したものでもよいし、炭化ケイ素基板上に形成したものでもよい。
絶縁基板２２は、伝熱性の良いアルミナ等のセラミックスで構成され、そのおもて面には銅箔２２ａが、裏面には銅箔２２ｂが貼り付けられている。銅箔２２ａ上には銅板２７ａが配置されている。銅箔２２ａ及び銅板２７ａは導体層を構成する。導体層上には複数のパワーデバイスの間を接続するための所定の回路パターンが形成されている。
図２の等価回路図に示すように、絶縁基板２２，２２の導体層と配線基板２３により、スイッチングデバイス（以下、単にトランジスタという）Ｑ１とＦＷＤ（以下、ダイオードという）Ｄ１の逆並列接続回路と、トランジスタＱ２とダイオードＤ２との逆並列回路とが、直列に接続されてもよい。
ここで、一つの絶縁基板２２上に配置される半導体チップ（パワーデバイス）は、図２に示すトランジスタとダイオードの逆並列回路を等価的に構成すればよい。このため、トランジスタとダイオードは、どちらかあるいは双方が同定格の複数個の半導体チップを搭載するようにしてもよい。
図１では、一方の絶縁基板２２の銅板２７ａ上に、トランジスタＱ１を構成する半導体チップ２１ａと、その背後にダイオードＤ１を構成する半導体チップ（図示せず）が前後方向に配置された状態を示している。同様に、他方の絶縁基板２２の銅板２７ａ上では、トランジスタＱ２を構成する半導体チップ２１ｂと、その背後にダイオードＤ２を構成する半導体チップとが、前後して並んでいる。すなわち、トランジスタＱ１とダイオードＤ１、トランジスタＱ２とダイオードＤ２は、絶縁基板２２，２２上の導体層と配線基板２３とによって、それぞれ逆並列に接続されている。そして、一対のトランジスタＱ１，Ｑ２とダイオードＤ１，Ｄ２からなる２組の逆並列回路は、さらに上面に配置された配線基板２３とポスト状の電極用部材２４を介して直列に接続される。
なお、図１のように２つの半導体チップ２１ａを絶縁基板２２の銅板２７ａ上で前後方向に配置せずに、左右方向に並べて配置することもできる。また、半導体チップ２１ｂについても、同様に左右方向に並べて配置することもできる。
ここでは、一方の半導体チップ２１ａの下面にはトランジスタＱ１のコレクタ電極が形成され、導体層を介して半導体モジュール１０の外部入力用端子（コレクタ端子Ｃ１）を構成するピン状の外部端子２５ｃに電気的に接続されている。他方の半導体チップ２１ｂの裏面に形成されたトランジスタＱ２のコレクタ電極も、導体層を介して外部出力用端子（コレクタ兼エミッタ端子Ｃ２／Ｅ１）を構成するピン状の外部端子２５ａに電気的に接続されている。また、半導体チップ２１ａ，２１ｂのおもて面には、コレクタ電極に対向するトランジスタＱ１，Ｑ２のエミッタ電極及びゲート電極が形成され、それぞれ電極用部材２４を介して配線基板２３に電気的に接続される。このうちトランジスタＱ１のエミッタ電極は、配線基板２３及び銅板２７ａを介して外部端子２５ａと電気的に接続され、トランジスタＱ２のエミッタ電極は配線基板２３を介して外部入力用端子（エミッタ端子Ｅ２）を構成するピン状の外部端子２５ｂに電気的に接続されている。
これらの外部端子２５ａ，２５ｂ，２５ｃは、図１（Ａ）に示すように対称の位置に２本ずつ形成されている。また、半導体モジュール１０は外部端子２５ａ，２５ｂ，２５ｃに加え４本のピン状の外部端子２５ｄをさらに有している。これらのピン状の外部端子２５ｄのうちの２本は配線基板２３に接続されて、ハーフブリッジ回路のトランジスタＱ１，Ｑ２のゲート電極にゲート制御信号を供給するゲート端子Ｇ１，Ｇ２を構成している。また、残りの２本は制御（補助）端子であって、トランジスタＱ１，Ｑ２のコレクタ−エミッタ間に流れる電流をセンシングするセンス信号を出力する検査端子Ｃ１Ａｕｘ，Ｅ２Ａｕｘ等を構成している。外部端子２５ｄは外部端子２５ａ，２５ｂ，２５ｃと同じ高さでもよいし、図示するように外部端子２５ａ，２５ｂ，２５ｃより先端が長く突出していてもよい。
半導体モジュール１０の各構成要素は、例えば熱硬化性樹脂のエポキシ樹脂材料等の封止樹脂２８によってモールドされ、保護される。その結果、半導体モジュール１０の外形は、全体として図１に示すように平面視で矩形形状をなす略直方体である。半導体モジュール１０は上面、上面に対向する底面、及び上面と底面を接続する側面を備える。上面の一の辺は他の辺より長い。半導体モジュール１０の中央部分には、所定の径を有する円筒形状の貫通孔２６が設けられていてもよい。１０本のピン状の外部端子２５ａ，２５ｂ，２５ｃ，２５ｄは、その端部が半導体モジュール１０の上面から突出している（なお、外部端子２５ａ，２５ｂ，２５ｃ，２５ｄの総称として、外部端子２５とする）。外部端子２５ａ，２５ｂ，２５ｃ，２５ｄの反対側の端部は銅板２７ａに固定されている。固定は半田、ろう材や焼結材によりなされてよい。２本の外部端子２５ａは半導体モジュール１０の上面の長手方向の中心線Ｃに関し対称に配置されている。２本の外部端子２５ｂ、２本の外部端子２５ｃもそれぞれ中心線Ｃに関し対称に配置されている。中心線Ｃから外部端子２５ａ，２５ｂ，２５ｃまでの距離は、図示するように同じであってもよいし、異なってもよい。図示する例では、外部端子２５ａ，２５ｂ，２５ｃの一方が中心線Ｃに平行な線に沿って配置され、外部端子２５ａ，２５ｂ，２５ｃの他方が中心線Ｃの反対側の線に沿って配置されている。外部端子２５ａは半導体チップ２１ｂのコレクタ電極に、外部端子２５ａに隣接する外部端子２５ｂは半導体チップ２１ｂのエミッタ電極にそれぞれ電気的に接続されている。外部端子２５ａ及び外部端子２５ｂはそれぞれ、半導体チップ２１ｂと逆並列に接続される半導体チップ（ダイオードＤ１）のカソード電極及びカソード電極に対向するアノード電極に電気的に接続されてもよい。
半導体モジュール１０の底面には、各絶縁基板２２の底面側の銅箔２２ｂに対応して、複数の銅板２７ｂがそれぞれ面一となるように配置されている。これらの銅板２７ａ，２７ｂは、半導体モジュール１０のおもて面側から貫通孔２６にボルト等を挿通して底面に放熱フィンを締着したとき、それぞれ放熱フィンと密着して半導体モジュール１０の放熱面を構成するものである。
なお、上記の例では、ピン状の外部端子２５ａ，２５ｂ，２５ｃに、それぞれ、コレクタ兼エミッタ端子Ｃ２／Ｅ１、エミッタ端子Ｅ２、コレクタ端子Ｃ１を対応させているが、これに限定されない。ピン状の外部端子２５ａ，２５ｂ，２５ｃに、絶縁基板２２の銅箔２２ａ，２２ｂ及び配線基板２３の配線に応じて、コレクタ端子Ｃ１、コレクタ兼エミッタ端子Ｃ２／Ｅ１、エミッタ端子Ｅ２を任意に対応付けることができる。
次に、半導体モジュール１０の外部端子２５について、図３を用いて説明する。
図３は、第１の実施の形態の半導体モジュールの一例を説明するための図である。
なお、図３（Ａ）は、半導体モジュール１０の側面図、図３（Ｂ）は、半導体モジュール１０の上面図をそれぞれ表している。また、図３では、外部端子２５に対する樹脂による封止を説明するために、半導体モジュール１０の一例として、絶縁基板２２や配線基板２３等といった基板２０と、基板２０に接合された外部端子２５とが封止されたものを表している。
半導体モジュール１０では、図３に示されるように、外部端子２５は、基板２０から鉛直方向に接合されている。基板２０と外部端子２５の下部とが封止樹脂２８により封止されており、外部端子２５の上部が封止樹脂２８から突出している。
なお、外部端子２５は、例えば、銅により構成されており、錫またはニッケル等によりめっき処理が施されている。
次に、このように基板２０と外部端子２５とを封止樹脂２８で封止する際に用いられる金型について、図４及び図５を用いて説明する。
図４は、第１の実施の形態の半導体モジュールの製造に用いられる金型を説明するための側断面図である。
なお、図４は、後述する図５（Ｂ）の一点鎖線Ｂ−Ｂにおける断面図を表している。
また、図５は、第１の実施の形態の半導体モジュールの製造に用いられる金型を説明するための上面図である。
なお、図５（Ａ）は、金型の可動下型と固定下型とを重ね合わせ、組み合わせる前の場合であって、図５（Ｂ）は、金型の可動下型と固定下型とを重ね合わせた場合をそれぞれ表している。
金型１００は、固定下型１１０と、可動下型１２０と、上型１３０とにより構成されている。固定下型１１０と、可動下型１２０と、上型１３０とで構成される第１キャビティ１０１に基板２０と、基板２０に接合された外部端子２５の下部とが収納される。外部端子２５の上部は、固定下型１１０と可動下型１２０とで構成され、第１キャビティ１０１と連通する第２キャビティ１０２内に収納される。固定下型１１０は可動下型１２０及び上型１３０と密着し得るパーティング面１１０ｓを備える。可動下型１２０は上型１３０及び固定下型１１０と密着し得るパーティング面１２０ｓを備える。上型１３０は固定下型１１０及び可動下型１２０と密着し得るパーティング面１３０ｓを備える。パーティング面１１０ｓ，１２０ｓはそれぞれ窪み１１１，１２１を備える。固定下型１１０と、可動下型１２０とを、窪み１１１，１２１が対向しパーティング面１１０ｓ，１２０ｓが密着するように、組み合わせることにより第２キャビティ１０２が構成される。
また、このような金型１００では、まず、外部端子２５が接合された基板２０が上型１３０上に配置される。
次いで、このような上型１３０と共に外部端子２５を固定下型１１０の所定位置にセットする。この際、外部端子２５は、固定下型１１０の窪み１１１に嵌められる（図５（Ａ））。
次いで、固定下型１１０の反対側から、外部端子２５に対して、可動下型１２０を移動してセットする。この際、固定下型１１０の窪み１１１に嵌められている外部端子２５は、可動下型１２０の窪み１２１に嵌められる（図５（Ｂ））。
最後に、上型１３０を固定下型１１０、可動下型１２０側に押し付けて、第１キャビティ１０１を密閉する。
このようにして基板２０と基板２０に接合された外部端子２５とが金型１００内にセットされる。
次に、このような金型１００を用いて、図３に示した半導体モジュール１０樹脂で封止する場合について、図６を用いて説明する。
図６は、比較例の半導体モジュールの樹脂封止工程を説明するための図である。
図７は、比較例の半導体モジュールの側面図である。
図４に示したように、金型１００に基板２０と外部端子２５とをセットした後、金型１００のゲート（図示を省略）から樹脂を注入して、第１キャビティ１０１を充填する。
しかし、金型１００の第２キャビティ１０２と外部端子２５とは完全に密着しておらず、第２キャビティ１０２と外部端子２５との間には微小な隙間が生じている。このため、第１キャビティ１０１に注入された樹脂は、この隙間に流出して、外部端子２５の外面部と第２キャビティ１０２との間に入り込んでしまう。
この後、樹脂を硬化させて、金型１００を取り外すと、図７に示されるように、基板２０と外部端子２５の下部とが封止樹脂２８で封止されると共に、外部端子２５の外面部に樹脂によるバリ２８ａが発生してしまう。
このように外部端子２５にバリ２８ａが発生してしまうと、外部端子２５の電気的導通が阻害されてしまい、半導体モジュール１０の機能や性能が十分発揮されずに、半導体モジュール１０の特性が低下してしまうおそれがある。また、外部端子２５からバリ２８ａを除去するためには、ブラシ、ブラスト等の物理的研磨が必須となる。このような研磨には手間がかかり、研磨後のクリーニングも要する。このため、バリ２８ａの除去のための煩雑な処理による工数が増加して、コストアップしてしまう。
そこで、第１の実施の形態のピン状の外部端子２５について、図８〜図１０を用いて説明する。
図８は、第１の実施の形態の半導体モジュールのピン状の外部端子を説明するための図である。
図９は、第１の実施の形態の半導体モジュールの樹脂封止工程を説明するための図である。
図１０は、第１の実施の形態の半導体モジュールの側面図である。
ピン状の外部端子２５の外面部に、図８に示されるように、流出阻止部３０が設けられている。流出阻止部３０は、外部端子２５の外面部に沿って、射出成形、切削加工または圧力変形等によって形成される。また、流出阻止部３０は、後述するように、可動下型１２０と固定下型１１０との間に嵌められる際に、容易に変形するような形状であることが好ましい。例えば、流出阻止部３０は凸形状であり、さらに先端部が尖っており、幅（ｗ）が狭く、高さ（ｈ）が高いことが望まれる。このような流出阻止部３０は、外部端子２５と同じ材質であるとよく、例えば、銅により構成されている。
また、流出阻止部３０は、外部端子２５の封止予定箇所の直上に設けられる。すなわち、流出阻止部３０は、外部端子２５が金型１００にセットされて、第１キャビティ１０１と第２キャビティ１０２との境界付近の外部端子２５の外面部に設けられる。
流出阻止部３０が設けられた外部端子２５を、図６で説明した金型１００内にセットする。この際、外部端子２５の流出阻止部３０は、組み合わされた固定下型１１０のパーティング面１１０ｓと可動下型１２０のパーティング面１２０ｓとにより挟み込まれて、第２キャビティ１０２の内壁の形状に沿って変形する。
このようにして基板２０と外部端子２５とを金型１００にセットして、第１キャビティ１０１に樹脂を注入する。
第１キャビティ１０１に注入された樹脂は、第１キャビティ１０１内に充填されて、第２キャビティ１０２と外部端子２５との隙間に流出しようとする。しかし、第２キャビティ１０２と外部端子２５との隙間は、図９に示されるように、外部端子２５に設けられた流出阻止部３０により埋められているために、樹脂の流出が阻止される。
注入した樹脂の硬化後、金型１００を取り外すと、図１０に示されるように、封止樹脂２８により封止された、外部端子２５にバリが発生していない半導体モジュール１０が得られる。
なお、流出阻止部３０は、元の形状から潰れた状態で半導体モジュール１０の外部端子２５の封止樹脂２８との境界付近に取り付けられている。このような流出阻止部３０は、除去しても構わない。
上記の半導体モジュール１０の製造方法では、まず、ピン状の外部端子２５と、固定下型１１０、可動下型１２０及び上型１３０を備える金型とを用意する。外部端子２５を基板２０に接合し、基板２０に電気的に接続する。外部端子２５の外面部に、流出阻止部３０を予め設けておいてもよいし、基板２０に接合した後流出阻止部３０を設けてもよい。次いで、固定下型１１０、可動下型１２０及び上型１３０を組み合わせ、基板２０を収納する第１キャビティ１０１と、第１キャビティ１０１に連通し、外部端子２５を収納する第２キャビティ１０２とを構成する。金型を組み合わせる際、固定下型１１０のパーティング面１１０ｓと可動下型１２０のパーティング面１２０ｓとを密着するように重ね合わせ、流出阻止部３０を挟み込む。流出阻止部３０は金型に挟まれることにより変形してもよい。そして、第１キャビティ１０１に樹脂を注入して、基板２０を封止する。
これにより、第１キャビティ１０１に注入された樹脂は、流出阻止部３０により第２キャビティ１０２と外部端子２５との隙間への流出が阻止される。よって、外部端子２５の外面部にバリが発生することが防止される。したがって、このようにして製造された半導体モジュール１０では、その特性の低下が防止される。また、半導体モジュール１０は、バリの除去工程を要することがないために、半導体モジュール１０の製造コストの増加が抑制されるようになる。
［第２の実施の形態］
第２の実施の形態では、外部端子２５に対して、第１の実施の形態とは異なる流出阻止部が設けられている場合について、図１１を用いて説明する。
図１１は、第２の実施の形態の半導体モジュールのピン状の外部端子を説明するための図である。
第２の実施の形態では、外部端子２５の外面部に対して、図１１に示されるように、耐熱性に優れた弾性体である、例えば、シリコーンゴム等により構成された流出阻止部４０が設けられている。
このような流出阻止部４０を外部端子２５に用いた場合でも、第１の実施の形態と同様に、金型１００にセットすると、外部端子２５の流出阻止部４０は、重ね合さった固定下型１１０と可動下型１２０とにより挟み込まれて、第２キャビティ１０２の内壁の形状に沿って変形する。そして、第１キャビティ１０１に注入された樹脂は、第１キャビティ１０１内に充填されて、第２キャビティ１０２と外部端子２５との隙間に流出しようとする。しかし、第２キャビティ１０２と外部端子２５との隙間は、外部端子２５に設けられた流出阻止部４０により埋められているために、樹脂の流出が阻止される。
このため、外部端子２５の外面部にバリが発生することが抑制される。したがって、このようにして製造された半導体モジュール１０では、その特性の低下が防止される。また、半導体モジュール１０は、バリの除去工程を要することがないために、半導体モジュール１０の製造コストの増加が抑制されるようになる。
［第３の実施の形態］
第３の実施の形態では、外部端子２５に対して、第１，第２の実施の形態とは異なる流出阻止部が設けられた場合について、図１２を用いて説明する。
図１２は、第３の実施の形態の半導体モジュールのピン状の外部端子を説明するための図である。
なお、図１２（Ａ）は、外部端子２５の上面図を、図１２（Ｂ）は、外部端子２５の側面図をそれぞれ表している。
第３の実施の形態では、外部端子２５の外面部の両側に対して、図１２に示されるように、外部端子２５の長手方向の上下に凹部２５ｇ１，２５ｇ２をそれぞれ形成して凸部が形成されることで流出阻止部２５ｆが設けられている。
次に、このような流出阻止部２５ｆが形成された外部端子２５の形成方法について、図１３を用いて説明する。
図１３は、第３の実施の形態の半導体モジュールのピン状の外部端子の形成方法を説明するための図である。
なお、図１３（Ａ）は、外部端子２５の流出阻止部２５ｆが形成される側の正面図を、図１３（Ｂ）は、外部端子２５の流出阻止部２５ｆが形成される側の側面図をそれぞれ表している。
外部端子２５の流出阻止部２５ｆの形成予定領域の（外部端子２５の長手方向に対して）上部と下部とを押付工具５０により押しつけて、凹部２５ｇ１，２５ｇ２を形成する。これにより、凹部２５ｇ１，２５ｇ２で挟まれた箇所を隆起させて凸部を形成することで、流出阻止部２５ｆが設けられる。このような方法で、外部端子２５の外面部に、流出阻止部２５ｆを予め設けておいてもよいし、基板２０に接合した後、流出阻止部２５ｆを設けてもよい。外部端子２５に対し、流出阻止部２５ｆを１つ設けてもよいし、２以上設けてもよい。２以上の流出阻止部２５ｆを外部端子２５の中心軸ｃｃに関し対称となるよう配置してもよく、２つの流出阻止部２５ｆを外部端子２５の外面部の対向する位置に配置してもよい。
なお、第３の実施の形態では、流出阻止部２５ｆは、その長手方向が外部端子２５の長手方向に対して直交する方向に形成されている。このほか、流出阻止部２５ｆは、その長手方向が外部端子２５の長手方向に対して平行になるように形成されてもよい。
また、流出阻止部２５ｆの形成予定領域は、第１の実施の形態と同様に、外部端子２５の封止予定箇所の直上に設けられる。すなわち、流出阻止部２５ｆは、外部端子２５が金型１００にセットされて、第１キャビティ１０１と第２キャビティ１０２との境界付近の外部端子２５の外面部に設けられる。
次に、このような流出阻止部２５ｆが形成された外部端子２５を含む半導体モジュール１０の製造のための金型１００の組み立てについて図１４を用いて説明する。
図１４は、第３の実施の形態の半導体モジュールの製造のための金型の取り付けを説明するための図である。
なお、図１４（Ａ１）は、外部端子２５に対して、固定下型１１０をセットした場合の上面図を、図１４（Ａ２）は、固定下型１１０がセットされた外部端子２５に対して、可動下型１２０をセットした場合の上面図をそれぞれ表している。
また、図１４（Ｂ１）は、外部端子２５に対して、固定下型１１０をセットした場合の側面図を、図１４（Ｂ２）は、固定下型１１０がセットされた外部端子２５に対して、可動下型１２０をセットした場合の側面図をそれぞれ表している。
まず、図１４（Ａ１），（Ｂ１）に示されるように、流出阻止部２５ｆが外面部に設けられた外部端子２５に対して固定下型１１０をセットする。この際、流出阻止部２５ｆが固定下型１１０のパーティング面１１０ｓに接触している。一対の流出阻止部２５ｆが外部端子２５の外面部に、中心軸ｃｃを挟んで対向するように配置されている。
次いで、外部端子２５に対して、固定下型１１０の反対側から、可動下型１２０を移動させて押し付けてセットする。すると、図１４（Ａ２）に示されるように、外部端子２５が固定下型１１０の窪み１１１及び可動下型１２０の窪み１２１の内壁（図中の破線箇所）に接触する。さらに、図１４（Ａ２），（Ｂ２）に示されるように、一対の流出阻止部２５ｆが固定下型１１０のパーティング面１１０ｓと可動下型１２０のパーティング面１２０ｓとに圧迫されて変形する。変形した流出阻止部２５ｆは固定下型１１０と可動下型１２０との間を埋め合わせる。これにより、外部端子２５と、固定下型１１０及び可動下型１２０で構成される第２キャビティ１０２との隙間が殆ど埋め合わせられる。
なお、固定下型１１０と可動下型１２０とのパーティング面１１０ｓ、１２０ｓは、固定下型１１０及び可動下型１２０の内壁（図中の破線箇所）に外部端子２５が接触するように、第１，第２の実施の形態の固定下型１１０と可動下型１２０とのパーティング面１１０ｓ、１２０ｓが削られたものである。外部端子２５の断面が円形であるとき第２キャビティ１０２の断面は長円形状であるとよい。
このようにして基板２０と流出阻止部２５ｆが設けられた外部端子２５とを金型１００にセットして、第１キャビティ１０１に樹脂を注入する。
第１キャビティ１０１に注入された樹脂は、第１キャビティ１０１内に充填されて、第２キャビティ１０２と外部端子２５との隙間に流出しようとする。
しかし、図１４（Ａ２），（Ｂ２）に示されるように、固定下型１１０のパーティング面１１０ｓと可動下型１２０のパーティング面１２０ｓとの間は、変形した流出阻止部２５ｆにより埋められる。また、外部端子２５が固定下型１１０と可動下型１２０との内壁（図中の破線箇所）に接触している。このため、第２キャビティ１０２と外部端子２５との隙間は、埋められているために、樹脂の隙間への流出が阻止される。
注入した樹脂の硬化後、金型１００を取り外すと、封止樹脂２８により封止された、外部端子２５にバリが発生していない半導体モジュール１０が得られる。
次に、流出阻止部２５ｆの具体的な寸法について、図１５を用いて説明する。
まず、流出阻止部２５ｆの断面が、半円である場合について説明する。
図１５は、第３の実施の形態の半導体モジュールのピン状の外部端子に形成された流出阻止部を説明するための図である。
なお、図１５は、固定下型１１０と可動下型１２０とに流出阻止部２５ｆが接した場合の外部端子２５の上面拡大図を表している。
図１５に示されるように、固定下型１１０と可動下型１２０との距離はａ、固定下型１１０（可動下型１２０）と外部端子２５との距離はｂであるとする。また、流出阻止部２５ｆの半径はｈ、直径はｗ（＝２ｈ）であるとする。
但し、ｈ≧ｂ、ｗ≧ａである。
この場合、ｈ2＝（ａ／２）2＋ｂ2と表すことができることから、
ｈ＝√（（ａ／２）2＋ｂ2）
ｗ＝２ｈ
と表すことができる。
例えば、ａ＝ｂ＝１０μｍである場合には、ｈは１１．２μｍ、ｗは２２．４μｍとなる。
このような寸法の流出阻止部２５ｆを外部端子２５に設けることで、外部端子２５にバリが発生していない半導体モジュール１０が得られる。
次いで、流出阻止部２５ｆの断面が、三角形である場合について、図１６を用いて説明する。
図１６は、第３の実施の形態の半導体モジュールのピン状の外部端子に形成された別の流出阻止部を説明するための図である。
なお、図１６も、固定下型１１０と可動下型１２０とに流出阻止部２５ｆが接した場合の外部端子２５の上面拡大図を表している。
図１６に示されるように、固定下型１１０と可動下型１２０との距離はａ、固定下型１１０（可動下型１２０）と外部端子２５との距離はｂであるとする。流出阻止部２５ｆの高さはｈ、底辺の長さはｗ、頂点から固定下型１１０（可動下型１２０）の下面までの高さをΔｈ（＝ｈ−ｂ）とする。また、底角の角度をθ１、頂角の半角の角度をαとする。
この場合、
ｔａｎθ１＝Δｈ／（ａ／２）、であることから、Δｈ＝ｔａｎθ１＊（ａ／２）とできる。
また、
ｔａｎθ１＝ｈ／（ｗ／２）、であることから、（ｗ／２）＝ｈ／ｔａｎθ１とできる。
したがって、
ｈ＝ｂ＋ｔａｎθ１＊（ａ／２）
ｗ＝２ｈ／ｔａｎθ１
と表すことができる。
例えば、αが５°（この場合、θ１は８５°）、ａ＝ｂ＝１０μｍである場合には、ｈは６７．２μｍ、ｗは１１．８μｍである。
また、αが８５°（この場合、θ１は５°）、ａ＝ｂ＝１０μｍである場合には、ｈは１０．４μｍ、ｗは２３７．７μｍである。
さらに、αが３０°（この場合、θ１は６０°）、ａ＝ｂ＝１０μｍである場合には、ｈは１８．７μｍ、ｗは２１．６μｍである。
このような寸法の流出阻止部２５ｆを外部端子２５に設けることで、外部端子２５にバリが発生していない半導体モジュール１０が得られる。
上記の半導体モジュール１０の製造方法では、まず、基板２０に接合され、基板２０に電気的に接続されたピン状の外部端子２５の外面部に流出阻止部２５ｆを設ける。次いで、基板２０を収納する第１キャビティ１０１と第１キャビティ１０１に連通し、外部端子２５を収納する第２キャビティ１０２とを、重ね合わせることで構成する固定下型１１０と可動下型１２０とを有する金型１００で、固定下型１１０と可動下型１２０とを流出阻止部２５ｆを挟み込むように重ね合わせる。特に、この際、固定下型１１０と可動下型１２０とを流出阻止部２５ｆを挟み込むように重ね合わせて、流出阻止部２５ｆを変形させて、固定下型１１０と可動下型１２０との接合部分を埋め合わせる。また、固定下型１１０と可動下型１２０とを流出阻止部２５ｆを挟み込むように重ね合わせた際に、外部端子２５と、第２キャビティ１０２の内壁とが接している。そして、第１キャビティ１０１に樹脂を注入して、基板２０を封止する。
これにより、第１キャビティ１０１に注入された樹脂は、第２キャビティ１０２と外部端子２５との隙間への流出が阻止される。よって、外部端子２５の外面部にバリが発生することが防止される。したがって、このようにして製造された半導体モジュール１０では、その特性の低下が防止される。また、半導体モジュール１０は、バリの除去工程を要することがないために、半導体モジュール１０の製造コストの増加が抑制されるようになる。
［第４の実施の形態］
図１７は、第４の実施の形態の半導体モジュールと半導体モジュールに対して用いられる金型とを説明するための図である。但し、図１７（Ａ）は半導体モジュールの製造に用いられる金型を説明するための図であり、図１７（Ｂ）は半導体モジュールの上面図である。
図１８は第４の実施の形態の半導体モジュールの製造工程を説明するためのフロー図である。図１９は第４の実施の形態の半導体モジュールの変形例の上面図である。
第４の実施の形態の半導体モジュール１０００は、外部端子２５ｄの配置が異なる点を除いて、第１の実施の形態の半導体モジュール１０と共通する構造を備える。
半導体モジュール１０００は、絶縁基板２２と、絶縁基板２２に搭載された半導体チップ２１ｂと、絶縁基板２２及び半導体チップ２１ｂを封止した封止樹脂２８と、一組の外部端子２５ａと、一組の外部端子２５ｂと、を備える。半導体チップ２１ｂはコレクタ電極と、コレクタ電極に対向するエミッタ電極を備える。封止樹脂２８は少なくとも上面を有する。上面は、互いに対向する一組の長辺と、互いに対向する一組の短辺とを有してもよい。封止樹脂２８の形状は実質的に直方体であってもよい。一組の外部端子２５ａは、例えば絶縁基板２２の銅板２７ａを介して、半導体チップ２１ｂのコレクタ電極に電気的に接続されている。一組の外部端子２５ｂは、例えば配線基板２３を介して、半導体チップ２１ｂのエミッタ電極に電気的に接続されている。
外部端子２５ａ，２５ａはそれぞれ流出阻止部２５ｆ１，２５ｆ２，２５ｆ３，２５ｆ４を有する。外部端子２５ｂ，２５ｂはそれぞれ流出阻止部２５ｆ５，２５ｆ６，２５ｆ７，２５ｆ８を有する。一方の外部端子２５ａ及び外部端子２５ｂは、封止樹脂２８の上面の長手方向に沿って配置されている。他方の外部端子２５ａ及び外部端子２５ｂも、上面の長手方向に沿って配置されている。さらに、流出阻止部２５ｆ１等と流出阻止部２５ｆ５等は上面に沿って配置されている。流出阻止部２５ｆ１等と流出阻止部２５ｆ５等は上面の近傍に配置されてよい。また、長手方向は上面の長辺が延びる方向であってよい。
外部端子２５ａの流出阻止部２５ｆ１，２５ｆ２は封止樹脂２８の上面の長手方向に沿って配置されてよい。外部端子２５ａの流出阻止部２５ｆ３，２５ｆ４、外部端子２５ｂの流出阻止部２５ｆ５，２５ｆ６、及び外部端子２５ｂの流出阻止部２５ｆ７，２５ｆ８も上面の長手方向に沿って配置されてよい。
流出阻止部２５ｆ１，２５ｆ２は外部端子２５ａの中心軸に関し対称な位置に配置されてよい。流出阻止部２５ｆ３，２５ｆ４、流出阻止部２５ｆ５，２５ｆ６、及び流出阻止部２５ｆ７，２５ｆ８も、それぞれ外部端子２５ａ、外部端子２５ｂの中心軸に関し対称な位置に配置されてよい。中心軸は外部端子を長手方向に貫く線であり、例えば外部端子の断面が円形であれば実質上その中心を通る線である。
図１７（Ｂ）に示す例では、半導体モジュール１０００において、一組の外部端子２５ａ，２５ｂ，２５ｃが２列に整列している。一方の外部端子２５ａ，２５ｂ，２５ｃが中心線ＣＬに平行な線ＰＬ１に沿って配置され、他方の外部端子２５ａ，２５ｂ，２５ｃが中心線ＣＬの反対側の線ＰＬ２に沿って配置されている。２本ずつ２組の外部端子２５ｄは、図示するように線ＰＬ１，ＰＬ２に沿って２本ずつ配置されてもよい。外部端子２５ａの流出阻止部２５ｆ１，２５ｆ２及び外部端子２５ｂの流出阻止部２５ｆ５，２５ｆ６は線ＰＬ１に平行に配置され、外部端子２５ａの流出阻止部２５ｆ３，２５ｆ４及び外部端子２５ｂの流出阻止部２５ｆ７，２５ｆ８は線ＰＬ２に平行に配置されている。中心線ＣＬは上面の実質的な中心を通って、長手方向に延びる線であり、好ましくは上面の面積を実質上２等分する線である。線ＰＬ１と線ＰＬ２は平行でもよい。
上面は、互いに対向する一組の長辺と、互いに対向する一組の短辺とを有する実質的に長方形であってよい。一組の外部端子２５ａ，２５ｂが一方の長辺に沿って、一組の外部端子２５ａ，２５ｂが他方の長辺に沿って配置されてよい。外部端子２５ａ，２５ａと、外部端子２５ｂ，２５ｂとは、上面の一方の短辺から長手方向に向かって順に配置されてよい。
半導体モジュール１０００は、さらに、絶縁基板２２に搭載された半導体チップ２１ａを備えてよい。半導体チップ２１ａのコレクタ電極は、例えば絶縁基板２２の銅板２７ａを介して、一組の外部端子２５ｃに電気的に接続される。半導体チップ２１ａのエミッタ電極は、例えば配線基板２３を介して、一組の外部端子２５ａに電気的に接続される。外部端子２５ｄは、例えば配線基板２３を介して、半導体チップ２１ａ，２１ｂのゲート電極やセンス電極に接続されてよい。
半導体モジュール１０００の製造方法を図１７（Ａ）、図１８に沿って説明する。まず、ピン状の外部端子２５ａ，２５ｂ，２５ｃ，２５ｄと、固定下型１１００、一組の可動下型１２００及び図示しない上型を備える金型と、を用意する（Ｓ１）。外部端子２５ａ等を絶縁基板２２の銅板２７ａに固定し、電気的に接続する（Ｓ２）。外部端子２５ａ等はそれぞれ外面部に一対の流出阻止部２５ｆ１，２５ｆ２等を備える。流出阻止部２５ｆ１，２５ｆ２等は、好ましくは第３の実施の形態で説明した方法により形成される。流出阻止部２５ｆ１，２５ｆ２等は予め設けられてもよいし、外部端子２５ａ等を絶縁基板２２に固定した後、設けられてもよい。次いで、固定下型１１００、可動下型１２００及び上型を組み合わせ、絶縁基板２２、半導体チップ２１ａ，２１ｂ及び配線基板２３を収納する第１キャビティと、第１キャビティに連通し、外部端子２５ａ等を収納する第２キャビティとを、構成する。金型を組み合わせる際、固定下型１１００のパーティング面１１００ｓと可動下型１２００のパーティング面１２００ｓとを密着するように重ね合わせ、図中Ｐの方向に加圧し、パーティング面１１００ｓとパーティング面１２００ｓの間に流出阻止部２５ｆ１，２５ｆ２等を挟む（Ｓ３）。流出阻止部２５ｆ１，２５ｆ２等がパーティング面１１００ｓに沿って整列する様、外部端子２５ａ等を絶縁基板２２に固定しておくとよい。流出阻止部２５ｆは金型に挟まれることにより変形してもよい。そして、図中Ｉ方向から第１キャビティに樹脂を注入し硬化して、封止樹脂２８により絶縁基板２２等を封止する（Ｓ４）。
このように製造された半導体モジュール１０００において、外部端子２５ａが備える流出阻止部２５ｆ１，２５ｆ２等は、中心線ＣＬに沿って配置されている。一方の外部端子２５ａが備える流出阻止部２５ｆ１，２５ｆ２と、一方の外部端子２５ｂが備える流出阻止部２５ｆ５，２５ｆ６が半導体モジュール１０００の上面の長手方向に延びるパーティング線ＰＬ１に沿って整列している。また、他方の外部端子２５ａが備える流出阻止部２５ｆ３，２５ｆ４と、他方の外部端子２５ｂが備える流出阻止部２５ｆ７，２５ｆ８が、同じく長手方向に延びるパーティング線ＰＬ２に沿って整列している。外部端子２５ｃ，２５ｄの流出阻止部２５ｆもそれぞれパーティング線ＰＬ１，ＰＬ２に沿って整列してよい。
図１９は半導体モジュール１０００の変形例を示す上面図である。図１９（Ａ）に示す例ではパーティング線ＰＬ１，ＰＬ２の中央部が中心線ＣＬに向かって曲がっている。この場合、外部端子２５ａ，２５ａの流出阻止部２５ｆ１，２５ｆ２，２５ｆ３，２５ｆ４と、外部端子２５ｂ，２５ｂの流出阻止部２５ｆ５，２５ｆ６，２５ｆ７，２５ｆ８はパーティング線ＰＬ１，ＰＬ２に沿って配置されている。流出阻止部２５ｆ１，２５ｆ２等は中心線ＣＬに対し微小な角度をなすよう配置される。パーティング線ＰＬ１，ＰＬ２の中央部が中心線ＣＬから離れるように曲がっていてもよい。パーティング線ＰＬ１，ＰＬ２が曲線である場合は、その接線と平行になるように流出阻止部２５ｆ１，２５ｆ２等を配置するとよい。
図１９（Ｂ）に示す例ではパーティング線ＰＬ１，ＰＬ２が途中で中心線ＣＬに向かって曲がっている。外部端子２５ａ，２５ｂ，２５ｃが配置されたパーティング線ＰＬ１，ＰＬ２と中心線ＣＬ間の距離に対し、外部端子２５ｄが配置されたパーティング線ＰＬ１，ＰＬ２と中心線ＣＬ間の距離は小さい。流出阻止部２５ｆ１，２５ｆ２等はパーティング線ＰＬ１，ＰＬ２に沿って配置されている。
長手方向に２列に配置された外部端子２５ａ等を備える半導体モジュール１０００において、このように流出阻止部２５ｆ１〜２５ｆ８を配置したことにより、外部端子２５ａ等へのバリの発生を抑えることができる。
外部端子２５ａの流出阻止部２５ｆ１，２５ｆ２及び外部端子２５ｂの流出阻止部２５ｆ５，２５ｆ６と、外部端子２５ａの流出阻止部２５ｆ３，２５ｆ４及び外部端子２５ｂの流出阻止部２５ｆ７，２５ｆ８と、がそれぞれ半導体モジュール１０００の上面の長手方向に沿って配置されることにより、外部端子２５ａ，２５ｂへのバリの付着を抑えることができる。
１０ 半導体モジュール
２０ 基板
２１ａ，２１ｂ 半導体チップ
２２ 絶縁基板
２２ａ，２２ｂ 銅箔
２３ 配線基板
２４ 電極用部材
２５，２５ａ，２５ｂ，２５ｃ，２５ｄ 外部端子
２５ｆ，３０，４０ 流出阻止部
２５ｇ１，２５ｇ２ 凹部
２６ 貫通孔
２７ａ，２７ｂ 銅板
２８ 封止樹脂
２８ａ バリ
５０ 押付工具
１００ 金型
１０１ 第１キャビティ
１０２ 第２キャビティ
１１０ 固定下型
１１１，１２１ 窪み
１２０ 可動下型
１３０ 上型

Claims (17)

  1. ピン状の外部端子を用意する工程と、
    前記外部端子を基板に固定し、前記基板に電気的に接続する工程と、
    第１金型部分及び第２金型部分を備える金型を用意し、前記第１金型部分及び第２金型部分を組み合わせて前記基板を収納する第１キャビティと、前記第１キャビティに連通し、前記外部端子を収納する第２キャビティとを構成し、前記第１金型部分のパーティング面と前記第２金型部分のパーティング面とを重ね合わせ、前記外部端子の外面部に設けた流出阻止部を挟む工程と、
    前記第１キャビティに樹脂を注入して、前記基板を封止する工程と、
    を有する半導体モジュールの製造方法。
  2. 前記流出阻止部は、前記基板が前記第１キャビティに収納され、前記外部端子が前記第２キャビティに収納された際に、前記第１キャビティと前記第２キャビティとの境界近傍の前記外部端子の前記外面部に設けられる、
    請求項１記載の半導体モジュールの製造方法。
  3. 前記第１金型部分のパーティング面と前記第２金型部分のパーティング面とを重ね合わせ前記流出阻止部を挟み、前記流出阻止部を前記第２キャビティの内壁に密着させる、
    請求項１または２に記載の半導体モジュールの製造方法。
  4. 前記流出阻止部は、環状であって、前記外部端子と同じ材質で構成されており、
    前記外部端子の前記外面部に沿って形成されている、
    請求項３記載の半導体モジュールの製造方法。
  5. 前記外部端子は、銅で構成されている、
    請求項４記載の半導体モジュールの製造方法。
  6. 前記流出阻止部は、環状であって、弾性部材で構成されており、
    前記外部端子に嵌合される、
    請求項３記載の半導体モジュールの製造方法。
  7. 前記流出阻止部は、シリコーンゴムで構成されている、
    請求項６記載の半導体モジュールの製造方法。
  8. 前記第１金型部分のパーティング面と前記第２金型部分のパーティング面とを重ね合わせ前記流出阻止部を挟み、前記流出阻止部を変形させて、前記第１金型部分のパーティング面と前記第２金型部分のパーティング面との間を前記流出阻止部により埋める、
    請求項１または２に記載の半導体モジュールの製造方法。
  9. 前記外面部を押圧し前記外面部を隆起させて凸部を形成することにより、前記流出阻止部を設けた前記外部端子を用意する、
    請求項８記載の半導体モジュールの製造方法。
  10. 前記凸部は、前記第１金型部分のパーティング面と前記第２金型部分のパーティング面とが密着する部分に対向し得る前記外面部の表面に配置されている、
    請求項９記載の半導体モジュールの製造方法。
  11. 前記第１金型部分のパーティング面と前記第２金型部分のパーティング面とを重ね合わせ前記流出阻止部を挟む際、前記外部端子と、前記第２キャビティの内壁とが接する、
    請求項１０記載の半導体モジュールの製造方法。
  12. 絶縁基板と、
    第１電極と前記第１電極に対向する第２電極とを備え、前記絶縁基板に搭載された半導体チップと、
    前記絶縁基板及び前記半導体チップを封止した、上面を有する封止樹脂と、
    前記第１電極に電気的に接続された第１外部端子及び第２外部端子と、
    前記第２電極に電気的に接続された第３外部端子及び第４外部端子と、を備え、
    前記第１外部端子、前記第２外部端子、前記第３外部端子及び前記第４外部端子が、それぞれ流出阻止部を有し、前記第１外部端子及び前記第３外部端子が前記上面の長手方向に沿って配置され、前記第２外部端子及び前記第４外部端子が前記上面の長手方向に沿って配置され、かつ、前記流出阻止部が前記上面に沿って配置されている半導体モジュール。
  13. 前記流出阻止部が一組の第１阻止部及び第２阻止部を有し、前記第１阻止部及び前記第２阻止部が前記上面の長手方向に沿って配置されている請求項１２記載の半導体モジュール。
  14. 前記第１阻止部及び前記第２阻止部が、前記第１外部端子、前記第２外部端子、前記第３外部端子及び前記第４外部端子のそれぞれの中心軸に関し対称な位置に配置されている請求項１３記載の半導体モジュール。
  15. 前記第１外部端子及び前記第３外部端子が前記上面の長手方向に沿って延びる一の線上に配置され、前記第２外部端子及び前記第４外部端子が前記上面の長手方向に沿って延びる他の線上に配置され、かつ、前記第１外部端子及び前記第３外部端子の前記第１阻止部及び前記第２阻止部が前記一の線に平行に配置され、前記第２外部端子及び前記第４外部端子の前記第１阻止部及び前記第２阻止部が前記他の線に平行に配置されている請求項１３記載の半導体モジュール。
  16. 前記上面が長手方向に沿う第１の辺と、前記第１の辺に対向する第２の辺を備え、前記第１外部端子及び前記第３外部端子が前記第１の辺側に、前記第２外部端子及び前記第４外部端子が前記第２の辺側に配置されている請求項１３記載の半導体モジュール。
  17. 前記第１外部端子及び前記第２外部端子と、前記第３外部端子及び前記第４外部端子とが、前記上面の長手方向に沿って順に配置されている請求項１３記載の半導体モジュール。
JP2016026915A 2016-02-16 2016-02-16 半導体モジュールの製造方法及び半導体モジュール Active JP6623811B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016026915A JP6623811B2 (ja) 2016-02-16 2016-02-16 半導体モジュールの製造方法及び半導体モジュール
CN201710001453.XA CN107086183B (zh) 2016-02-16 2017-01-03 半导体模块的制造方法及半导体模块
US15/398,466 US10262948B2 (en) 2016-02-16 2017-01-04 Semiconductor module having outflow prevention external terminals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016026915A JP6623811B2 (ja) 2016-02-16 2016-02-16 半導体モジュールの製造方法及び半導体モジュール

Publications (2)

Publication Number Publication Date
JP2017147295A true JP2017147295A (ja) 2017-08-24
JP6623811B2 JP6623811B2 (ja) 2019-12-25

Family

ID=59559740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016026915A Active JP6623811B2 (ja) 2016-02-16 2016-02-16 半導体モジュールの製造方法及び半導体モジュール

Country Status (3)

Country Link
US (1) US10262948B2 (ja)
JP (1) JP6623811B2 (ja)
CN (1) CN107086183B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020079798A1 (ja) * 2018-10-18 2020-04-23 株式会社日産アーク 半導体装置及びその製造方法
WO2020129195A1 (ja) * 2018-12-19 2020-06-25 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
JP2021185036A (ja) * 2018-03-29 2021-12-09 株式会社アテックス 端子、端子を備えたパワーモジュール用射出成形体、及びその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319659B2 (en) * 2017-10-13 2019-06-11 Semiconductor Components Industries, Llc Semiconductor package and related methods
CN109727947B (zh) 2018-11-19 2020-12-15 华为技术有限公司 一种引脚、引脚组合结构、封装体及其制作方法
CN112913009A (zh) * 2019-04-10 2021-06-04 新电元工业株式会社 半导体装置以及引线框材料
EP3751605A1 (de) * 2019-06-11 2020-12-16 Siemens Aktiengesellschaft Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
IT201900013743A1 (it) * 2019-08-01 2021-02-01 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato, in particolare circuito a ponte comprendente transistori di potenza, e relativo procedimento di assemblaggio
JP2021158304A (ja) * 2020-03-30 2021-10-07 富士電機株式会社 半導体装置及び半導体装置の製造方法
EP4053887A1 (en) * 2021-03-05 2022-09-07 Infineon Technologies AG Method and device for producing a housing
DE102021120935B4 (de) 2021-04-30 2023-08-10 Danfoss Silicon Power Gmbh Verfahren zum Formen eines Halbleiter-Leistungsmoduls
WO2022229279A1 (en) * 2021-04-30 2022-11-03 Danfoss Silicon Power Gmbh Semiconductor power module and method and tool for manufacturing such a module
WO2024002466A1 (en) * 2022-06-28 2024-01-04 Hitachi Energy Ltd Housing unit and method for manufacturing a housing unit for a semiconductor power module and semiconductor power module
WO2024069452A1 (en) * 2022-09-28 2024-04-04 Delphi Technologies Ip Limited Systems and methods for power module for inverter for electric vehicle

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5610946A (en) * 1979-07-06 1981-02-03 Mitsubishi Electric Corp Manufacture of resin sealeded type semiconductor device
WO2014061211A1 (ja) * 2012-10-15 2014-04-24 富士電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6222468A (ja) 1985-07-22 1987-01-30 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
JP2817160B2 (ja) 1988-01-29 1998-10-27 ぺんてる株式会社 インサート成形方法に用いるインサートワーク
JPH0574999A (ja) 1991-09-12 1993-03-26 Fujitsu Miyagi Electron:Kk 半導体装置及びその製造方法
JPH05329849A (ja) 1992-05-27 1993-12-14 Inoac Corp 発泡成形用金型のシール方法
JPH06216293A (ja) * 1993-01-20 1994-08-05 Toshiba Corp リ−ドフレ−ムおよびこのリ−ドフレ−ムを用いたｌｓｉパッケ−ジの製造方法
JP5241177B2 (ja) * 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
EP2833405A4 (en) * 2012-03-28 2016-01-13 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD THEREOF
JP5987634B2 (ja) 2012-10-29 2016-09-07 富士電機株式会社 パワー半導体モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5610946A (en) * 1979-07-06 1981-02-03 Mitsubishi Electric Corp Manufacture of resin sealeded type semiconductor device
WO2014061211A1 (ja) * 2012-10-15 2014-04-24 富士電機株式会社 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021185036A (ja) * 2018-03-29 2021-12-09 株式会社アテックス 端子、端子を備えたパワーモジュール用射出成形体、及びその製造方法
JP7173503B2 (ja) 2018-03-29 2022-11-16 株式会社アテックス 端子、端子を備えたパワーモジュール用射出成形体、及びその製造方法
WO2020079798A1 (ja) * 2018-10-18 2020-04-23 株式会社日産アーク 半導体装置及びその製造方法
JPWO2020079798A1 (ja) * 2018-10-18 2021-10-07 株式会社日産アーク 半導体装置及びその製造方法
JP7152502B2 (ja) 2018-10-18 2022-10-12 株式会社日産アーク 半導体装置及びその製造方法
WO2020129195A1 (ja) * 2018-12-19 2020-06-25 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
JP6738968B1 (ja) * 2018-12-19 2020-08-12 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
US10957630B2 (en) 2018-12-19 2021-03-23 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP6623811B2 (ja) 2019-12-25
US20170236782A1 (en) 2017-08-17
CN107086183A (zh) 2017-08-22
US10262948B2 (en) 2019-04-16
CN107086183B (zh) 2021-12-28

Similar Documents

Publication Publication Date Title
JP6623811B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
JP3847676B2 (ja) パワー半導体装置
JP4576448B2 (ja) 電力用半導体装置
US9673118B2 (en) Power module and method of manufacturing power module
CN105225971B (zh) 半导体装置的制造方法
JP6149932B2 (ja) 半導体装置
TW201533857A (zh) 半導體裝置
CN113016068A (zh) 半导体模块、功率转换装置及半导体模块的制作方法
JP6001472B2 (ja) 半導体装置の製造方法
JP2020009865A (ja) パワーモジュール
JP5623367B2 (ja) 半導体装置および半導体装置モジュール
JP2012142466A (ja) 半導体装置
US10304777B2 (en) Semiconductor device having a plurality of semiconductor modules connected by a connection component
JP2019201113A (ja) 半導体装置及び半導体装置の製造方法
US10950526B2 (en) Semiconductor device
JP5904041B2 (ja) 半導体装置
CN110459525A (zh) 一种具有逆变器的电力系统及其制造方法
US11694948B2 (en) Semiconductor device and semiconductor module using same
KR101776425B1 (ko) 파워 모듈
JP2012043956A (ja) 半導体装置及び電力用半導体装置
JP7118204B1 (ja) 半導体装置
WO2019021507A1 (ja) 半導体装置及び半導体モジュール
JP2012238737A (ja) 半導体モジュール及びその製造方法
US20230260951A1 (en) Semiconductor apparatus and vehicle

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191011

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191011

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191111

R150 Certificate of patent or registration of utility model

Ref document number: 6623811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250