JP2017120408A - 表示装置 - Google Patents

Abstract

【課題】表示装置における透過部の開口率を高められ得る表示装置を提供すること。【解決手段】本発明による表示装置は、映像を表示するために、光を発光する複数の画素と重畳するデータラインを含んでいる。各画素は、画素内でデータラインと同じ方向に沿って配置されたサブ画素を含む。表示装置は、隣接する画素に対応して、第１方向に配置された透過部をさらに含む。表示装置は、データラインと平行して、画素と重畳する電源ラインと基準電圧ラインをさらに含むことができる。表示装置は、透過部及びデータラインと交差するように配置されたスキャンラインとセンシングラインを含むことができる。その結果、透過部と交差するラインの数を減少させることができ、透過部の開口率を高めることができる。【選択図】図３

Description

本発明の実施態様は、表示装置に関するものである。

最近、情報化時代になるにつれて大量の情報を処理し表示するディスプレイ（display）分野が急速に発展してきたが、それとともに、多様な表示装置が開発されて脚光を浴びている。そのような表示装置の具体的な例としては、液晶表示装置（Liquid Crystal Display device：LCD）、プラズマ表示装置（Plasma Display Panel device：PDP）、電界放出表示装置（Field Emission Display device：FED）、電気発光表示装置（ Electroluminescence Display device：ELD）、有機発光素子（Organic Light Emitting Diodes：OLED）などを挙げることができる。

最近では、特性上、ユーザーが表示装置の背面に位置する事物、または背景を見ることができる透明表示装置に対する研究が活発に進められている。透明表示装置は、空間活用性、インテリアとしてのデザイン性の良さから、様々な応用分野を用いられ得る。透明表示装置は、情報認識、情報処理、情報表示の機能を透明な電子機器に具現することによって、従来の電子機器の空間的および視覚的な制約を解消し得る。例えば、透明表示装置を建物や自動車の窓（window）に適用して、背景を透視させ、また画像を表示するスマートウィンドウ（smart window）として具現し得る。

透明表示装置は、有機発光表示装置で具現することができる。この場合、透明表示装置は、入射する光を透過させる透過部と光を発光する発光部に区分される。ユーザーは、透過部を通じて透明表示装置の後ろの背景を見ることができ、発光部が光を発光する場合、発光部によって表示される画像を見ることができる。

透明表示装置の透過部の開口率を高めるために、透過部には金属配線が形成されていないことが好ましい。しかし、透明表示装置の透過部と発光部が水平方向に並んで配置される場合、発光部にデータ電圧を供給するためのデータライン、電源電圧を供給するための電源ライン、および基準電圧を供給するための基準電圧ラインなどが透過部を横切るように形成される。この場合、データライン、電源ライン、および基準電圧ラインなどにより透過部の開口率が低くなるという問題がある。

本発明は、関連技術の限界及び欠点による１つ以上の問題点を実質的に克服する透明な表示装置を提供することを目的する。

本発明の実施態様は、透過部の開口率を高められ得る表示装置を提供する。

前記の本発明の効果に加えて、本発明の他の特徴および利点は、以下の技術、または、そのような技術および説明から、本発明が属する技術分野で通常の知識を有する者に明確に理解されるだろう。または本発明の実施態様から学び得る本発明の目的およびその他の利点は、下記に記載された説明における示唆及び請求項並びに添付の図によって実現及び達成することができる。

本発明の実施態様に係る表示装置は、画像を表示するために光を発光する画素；第１方向に配列されて入射した光を透過させる複数の透過部；および前記第１方向に平行に配列された複数のデータラインを備え、各画素は、前記画素内で前記第１方向に沿って配列されるサブ画素を含み、各透過部は、隣接する画素に対応する。

本発明の一実施態様に係る表示装置は、前記第１方向に配列された複数の電源ラインをさらに具備し、前記電源ラインは、前記発光部と重畳するように配置され、前記透過部と平行に配置される。

各透過部は、前記複数のデータラインのうちのいずれか一つと前記複数の電源ラインの中のいずれか一つの間に配置される。

本発明の一実施態様に係る表示装置は、前記データラインと平行に、前記第１方向に配置された基準電圧ラインをさらに具備し、前記基準電圧ラインは、前記発光部と重畳するように配置され、前記透過部と平行に配置される。

スキャンラインは、前記複数のデータラインと交差する第２方向に配置される。

本発明の一実施態様に係る表示装置は、前記第２方向に配置されるセンシングラインをさらに備え、前記複数のセンシングラインは、前記複数のデータラインと交差するように配置される。

各透過部は、複数のスキャンラインのいずれか一つと複数のセンシングラインのいずれかとの間に配置される。

各画素は、アノード電極、有機発光層、およびカソード電極をそれぞれ含む複数の有機発光素子；前記有機発光素子を駆動する複数の駆動トランジスタ；前記複数の駆動トランジスタを制御する複数のスキャントランジスタ；及び前記複数の駆動トランジスタを補償する複数のセンシングトランジスタを含み、前記画素に含まれた複数の有機発光素子は、前記第１方向に配列される。

各画素は、前記電源ラインを前記複数の駆動トランジスタに接続する第１ブリッジラインをさらに含み、前記第１ブリッジラインは、前記複数のデータラインのうち少なくとも一つを横切る。

各画素は、前記基準電圧ラインを前記複数のセンシングトランジスタに接続する第２ブリッジラインをさらに含み、前記第２ブリッジラインは前記複数のデータラインのうちの少なくともいずれか一つと交差しており、前記第１ブリッジラインは、前記第２ブリッジラインと平行である。

前記複数の駆動トランジスタは、画素の第１アノード電極と重畳する。

前記複数のスキャントランジスタは、前記画素の前記第１アノード電極と重畳する。

前記複数のセンシングトランジスタは、前記画素の第２アノード電極と重畳する。

各画素は、複数のキャパシタをさらに含み、前記複数のキャパシタは、前記画素の第２アノード電極と第３アノード電極と重畳する。

前記複数のサブ画素は、赤、緑、および青のサブ画素に該当する。

前記複数のキャパシタは、前記画素の第４アノード電極と重畳する。

前記複数のサブ画素は、赤、緑、青、および白のサブ画素に該当する。

前記透過部の面積は、前記発光部の面積の2倍よりも小さい。

各画素は、前記画素の少なくとも２つのサブ画素に重畳する少なくとも一つのキャパシタを含む。

各画素は、前記複数のデータラインと交差する第２方向に配置される複数のキャパシタを含む。

前記の一般的な説明及び本発明の以下の詳細な説明は、例示的かつ説明のためのものであって、本発明の請求項の範疇のさらなる説明を提供することを意図していることを理解されなければならない。

添付された図は、本発明のさらなる理解を提供するために含まれており、説明と共に本明細書に組み込まれ、本発明の一部を構成する実施態様を例示して、本発明の原理を説明するのに役立つ。

本発明の実施態様に係る透明表示装置を示した斜視図である。 図１の第１基板、ゲート駆動部、ソースドライブＩＣ、軟性フィルム、回路基板、およびタイミング制御部を示した平面図である。 本発明の一実施態様による表示パネルの表示領域の一部を示した平面図である。 図３の発光部と透過部の一例を詳細に示した平面図である。 図４のＩ−Ｉ’の一例を示した断面図である。 図４のII−II’の一例を示した断面図である。 図３の発光部と透過部の別の例を詳細に示した平面図である。 本発明の他の実施態様による表示パネルの表示領域の一部を示した平面図である。 図８の発光部と透過部の別の例を詳細に示した平面図である。 図８の発光部と透過部の別の例を詳細に示した平面図である。 本発明の他の実施態様による表示パネルの表示領域の一部を示した平面図である。

本発明の例示的な実施態様を詳細に説明する、添付の図に示されている参照番号は、図全体を通じて可能な限り、同じ参照番号は同じまたは同様の部分を指すために使用する。

本発明の利点および特徴、そしてそれらを達成する方法は、添付の図とともに詳細に後述されている実施例を参照すると明確になるであろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、異なる多様な形態で具現されるものであり、単に本実施例は、本発明の開示を完全にして本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されているものであり、本発明は、請求項の範疇によって定義される。

本発明の実施例を説明するために図で開示された形状、大きさ、比率、角度、数などは例示的なものなので、本発明は、図示された事項に限定されるものではない。明細書全体にわたって同一参照符号は同一の構成要素を指す。また、本発明を説明するに当たって、関連する公知技術に対する具体的な説明が本発明の要旨を不必要に曖昧にすると判断された場合、その詳細な説明は省略する。

本明細書で言及した「含む」、「有する」、「なされる」などが用いられている場合は、「〜のみ」が使用されていない限り、他の部分が追加され得る。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合を含む。

構成要素を解釈するに当たり、別途の明示的な記載がなくても誤差の範囲を含むものと解釈する。

位置関係の説明の場合、例えば、「〜上に」、「〜上部に」、「〜下部に」、「〜の横に」など２つの部分の位置関係が説明されている場合、「すぐ」または「直接」が使用されていない限り、二つの部分の間に１つ以上の他の部分が位置することもできる。

時間関係に対する説明の場合、例えば、「〜後に」、「〜に続いて」、「〜次に」、「〜前に」など、時間的前後関係が説明されている場合、「すぐ」または「直接」が使用されていない以上、連続していない場合も含むことができる。

第１、第２など、多様な構成要素を記述するために使用されるが、これらの構成要素はこれらの用語によって制限されない。これらの用語は、ただ一つの構成要素を他の構成要素と区別するために使用されるものである。したがって、以下で言及される第１構成要素は、本発明の技術的思想内で第２構成要素であり得る。

「Ｘ軸方向」、「Ｙ軸方向」および「Ｚ軸方向」とは、互いの関係が垂直方向に成り立った幾何学的な関係だけに解釈してはならず、本発明の構成は、機能的に作用し得る範囲内より広い方向性を有することを意味し得る。

「少なくとも一つ」の用語は、一つ以上の関連項目から提示可能なすべての組み合わせを含むことができると理解しなければならない。例えば、「第１項目、第２項目及び第３項目の中から少なくとも一つ」の意味は、第１項目、第２項目または第３項目の各々のみならず、第１項目、第２項目及び第３項目の中から２以上から提示し得るすべての項目の組み合わせを意味し得る。

本発明のいくつかの実施形態のそれぞれの特徴が部分的に、または全体的に互いに結合または組み合わせ可能で、技術的に多様な連動および駆動が可能であり、各実施例は、互いに独立して実施可能であり得、連関関連によって一緒に実施することもできる。

以下、図を参照して本発明の好ましい実施例に対して詳細に説明することにする。

図１は、本発明の実施態様に係る透明表示装置を示した斜視図である。図２は図１の第１基板、ゲート駆動部、ソースドライブＩＣ、軟性フィルム、回路基板、およびタイミング制御部を示した平面図である。

図１及び図２を参照すると、本発明の実施態様に係る透明表示装置１００は、表示パネル１１０、ゲート駆動部１２０、ソースドライブ集積回路（integrated circuit、以下「ＩＣ」と称する）１３０、軟性フィルム１４０、回路基板１５０、およびタイミング制御部１６０を含む。

表示パネル１１０は、第１基板１１１と第２基板１１２を含み。第２基板１１２は、封止基板であり得る。第１基板１１１と第２基板１１２は、プラスチックまたはガラス（glass）であり得る。

第２基板１１２と向き合う第１基板１１１の一面上にスキャンライン、センシングライン、データライン、電源ライン、基準電圧ラインが形成される。スキャンラインとデータラインは互いに交差するように形成される。センシングラインは、スキャンラインと並んで形成される。電源ラインと基準電圧ラインは、データラインと並んで形成される。また、第１基板１１１の一面上には、光を発光する発光部と入射する光を透過させる透過部が形成される。発光部それぞれには、薄膜トランジスタと有機発光素子とが形成され得る。発光部と透過部に対する重複説明は、図３〜図６をまとめて後述する。

表示パネル１１０は、図２に示したように画像を表示する表示領域（DA）と画像を表示しない非表示領域（NDA）とに区分される。表示領域（DA）には、スキャンライン、センシングライン、データライン、電源ライン、基準電圧ライン、発光部、および透過部が形成され得、非表示領域（NDA）には、ゲート駆動部１２０とパッドとが形成され得る。表示領域（DA）の重複説明は、図３、図８、及び図１１をまとめて後述する。

ゲート駆動部１２０は、タイミング制御部１６０から入力されるゲート制御信号に応じてゲートラインにゲート信号を供給する。ゲート駆動部１２０は、表示パネル１１０の表示領域（DA）の一側または両側の外側の非表示領域（DA）にGIP（gate driver in panel）方式で形成されるか、駆動チップに製作して軟性フィルムに実装され、軟性フィルムは、TAB（tape automated bonding）方式で表示パネル１１０の表示領域（DA）の一側または両側の外側の非表示領域（DA）に付着され得る。

ソースドライブＩＣ１３０には、タイミング制御部１６０からのデジタルビデオデータとソース制御信号とが入力される。ソースドライブＩＣ１３０は、ソース制御信号に応じて、デジタルビデオデータをアナログデータ電圧に変換してデータラインに供給する。ソースドライブＩＣ１３０が駆動チップで製作されている場合、COF（chip on film）またはCOP（chip on plastＩＣ）方式で軟性フィルム１４０に実装され得る。

表示パネル１１０の非表示領域（NDA）には、データパッドのようなパッドが形成され得る。軟性フィルム１４０には、パッドとソースドライブＩＣ１３０を接続する配線、パッドと回路基板１５０の配線を接続する配線が形成され得る。軟性フィルム１４０は、異方性導電フィルム（antisotropic conducting film）を用いて、パッド上に付着され、それにより、パッドと軟性フィルム１４０の配線が接続され得る。

基板１５０は、軟性フィルム１４０に付着され得る。回路基板１５０は、駆動チップに具現された多数の回路が実装され得る。例えば、回路基板１５０には、タイミング制御部１６０が実装され得る。回路基板１５０は、プリント回路基板（printed circuit board）またはフレキシブルプリント回路基板（flexible printed circuit board）であり得る。

タイミング制御部１６０には、外部のシステムボードから回路基板１５０のケーブルを通じてデジタルビデオデータとタイミング信号とが入力される。タイミング制御部１６０は、タイミング信号に基づいて、ゲート駆動部１２０の動作タイミングを制御するためのゲート制御信号とソースドライブＩＣ１３０を制御するためのソース制御信号を発生する。タイミング制御部１６０は、ゲート制御信号をゲート駆動部１２０に供給して、ソース制御信号をソースドライブＩＣ１３０に供給する。

図３は、本発明の一実施態様による表示パネルの表示領域の一部を示した平面図である。

図３を参照すると、表示領域（DA）には、発光部（EA）と透過部（TA）が形成される。表示パネル１００は、透過部（TA）によって透明表示パネル１００の背面に位置する事物、または背景を見ることができ、発光部（EA）によって画像を表示することができる。

透過部（TA）は、入射する光をほぼそのまま通過させる領域である。発光部（EA）は、光を発光する領域で、入射する光を透過させない非透過部である。透過部（TA）の面積と発光部（EA）の面積は類似し得る。

発光部（EA）は、複数のサブ発光部を含むことができる。図３では、発光部（EA）が赤色発光部（RE）、緑色発光部（GE）、および青色発光部（BE）を含むことを例示した。赤色発光部（RE）は、赤色光を発光する領域であり、緑色発光部（GE）は、緑色光を発光する領域であり、青色発光部（BE）は、青色光を発光する領域である。発光部（EA）での複数のサブ発光部はブラックマトリクス（BM）によって区画することができる。本発明の実施態様では、各発光部は赤色、緑色、青色、白色またはシアンサブ画素（サブ発光部）のいずれか一つを含む画素であり得る。

発光部（EA）と透過部（TA）は、図３のように、データラインと並んでＹ軸方向に配置される。また、発光部（EA）と透過部（TA）は、スキャンライン方向に隣り合って配置される。詳細には、透過部（TA）のそれぞれは、スキャンラインと平行なＸ軸方向に隣接する発光部（EA）の間に配置され得る。

したがって、本発明の実施態様では、データラインだけでなく、データラインと並んだ電源ラインと基準電圧ラインとを、発光部（EA）と重畳するように配置し得る。これにより、本発明の実施態様は、データライン、電源ライン、および基準電圧ラインが透過部と重畳したり、交差したりしない。スキャンラインとセンシングラインが透過部（TA）を横切るように形成し得る。つまり、本発明の実施態様は、透過部（TA）を横切るラインの数を減らすことができるので、透過部（TA）の開口率を高め得る。

また、データライン、電源ライン、および基準電圧ラインは、不透明金属物質からなる。これにより、データライン、電源ライン、および基準電圧ラインが透過部を横切るように形成される場合、透過部を通過する光の一部が、データライン、電源ライン、および基準電圧ラインによって散乱され得る。この場合、ヘイズが発生する場合、透過部を通じて見える透明表示装置の後ろの背景が光の散乱によってぼやけて見えることが起こり得る。

しかし、本発明の実施態様では、データラインだけでなく、データラインとならぶ電源ラインと基準電圧ラインを発光部（EA）と重畳するように配置し得る。その結果、本発明の実施態様は、データライン、電源ライン、および基準電圧ラインの代わりにスキャンラインとセンシングラインが透過部（TA）を横切るように形成されている。つまり、本発明の実施態様は、透過部（TA）を横切るラインの数を減らすことができる。したがって、本発明の実施態様は、透過部を通過する光が透過部を横切るラインによって散乱されることを低減することができるので、ヘイズを減らすことができる。

以下では、図４〜図６をまとめて、本発明の実施態様に係る透明表示装置の発光部と透過部の構造について詳細に説明する。

図４は、図３の発光部と透過部の一例を詳細に示した平面図である。図４では、発光部が赤色発光部、緑色発光部、および青色発光部のように、３つのサブ発光部を含むことを中心に説明した。

図４を参照すると、データライン（DL1、DL2、DL3）、電源ライン（EVL）、および基準電圧ライン（RL）は、発光部（EA）と重畳するように配置される。第１および第２のデータライン（DL1、DL2）は、隣り合うように配置され、第２および第３のデータライン（DL2、DL3）の間に基準電圧ライン（RL）が配置され得る。また、電源ライン（EVL）は、発光部（EA）の一側端に配置し得る。図４では、電源ライン（EVL）が発光部（EA）の右側端に配置された例を示した。または、電源ライン（EVL）の位置と基準電圧ライン（RL）の位置とが互いに変更される場合、基準電圧ライン（RL）は、発光部（EA）の一側端に配置され、電源ラインは、第２データライン（DL2）と第３データライン（DL3）との間のように、データラインの間に配置され得る。

スキャンライン（SL）とセンシングライン（SEL）とは、データライン（DL1、DL2、DL3）と交差し、発光部（EA）と透過部（TA）を横切るように形成される。

サブ発光部のそれぞれは、駆動トランジスタ（DT）、スキャントランジスタ（ST）、およびセンシングトランジスタ（SET）、キャパシタ（Cst）、及び有機発光素子を含んでいる。有機発光素子は、アノード電極とカソード電極とを含み、図４では説明の便宜上、有機発光素子のアノード電極だけを例示した。また、アノード電極（RAND/GAND/BAND）は、長方形の形態を有する例で示したが、四角形の形態やダイヤモンドの形態のような他の形態を有し得る。

サブ発光部のそれぞれは、上部発光（top emission）方式で具現される。これにより、図４に示すように、発光部（EA）全体にサブ発光部それぞれの駆動トランジスタ（DT）、スキャントランジスタ（ST）、およびセンシングトランジスタ（SET）、およびキャパシタ（Cst）を設計することができる。キャパシタ（Cst）は、発光部（EA）内では、少なくとも２つのサブ発光部と重畳し得る。

駆動トランジスタ（DT）は、スキャントランジスタ（ST）のソース電極に接続されたゲート電極（DT_GE）、有機発光素子のアノード電極（RAND/GAND/BAND）に接続されるソース電極（DT_SE）、及び第１ブリッジ（bridge）ライン（BL1）を通じて電源ライン（EVL）に接続されるドレイン電極（DT_DE）を含む。駆動トランジスタ（DT）のゲート電極（DT_GE）とスキャントランジスタ（ST）のソース電極（ST_SE）は、ゲートコンタクトホール（C_GATE）を通じて相互に接続し得る。駆動トランジスタ（DT）のソース電極（DT_SE）とドレイン電極（DT_SE）それぞれは、半導体コンタクトホール（C_ACT）を通じて駆動トランジスタ（DT）のアクティブ層と接続し得る。

第１ブリッジライン（BL1）は、第１コンタクトホール（C1）を通じて電源ライン（EVL）と接続され、第２のコンタクトホール（C2）を通じて駆動トランジスタ（DT）のドレイン電極（DT_DE）と接続される。これにより、駆動トランジスタ（DT）のドレイン電極（DT_DE）は、第１ブリッジライン（BL1）を通じて電源ライン（EVL）と接続し得る。第１ブリッジライン（BL1）は、データライン（D1、D2、D3）のうち少なくとも１つまたは基準電圧ライン（RL）と交差し得る。第１ブリッジライン（BL1）は、透過部（TA）と交差しない。

すなわち、本発明の実施態様は、データライン（DL1、DL2、DL3）、電源ライン（EVL）、および基準電圧ライン（RL）を発光領域（EA）と重畳するように配置する。したがって、電源ライン（EVL）を駆動トランジスタ（DT）のドレイン電極（DT_DE）に接続するためには、データライン（D1、D2、D3）のうち少なくとも1つまたは基準電圧ライン（RL）をジャンピング（jumping）し得る第１ブリッジライン（BL1）が必要である。

スキャントランジスタ（ST）は、スキャンライン（SL）に接続されたゲート電極（ST_GE）、駆動トランジスタ（DT）のゲート電極（DT_GE）と接続されたソース電極（ST_SE）、およびデータライン（DL1/DL2/DL3）に接続されたドレイン電極（ST_DE）を含む。スキャントランジスタ（ST）のソース電極（ST_SE）とドレイン電極（ST_SE）それぞれは、半導体コンタクトホール（C_ACT）を通じてスキャントランジスタ（ST）のアクティブ層と接続し得る。

センシングトランジスタ（SET）は、センシングライン（SEL）に接続されたゲート電極（SET_GE）、第２ブリッジライン（BL2）を通じて基準電圧ライン（RL）に接続されたソース電極（SET_SE）、および駆動トランジスタ（DT）のソース電極（DT_SE）に接続されたドレイン電極（SET_DE）を含む。センシングトランジスタ（SET）のソース電極（SET_SE）とドレイン電極（SET_SE）それぞれは、半導体コンタクトホール（C_ACT）を通じてセンシングトランジスタ（SET）のアクティブ層と接続し得る。

第２ブリッジライン（BL2）は、第３コンタクトホール（C3）を通じて基準電圧ライン（RL）と接続され、第４コンタクトホール（C4）を通じてセンシングトランジスタ（SET）のドレイン電極（SET_DE）と接続される。これにより、センシングトランジスタ（SET）のドレイン電極（SET_DE）は、第２ブリッジライン（BL2）を通じて基準電圧ライン（RL）と接続し得る。第２ブリッジライン（BL2）は、データライン（D1、D2、D3）のうちの少なくとも一つと交差し得る。第２ブリッジライン（BL2）は、透過部（TA）と交差しない。また、第２ブリッジライン（BL2）は、第１ブリッジライン（BL1）と平行に配置される。

すなわち、本発明の実施態様は、データライン（DL1、DL2、DL3）、電源ライン（EVL）、および基準電圧ライン（RL）を発光領域（EA）と重畳するように配置する。したがって、基準電圧ライン（RL）をセンシングトランジスタ（SET）のドレイン電極（SET_DE）に接続するためには、データライン（D1、D2、D3）のうち少なくとも一つをジャンピング（jumping）し得る第２ブリッジライン（BL2）が必要である。

キャパシタ（Cst）は、駆動トランジスタ（DT）のゲート電極（DT_GE）とソース電極（DT_SE）の重畳領域に形成される。キャパシタ（Cst）の大きさは、駆動トランジスタ（DT）のゲート電極（DT_GE）とソース電極（DT_SE）の重畳領域を変更することにより調整し得る。

有機発光素子のアノード電極（RAND/GAND/BAND）は、アノードコンタクトホール（C_AND）を通じて駆動トランジスタ（DT）のドレイン電極（DT_GE）に接続される。

図５は、図４のＩＩ’の一例を示した断面図であり、図６は、図４のII−II’の一例を示した断面図である。以下では、図５及び図６をまとめて、本発明の実施態様に係る透明表示装置の発光部（EA）の断面構造を詳細に説明する。

図５及び図６を参照すると、第１基板１１１上に第１及び第２ブリッジライン（BL1、BL2）と遮光層（LS）を含む遮光金属パターンが形成される。第１ブリッジライン（BL1）は、電源ライン（EVL）と駆動トランジスタ（SET）のドレイン電極（DT_DE）を接続するためのラインである。第２ブリッジライン（BL2）は、基準電圧ライン（RL）とセンシングトランジスタ（SET）のドレイン電極（SET_DE）を接続するためのラインである。遮光層（LS）のそれぞれは、トランジスタ（DT、ST、SET）のアクティブ層（DT_ACT、SET_ACT）のそれぞれと重畳する。遮光層（LS）は、トランジスタ（DT、ST、SET）のアクティブ層の（DT_ACT、SET_ACT）に光が入射することを防止するための層である。そのため、遮光金属パターンは、光を透過させない不透明な金属物質で形成し得る。

遮光金属パターン上に遮光金属パターンを覆うようにバッファ膜（BF）が形成される。バッファ膜（BF）は、遮光金属パターンとトランジスタ（DT、ST、SET）のアクティブ層（DT_ACT、SET_ACT）を絶縁するための膜である。バッファ膜（BF）は、アクティブ層の（DT_ACT、SET_ACT）の界面接着力を高める役割をする。バッファ膜（BF）は、酸化シリコン（SiO₂）または窒化シリコン（SiNx）の単一膜で形成するか、または酸化シリコン（SiO₂）と窒化シリコン（SiNx）の複合膜で形成し得る。

バッファ膜（BF）上にトランジスタ（DT、ST、SET）のアクティブ層（DT_ACT、SET_ACT）を含む半導体金属パターンが形成される。トランジスタ（DT、ST、SET）のアクティブ層（DT_ACT、SET_ACT）のそれぞれは、チャネル層、第１電極、及び第２電極を含むことができ、不純物が選択的にドーピングされ得る。チャネル層の一側が第１電極に接続される場合、他側は第２電極に接続し得る。

半導体金属パターン上に半導体金属パターンを覆うように層間絶縁膜（ILD）が形成される。層間絶縁膜（ILD）は、半導体、金属パターンとトランジスタ（DT、ST、SET）のゲート電極（DT_GE、ST_GE、SET_GE）を絶縁するための膜である。層間絶縁膜（ILD）は、酸化シリコン（SiO₂）または窒化シリコン（SiNx）の単一膜で形成するか、または酸化シリコン（SiO₂）と窒化シリコン（SiNx）の複合膜で形成し得る。

層間絶縁膜（ILD）上にトランジスタ（DT、ST、SET）のゲート電極（DT_GE、ST_GE、SET_GE）、スキャンライン（SL）、およびセンシングライン（SEL）を含むゲート金属パターンが形成される。駆動トランジスタ（DT）のそれぞれのゲート電極（DT_GE）は、スキャントランジスタ（ST）のソース電極（ST_SE）に接続され、スキャントランジスタ（ST）のそれぞれのゲート電極（ST_GE）は、スキャンライン（SL）に接続され、センシングトランジスタ（SET）のそれぞれのゲート電極（SET_GE）は、センシングライン（SEL）に接続される。トランジスタ（DT、ST、SET）のゲート電極（DT_GE、ST_GE、SET_GE）のそれぞれは、トランジスタ（DT、ST、SET）のアクティブ層（DT_ACT、SET_ACT）のそれぞれに重畳される。ゲート金属パターンは、モリブデン（Mo）、チタン（Ti）、アルミニウム（Al）または銅（Cu）を材料として用いて単層（single layer）またはモリブデン（Mo）、チタン（Ti）、アルミニウム（Al）または銅（Cu）の材料のうちの少なくとも２つの金属を含む多層（multi layer）構造で形成することもできる。

ゲート金属パターン上にゲート金属パターンを覆うようにゲート絶縁膜（GI）が形成される。ゲート絶縁膜（GI）は、ゲート金属パターンとトランジスタ（DT、ST、SET）のソースおよびドレイン電極（DT_SE、DT_DE、ST_SE、ST_DE、SET_SE、SET_DE）を絶縁するための膜である。ゲート絶縁膜（GI）は、酸化シリコン（SiO₂）または窒化シリコン（SiNx）の単一膜で形成するか、または酸化シリコン（SiO₂）と窒化シリコン（SiNx）の複合膜で形成し得る。

ゲート絶縁膜（GI）上にトランジスタ（DT、ST、SET）のソースおよびドレイン電極（DT_SE、DT_DE、ST_SE、ST_DE、SET_SE、SET_DE）、データライン（D1、D2、D3）、電源ライン（EVL）、および基準電圧ライン（RL）を含むソースドレイン金属パターンが形成される。ソースドレイン金属パターンは、モリブデン（Mo）、チタン（Ti）、アルミニウム（Al）または銅（Cu）を材料として用いて単層（single layer）またはモリブデン（Mo）、チタン（Ti）、アルミニウム（Al）または銅（Cu）の材料のうちの少なくとも２つの金属を含む多層構造で形成することもできる。

トランジスタ（DT、ST、SET）のソース電極（DT_SE、ST_SE、SET_SE）のそれぞれは、アクティブコンタクトホール（C_ACT）のそれぞれを通じてトランジスタ（DT、ST、SET）のアクティブ層（DT_ACT 、ST_ACT、SET_ACT）のそれぞれの第１電極に接続される。トランジスタ（DT、ST、SET）のドレイン電極（DT_DE、ST_DE、SET_DE）のそれぞれは、アクティブコンタクトホール（C_ACT）のそれぞれを通じてトランジスタ（DT、ST、SET）のアクティブ層（DT_ACT、ST_ACT、SET_ACT）のそれぞれの第２電極に接続される。アクティブコンタクトホール（C_ACT）のそれぞれは、層間絶縁膜（ILD）とゲート絶縁膜（GI）を貫通してトランジスタ（DT、ST、SET）のアクティブ層（DT_ACT、ST_ACT、SET_ACT）のそれぞれの第１電極または第２電極を露出させるホールである。

電源ライン（EVL）は、第１ブリッジライン（BL1）を通じて駆動トランジスタ（DT）のドレイン電極（DT_DE）に接続される。詳細には、電源ライン（EVL）は、第１コンタクトホール（C1）を通じて第１ブリッジライン（BL1）と接続される。第１コンタクトホール（C1）は、バッファ膜（BF）、層間絶縁膜（ILD）、およびゲート絶縁膜（GI）を貫通して第１ブリッジライン（BL1）を露出させるホールである。駆動トランジスタ（DT）のドレイン電極（DT_DE）のそれぞれは、第２コンタクトホール（C2）のそれぞれを通じて第１ブリッジライン（BL1）と接続される。第２コンタクトホール（C2）のそれぞれは、バッファ膜（BF）、層間絶縁膜（ILD）、およびゲート絶縁膜（GI）を貫通して第１ブリッジライン（BL1）を露出させるホールである。

基準電圧ライン（RL）は、第２のブリッジライン（BL2）を通じてセンシングトランジスタ（DT）のソース電極（SET_SE）に接続される。詳細には、基準電圧ライン（RL）は、第３コンタクトホール（C3）を通じて第２ブリッジライン（BL2）と接続される。第３コンタクトホール（C3）は、バッファ膜（BF）、層間絶縁膜（ILD）、およびゲート絶縁膜（GI）を貫通して第２ブリッジライン（BL2）を露出させるホールである。センシングトランジスタ（DT）のソース電極（SET_SE）のそれぞれは、第４コンタクトホール（C4）のそれぞれを通じて第２ブリッジライン（BL2）と接続される。第４コンタクトホール（C4）のそれぞれは、バッファ膜（BF）、層間絶縁膜（ILD）、およびゲート絶縁膜（GI）を貫通して第２ブリッジライン（BL2）を露出させるホールである。

ソースドレイン金属パターン上にソースドレイン金属パターンを覆うように平坦化膜（PNL）が形成される。平坦化膜（PNL）は、フォトアクリル（photo acryl）とポリイミド（polyimide）のような合成樹脂（resin）で形成し得る。

平坦化膜（PNL）上に有機発光素子（R_OLED、G_OLED、B_OLED）が形成される。有機発光素子（R_OLED、G_OLED、B_OLED）のそれぞれは、アノード電極（RAND/GAND/BAND）、有機発光層（OL）、およびカソード電極（CAT）を含む。有機発光素子（R_OLED、G_OLED、B_OLED）はバンク（BA）によって区画される。

平坦化膜（PNL）上にアノード電極（RAND、GAND、BAND）が形成される。アノード電極（RAND、GAND、BAND）のそれぞれは、平坦化膜（PNL）を貫通するアノードコンタクトホール（C_AND）を通じて駆動トランジスタ（DT）のドレイン電極（DT_DE）に接続される。

バンク（BA）は、アノード電極（RAND、GAND、BAND）を区画する。バンク（BA）は、アノード電極（RAND、GAND、BAND）のそれぞれの端を覆うように形成される。

アノード電極（RAND、GAND、BAND）とバンク（BA）上に有機発光層（OL）が形成される。有機発光層（OL）は、正孔輸送層（hole transporting layer）、発光層（light emitting layer）、および電子輸送層（electron transporting layer）を含むことができる。この場合、アノード電極（RAND/GAND/BAND）とカソード電極（CAT）とに電圧が印加されると、正孔と電子がそれぞれ正孔輸送層と電子輸送層とを通じて発光層に移動することになり、発光層で互いに結合して発光することになる。

有機発光層（OL）は、白色光を発光する白色発光層のみを含むことができ、この場合、白色発光層は、発光部（EA）全体に共通層として形成され得る。または、有機発光層（OL）は、赤色光を発光する赤色発光層、緑色光を発光する緑色発光層、青色光を発光する青色発光層を含むことができ、この場合、赤色発光層は、赤色アノード電極（RAND）上に形成され、緑の発光層は、緑色アノード電極（GAND）上に形成され、青色発光層は、青色アノード電極（BAND）上に形成し得る。

カソード電極（CAT）が、有機発光層（OL）を覆うように形成される。カソード電極（CAT）は、発光部（EA）全体に共通層として形成され得る。

上部発光方式では、マイクロキャビティ（micro cavity）効果を得るために、アノード電極（RAND、GAND、BAND）がアルミニウム、およびアルミニウムとITOの積層構造のような反射率の高い金属材料で形成されていることが好ましい。さらに、上部発光方式では、有機発光層（OL）の光が第２基板１１２の方向に出光されるため、カソード電極（CAT）は、光を透過させ得るITO、IZOのような透明な金属物質で形成されるか、またはマグネシウム（Mg）、銀（Ag）、またはマグネシウム（Mg）と銀（Ag）のような半透明の金属材料で形成し得る。

カソード電極（CAT）上に封止膜（ENC）が形成される。封止膜（ENC）は、有機発光素子（R_OLED、G_OLED、B_OLED）に酸素または水分が浸透することを防止する役割をする。このため、封止膜（ENC）は、第１無機膜（INL1）、有機膜（ORL）及び第２無機膜（INL2）を含むことができる。

第１無機膜（INL1）は、カソード電極（CAT）を覆うようにカソード電極（CAT）上に形成される。有機膜（ORL）は異物（particles）が第１無機膜（INL1）を突破し、有機発光層（OL）とカソード電極（CAT）に投入されることを防止するために、第１無機膜（INL1）上に形成される。第２無機膜（INL2）は、有機膜（ORL）を覆うように有機膜（ORL）上に形成される。

第１及び第２無機膜（INL1、INL2）のそれぞれは、シリコン窒化物、窒化アルミニウム、ジルコニウム窒化物、チタン窒化物、ハフニウム窒化物、タンタル窒化物、シリコン酸化物、アルミニウム酸化物またはチタン酸化物で形成し得る。例えば、第１および第２無機膜（INL1、INL2）のそれぞれは、SiO₂、Al₂O₃、SiON、SiNxで形成し得る。有機膜（ORL）は、有機発光層（OL）から発光された光を通過させるために透明に形成し得る。

第１基板１１１と向き合う第２基板１１２の一面上にカラーフィルタ（RC、GC、BC）が形成される。赤色カラーフィルタ（RC）は、赤色アノード電極（RAND）に対応するように配置され、緑色カラーフィルタ（GC）は、緑色アノード電極（GAND）に対応するように配置され、青色カラーフィルタ（BC）は、青色アノード電極（BAND）に対応するように配置され得る。有機発光層（OL）が赤色光を発光する赤色発光層、緑色光を発光する緑色発光層、青色光を発光する青色発光層を含む場合、カラーフィルタの（RC、GC、BC）は省略し得る。

カラーフィルター（RC、GC、BC）は、ブラックマトリックス（BM）によって区画される。つまり、カラーフィルタ（RC、GC、BC）の境界上にブラックマトリックス（BM）が形成される。

第１基板１１１と第２基板１１２は、接着層（SEAL）によって合着される。詳細には、接着層（SEAL）が第１基板１１１の封止膜（ENC）と第２基板１１２のカラーフィルタ（RC、GC、BC）を接着することにより、第１基板１１１と第２基板１１２は、互いに合着し得る。

図７は、図３の発光部と透過部の別の例を詳細に示した平面図である。図４では、発光部（EA）が左側に配置され、透過部（TA）が右側に配置され、電源ライン（EVL）が左側端に配置された例を示したが、図７では透過部（TA）が左側に配置され、発光部（EA）が右側に配置され、電源ライン（EVL）が右側端に配置された例を示した。つまり、図７に示された発光部（EA）と透過部（TA）は、図４に示された発光部（EA）と透過部（TA）をミラー対称して形成されたことを除いては、実質的に同一であり得る。したがって、図７の発光部（EA）と透過部（TA）の重複説明は省略する。

また、図７のＩ−Ｉ'の断面とII−II’の断面は、図５及び図６を参照して説明した内容と実質的に同一である。したがって、図７のＩ−Ｉ'の断面とII−II’の断面の重複説明は省略する。

図８は、本発明の他の実施態様による表示パネルの表示領域の一部を示した平面図である。図８は、発光部（EA）が白色光を発光する白色発光部（WE）をさらに含むことを除いては、図３を参照にして説明した内容と実質的に同一である。したがって、図８の透過部（TA）と発光部（EA）の重複説明は省略する。

図８を参照すると、発光部（EA）は、複数のサブ発光部を含むことができる。図８は、発光部（EA）が赤色発光部（RE）、緑色発光部（GE）、青色発光部（BE）、および白色発光部（WE）を含むことを例示した。赤色発光部（RE）は、赤色光を発光する領域であり、緑色発光部（GE）は、緑色光を発光する領域である。青色発光部（BE）は、青色光を発光する領域であり、白色発光部（WE）は、白色光を発光する領域である。発光部（EA）において、複数のサブ発光部はブラックマトリックス（BM）によって区画し得る。

図９は、図８の発光部と透過部の別の例を詳細に示した平面図である。図４では、発光部（EA）が赤色発光部、緑色発光部、および青色発光部のように、３つのサブ発光部を含むことを例示したが、図９では、発光部（EA）が赤色発光部、緑色発光部、青色発光部、および白色発光部のように、4つのサブ発光部を含むことを例示した。すなわち、図９に示された発光部（EA）は、一つのサブ発光部を追加したことを除いては、図４を参照して説明した内容と実質的に同一である。

図９は、サブ発光部が一つ追加されるので、データライン、スキャントランジスタ、駆動トランジスタ、センシングトランジスタ、キャパシタ、アノード電極が図４に比べて追加で形成される。第４データライン（DL4）は、第３データライン（DL3）と隣接するように配置し得る。しかし、トランジスタ（DT、ST、SET）とキャパシタだけでなく、データライン（D1、D2、D3、D4）は、異なる順序で水平に配置し得る。白色発光部に対応するサブ発光部は図４、図５、及び図６の赤、緑、および青の発光部に対して説明したよう同様に駆動トランジスタ（DT）、スキャントランジスタ（ST）、センシングトランジスタ（SET）、キャパシタ（Cst）、及び有機発光素子を含むことができる。白色発光部に含まれた有機発光素子の白色アノード電極（WAND）は、赤色アノード（RAND）と青色アノード（BAND）との間に配置され得る。しかし、アノード電極は異なる順序で垂直に配置し得る。

図９で追加されたデータライン、スキャントランジスタ、駆動トランジスタ、センシングトランジスタ、キャパシタ、アノード電極は、図４で説明したデータライン、スキャントランジスタ、駆動トランジスタ、センシングトランジスタ、キャパシタ、アノード電極と実質的に同一である。したがって、図８の発光部（EA）と透過部（TA）の重複説明は省略する。

また、図９のＩ−Ｉ'の断面とII−II’の断面は、図５及び図６を参照して説明した内容と実質的に同一である。したがって、図９のＩ−Ｉ'の断面とII−II’の断面の重複説明は省略する。

図１０は、図８の発光部と透過部の別の例を詳細に示した平面図である。図１０は、発光部（EA）が左側に配置され、透過部（TA）が右側に配置され、電源ライン（EVL）が左側端に配置された例を示したが、図９では、透過部（TA）が左側に配置され、発光部（EA）が右側に配置され、電源ライン（EVL）が右側端に配置された例を示した。すなわち、図１０に示された発光部（EA）と透過部（TA）は、図９に示された発光部（EA）と透過部（TA）とがミラー対称で形成されたことを除いては、実質的に同一であり得る。したがって、図１０の発光部（EA）と透過部（TA）の詳細な説明は省略する。

図１１は、本発明の他の実施態様による表示パネルの表示領域の一部を示した平面図である。図１１の透過部（TA）と発光部（EA）とは、透過部（TA）の面積が発光部（EA）の面積よりも広いことを除いては、図３で説明した内容と実質的に同一である。したがって、図１１の透過部（TA）と発光部（EA）の詳細な説明は省略する。

図１１を参照すると、透過部（TA）の面積が発光部（EA）の面積よりも広いことがあり得る。この場合、透明表示装置が画像を表示していないときに、透明表示装置の後ろの背景がユーザーからより鮮明に見え得る。しかし、透過部（TA）の面積が広くなる場合、発光部（EA）の面積が減るため、透過部（TA）の面積が発光部（EA）の面積よりもあまりにも広くなる場合、透明表示装置が画像を表示したときに透過部（TA）がユーザーに白色を帯びて認識される問題があり得る。つまり、透明表示装置の画像品質が低下し得る。したがって、透過部（TA）の面積は、発光部（EA）の面積（例えば、画素内で光を発光するサブ画素の面積）の２倍を超えないことがあり得る。透過部（TA）の面積と発光部（EA）の面積は、透明表示装置の後ろの背景視認性と画像品質の低下を考慮して、事前の実験を通じて適切に事前に決定し得る。

以上、添付された図を参照して、本発明の実施態様をより詳細に説明したが、本発明は、必ずしもこれらの実施態様に限定されるものではなく、本発明の技術思想を逸脱しない範囲内で多様に変形実施し得る。したがって、本発明の開示された実施態様は、本発明の技術思想を限定するためのものではなく説明するためのものであり、これらの実施態様により、本発明の技術思想の範囲が限定されるものではない。したがって、以上で記述した実施態様は、すべての面で例示的なものであり限定的ではないと理解されなければならない。本発明の保護範囲は、特許請求の範囲によって解釈されるべきであり、その同等の範囲内にあるすべての技術思想は、本発明の権利範囲に含まれるものと解釈されるべきものである。

Claims (20)

1. 画像を表示するために、光を発光する画素;
   第１方向に配列されて、入射した光を透過させる複数の透過部;および
   前記第１方向に平行に配列された複数のデータライン
   を備え、
   各画素が、画素内で前記第１方向に沿って配列されるサブ画素を含み、
   各透過部は、隣接した画素に対応することを特徴とする、表示装置。
2. 前記第１方向に配列された複数の電源ラインをさらに具備し、
   前記電源ラインが、前記発光部と重畳するように配置され、前記透過部と平行に配置されることを特徴とする、請求項１に記載の表示装置。
3. 各透過部が、前記複数のデータラインのうちのいずれか一つと前記複数の電源ラインのうちのいずれか一つとの間に配置されることを特徴とする、請求項２に記載の表示装置。
4. 前記データラインと平行に前記第１方向に配置された基準電圧ラインをさらに具備し、
   前記基準電圧ラインが、前記発光部と重畳するように配置され、前記透過部と平行に配置される、請求項３に記載の表示装置。
5. 前記スキャンラインが、前記複数のデータラインと交差する第２方向に配置される、請求項４に記載の表示装置。
6. 前記第２方向に配置されているセンシングラインをさらに備え、前記複数のセンシングラインが、前記複数のデータラインと交差するように配置される、請求項４に記載の表示装置。
7. 各透過部が、複数のスキャンラインのいずれか一つと複数のセンシングラインのいずれかの間に配置されることを特徴とする、請求項６に記載の表示装置。
8. 各画素が、アノード電極、有機発光層、およびカソード電極をそれぞれ含む複数の有機発光素子；
   前記有機発光素子を駆動する複数の駆動トランジスタ;
   前記複数の駆動トランジスタを制御する複数のスキャントランジスタ;および
   前記複数の駆動トランジスタを補償する複数のセンシングトランジスタ
   を含み、
   前記画素に含まれた複数の有機発光素子が、前記第１方向に配列されることを特徴とする、請求項１に記載の表示装置。
9. 各画素が、前記電源ラインを前記複数の駆動トランジスタに接続する第１ブリッジラインをさらに含み、前記第１ブリッジラインは、前記複数のデータラインのうち少なくとも一つを横切ることを特徴とする、請求項８に記載の表示装置。
10. 各画素が、前記基準電圧ラインを前記複数のセンシングトランジスタに接続する第２ブリッジラインをさらに含み、前記第２ブリッジラインは、前記複数のデータラインのうちの少なくともいずれか一つと交差し、前記第１ブリッジラインは、前記第２ブリッジラインと平行に配置されることを特徴とする、請求項９に記載の表示装置。
11. 前記複数の駆動トランジスタが、画素の第１アノード電極と重畳することを特徴とする、請求項８に記載の表示装置。
12. 前記複数のスキャントランジスタが、前記画素の前記第１アノード電極と重畳することを特徴とする、請求項１１に記載の表示装置。
13. 前記複数のセンシングトランジスタが、前記画素の第２アノード電極と重畳することを特徴とする、請求項１２に記載の表示装置。
14. 各画素が、複数のキャパシタをさらに含み、
    前記複数のキャパシタは、前記画素の第２アノード電極及び第３アノード電極と重畳することを特徴とする、請求項１３に記載の表示装置。
15. 前記複数のサブ画素が、赤色、緑色、および青色のサブ画素に対応することを特徴とする、請求項１４に記載の表示装置。
16. 前記複数のキャパシタが、前記画素の第４アノード電極と重畳することを特徴とする、請求項１４に記載の表示装置。
17. 前記複数のサブ画素が、赤色、緑色、青色、および白色のサブ画素に対応することを特徴とする、請求項１６に記載の表示装置。
18. 前記透過部の面積が、前記発光部の面積の２倍よりも小さい、請求項１に記載の表示装置。
19. 各画素が、前記画素の少なくとも２つのサブ画素に重畳する少なくとも一つのキャパシタを含むことを特徴とする、請求項１に記載の表示装置。
20. 各画素が、前記複数のデータラインと交差する第２方向に配置される複数のキャパシタを含むことを特徴とする、請求項１９に記載の表示装置。

Images