JP2022100254A - 透明表示装置 - Google Patents

透明表示装置 Download PDF

Info

Publication number
JP2022100254A
JP2022100254A JP2021198974A JP2021198974A JP2022100254A JP 2022100254 A JP2022100254 A JP 2022100254A JP 2021198974 A JP2021198974 A JP 2021198974A JP 2021198974 A JP2021198974 A JP 2021198974A JP 2022100254 A JP2022100254 A JP 2022100254A
Authority
JP
Japan
Prior art keywords
power supply
region
transparent
supply short
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021198974A
Other languages
English (en)
Other versions
JP7208344B2 (ja
Inventor
兌 熙 高
Taehee Ko
宣 ▲ヨン▼ 朴
Sunyoung Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2022100254A publication Critical patent/JP2022100254A/ja
Application granted granted Critical
Publication of JP7208344B2 publication Critical patent/JP7208344B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Display Devices Of Pinball Game Machines (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Liquid Crystal (AREA)

Abstract

Figure 2022100254000001
【課題】 非表示領域での透過度を向上させて、静電気の発生を防止する。
【解決手段】 本発明の一実施例に係る透明表示装置は、複数のサブ画素が配置された表示領域、表示領域の一側に配置された第１非表示領域および表示領域の他側に配置された第２非表示領域を具備した基板、基板上で第１非表示領域に具備され、第１方向に平行に延長された複数の電源ショートバー、基板上で表示領域に具備され第２方向に延長され複数の電源ショートバーと連結した複数の電源ライン、複数の電源ラインの間に具備された第１透過領域、および複数の電源ショートバーの間に具備され、第１透過領域と同一な形状を有する第２透過領域を含む。複数のショートバーは、少なくとも一端で互いに連結する。
【選択図】図６

Description

本明細書は、透明表示装置に関するものである。
情報化社会が発展するにつれて、映像を表示するための表示装置への要求が様々な形で増加している。これにより、最近では液晶表示装置（ＬＣＤ、Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、プラズマ表示装置（ＰＤＰ、Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、量子ドット発光表示装置（ＱＬＥＤ：Ｑｕａｎｔｕｍ ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）、有機発光表示装置（ＯＬＥＤ、Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）のような多様の表示装置が活用されている。
一方、最近では、使用者が表示装置を透過して反対側に位置する事物、または画像を見ることができる透明な表示装置の研究が活発に進められている。
透明表示装置は、画像が表示される表示領域と非表示領域を含み、表示領域は、外部光を透過させることができる透過領域と非透過領域を含むことができる。透明表示装置は、透過領域を通じて表示領域で高い光透過率を有し得る。
一方、非表示領域には、複数の信号ラインまたは連結電極が配置され得る。透明表示装置は、非表示領域に配置された複数の信号ラインまたは連結電極の抵抗を減少させるために、複数の信号ラインまたは連結電極を抵抗の低い金属物質で形成することができる。このような場合、抵抗の低い金属物質は一般的に不透明なので、透明表示装置は非表示領域での透過度が低くなる問題が発生する。
特開２０１７－０４９５６３号公報
本発明は、非表示領域における透過度を向上させるとともに、電源ラインの抵抗を減少できる透明表示装置を提供することを技術的課題とする。
また、本発明は、非表示領域の認知性を最小化できる透明表示装置の提供を技術的課題とする。
また、本発明は、非表示領域に配置された複数の信号ラインまたは連結電極との間に静電気が発生することを防止する透明表示装置の提供を技術的課題とする。
本発明の一実施例に係る透明表示装置は、複数のサブ画素が配置された表示領域、表示領域の一側に配置された第１非表示領域および表示領域の他側に配置された第２非表示領域が具備された基板と、基板上で第１非表示領域に具備され、第１方向に平行に延長された複数の電源ショートバーと、基板上で表示領域に具備され、第２方向に延長され複数の電源ショートバーに連結した複数の電源ライン、複数の電源ラインの間に具備された第１透過領域、および複数の電源ショートバーとの間に具備され、第１透過領域と同じ形状を有する第２透過領域とを含む。複数のショートバーは、少なくとも一端で互いに連結する。
本発明の他の実施例に係る透明表示装置は、複数のサブ画素が配置された表示領域、表示領域の一側に配置された第１非表示領域および前記表示領域の他側に配置された第２非表示領域を具備した基板、基板上で第１非表示領域に具備され、第１方向に平行に延長され互いに離隔して配置された複数の画素電源ショートバー、複数の画素電源ショートバーそれぞれの先端を連結する第１画素電源連結電極、基板上で第１非表示領域に具備され、第１方向に平行に延長され互いに離隔して配置された複数の共通電源ショートバー、および複数の共通電源ショートバーそれぞれの先端を連結する第１共通電源連結電極を含む。
本発明は、非表示領域に画素電源ショートバーおよび共通電源ショートバーそれぞれを複数個具備し、複数の画素電源ショートバーの間および複数の共通電源ショートバーの間に透過領域を具備することができる。本発明は、非表示領域に透過領域を具備することにより、非表示領域における透過率を向上させることができる。
また、本発明は、非表示領域に具備された透過領域と表示領域に具備された透過領域が同一の形状を有するようにすることで、非表示領域においても表示領域と類似した透過率を具現することができる。
また、本発明は、複数の画素電源ショートバーの先端を連結することにより、電流が画素電源ショートバーの先端に集まることを防止し、これにより、画素電源ショートバーと隣接するように配置された信号ラインまたは電極パターンの間に静電気が発生することを防止できる。
また、本発明は、複数の共通電源ショートバーの先端を連結することにより、電流が共通電源ショートバーの先端に集まることを防止し、これにより、共通電源ショートバーと隣接するように配置された信号ラインまたは電極パターンの間に静電気が発生することを防止できる。
また、本発明は、ゲート駆動部とグラウンドラインの間、画素電源ショートバーとグラウンドラインの間、および共通電源ショートバーとグラウンドラインの間に複数のダミーパターンを具備することで、静電気の発生を防止することができる。
また、本発明は、非表示領域にカラーフィルタを具備し、表示領域に具備されたカラーフィルタと同じ形状にパターン形成することで、非表示領域における透過率と表示領域における透過率との間の差を最小化できる。これにより、本発明は、非表示領域の認知性を最小化させることができる。
本発明において得られる効果は、以上に述べた効果に限定されるものではなく、言及していないまた他の効果は、下記の記載から本発明の属する技術分野において、通常の知識を有する者に明確に理解され得るだろう。
本発明の一実施例に係る表示装置を示す斜視図である。 本発明の一実施例に係る透明表示パネルを概略的に示す平面図である。 図２のＡ領域を拡大した拡大図である。 複数の信号ラインと複数の駆動トランジスタが配置された一実施例を示す図である。 図４のＩ－Ｉ’の一例を示す断面図である。 図２のＢ領域を拡大した拡大図である。 図６のＣ領域を示す図である。 図７のＩＩ－ＩＩ’の一例を示す断面図である。 図７のＩＩＩ－ＩＩＩ’の一例を示す断面図である。 図６のＤ領域を示す図である。 図６のＥ領域を示す図である。 図６のＦ領域を示す図である。 表示領域、第１非表示領域および第２非表示領域にカラーフィルタが具備された例を示す図である。
本明細書の利点および特徴、そしてそれらを達成する方法は、添付の図と共に詳細には後述されている実施例を参照すると明確になるだろう。しかし、本明細書は、以下で開示される実施例に限定されるものではなく、互いに異なる多様な形態で実現されるものであり、単に本実施例は、本明細書の開示を完全にし、本明細書が属する技術分野で通常の知識を有する者に、発明の範疇を完全に知らせるために提供されるものであり、本明細書は、請求項の範疇によってのみ定義される。
本明細書の実施例を説明するために図に示した形状、大きさ、比率、角度、個数などは、例示的なものであって、本明細書が図に示した事項に限定されるものではない。明細書全体にわたって同一参照符号は同一の構成要素を指す。また、本明細書を説明するにおいて、関連する公知技術に対する具体的な説明が、本発明の要旨を不必要に曖昧にすると判断される場合、その詳細な説明は省略する。本明細書で言及した「含む」、「有する」、「からなる」などが使用されている場合、「～だけ」が使用されていない限り、他の部分を追加することができる。構成要素を単数で表現した場合に特に明示的な記載事項がない限り、複数を含む場合を含む。
構成要素を解釈するに当たり、別途の明示的な記載がなくても誤差の範囲を含むものと解釈する。
位置関係についての説明である場合、例えば、「～上に」、「～上部に」、「～下部に」、「～横に」などで２つの部分の位置関係が説明されている場合、「すぐに」または「直接」が使用されていない限り、２つの部分の間に１つ以上の他の部分が位置することもできる。
時間の関係についての説明である場合、例えば、「～後に」、「～に続いて」、「～次に」、「～前に」などで時間的前後関係が説明されている場合、「すぐに」または「直接」が使用されていない以上、連続的でない場合も含むことができる。
第１、第２などが多様な構成要素を記述するために使用されるが、これらの構成要素はこれらの用語によって制限されない。これらの用語は、単に１つの構成要素を他の構成要素と区別するために使用されるものである。したがって、以下で言及される第１構成要素は、本発明の技術的思想内で第２構成要素であることもあり得る。
「少なくとも１つ」の用語は、１つ以上の関連項目から提示可能なすべての組み合わせを含むものと理解されなければならない。例えば、「第１項目、第２項目、および第３項目の中の少なくとも１つ」の意味は、第１項目、第２項目、または第３項目各々だけではなく、第１項目、第２項目、および第３項目の中から２つ以上で提示され得るすべての項目の組み合わせを意味することができる。
本明細書のいくつかの実施例のそれぞれの特徴が部分的または全体的に互いに結合または組み合わせ可能で、技術的に様々な連動および駆動が可能であり、各実施例が互いに対して独立して実施することも可能であり、関連の関係で一緒に実施することもできる。
以下では、本発明に係る透明表示装置の好ましい例を、添付した図を参照して詳細には説明する。各図の構成要素に参照符号を付加することにおいて、同一の構成要素については、たとえ他の図上に表示されていても、可能な限り同一の符号を有することができる。また、本発明を説明するにおいて、関連した公知の構成または機能に対する具体的な説明が、本発明の要旨を曖昧にし得ると判断される場合には、その詳細な説明は省略することができる。
以下、添付した図を参照して、本発明の好ましい実施例を詳細には説明することにする。
図１は、本発明の一実施例に係る表示装置を示す斜視図である。
以下で、Ｘ軸はゲートラインと平行な方向を示し、Ｙ軸はデータラインと平行な方向を示し、Ｚ軸は透明表示装置１００の高さ方向を示す。
本発明の一実施例に係る透明表示装置１００は、有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）で具現された例を中心に説明したが、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、プラズマ表示装置（ＰＤＰ：Ｐｌａｓｍａ ｄｉｓｐｌａｙ Ｐａｎｅｌ）、量子ドット発光表示装置（ＱＬＥＤ：Ｑｕａｎｔｕｍ ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ ｄｉｓｐｌａｙ）または電気泳動表示装置（Ｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ ｄｉｓｐｌａｙ）でも具現され得る。
図１を参照すると、本発明の一実施例に係る透明表示装置１００は、透明表示パネル１１０、ソースドライブ集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ、以下「ＩＣ」という）２１０、軟性フィルム２２０、回路基板２３０、およびタイミング制御部２４０を含む。
透明表示パネル１１０は、互いに向かい合う第１基板１１１と第２基板１１２を含む。第２基板１１２は、封止基板であり得る。第１基板１１１は、プラスチックフィルム（ｐｌａｓｔｉｃ ｆｉｌｍ）、ガラス基板（ｇｌａｓｓ ｓｕｂｓｔｒａｔｅ）、または半導体工程を用いて形成されたシリコンウエハ基板であり得る。第２基板１１２は、プラスチックフィルム、ガラス基板、または封止フィルムであり得る。このような第１基板１１１と第２基板１１２は、透明な材料からなり得る。
スキャン駆動部は、透明表示パネル１１０の表示領域の一側または両側の外側の非表示領域に、ＧＩＰ（ｇａｔｅ ｄｒｉｖｅｒ ｉｎ ｐａｎｅｌ）方式で形成され得る。または、スキャン駆動部は、駆動チップで製作して軟性フィルムに実装し、ＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）方式で透明表示パネル１１０の表示領域の一側または両側の外側の非表示領域に付着することもできる。
ソースドライブＩＣ２１０が、駆動チップで製作される場合、ＣＯＦ（ｃｈｉｐ ｏｎ ｆｉｌｍ）またはＣＯＰ（ｃｈｉｐ ｏｎ ｐａｎｅｌ）方式で軟性フィルム２２０に実装され得る。
透明表示パネル１１０の非表示領域には、電源パッド、データパッドのようなパッドが形成され得る。軟性フィルム２２０には、パッドとソースドライブＩＣ２１０を連結する配線、パッドと回路基板２３０の配線を連結する配線が形成され得る。軟性フィルム２２０は、異方性導電フィルム（ａｎｔｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｎｇ ｆｉｌｍ）を用いて、パッド上に付着され、これにより、パッドと軟性フィルム２２０の配線が連結され得る。
図２は、本発明の一実施例に係る透明表示パネルを概略的に示す平面図であり、図３は、図２のＡ領域を拡大した拡大図である。図４は、複数の信号ラインと複数の駆動トランジスタが配置された一実施例を示す図であり、図５は、図４のＩ－Ｉ’の一例を示す断面図である。
図２～図５を参照すると、第１基板１１１は、画素（Ｐ）が形成され、画像を表示する表示領域（ＤＡ）と、画像を表示しない非表示領域（ＮＤＡ）に区分され得る。
非表示領域（ＮＤＡ）には、複数のパッド（ＰＡＤ）が配置されたパッド領域（ＰＡ）と少なくとも１つのスキャン駆動部２０５を含むことができる。
スキャン駆動部２０５は、スキャンライン（ＳＣＡＮＬ１、ＳＣＡＮＬ２）に接続してスキャン信号を供給する。このようなスキャン駆動部２０５は、ゲートドライブインパネル（ＧＡＴＥ ｄｒｉｖｅｒ ｉｎ ｐａｎｅｌ、ＧＩＰ）方式で、表示領域（ＤＡ）の一側または両側に配置され得る。一例として、図２に示したようにスキャン駆動部２０５は、表示領域（ＤＡ）の両側に配置され得るが、必ずしもこれに限定されるものではない。スキャン駆動部２０５は、表示領域（ＤＡ）の一側にのみ配置することもできる。
表示領域（ＤＡ）は、図３に示したように第１透過領域（ＴＡ１）と第１非透過領域（ＮＴＡ１）を含む。第１透過領域（ＴＡ１）は、外部から入射する光の大部分を通過させる領域で、第１非透過領域（ＮＴＡ１）は、外部から入射する光の大部分を透過させない領域である。一例として、第１透過領域（ＴＡ１）は、光透過率がα％、例えば、９０％より大きい領域であり、第１非透過領域（ＮＴＡ１）は、光透過率がβ％、例えば、５０％より小さい領域であり得る。ここで、αはβより大きい値である。透明表示パネル１１０は、第１透過領域（ＴＡ１）によって、透明表示パネル１１０の背面に位置する事物または背景を見ることができる。
第１非透過領域（ＮＴＡ１）には、複数の画素（Ｐ）および複数の画素（Ｐ）それぞれに信号を供給するための複数の第１信号ライン（ＳＬ１）および複数の第２信号ライン（ＳＬ２）が具備され得る。
複数の第１信号ライン（ＳＬ１）は、第１方向（Ｘ軸方向）に延長され得る。複数の第１信号ライン（ＳＬ１）それぞれは、少なくとも１つのスキャンライン（ＳＣＡＮＬ１、ＳＣＡＮＬ２）を含むことができる。
以下では、第１信号ライン（ＳＬ１）が複数のラインを含む場合、１つの第１信号ライン（ＳＬ１）は、複数のラインからなる信号ライングループを意味することができる。例えば、第１信号ライン（ＳＬ１）が、２つのスキャンラインを含む場合、１つの第１信号ライン（ＳＬ１）は、２つのスキャンラインからなる信号ライングループを意味することができる。
複数の第２信号ライン（ＳＬ２）は、第２方向（Ｙ軸方向）に延長され得る。複数の第２信号ライン（ＳＬ２）は、複数の第１信号ライン（ＳＬ１）と交差し得る。複数の第２信号ライン（ＳＬ２）それぞれは、画素電源ライン（ＶＤＤＬ）および共通電源ライン（ＶＳＳＬ）を含むことができる。一実施例において、複数の第２信号ライン（ＳＬ２）それぞれは、第１データライン（ＤＬ１）、リファレンスライン（ＲＥＦＬ）、および第２データライン（ＤＬ２）をさらに含むことができる。
以下では、第２信号ライン（ＳＬ２）が複数のラインを含む場合、１つの第２信号ライン（ＳＬ２）は、複数のラインからなる信号ライングループを意味することができる。例えば、第２信号ライン（ＳＬ２）が２つのデータライン、画素電源ライン、共通電源ラインおよびリファレンスラインを含む場合、１つの第２信号ライン（ＳＬ２）は、２つのデータライン、画素電源ライン、共通電源ラインおよびリファレンスラインからなる信号ライングループを意味することができる。
隣接する第１信号ライン（ＳＬ１）の間には、第１透過領域（ＴＡ１）が配置され得る。また、隣接する第２信号ライン（ＳＬ２）の間には、第１透過領域（ＴＡ１）が配置され得る。すなわち、第１透過領域（ＴＡ１）は、２つの第１信号ライン（ＳＬ１）および２つの第２信号ライン（ＳＬ２）によって囲まれ得る。
画素（Ｐ）は、第１信号ライン（ＳＬ１）および第２信号ライン（ＳＬ２）の少なくとも１つと重畳するように具備され、所定の光を放出して画像を表示する。発光領域（ＥＡ）は、画素（Ｐ）で光を発光する領域に該当し得る。
画素（Ｐ）のそれぞれは、第１サブ画素（Ｐ１）、第２サブ画素（Ｐ２）、第３サブ画素（Ｐ３）および第４サブ画素（Ｐ４）の中の少なくとも１つを含むことができる。第１サブ画素（Ｐ１）は、緑色光を放出する第１発光領域（ＥＡ１）を含み、第２サブ画素（Ｐ２）は、赤色光を放出する第２発光領域（ＥＡ２）を含み、第３サブ画素（Ｐ３）は、青色光を放出する第３発光領域（ＥＡ３）を含み、第４サブ画素（Ｐ４）は、白色光を放出する第４発光領域（ＥＡ４）を含むように具備され得るが、必ずしもこれに限定されるものではない。画素（Ｐ）それぞれは、赤色、緑色、青色および白色以外の色の光で発光するサブ画素を含むこともできる。また、それぞれのサブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）の配列順序を、様々に変更できる。
以下では、説明の利便性のため、第１サブ画素（Ｐ１）が緑色光を放出する緑色サブ画素であり、第２サブ画素（Ｐ２）が赤色光を放出する赤色サブ画素であって、第３サブ画素（Ｐ３）が青色光を放出する青色サブ画素であって、第４サブ画素（Ｐ４）が白色光を放出する白色サブ画素であるものとして説明する。
第１サブ画素（Ｐ１）および第２サブ画素（Ｐ２）は、第２信号ライン（ＳＬ２）に重畳するように具備され、第２信号ライン（ＳＬ２）に沿って交互に配置され得る。
第３サブ画素（Ｐ３）および第４サブ画素（Ｐ４）は、第１信号ライン（ＳＬ１）に重畳するように具備され、第１信号ライン（ＳＬ１）に沿って交互に配置され得る。
第１信号ライン（ＳＬ１）および第２信号ライン（ＳＬ２）が交差する領域には、図３に示したように第３サブ画素（Ｐ３）および第４サブ画素（Ｐ４）が具備されるが、必ずしもこれに限定されない。
他の実施例において、第１信号ライン（ＳＬ１）および第２信号ライン（ＳＬ２）が交差する領域には、第１サブ画素（Ｐ１）および第２サブ画素（Ｐ２）が具備され得る。このような場合、第３サブ画素（Ｐ３）および第４サブ画素（Ｐ４）は、第１信号ライン（ＳＬ１）および第２信号ライン（ＳＬ２）が交差する領域において、第１サブ画素（Ｐ１）および第２サブ画素（Ｐ２）を間に置いて互いに離隔して配置され得る。
第１サブ画素（Ｐ１）、第２サブ画素（Ｐ２）、第３サブ画素（Ｐ３）および第４サブ画素（Ｐ４）のそれぞれには、キャパシタ、薄膜トランジスタなどを含む回路素子および発光素子が具備され得る。薄膜トランジスタは、スイッチングトランジスタ、センシングトランジスタおよび駆動トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）を含むことができる。
スイッチングトランジスタは、スキャンライン（ＳＣＡＮＬ１、ＳＣＡＮＬ２）に供給されるスキャン信号によってスイッチングされ、データライン（ＤＬ１、ＤＬ２）から供給されるデータ電圧を駆動トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）に供給する役割をする。
センシングトランジスタは、画質低下の原因となる駆動トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）のしきい値電圧の偏差をセンシングする役割をする。
駆動トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）は、スイッチング薄膜トランジスタから供給されるデータ電圧によってスイッチングされ、画素電源ライン（ＶＤＤＬ）から供給される電源からデータ電流を生成し、サブ画素の第１電極１２０に供給する役割をする。駆動トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）は、アクティブ層（ＡＣＴ）、ゲート電極（ＧＥ）、ソース電極（ＳＥ）およびドレイン電極（ＤＥ）を含む。
キャパシタは、駆動トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）に供給されるデータ電圧を１フレームの間維持させる役割をする。キャパシタは、第１キャパシタ電極と第２キャパシタ電極を含むことができる。
詳細には、第１基板１１１上には、アクティブ層（ＡＣＴ）が具備され得る。アクティブ層（ＡＣＴ）は、シリコン系半導体物質または酸化物系半導体物質で形成され得る。
アクティブ層（ＡＣＴ）と第１基板１１１の間には、図５に示したようにアクティブ層（ＡＣＴ）に入射する外部光を遮断するための遮光層（ＬＳ）が具備され得る。遮光層（ＬＳ）は、伝導性を有する物質から成り得、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）および銅（Ｃｕ）の中のいずれか１つまたはこれらの合金からなる単一層または多重層からなり得る。このような場合、遮光層（ＬＳ）とアクティブ層（ＡＣＴ）の間には、バッファ膜（ＢＦ）が具備され得る。
アクティブ層（ＡＣＴ）上には、ゲート絶縁膜（ＧＩ）が具備され得る。ゲート絶縁膜（ＧＩ）は、無機膜、例えばシリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、またはこれらの多重膜で形成され得る。
ゲート絶縁膜（ＧＩ）上には、ゲート電極（ＧＥ）が具備され得る。ゲート電極（ＧＥ）は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）および銅（Ｃｕ）の中のいずれか１つまたはこれらの合金からなる単一層または多重層で形成され得る。
ゲート電極（ＧＥ）上には、層間絶縁膜（ＩＬＤ）が具備され得る。層間絶縁膜（ＩＬＤ）は、無機膜、例えば、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、またはこれらの多重膜で形成され得る。
層間絶縁膜（ＩＬＤ）上には、ソース電極（ＳＥ）およびドレイン電極（ＤＥ）が具備され得る。ソース電極（ＳＥ）およびドレイン電極（ＤＥ）は、ゲート絶縁膜（ＧＩ）と層間絶縁膜（ＩＬＤ）を貫通するコンタクトホールを介して、アクティブ層（ＡＣＴ）に接続し得る。
ソース電極（ＳＥ）およびドレイン電極（ＤＥ）は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）および銅（Ｃｕ）の中のいずれか１つまたはこれらの合金からなる単一層または多重層で形成され得る。
ソース電極（ＳＥ）およびドレイン電極（ＤＥ）上には、駆動トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）を保護するためのパッシベーション膜（ＰＡＳ）が具備され得る。パッシベーション膜（ＰＡＳ）上には、駆動トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）による段差を平坦にするための平坦化膜（ＰＬＮ）が具備され得る。平坦化膜（ＰＬＮ）は、アクリル樹脂（ａｃｒｙｌｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃｒｅｓｉｎ）、ポリアミド樹脂（ｐｏｌｙａｍｉｄｒｅｓｉｎ）、ポリアミド樹脂（ｐｏｌｙｉｍｉｄｒｅｓｉｎ）などの有機膜で形成され得る。
平坦化膜（ＰＬＮ）上には、第１電極１２０、発光層１３０、第２電極１４０からなる発光素子とバンク１２５が具備され得る。
第１電極１２０は、平坦化膜（ＰＬＮ）上に具備され、駆動トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）と連結し得る。詳細には、第１電極１２０は、平坦化膜（ＰＬＮ）を貫通するコンタクトホールを介して、駆動トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）のソース電極（ＳＥ）またはドレイン電極（ＤＥ）連結し得る。これにより、第１電極１２０は、駆動トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）と電気的に連結し得る。
このような第１電極１２０は、サブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）別に具備され得る。第１サブ画素（Ｐ１）に１つの第１電極１２０が形成され、第２サブ画素（Ｐ２）に他の１つの第１電極１２０が形成され、第３サブ画素（Ｐ３）にまた他の１つの第１電極１２０が形成され、第４サブ画素（Ｐ４）にまた他の１つの第１電極１２０が形成され得る。そして、第１電極１２０は、第１透過領域（ＴＡ１）には具備されない。
このような第１電極１２０は、アルミニウムとチタンの積層構造（Ｔｉ／Ａｌ／Ｔｉ）、アルミニウムとＩＴＯの積層構造（ＩＴＯ／Ａｌ／ＩＴＯ）、Ａｇ合金およびＡｇ合金とＩＴＯの積層構造（ＩＴＯ／Ａｇ合金／ＩＴＯ）、ＭｏＴｉ合金、およびＭｏＴｉ合金とＩＴＯの積層構造（ＩＴＯ／ＭｏＴｉ合金／ＩＴＯ）のような反射率の高い金属物質で形成され得る。Ａｇ合金は、銀（Ａｇ）、パラジウム（Ｐｄ）、および銅（Ｃｕ）などの合金であり得る。ＭｏＴｉ合金は、モリブデン（Ｍｏ）およびチタン（Ｔｉ）の合金であり得る。第１電極１２０は、アノード電極であり得る。
バンク１２５は、平坦化膜（ＰＬＮ）上に具備され得る。またバンク１２５は、第１電極１２０の間に具備され得る。そして、バンク１２５は、第１電極１２０それぞれの端部を覆って、第１電極１２０それぞれの一部が露出するように形成され得る。これにより、バンク１２５は、第１電極１２０それぞれの先端に電流が集中して発光効率が低下する問題が発生することを防止できる。
バンク１２５は、サブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）各々の発光領域（ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４）を定義することができる。サブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）それぞれの発光領域（ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４）は、第１電極１２０、発光層１３０、および第２電極１４０が順に積層され、第１電極１２０からの正孔と第２電極１４０からの電子が発光層１３０で互いに結合して発光する領域を示す。この場合、バンク１２５が形成された領域は、光を発光しないので非発光領域となり、バンク１２５が形成されずに第１電極１２０が露出した領域が、発光領域（ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４）となり得る。
バンク１２５は、アクリル樹脂（ａｃｒｙｌｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃｒｅｓｉｎ）、ポリアミド樹脂（ｐｏｌｙａｍｉｄｒｅｓｉｎ）、ポリアミド樹脂（ｐｏｌｙｉｍｉｄｒｅｓｉｎ）などの有機膜で形成され得る。
有機発光層１３０は、第１電極１２０上に具備され得る。有機発光層１３０は、正孔輸送層（ｈｏｌｅｔｒａｎｓｐｏｒｔｉｎｇ ｌａｙｅｒ）、発光層（ｌｉｇｈｔｅｍｉｔｔｉｎｇ ｌａｙｅｒ）、および電子輸送層（ｅｌｅｃｔｒｏｎ ｔｒａｎｓｐｏｒｔｉｎｇ ｌａｙｅｒ）を含むことができる。この場合、第１電極１２０と第２電極１４０に電圧が印加されると、正孔と電子がそれぞれ正孔輸送層と電子輸送層を介して発光層に移動するようになり、発光層で結合して発光することになる。
一実施例において、有機発光層１３０は、サブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）に共通に形成される共通層であり得る。ここで、発光層は、白色光を放出する白色発光層であり得る。
他の実施例において、有機発光層１３０は、発光層がサブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）別に形成され得る。一例として、第１サブ画素（Ｐ１）には緑色光を放出する緑色発光層が形成され、第２サブ画素（Ｐ２）には赤色光を放出する赤色発光層が形成され、第３サブ画素（Ｐ３）には青色光を放出する青色発光層が形成され、第４サブ画素（Ｐ４）には白色光を放出する白色発光層が形成され得る。このような場合、有機発光層１３０の発光層は、第１透過領域（ＴＡ１）に形成されない。
第２電極１４０は、有機発光層１３０およびバンク１２５上に具備され得る。第２電極１４０は、発光領域（ＥＡ）を含む第１非透過領域（ＮＴＡ１）だけでなく、第１透過領域（ＴＡ１）にも具備され得るが、必ずしもこれに限定されない。第２電極１４０は、発光領域（ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４）を含む第１非透過領域（ＮＴＡ１）のみに具備され、透過率向上のために第１透過領域（ＴＡ１）に具備されないこともあり得る。
このような第２電極１４０は、サブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）に共通に形成され、同一の電圧を印加する共通層であり得る。第２電極１４０は、光を透過させることのできる伝導性物質からなり得る。一例として、第２電極１４０は、低抵抗金属物質、例えば、銀（Ａｇ）、またはマグネシウム（Ｍｇ）と銀（Ａｇ）の合金により形成され得る。第２電極１４０は、カソード電極であり得る。
発光素子の上には、封止膜１５０が具備され得る。封止膜１５０は、第２電極１４０上で、第２電極１４０を覆うように形成され得る。封止膜１５０は、有機発光層１３０と第２電極１４０に酸素または水分が浸透するのを防止する役割をする。このために、封止膜１５０は、少なくとも１つの無機膜と少なくとも一の有機膜とを含むことができる。
一方、図５に示していないが、第２電極１４０と封止膜１５０の間に、キャッピング層（Ｃａｐｐｉｎｇ Ｌａｙｅｒ）が追加で形成され得る。
封止膜１５０上には、カラーフィルタ（ＣＦ）が具備され得る。カラーフィルタ（ＣＦ）は、第１基板１１１と向かい合う第２基板１１２の一面上に具備され得る。このような場合、封止膜１５０が具備された第１基板１１１とカラーフィルタ（ＣＦ）が具備された第２基板１１２は、別途の接着層１６０によって合着され得る。ここで、接着層１６０は、透明な接着レジン層（ｏｐｔｉｃａｌｌｙ ｃｌｅａｒ ｒｅｓｉｎ ｌａｙｅｒ， ＯＣＲ）または透明な接着レジンフィルム（ｏｐｔｉｃａｌｌｙ ｃｌｅａｒ ａｄｈｅｓｉｖｅ ｆｉｌｍ、ＯＣＡ）であり得る。
カラーフィルタ（ＣＦ）は、サブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）別にパターン形成され得る。詳細には、カラーフィルタ（ＣＦ）は、第１カラーフィルタ、第２カラーフィルタおよび第３カラーフィルタを含むことができる。第１カラーフィルタは、第１サブ画素（Ｐ１）の発光領域（ＥＡ１）に対応するように配置され、緑色光を透過させる緑色カラーフィルタであり得る。第２カラーフィルタは、第２サブ画素（Ｐ２）の発光領域（ＥＡ２）に対応するように配置され、赤色光を透過させる赤色カラーフィルタであり得る。第３カラーフィルタは、第３サブ画素（Ｐ３）の発光領域（ＥＡ３）に対応するように配置され、青色光を透過させる青色カラーフィルタであり得る。カラーフィルタ（ＣＦ）は、白色サブ画素の第４サブ画素（Ｐ４）の発光領域（ＥＡ４）に対応するように配置される第４カラーフィルタをさらに含むこともできる。このような場合、第４カラーフィルタは、白色光を透過させる透明な有機物質からなり得る。
本発明の一実施例に係る透明表示パネル１１０は、偏光板を使用せず、第２基板１１２にカラーフィルタ（ＣＦ）を形成することを特徴とする。透明表示パネル１１０に偏光板を付着すると、偏光板により透明表示パネル１１０の透過率が減少するようになる。一方、透明表示パネル１１０に偏光板を付着しなければ、外部から入射した光が電極に反射する問題が発生する。
本発明の一実施例に係る透明表示パネル１１０は、偏光板を付着しないことにより透過率が減少することを防止できる。また、本発明の実施例に係る透明表示パネル１１０は、第２基板１１２にカラーフィルタ（ＣＦ）を形成することにより、外部から入射した光の一部をカラーフィルタ（ＣＦ）が吸収し、電極に反射することを防止できる。すなわち、本発明の一実施例に係る透明表示パネル１１０は、透過率を減少させずに外光反射率を減らすことができる。
一方、カラーフィルタ（ＣＦ）の間およびカラーフィルタ（ＣＦ）と第１透過領域（ＴＡ１）の間には、ブラックマトリックス（ＢＭ）が具備され得る。ブラックマトリックス（ＢＭ）は、サブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）間に具備され、隣接するサブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）間に混色が発生することを防止できる。
このようなブラックマトリックス（ＢＭ）は、光を吸収する物質、例えば、可視光線波長帯の光を全て吸収するブラック染料（ｂｌａｃｋｄｙｅ）を含むことができる。
以下では、図４～図５を参照し、第１信号ライン（ＳＬ１）、第２信号ライン（ＳＬ２）および駆動トランジスタ（ＴＲ）が配置された一実施例について、詳細に説明することにする。
前述したように、表示領域（ＤＡ）は、第１透過領域（ＴＡ１）と第１非透過領域（ＮＴＡ１）を含む。第１非透過領域（ＮＴＡ１）は、隣接する透過領域（ＴＡ）間で第１方向（Ｘ軸方向）に延長されるか、または隣接する透過領域（ＴＡ）間で第２方向（Ｙ軸方向）に延長され得る。
第１非透過領域（ＮＴＡ１）には、第２信号ライン（ＳＬ２）および第２信号ライン（ＳＬ２）と重畳するように配置されたサブ画素数（Ｐ１、Ｐ２）それぞれの駆動トランジスタ（ＴＲ１、ＴＲ２）が配置され得る。一例として、第１および第２サブ画素（Ｐ１、Ｐ２）は、第２信号ライン（ＳＬ２）と重畳するように具備され、第２信号ライン（ＳＬ２）に沿って交互に配置され得る。第１非透過領域（ＮＴＡ１）には、第２信号ライン（ＳＬ２）、第１サブ画素（Ｐ１）の第１駆動トランジスタ（ＴＲ１）および第２サブ画素（Ｐ２）の第２駆動トランジスタ（ＴＲ２）が配置され得る。
第２信号ライン（ＳＬ２）は、第１非透過領域（ＮＴＡ１）に具備され、第２方向（Ｙ軸方向）に延長され得る。第２信号ライン（ＳＬ２）は、複数の信号ラインを含むことができ、一例として、電源ラインを含むことができる。電源ラインは、第１電源ラインおよび第２電源ラインを含むことができる。
第１電源ラインは、第１非透過領域（ＮＴＡ１）に具備され、第２方向（Ｙ軸方向）に延長され得る。一実施例において、第１電源ラインは、サブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）それぞれの第１電極１２０に第１電源を供給する画素電源ライン（ＶＤＤＬ）であり得る。
第２電源ラインは、第１非透過領域（ＮＴＡ１）に具備され、第１電源ラインと平行に第２方向（Ｙ軸方向）に延長され得る。一実施例において、第２電源ラインは、サブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）それぞれの第２電極１４０に、第２電源を供給する共通電源ライン（ＶＳＳＬ）であり得る。
一例として、第２信号ライン（ＳＬ２）は、第１データライン（ＤＬ１）、リファレンスライン（ＲＥＦＬ）および第２データライン（ＤＬ２）をさらに含むことができる。
詳細には、リファレンスライン（ＲＥＦＬ）は、第１非透過領域（ＮＴＡ１）に具備され、第２方向（Ｙ軸方向）に延長され得る。リファレンスライン（ＲＥＦＬ）は、表示領域（ＤＡ）に具備されたサブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）それぞれの駆動トランジスタ（ＴＲ）に、基準電圧（または初期化電圧、センシング電圧）を供給することができる。
第１データライン（ＤＬ１）は、第１非透過領域（ＮＴＡ１）に具備され、リファレンスライン（ＲＥＦＬ）の第１側に配置され、第２方向（Ｙ軸方向）に延長され得る。第１データライン（ＤＬ１）は、表示領域（ＤＡ）に具備されたサブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）のうちの少なくとも一部に、データ電圧を供給することができる。
一例として、第１データライン（ＤＬ１）は、リファレンスライン（ＲＥＦＬ）の第１側に配置された第２サブ画素（Ｐ２）の第２駆動トランジスタ（ＴＲ２）および第３サブ画素（Ｐ３）の第３駆動トランジスタ（ＴＲ３）に、第１データ電圧を供給することができる。
第２データライン（ＤＬ２）は、第１非透過領域（ＮＴＡ１）に具備され、リファレンスライン（ＲＥＦＬ）の第２側に配置され、第２方向（Ｙ軸方向）に延長され得る。ここで、リファレンスライン（ＲＥＦＬ）の第２側は、第１側と向き合う側であり得る。例えば、第１側がリファレンスライン（ＲＥＦＬ）の左側であれば、第２側は、リファレンスライン（ＲＥＦＬ）の右側であり得る。第２データライン（ＤＬ２）は、表示領域（ＤＡ）に具備されたサブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）のうち、第１データライン（ＤＬ２）と連結したサブ画素を除いた残りに、データ電圧を供給することができる。
一例として、第２データライン（ＤＬ２）は、リファレンスライン（ＲＥＦＬ）の第２側に配置された第１サブ画素（Ｐ１）の第１駆動トランジスタ（ＴＲ１）および第４サブ画素（Ｐ４）の第４駆動トランジスタ（ＴＲ４）に、第２データ電圧を供給することができる。
本発明の一実施例に係る透明表示パネル１１０は、リファレンスライン（ＲＥＦＬ）が第１および第２データライン（ＤＬ１、ＤＬ２）に隣接して配置されなくても良い。リファレンスライン（ＲＥＦＬ）は、一定の電圧が印加されるのに対し、データライン（ＤＬ１、ＤＬ２）には、データ電圧がパルス形態で印加され得る。リファレンスライン（ＲＥＦＬ）が、データライン（ＤＬ１、ＤＬ２）に隣接するように配置されると、データライン（ＤＬ１、ＤＬ２）に電圧変動が発生する際、リファレンスライン（ＲＥＦＬ）およびデータライン（ＤＬ１、ＤＬ２）の間で、カップリング（ｃａｐａｃｉｔｉｖｅ ｃｏｕｐｌｉｎｇ）によるクロストーク（ｃｒｏｓｓｔａｌｋ）現象が発生し得る。このような場合、リファレンスライン（ＲＥＦＬ）の電圧が変動し得、さらにはサブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）の輝度が変更され得る。これにより、暗線または輝線が発生し得る。
透明表示パネル１１０は、光透過率を確保するために広い面積の第１透過領域（ＴＡ１）が具備され、相対的に狭い面積の第１非透過領域（ＮＴＡ１）が具備され得る。複数の信号ラインは、透過性を有しないので、第１非透過領域（ＮＴＡ１）に配置され得る。ここで、透明表示パネル１１０は、一般表示パネルと比べて狭い面積の第１非透過領域（ＮＴＡ１）に複数の信号ラインが配置されるので、信号ライン間の離隔距離が狭くならざるを得ない。このような理由で、透明表示パネル１１０では、リファレンスライン（ＲＥＦＬ）とデータライン（ＤＬ１、ＤＬ２）間の寄生容量が増加し、カップリングによるクロストーク現象がより深刻に発生し得る。
本発明の実施例に係る透明表示パネル１１０は、限られた空間でリファレンスライン（ＲＥＦＬ）とデータライン（ＤＬ１、ＤＬ２）間の寄生容量を最小化するために、リファレンスライン（ＲＥＦＬ）とデータライン（ＤＬ１、ＤＬ２）を隣接するように配置できない。
詳細には、本発明の実施例に係る透明表示パネル１１０は、リファレンスライン（ＲＥＦＬ）と第１データライン（ＤＬ１）の間に、画素電源ライン（ＶＤＤＬ）または共通電源ライン（ＶＳＳＬ）が配置され、リファレンスライン（ＲＥＦＬ）と第１データライン（ＤＬ１）は隣接して配置できない。また、本発明の実施例に係る透明表示パネル１１０は、リファレンスライン（ＲＥＦＬ）と第２データライン（ＤＬ２）の間に、画素電源ライン（ＶＤＤＬ）または共通電源ライン（ＶＳＳＬ）が配置され、リファレンスライン（ＲＥＦＬ）と第２データライン（ＤＬ２）は隣接して配置できない。画素電源ライン（ＶＤＤＬ）または共通電源ライン（ＶＳＳＬ）は、パルス形態ではなく一定の電源電圧が印加されるので、リファレンスライン（ＲＥＦＬ）に及ぶ影響を非常に少なくすることができる。
すなわち、本発明の実施例に係る透明表示パネル１１０は、リファレンスライン（ＲＥＦＬ）とデータライン（ＤＬ１、ＤＬ２）の間に、異なる信号ラインを配置することで、リファレンスライン（ＲＥＦＬ）とデータライン（ＤＬ１、ＤＬ２）間の離隔距離を増加させることができる。これにより、本発明の一実施例に係る透明表示パネル１１０は、リファレンスライン（ＲＥＦＬ）とデータライン（ＤＬ１、ＤＬ２）の間で寄生容量を減らすことができる。
一方、本発明の一実施例に係る透明表示パネル１１０は、リファレンスライン（ＲＥＦＬ）およびデータライン（ＤＬ１、ＤＬ２）が、互いに異なる層に具備され得る。詳細には、リファレンスライン（ＲＥＦＬ）は、第１層に具備され、データライン（ＤＬ１、ＤＬ２）は、第１層と異なる第２層に具備され得る。
一実施例において、リファレンスライン（ＲＥＦＬ）は、駆動トランジスタ（ＴＲ）を成す構成の中の１つと同一の層に具備され得る。詳細には、リファレンスライン（ＲＥＦＬ）は、駆動トランジスタ（ＴＲ）のアクティブ層（ＡＣＴ）、ゲート電極（ＧＥ）、ソース電極（ＳＥ）およびドレイン電極（ＤＥ）のいずれか１つと同じ層に具備され得る。例えば、リファレンスライン（ＲＥＦＬ）は、図５に示したようにゲート電極（ＧＥ）と同一の層に具備され得る。
一実施例において、データライン（ＤＬ１、ＤＬ２）は、駆動トランジスタ（ＴＲ）および基板１１１の間に具備され得る。一例として，データライン（ＤＬ１、ＤＬ２）は、図５に示したように遮光層（ＬＳ）と同一の層に具備され得る。
本発明の実施例に係る透明表示パネル１１０は、リファレンスライン（ＲＥＦＬ）およびデータライン（ＤＬ１、ＤＬ２）を互いに異なる層に具備することで、限られた空間でリファレンスライン（ＲＥＦＬ）とデータライン（ＤＬ１、ＤＬ２）間の離隔距離を極大化させることができる。これにより、本発明の一実施例に係る透明表示パネル１１０は、リファレンスライン（ＲＥＦＬ）とデータライン（ＤＬ１、ＤＬ２）の間で寄生容量を最小化させられる。
一方、第１駆動トランジスタ（ＴＲ１）および第２駆動トランジスタ（ＴＲ２）は、一直線上に配置されず、ジグザグ形態に配置され得る。詳細には、第１駆動トランジスタ（ＴＲ１）は、図４に示したように、第１非透過領域（ＮＴＡ１）で、第２方向（Ｙ軸方向）と平行な第１中心線の一側に配置され、第２駆動トランジスタ（ＴＲ２）は、第１中心線の右側に配置され得る。
すなわち、第１駆動トランジスタ（ＴＲ１）は、リファレンスライン（ＲＥＦＬ）の第２側に配置され、第２データライン（ＤＬ２）および第１透過領域（ＴＡ１）の間に具備され得る。第２駆動トランジスタ（ＴＲ２）は、リファレンスライン（ＲＥＦＬ）の第１側に配置され、第１データライン（ＤＬ１）および第１透過領域（ＴＡ１）の間に具備され得る。
本発明の一実施例に係る透明表示パネル１１０は、第１駆動トランジスタ（ＴＲ１）および第２駆動トランジスタ（ＴＲ２）を、ジグザグ形態に配置することを特徴とする。
例えば、第１駆動トランジスタ（ＴＲ１）および第２駆動トランジスタ（ＴＲ２）が、リファレンスライン（ＲＥＦＬ）の第１側で一直線上に配置されると仮定する。
第１駆動トランジスタ（ＴＲ１）は、第１データライン（ＤＬ１）に接続し、第２駆動トランジスタ（ＴＲ２）は、第２データライン（ＤＬ２）に接続し得る。ここで、第２駆動トランジスタ（ＴＲ２）と第２データライン（ＤＬ２）を連結する連結ラインは、第１データライン（ＤＬ１）、画素電源ライン（ＶＤＤＬ）、リファレンスライン（ＲＥＦＬ）および共通電源ライン（ＶＳＳＬ）を横断しなければならない。これにより、第２駆動トランジスタ（ＴＲ２）と第２データライン（ＤＬ２）を連結する連結ラインは、長さが長くなり、抵抗によってデータ電圧に損失が発生し得る。
また、第１駆動トランジスタ（ＴＲ１）と第１データライン（ＤＬ１）を連結する連結ラインと第２駆動トランジスタ（ＴＲ２）と第２データライン（ＤＬ２）を連結する連結ラインは、長さが互いに異なるため、データ電圧に偏差が発生し得る。
本発明の一実施例に係る透明表示パネル１１０は、第１駆動トランジスタ（ＴＲ１）と第２データライン（ＤＬ２）を連結する連結ラインと第２駆動トランジスタ（ＴＲ２）と第１データライン（ＤＬ１）を連結する連結ラインが、同一または類似の長さを有するように、第１駆動トランジスタ（ＴＲ１）および第２駆動トランジスタ（ＴＲ２）をジグザグ形態で配置することができる。
これにより、本発明の一実施例に係る透明表示パネル１１０は、第１駆動トランジスタ（ＴＲ１）および第２駆動トランジスタ（ＴＲ２）それぞれに印加される信号電圧に偏差が発生することを防止できる。
また、本発明の一実施例に係る透明表示パネル１１０は、第２および第１データライン（ＤＬ２、ＤＬ１）と第１および第２駆動トランジスタ（ＴＲ１、ＴＲ２）を連結する連結ラインの長さを最小化させることができる。本発明の一実施例に係る透明表示パネル１１０は、データ電圧のような信号電圧に損失が発生することを防止できる。
また、第１非透過領域（ＮＴＡ１）には、第１信号ライン（ＳＬ１）および第１信号ライン（ＳＬ１）と重畳するように配置されたサブ画素（Ｐ３、Ｐ４）それぞれの駆動トランジスタ（ＴＲ３、ＴＲ４）が配置され得る。一例として、第３および第４サブ画素（Ｐ３、Ｐ４）は、第１信号ライン（ＳＬ１）と重畳するように具備され、第１信号ライン（ＳＬ１）に沿って交互に配置され得る。第１非透過領域（ＮＴＡ１）には、第１信号ライン（ＳＬ１）、第３サブ画素（Ｐ３）の第３駆動トランジスタ（ＴＲ３）および第４サブ画素（Ｐ４）の第４駆動トランジスタ（ＴＲ４）が配置され得る。
第１信号ライン（ＳＬ１）は、第１非透過領域（ＮＴＡ１）に具備され、第１方向（Ｘ軸方向）に延長され得る。第１信号ライン（ＳＬ１）は、複数の信号ラインを含むことができ、一例として、少なくとも１つのスキャンライン（ＳＣＡＮＬ１、ＳＣＡＮＬ２）を含むことができる。
以下では、第１非透過領域（ＮＴＡ１）に２つのスキャンライン（ＳＣＡＮＬ１、ＳＣＡＮＬ２）が具備されことを説明しているが、必ずしもこれに限定されるわけではない。第１非透過領域（ＮＴＡ１）には、１つのスキャンラインだけを具備することもできる。
詳細には、第１スキャンライン（ＳＣＡＮＬ１）は、第１非透過領域（ＮＴＡ１）に具備され、第１方向（Ｘ軸方向）に延長され得る。第１スキャンライン（ＳＣＡＮＬ１）は、表示領域（ＤＡ）に具備されたサブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）のうちの少なくとも一部にスキャン信号を供給することができる。
一例として、第１スキャンライン（ＳＣＡＮＬ１）は、第１サブ画素（Ｐ１）の第１駆動トランジスタ（ＴＲ１）および第３サブ画素（Ｐ３）の第３駆動トランジスタ（ＴＲ３）に、第１スキャン信号を供給することができる。
第２スキャンライン（ＳＣＡＮＬ２）は、第１非透過領域（ＮＴＡ１）に具備され、第１方向（Ｘ軸方向）に延長され得る。第２スキャンライン（ＳＣＡＮＬ２）は、表示領域（ＤＡ）に具備されたサブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）のうちの第１スキャンライン（ＳＣＡＮＬ１）と連結したサブ画素を除いた残りに、スキャン信号を供給することができる。
一例として、第２スキャンライン（ＳＣＡＮＬ２）は、第２サブ画素（Ｐ２）の第２駆動トランジスタ（ＴＲ２）および第４サブ画素（Ｐ４）の第４駆動トランジスタ（ＴＲ４）に、第２スキャン信号を供給することができる。
第１および第２スキャンライン（ＳＣＡＮＬ１、ＳＣＮＡＬ２）は、第２信号ライン（ＳＬ２）と異なる層に形成され得る。詳細には、第１および第２スキャンライン（ＳＣＡＮＬ１、ＳＣＮＡＬ２）は、第１データライン（ＤＬ１）、リファレンスライン（ＲＥＦＬ）および第２データライン（ＤＬ２）と異なる層に形成され得る。
一実施例において、第１および第２スキャンライン（ＳＣＡＮＬ１、ＳＣＮＡＬ２）は、駆動トランジスタ（ＴＲ）を成す構成の中の１つと同一の層に具備され得る。詳細には、第１および第２スキャンライン（ＳＣＡＮＬ１、ＳＣＮＡＬ２）は、駆動トランジスタ（ＴＲ）のアクティブ層（ＡＣＴ）、ゲート電極（ＧＥ）、ソース電極（ＳＥ）およびドレイン電極（ＤＥ）のいずれか１つと同一の層に具備され得る。一例として、第１および第２スキャンライン（ＳＣＡＮＬ１、ＳＣＮＡＬ２）は、ソース電極（ＳＥ）およびドレイン電極（ＤＥ）と同一の層に具備され得る。
再び図２を参照すると、非表示領域（ＮＤＡ）は、パッド（ＰＡＤ）が配置されたパッド領域（ＰＡ）および少なくとも１つのスキャン駆動部２０５が具備され得る。
詳細には、非表示領域（ＮＤＡ）は、表示領域（ＤＡ）の一側に配置された第１非表示領域（ＮＤＡ１）、表示領域（ＤＡ）の一側と垂直な他側に配置された第２非表示領域（ＮＤＡ２）、表示領域（ＤＡ）を間に置いて第１非表示領域（ＮＤＡ１）と平行に配置された第３非表示領域（ＮＤＡ３）、および表示領域（ＤＡ）を間に置いて第２非表示領域（ＮＤＡ２）と平行に配置された第４非表示領域（ＮＤＡ４）を含むことができる。ここで、パッド（ＰＡＤ）は、第３非表示領域（ＮＤＡ３）に配置され得る。
第１非表示領域（ＮＤＡ１）には、表示領域（ＤＡ）に具備された複数の画素電源ライン（ＶＤＤＬ）と連結した画素電源ショートバー（ｓｈｏｒｔｉｎｇ ｂａｒ）（ＶＤＤ）、および表示領域（ＤＡ）に具備された複数の共通電源ライン（ＶＳＳＬ）と連結した共通電源ショートバー（ＶＳＳ）が具備され得る。
第２非表示領域（ＮＤＡ２）および第４非表示領域（ＮＤＡ４）の中のいずれか１つには、スキャン駆動部２０５が具備され得る。スキャン駆動部２０５は、スキャンラインに接続してスキャン信号を供給する。このようなスキャン駆動部２０５は、ゲートドライブインパネル（ｇａｔｅｄｒｉｖｅｒ ｉｎ ｐａｎｅｌ、ＧＩＰ）方式で、表示領域（ＤＡ）の一側または両側に配置され得る。一例として、図２に示したようにスキャン駆動部２０５は、第２非表示領域（ＮＤＡ３）に形成され、他の１つのスキャン駆動部２０５は、第４非表示領域（ＮＤＡ４）に形成され得るが、必ずしもこれに限定されるわけではない。スキャン駆動部２０５は、第２非表示領域（ＮＤＡ２）および第４非表示領域（ＮＤＡ４）の中のいずれかに１つのみに形成することもできる。
一方、第１非表示領域（ＮＤＡ１）、第２非表示領域（ＮＤＡ２）、および第４非表示領域（ＮＤＡ４）には、グラウンドライン（ＧＮＤ）が具備され得る。グラウンドライン（ＧＮＤ）は、基板１１１の少なくとも一側の端に具備され得る。一例として、グラウンドライン（ＧＮＤ）は、基板１１１の複数の側のうち、パッド領域（ＰＡ）が配置された側を除いた側の端に沿って具備され得る。
以下では、非表示領域（ＮＤＡ）に具備された画素電源ショートバー（ＶＤＤ）、共通電源ショートバー（ＶＳＳ）、スキャン駆動部２０５およびグラウンドライン（ＧＮＤ）について、より詳細に説明することにする。
図６は、図２のＢ領域を拡大した拡大図である。図７は、図６のＣ領域を示す図であり、図８は、図７のＩＩ－ＩＩ’の一例を示す断面図で、図９は、図７のＩＩＩ－ＩＩＩ’の一例を示す断面図である。図１０は、図６のＤ領域を示す図で、図１１は、図６のＥ領域を示す図で、図１２は、図６のＦ領域を示す図であり、図１３は、表示領域、第１非表示領域および第２非表示領域にカラーフィルタが具備された例を示す図である。
表示領域（ＤＡ）は、図３で説明したように第１非透過領域（ＮＴＡ１）および第１非透過領域（ＮＴＡ１）の間に具備された第１透過領域（ＴＡ１）を含むことができる。第１透過領域（ＴＡ１）は、外部から入射する光の大部分を通過させる領域であり、第１非透過領域（ＮＴＡ１）は、外部から入射する光の大部分を透過させない領域である。
第１非透過領域（ＮＴＡ１）には、画素電源ライン（ＶＤＤＬ）、共通電源ライン（ＶＳＳＬ）、リファレンスライン、データライン、スキャンライン（ＳＣＡＮＬ１、ＳＣＡＮＬ２）、およびサブ画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）が具備され得る。
スキャンライン（ＳＣＡＮＬ１、ＳＣＡＮＬ２）は、第１方向（Ｘ軸方向）に延長され得、表示領域（ＤＡ）で画素電源ライン（ＶＤＤＬ）、共通電源ライン（ＶＳＳＬ）、リファレンスライン、データラインと交差し得る。
画素電源ライン（ＶＤＤＬ）、共通電源ライン（ＶＳＳＬ）、リファレンスライン、データラインは、表示領域（ＤＡ）で第２方向（Ｙ軸方向）に延長され得る。
第１非表示領域（ＮＤＡ１）は、第２非透過領域（ＮＴＡ２）および第２非透過領域（ＮＴＡ２）の間に具備された第２透過領域（ＴＡ２）を含むことができる。第２透過領域（ＴＡ２）は、第１透過領域（ＴＡ１）のように外部から入射する光をほぼそのまま通過させる領域であり、第２非透過領域（ＮＴＡ２）は、第１非透過領域（ＮＴＡ１）のように外部から入射する光の大部分を透過させない領域である。
第２非透過領域（ＮＴＡ２）には、画素電源ショートバー（ＶＤＤ）、共通電源ショートバー（ＶＳＳ）、画素電源ライン（ＶＤＤＬ）および共通電源ライン（ＶＳＳＬ）が具備され得る。
画素電源ショートバー（ＶＤＤ）は、第２非透過領域（ＮＴＡ２）で第１方向（Ｘ軸方向）に延長され得る。ここで、第２非透過領域（ＮＴＡ２）に具備された画素電源ショートバー（ＶＤＤ）は、複数個であり得る。画素電源ショートバー（ＶＤＤ）は、図６に示したように、第１画素電源ショートバー（ＶＤＤ１）および第２画素電源ショートバー（ＶＤＤ２）、すなわち、２つを含むことができるが、必ずしもこれに限定されない。画素電源ショートバー（ＶＤＤ）は、３個以上でもあり得る。
このように画素電源ショートバー（ＶＤＤ）が複数個ある場合、第１画素電源ショートバー（ＶＤＤ１）と第２画素電源ショートバー（ＶＤＤ２）それぞれは、第１方向（Ｘ軸方向）に平行に延長され、互いに離隔配置され得る。そして、第２非透過領域（ＮＴＡ２）には、第１画素電源ショートバー（ＶＤＤ１）および第２画素電源ショートバー（ＶＤＤ２）を連結する第１画素電源連結電極（ＶＤＣ１）および第２画素電源連結電極（ＶＤＣ２）を含むことができる。
第１画素電源連結電極（ＶＤＤＣ１）は、図１０に示したように第２方向に延長され、第１画素電源ショートバー（ＶＤＤ１）と第２画素電源ショートバー（ＶＤＤ２）の少なくとも一端を連結することができる。一例として、１つの第１画素電源連結電極（ＶＤＤＣ１）は、第１画素電源ショートバー（ＶＤＤ１）の一端と第２画素電源ショートバー（ＶＤＤ２）の一端を連結することができる。他の１つの第１画素電源連結電極（ＶＤＤＣ１）は、第１画素電源ショートバー（ＶＤＤ１）の他端と、第２画素電源ショートバー（ＶＤＤ２）の他端を連結することができる。
本発明の一実施例に係る透明表示パネル１１０は、複数の画素電源ショートバー（ＶＤＤ１、ＶＤＤ２）の先端を連結させることを特徴とする。電極パターンは、先端に電流が集まる現象が発生し得る。このような電極パターンは、先端が突出して互いに隣接して配置されると、電流が集まる現象により先端と先端の間で静電気が発生し得る。本発明の一実施例に係る透明表示パネル１１０は、複数の画素電源ショートバー（ＶＤＤ１、ＶＤＤ２）の先端を、第１画素電源連結電極（ＶＤＣ１）を介して連結させることにより、複数の画素電源ショートバー（ＶＤＤ１、ＶＤＤ２）それぞれの先端に電流が集まらないようにすることができる。これにより、本発明の一実施例に係る透明表示パネル１１０は、複数の画素電源ショートバー（ＶＤＤ１、ＶＤＤ２）が隣接するように配置された異なる電極または信号ラインとの間に静電気が発生することを防止できる。
一方、第２画素電源連結電極（ＶＤＤＣ２）は、第２非透過領域（ＮＴＡ２）で第２方向（Ｙ軸方向）に延長され、第１画素電源ショートバー（ＶＤＤ１）と第２画素電源ショートバー（ＶＤＤ２）を連結することができる。第２画素電源連結電極（ＶＤＤＣ２）は、２つの第１画素電源連結電極（ＶＤＣ１）の間に配置され得る。詳細には、第２画素電源連結電極（ＶＤＤＣ２）は、第１画素電源ショートバー（ＶＤＤ１）と第２画素電源ショートバー（ＶＤＤ２）それぞれの一端を連結する１つの第１画素電源連結電極（ＶＤＤＣ１）、および第１画素電源ショートバー（ＶＤＤ１）と第２画素電源ショートバー（ＶＤＤ２）それぞれの他端を連結する他の１つの第１画素電源連結電極（ＶＤＤＣ１）間に複数個が配置され得る。
このような第２画素電源連結電極（ＶＤＤＣ２）は、１つのラインからなり得るが、必ずしもこれに限定されるものではない。第２画素電源連結電極（ＶＤＤＣ２）は、互いに離隔した複数のラインからなっても良い。
本発明の一実施例に係る透明表示パネル１１０は、第２非透過領域（ＮＴＡ２）で第２方向に具備された第２画素電源連結電極（ＶＤＤＣ２）を複数のラインで具備することにより、複数の信号ラインが具備された第１非透過領域（ＮＴＡ１）と類似した構造を有するようにすることができる。これにより、本発明の一実施例に係る透明表示パネル１１０は、表示領域（ＤＡ）と第１非透過領域（ＮＴＡ１）の間の差異を最小化させることができる。
一方、第１画素電源ショートバー（ＶＤＤ１）と第２画素電源ショートバー（ＶＤＤ２）の間には、第２透過領域（ＴＡ２）が具備され得る。
第１画素電源ショートバー（ＶＤＤ１）と第２画素電源ショートバー（ＶＤＤ２）の間に具備された第２透過領域（ＴＡ２）は、表示領域（ＤＡ）に具備された第１透過領域（ＴＡ１）と実質的に同一の形状または同一の光透過率を有することができる。ここで、実質的に同一の形状は、平面上で現れる形状の性質が同一であることを意味する。大きさまたは比率は、同じであることも異なることもある。
一例として、表示領域（ＤＡ）に具備された第１透過領域（ＴＡ１）は、矩形形状を有することができ、角が尖ったり丸かったりするが、必ずしもこれに限定されるわけではない。このような場合、第２透過領域（ＴＡ２）もまた、矩形形状を有することができ、角が尖ったり丸くかったりし得る。
一方、第１画素電源ショートバー（ＶＤＤ１）と第２画素電源ショートバー（ＶＤＤ２）が具備された第２非透過領域（ＮＴＡ２）は、第１方向と垂直な第２方向の幅（Ｗ２）が、表示領域（ＤＡ）に具備された第１非透過領域（ＮＴＡ１）の第２方向の幅（Ｗ１）と実質的に同一であり得る。
第１画素電源ショートバー（ＶＤＤ１）と第２画素電源ショートバー（ＶＤＤ２）それぞれは、第２非透過領域（ＮＴＡ２）内で第１方向に配置され得る。これにより、第１画素電源ショートバー（ＶＤＤ１）と第２画素電源ショートバー（ＶＤＤ２）それぞれは、図７に示したように第２非透過領域（ＮＴＡ２）の第２方向の幅（Ｗ２）と同一の幅（Ｗ３）を有するか、または第２非透過領域（ＮＴＡ２）の第２方向の幅（Ｗ２）より狭い幅（Ｗ３）を有することができる。
結果的に、第１非表示領域（ＮＤＡ１）に配置された複数の画素電源ショートバー（ＶＤＤ）は、表示領域（ＤＡ）に具備された第１非透過領域（ＮＴＡ１）の第２方向の幅（Ｗ１）と同一の幅（Ｗ３）を有するか、第１非透過領域（ＮＴＡ１）の第２方向の幅（Ｗ１）より狭い幅（Ｗ３）を有することができる。
一方、第２画素電源連結電極（ＶＤＤＣ２）は、第１画素電源ショートバー（ＶＤＤ１）と第２画素電源ショートバー（ＶＤＤ２）の間で、第２方向に延長され得る。第２画素電源連結電極（ＶＤＤＣ２）が具備された第２非透過領域（ＮＴＡ２）は、第１方向の幅（Ｗ５）が表示領域（ＤＡ）に具備された第１非透過領域（ＮＴＡ１）の第１方向の幅（Ｗ４）と実質同一であり得る。
第２画素電源連結電極（ＶＤＤＣ２）は、第２非透過領域（ＮＴＡ２）内で第２方向に配置され得る。これにより、第２画素電源連結電極（ＶＤＤＣ２）は、第２非透過領域（ＮＴＡ２）の第１方向の幅（Ｗ５）と同一の幅（Ｗ６）を有するか、または第２非透過領域（ＮＴＡ２）の第１方向の幅（Ｗ５）よりも狭い幅（Ｗ６）を有することができる。
第２画素電源連結電極（ＶＤＤＣ２）は、１つのラインで具備され得るが、必ずしもこれに限定されない。第２画素電源連結電極（ＶＤＤＣ２）は、図７に示したように複数のラインで具備することもできる。また、第２画素電源連結電極（ＶＤＤＣ２）は、第２非透過領域（ＮＴＡ２）内で共通電源ライン（ＶＳＳＬ）と平行に配置することもできる。このような場合、第２画素電源連結電極（ＶＤＤＣ２）は、第２非透過領域（ＮＴＡ２）の第１方向の幅（Ｗ５）より狭い幅（Ｗ６）を有することができる。
本発明の一実施例に係る透明表示パネル１１０は、第１非表示領域（ＮＤＡ１）に具備された複数の画素電源ショートバー（ＶＤＤ）が、広い幅を有しない。本発明の一実施例に係る透明表示パネル１１０は、画素電源ショートバー（ＶＤＤ）の幅（Ｗ３）を、表示領域（ＤＡ）に具備された第１非透過領域（ＮＴＡ１）の幅（Ｗ１）と同一または狭く形成することにより、第１非表示領域（ＮＤＡ１）内で第２透過領域（ＴＡ２）を広く確保することができる。
一方、本発明の一実施例に係る透明表示パネル１１０は、画素電源ショートバー（ＶＤＤ）を複数個で形成することにより、画素電源ショートバー（ＶＤＤ）の総面積を増加させることができる。
さらに、本発明の実施例に係る透明表示パネル１１０は、画素電源ショートバー（ＶＤＤ）の総面積をより増加させるために、画素電源ショートバー（ＶＤＤ）を複数の金属層に形成することができる。
詳細には、画素電源ショートバー（ＶＤＤ）は、複数の金属層からなり得る。一例として、第１画素電源ショートバー（ＶＤＤ１）および第２画素電源ショートバー（ＶＤＤ２）それぞれは、図８に示したように、第１金属層（ＶＤＤ１－１、ＶＤＤ２－１）および第１金属層（ＶＤＤ１－１、ＶＤＤ２－１）上に具備された第２金属層（ＶＤＤ１－２、ＶＤＤ２）を含むことができる。第２金属層（ＶＤＤ１－２、ＶＤＤ２－２）は、少なくとも一部で第１金属層（ＶＤＤ１－１、ＶＤＤ２－１）と重畳し、第１コンタクトホール（ＣＨ１）を介して互いに接続し得る。
ここで、第１画素電源ショートバー（ＶＤＤ１）および第２画素電源ショートバー（ＶＤＤ２）それぞれの第１金属層（ＶＤＤ１－１、ＶＤＤ２－１）は、表示領域（ＤＡ）から延長された画素電源ライン（ＶＤＬ）と同一の層に具備され得る。一例として、第１画素電源ショートバー（ＶＤＤ１）および第２画素電源ショートバー（ＶＤＤ２）それぞれの第１金属層（ＶＤＤ１－１、ＶＤＤ２－１）は、遮光層（ＬＳ）と同一の層に具備され得る。第１画素電源ショートバー（ＶＤＤ１）および第２画素電源ショートバー（ＶＤＤ２）それぞれの第１金属層（ＶＤＤ１－１、ＶＤＤ２－１）は、遮光層（ＬＳ）と同時に同一の物質で具備され得る。
第１画素電源ショートバー（ＶＤＤ１）および第２画素電源ショートバー（ＶＤＤ２）それぞれの第２金属層（ＶＤＤ１－２、ＶＤＤ２－２）は、抵抗が低く、不透明な金属物質からなり得る。一例として、第１画素電源ショートバー（ＶＤＤ１）および第２画素電源ショートバー（ＶＤＤ２）それぞれの第２金属層（ＶＤＤ１－２、ＶＤＤ２－２）は、表示領域（ＤＡ）に具備された駆動トランジスタ（Ｔ）のソース電極（ＳＥ）およびドレイン電極（ＤＥ）と同一の層に具備され得る。第１画素電源ショートバー（ＶＤＤ１）および第２画素電源ショートバー（ＶＤＤ２）それぞれの第２金属層（ＶＤＤ１－２、ＶＤＤ２－２）は、駆動トランジスタ（Ｔ）のソース電極（ＳＥ）およびドレイン電極（ＤＥ）と同時に同一の物質で具備され得る。このような場合、第１画素電源ショートバー（ＶＤＤ１）および第２画素電源ショートバー（ＶＤＤ２）それぞれの第２金属層（ＶＤＤ１－２、ＶＤＤ２－２）は、層間絶縁膜（ＩＬＤ）、ゲート絶縁膜（ＧＩ）およびバッファ層（ＢＦ）を貫通する複数の第１コンタクトホール（ＣＨ１）を介して、第１金属層（ＶＤＤ１－１、ＶＤＤ２）に接続し得る。
本発明の実施例に係る透明表示パネル１１０は、第１非表示領域（ＮＤＡ１）に具備される複数の画素電源ショートバー（ＶＤＤ１、ＶＤＤ２）それぞれを二重層で具備することにより、画素電源ショートバー（ＶＤＤ）の総面積を増加させることができる。これにより、本発明の実施例に係る透明表示パネル１１０は、画素電源ショートバー（ＶＤＤ）の幅（Ｗ３）を狭く形成するにもかかわらず、画素電源ショートバー（ＶＤＤ）の抵抗が増加することを防止できる。
また、本発明の実施例に係る透明表示パネル１１０は、第１画素電源ショートバー（ＶＤＤ１）および第２画素電源ショートバー（ＶＤＤ２）それぞれの第２金属層（ＶＤＤ１－２、ＶＤＤ２－２）を、複数の第１コンタクトホール（ＣＨ１）を介して、第１画素電源ショートバー（ＶＤＤ１）および第２画素電源ショートバー（ＶＤＤ２）それぞれの第１金属層（ＶＤＤ１－１、ＶＤＤ２－１）に接続させることで、第１金属層（ＶＤＤ１－１、ＶＤＤ２－１）と第２金属層（ＶＤＤ１－２、ＶＤＤ２－２）が、安定的に接続し得るようにする。
共通電源ショートバー（ＶＳＳ）は、第２非透過領域（ＮＴＡ２）で第１方向（Ｘ軸方向）に延長し得る。ここで、第２非透過領域（ＮＴＡ２）に具備された共通電源ショートバー（ＶＳＳ）は、複数個であり得る。共通電源ショートバー（ＶＳＳ）は、図６に示したように、第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）、すなわち、３つを含むことができるが、必ずしもこれに限定されるわけではない。共通電源ショートバー（ＶＳＳ）は、２つまたは４つ以上でもあり得る。
このように共通電源ショートバー（ＶＳＳ）が複数個の場合、第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）それぞれは、第１方向（Ｘ軸方向）に平行に延長され、互いに離隔して配置され得る。そして、第２非透過領域（ＮＴＡ２）には、第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）を連結する第１共通電源連結電極（ＶＳＳＣ１）および第２共通電源連結電極（ＶＳＳＣ２）を含むことができる。
第１共通電源連結電極（ＶＳＳＣ１）は、図１０に示したように第２方向に延長され、第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）の少なくとも一端を連結することができる。一例として、１つの第１共通電源連結電極（ＶＳＳＣ１）は、第１共通電源ショートバー（ＶＳＳ１）の一端、第２共通電源ショートバー（ＶＳＳ２）の一端および第３共通電源ショートバー（ＶＳＳ３）の一端を連結することができる。他の１つの第１共通電源連結電極（ＶＳＳＣ１）は、第１共通電源ショートバー（ＶＳＳ１）の他端、第２共通電源ショートバー（ＶＳＳ２）の他端および第３共通電源ショートバー（ＶＳＳ３）の他端を連結することができる。
本発明の一実施例に係る透明表示パネル１１０は、複数の共通電源ショートバー（ＶＳＳ１、ＶＳＳ２、ＶＳＳ３）の先端を連結させることを特徴とする。電極パターンは、先端に電流が集まる現象が発生し得る。このような電極パターンは、先端が突出して互いに隣接して配置されると、電流が集まる現象により先端と先端の間で静電気が発生し得る。本発明の一実施例に係る透明表示パネル１１０は、複数の共通電源ショートバー（ＶＳＳ１、ＶＳＳ２、ＶＳＳ３）の先端を、第１共通電源連結電極（ＶＳＳＣ１）を介して連結させることにより、複数の共通電源ショートバー（ＶＳＳ１、ＶＳＳ２、ＶＳＳ３）それぞれの先端に電流が集まらないようにすることができる。これにより、本発明の一実施例に係る透明表示パネル１１０は、複数の共通電源ショートバー（ＶＳＳ１、ＶＳＳ２、ＶＳＳ３）等が隣接するように配置された他の電極または信号ライン間に静電気が発生することを防止できる。
一方、第２共通電源連結電極（ＶＳＳＣ２）は、第２非透過領域（ＮＴＡ２）で第２方向（Ｙ軸方向）に延長され、第１共通電源ショートバー（ＶＳＳ１）と第２共通電源ショートバー（ＶＳＳ２）を連結するか、または第２共通電源ショートバー（ＶＳＳ２）と第３共通電源ショートバー（ＶＳＳ３）を連結することができる。第２共通電源連結電極（ＶＳＳＣ２）は、２つの第１共通電源連結電極（ＶＳＳＣ１）の間に配置され得る。詳細には、第２共通電源連結電極（ＶＳＳＣ２）は、第１共通電源ショートバー（ＶＳＳ１）の一端、第２共通電源ショートバー（ＶＳＳ２）の一端および第３共通電源ショートバー（ＶＳＳ３）の一端を連結する１つの第１共通電源連結電極（ＶＳＳＣ１）、および第１共通電源ショートバー（ＶＳＳ１）の他端、第２共通電源ショートバー（ＶＳＳ２）の他端および第３共通電源ショートバー（ＶＳＳ３）の他端を連結する他の１つの第１共通電源連結電極（ＶＳＳＣ１）の間に複数個配置され得る。
このような第２共通電源連結電極（ＶＳＳＣ２）は、１つのラインからなり得るが、必ずしもこれに限定されるものではない。第２共通電源連結電極（ＶＳＳＣ２）は、互いに離隔した複数のラインからなることもできる。
本発明の一実施例に係る透明表示パネル１１０は、第２非透過領域（ＮＴＡ２）で第２方向に具備された第２共通電源連結電極（ＶＳＳＣ２）を複数のラインで具備することで、複数の信号ラインが具備された第１非透過領域（ＮＴＡ１）と類似した構造を有することができるようにできる。これにより、本発明の一実施例に係る透明表示パネル１１０は、表示領域（ＤＡ）と第１非表示領域（ＮＴＡ１）の間の差異を最小化させることができる。
一方、第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）の間には、第２透過領域（ＴＡ２）が具備され得る。
第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）の間に具備された第２透過領域（ＴＡ２）は、表示領域（ＤＡ）に具備された第１透過領域（ＴＡ１）と実質的に同一の形状を有することができる。ここで、実質的に同一の形状は、平面上で現れる形状の性質が同一であることを意味する。大きさまたは比率は、同じであることも異なることもあり得る。
一例として、表示領域（ＤＡ）に具備された第１透過領域（ＴＡ１）は、矩形形状を有することができ、角が尖ったり丸かったりするが、必ずしもこれに限定されるわけではない。このような場合、第２透過領域（ＴＡ２）も矩形形状を有することができ、角が尖ったり丸かったりし得る。
一方、第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）が具備された第２非透過領域（ＮＴＡ２）は、第１方向と垂直な第２方向の幅（Ｗ７）が、表示領域（ＤＡ）に具備された第１非透過領域（ＮＴＡ１）の第２方向の幅（Ｗ１）と実質的に同じであり得る。
第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）それぞれは、第２非透過領域（ＮＴＡ２）内で第１方向に配置され得る。これにより、第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）それぞれは、図７に示したように第２非透過領域（ＮＴＡ２）の第２方向の幅（Ｗ７）と同一の幅（Ｗ８）を有するか、または第２非透過領域（ＮＴＡ２）の第２方向の幅（Ｗ７）より狭い幅（Ｗ８）を有することができる。
結果的に、第１非表示領域（ＮＤＡ１）に配置された複数の共通電源ショートバー（ＶＳＳ）は、表示領域（ＤＡ）に具備された第１非透過領域（ＮＴＡ１）の第２方向の幅（Ｗ１）と同一の幅（Ｗ８）を有するか、第１非透過領域（ＮＴＡ１）の第２方向の幅（Ｗ１）よりも狭い幅（Ｗ８）を有し得る。
一方、第２共通電源連結電極（ＶＳＳＣ２）は、第１共通電源ショートバー（ＶＳＳ１）と第２共通電源ショートバー（ＶＳＳ２）の間または第２共通電源ショートバー（ＶＳＳ２）と第３共通電源ショートバー（ＶＳＳ３）の間で、第２方向に延長され得る。第２共通電源連結電極（ＶＳＳＣ２）が具備された第２非透過領域（ＮＴＡ２）は、第１方向の幅（Ｗ９）が、表示領域（ＤＡ）に具備された第１非透過領域（ＮＴＡ１）の第１方向の幅（Ｗ４）と実質的に同一であり得る。
第２共通電源連結電極（ＶＳＳＣ２）は、第２非透過領域（ＮＴＡ２）内で第２方向に配置され得る。これにより、第２共通電源連結電極（ＡＳＳＣ２）は、第２非透過領域（ＮＴＡ２）の第１方向の幅（Ｗ９）と同一の幅（Ｗ１０）を有するか、第２非透過領域（ＮＴＡ２）の第１方向の幅（Ｗ９）より狭い幅（Ｗ１０）を有することができる。
第２共通電源連結電極（ＶＳＳＣ２）は、１つのラインで具備され得るが、必ずしもこれに限定されるものではない。第２共通電源連結電極（ＶＳＳＣ２）は、図７に示したように複数のラインで具備することもできる。このような場合、第２共通電源連結電極（ＡＳＳＣ２）は、第２非透過領域（ＮＴＡ２）の第１方向の幅（Ｗ９）より狭い幅（Ｗ１０）を有することができる。
本発明の一実施例に係る透明表示パネル１１０は、第１非表示領域（ＮＤＡ１）に具備された複数の共通電源ショートバー（ＶＳＳ）が、広い幅を有しない。本発明の一実施例に係る透明表示パネル１１０は、共通電源ショートバー（ＶＳＳ）の幅（Ｗ８）を、表示領域（ＤＡ）に具備された第１非透過領域（ＮＴＡ１）の幅（Ｗ１）と同一または狭く形成することで、第１非表示領域（ＮＤＡ１）内で第２透過領域（ＴＡ２）を広く確保することができる。
一方、本発明の実施例に係る透明表示パネル１１０は、共通電源ショートバー（ＶＳＳ）を複数個で形成することで、共通電源ショートバー（ＶＳＳ）の総面積を増加させることができる。
さらに、本発明の一実施例に係る透明表示パネル１１０は、共通電源ショートバー（ＶＳＳ）の総面積をさらに増加させるため、共通電源ショートバー（ＶＳＳ）を複数の金属層に形成することができる。
詳細には、共通電源ショートバー（ＶＳＳ）は、複数の金属層からなり得る。一例として、第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）それぞれは、図９に示したように第１金属層（ＶＳＳ１－１、ＶＳＳ２－１）および第１金属層（ＶＳＳ１－１、ＶＳＳ２－１）上に具備された第２金属層（ＶＳＳ１－２、ＶＳＳ２）を含むことができる。第２金属層（ＶＳＳ１－２、ＶＳＳ２－２）は、少なくとも一部で第１金属層（ＶＳＳ１－１、ＶＳＳ２－１）と重畳し、第２コンタクトホール（ＣＨ２）を介して互いに接続し得る。
ここで、第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）それぞれの第１金属層（ＶＳＳ１－１、ＶＳＳ２－１）は、表示領域（ＤＡ）から延長された共通電源ライン（ＶＳＳＬ）と同一の層に具備され得る。一例として、第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）それぞれの第１金属層（ＶＳＳ１－１、ＶＳＳ２－１）は、遮光層（ＬＳ）と同一の層に具備され得る。第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）それぞれの第１金属層（ＶＳＳ１－１、ＶＳＳ２－１）は、遮光層（ＬＳ）と同時に同一の物質で具備され得る。
第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）それぞれの第２金属層（ＶＳＳ１－２、ＶＳＳ２－２）は、抵抗が低く不透明な金属物質からなり得る。一例として、第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）それぞれの第２金属層（ＶＳＳ１－２、ＶＳＳ２－２）は、表示領域（ＤＡ）に具備された駆動トランジスタ（Ｔ）のソース電極（ＳＥ）およびドレイン電極（ＤＥ）と同じ層に具備され得る。第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）それぞれの第２金属層（ＶＳＳ１－２、ＶＳＳ２－２）は、駆動トランジスタ（Ｔ）のソース電極（ＳＥ）およびドレイン電極（ＤＥ）と同時に同じ物質で具備され得る。このような場合、第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）それぞれの第２金属層（ＶＳＳ１－２、ＶＳＳ２－２）は、層間絶縁膜（ＩＬＤ）、ゲート絶縁膜（ＧＩ）およびバッファ層（ＢＦ）を貫通する複数の第２コンタクトホール（ＣＨ２）を介して、第１金属層（ＶＳＳ１－１、ＶＳＳ２－１）に接続し得る。
本発明の一実施例に係る透明表示パネル１１０は、第１非表示領域（ＮＤＡ１）に具備される複数の共通電源ショートバー（ＶＳＳ１、ＶＳＳ２、ＶＳＳ３）それぞれを、二重層で具備することで、共通電源ショートバー（ＶＳＳ）の総面積を増加させることができる。これにより、本発明の一実施例に係る透明表示パネル１１０は、共通電源ショートバー（ＶＳＳ）の幅（Ｗ７）を狭く形成するにもかかわらず、共通電源ショートバー（ＶＳＳ）の抵抗が増加することを防止できる。
また、本発明の一実施例に係る透明表示パネル１１０は、第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）それぞれの第２金属層（ＶＳＳ１－２、ＶＳＳ２－２）を複数の第２コンタクトホール（ＣＨ２）を介して、第１共通電源ショートバー（ＶＳＳ１）、第２共通電源ショートバー（ＶＳＳ２）および第３共通電源ショートバー（ＶＳＳ３）それぞれの第１金属層（ＶＳＳ１－１、ＶＳＳ２－１）に接続させることで、第１金属層（ＶＳＳ１－１、ＶＳＳ２－１）と第２金属層（ＶＳＳ１－２、ＶＳＳ２－２）が安定的に接続し得るようにする。
一方、第１非表示領域（ＮＤＡ１）は、第２非透過領域（ＮＴＡ２）の少なくとも一部に複数のダミーパターン（ＤＰ）が具備され得る。ここで、複数のダミーパターン（ＤＰ）は、他の構成と電気的に連結しないフローティングパターンであり得る。詳細には、複数のダミーパターン（ＤＰ）は、表示領域（ＤＡ）と画素電源ショートバー（ＶＤＤ）の間に具備された複数の第１ダミーパターン（ＤＰ１）および画素電源ショートバー（ＶＤＤ）と共通電源ショートバー（ＶＳＳ）の間に具備された複数の第２ダミーパターン（ＤＰ２）を含むことができる。
表示領域（ＤＡ）と画素電源ショートバー（ＶＤＤ）との間には、画素電源ライン（ＶＤＤＬ）および共通電源ライン（ＶＳＳＬ）の他に、他の電極や信号ラインを具備しなくても良い。このような場合、表示領域（ＤＡ）と画素電源ショートバー（ＶＤＤ）の間に配置された第２非透過領域（ＮＴＡ２）は、第１非透過領域（ＮＴＡ１）または画素電源ショートバー（ＶＤＤ）および共通電源ショートバー（ＶＳＳ）を具備した第２非透過領域（ＮＴＡ２）と比較して、光透過率が大きく高いことがあり得る。これにより、表示領域（ＤＡ）と画素電源ショートバー（ＶＤＤ）の間の領域が、他の領域との光透過率または視感（視覚）の違いで認知され得る。
本発明の一実施例に係る透明表示パネル１１０は、表示領域（ＤＡ）と画素電源ショートバー（ＶＤＤ）の間に具備された第２非透過領域（ＮＴＡ２）で、画素電源ライン（ＶＤＤＬ）および共通電源ライン（ＶＳＳＬ）を除く領域に、複数の第１ダミーパターン（ＤＰ１）を配置することができる。
複数の第１ダミーパターン（ＤＰ１）は、伝導性物質で形成され得る。一実施例において、複数の第１ダミーパターン（ＤＰ１）は、遮光層（ＬＳ）、ゲート電極（ＧＥ）、ソース電極（ＳＥ）およびドレイン電極（ＤＥ）のいずれか１つと同一の層に同一の物質からなり得る。もし、複数の第１ダミーパターン（ＤＰ１）が、画素電源ライン（ＶＤＤＬ）または共通電源ライン（ＶＳＳＬ）と同一の層に配置される場合、複数の第１ダミーパターン（ＤＰ１）は、画素電源ライン（ＶＤＤＬ）または共通電源ライン（ＶＳＳＬ）と離隔して配置され得る。
一方、画素電源ショートバー（ＶＤＤ）と共通電源ショートバー（ＶＳＳ）の間には、共通電源ライン（ＶＳＳＬ）の他に、他の電極や信号ラインが具備されなくても良い。このような場合、画素電源ショートバー（ＶＤＤ）と共通電源ショートバー（ＶＳＳ）の間に配置された第２非透過領域（ＮＴＡ２）は、第１非透過領域（ＮＴＡ１）または画素電源ショートバー（ＶＤＤ）および共通電源ショートバー（ＶＳＳ）を具備した第２非透過領域（ＮＴＡ２）と比較して、光透過率が大きく高いことがあり得る。これにより、画素電源ショートバー（ＶＤＤ）と共通電源ショートバー（ＶＳＳ）の間の領域が、他の領域との光透過率または視感の違いで認知され得る。
本発明の一実施例に係る透明表示パネル１１０は、画素電源ショートバー（ＶＤＤ）と共通電源ショートバー（ＶＳＳ）の間に具備された第２非透過領域（ＮＴＡ２）において、共通電源ライン（ＶＳＳＬ）を除く領域に、複数の第２ダミーパターン（ＤＰ２）を配置することができる。
複数の第２ダミーパターン（ＤＰ２）は、伝導性物質で形成され得る。一実施例において、複数の第２ダミーパターン（ＤＰ２）は、遮光層（ＬＳ）、ゲート電極（ＧＥ）、ソース電極（ＳＥ）およびドレイン電極（ＤＥ）の中のいずれか１つと同一の層に同一の物質からなり得る。もし、複数の第２ダミーパターン（ＤＰ２）が、共通電源ライン（ＶＳＳＬ）と同一の層に配置される場合、複数の第２ダミーパターン（ＤＰ２）は、共通電源ライン（ＶＳＳＬ）と離隔して配置され得る。
さらに図６を参照すると、第２非表示領域（ＮＤＡ２）は、第３非透過領域（ＮＴＡ３）、第３透過領域（ＴＡ３）、第４非透過領域（ＮＴＡ４）および第４透過領域（ＴＡ４）を含むことができる。第３透過領域（ＴＡ３）および第４透過領域（ＴＡ４）は、第１透過領域（ＴＡ１）のように外部から入射する光をほぼそのまま通過させる領域であり、第３非透過領域（ＮＴＡ３）および第４非透過領域（ＮＴＡ４）は、第１非透過領域（ＮＴＡ１）のように外部から入射する光の大部分を透過させない領域である。図６を参照すると、第３透過領域（ＴＡ３）は、第３非透過領域（ＮＴＡ３）の間に位置し、第４透過領域（ＴＡ４）は、第４非透過領域（ＮＴＡ４）の間に位置することができる。第３透過領域（ＴＡ３）および第４透過領域（ＴＡ４）が、第３非透過領域（ＮＴＡ３）および第４非透過領域（ＮＴＡ４）それぞれに挟まれた形状を有するため、第３非透過領域（ＮＴＡ３）および第４非透過領域（ＮＴＡ４）それぞれは、連続的な領域であり得る。第３透過領域（ＴＡ３）は、第３非透過領域（ＮＴＡ３）のセグメントの間に位置し、第４透過領域（ＴＡ４）は、第４非透過領域（ＮＴＡ４）のセグメントの間に位置することができる。第３非透過領域（ＮＴＡ３）は、第３透過領域（ＴＡ３）を囲むことができ、第４非透過領域（ＮＴＡ４）は、第４透過領域（ＴＡ４）を囲むことができる。図６に詳細に示していないが、第３非透過領域（ＮＴＡ３）は、多数の第３透過領域（ＴＡ３）と接することができ、第４非透過領域（ＮＴＡ３）は、多数の第４透過領域（ＴＡ４）と接することができる。
第２非表示領域（ＮＤＡ２）に具備された第３透過領域（ＴＡ３）および第４透過領域（ＴＡ４）それぞれは、表示領域（ＤＡ）に具備された第１透過領域（ＴＡ１）と実質的に同一の形状または同一の光透過率を有することができる。ここで、実質的に同一の形状は、平面上で現れる形状の性質が同一であることを意味する。大きさまたは比率は、同じであっても異なっていても良い。
一例として、表示領域（ＤＡ）に具備される第１透過領域（ＴＡ１）は、矩形形状を有することができ、角が尖ったり丸かったりするが、必ずしもこれに限定されるわけではない。このような場合、第３透過領域（ＴＡ３）および第４透過領域（ＴＡ４）も、矩形形状を有することができ、角が尖ったり丸かったりし得る。
そして、第２非表示領域（ＮＤＡ２）に具備された第３非透過領域（ＮＴＡ３）および第４非透過領域（ＮＴＡ４）それぞれは、表示領域（ＤＡ）に具備された第１非透過領域（ＮＴＡ１）と第２方向の幅（Ｗ１）または第１方向の幅（Ｗ４）と実質的に同一であり得る。
第３非透過領域（ＮＴＡ３）には、表示領域（ＤＡ）に具備されたスキャンライン（ＳＣＡＮＬ１、ＳＣＡＮＬ２）と連結し、スキャン信号を供給するゲート駆動部が具備され得る。ゲート駆動部は、複数の回路部および複数の信号ラインを含むことができる。ここで、複数の信号ラインは、第１方向（Ｘ軸方向）に延長された複数の第１ライン（Ｌ１）および第２方向（Ｙ軸方向）に延長された複数の第２ライン（Ｌ２）を含むことができる。
ゲート駆動部の複数の信号ラインの中で少なくとも１つが、先端がグラウンドライン（ＧＮＤ）に向かって突出し得る。そして、表示領域（ＤＡ）の第１透過領域（ＴＡ１）と同一の形状を有する透過領域を形成するため、グラウンドライン（ＧＮＤ）は、分岐してゲート駆動部に向かって突出し得る。このような場合、ゲート駆動部の信号ラインの先端とグラウンドライン（ＧＮＤ）から分岐した電極パターンの先端が、互いに隣接して配置され得る。ゲート駆動部の信号ラインの先端とグラウンドライン（ＧＮＤ）の先端の間では、電流が集まる現象によって静電気が発生し得、これによって焼損（ｂｕｒｎｔ）現象が発生し得る。
本発明の一実施例に係る透明表示パネル１１０は、図１１および図１２に示したようにゲート駆動部とグラウンドライン（ＧＮＤ）の間に複数の第３ダミーパターン（ＤＰ３）を具備することにより、ゲート駆動部とグラウンドライン（ＧＮＤ）の間の離隔距離を増加させることができる。
より詳細には、本発明の一実施例に係る透明表示パネル１１０は、グラウンドライン（ＧＮＤ）を１つのライン形態で形成し、ゲート駆動部の複数の信号ライン（Ｌ１、Ｌ２）とグラウンドライン（ＧＮＤ）の間に、複数の第３ダミーパターン（ＤＰ３）を具備することができる。ここで、複数の第３ダミーパターン（ＤＰ３）は、第４非透過領域（ＮＴＡ４）に具備され得、他の構成と電気的に連結しないフローティングパターンであり得る。第３ダミーパターン（ＤＰ３）は、グラウンドライン（ＧＮＤ）と実質的に同じ物質からなり得、グラウンドライン（ＧＮＤ）と同じ層に位置することができる。一実施例において、第３ダミーパターン（ＤＰ３）およびグラウンドライン（ＧＮＤ）は、導電性物質であるか、またはこれを含むことができる。例えば、第３ダミーパターン（ＤＰ３）およびグラウンドライン（ＧＮＤ）は、金属物質であり得る。
これにより、本発明の一実施例に係る透明表示パネル１１０は、ゲート駆動部とグラウンドライン（ＧＮＤ）の間に静電気が発生することを防止できる。
また、複数の第３ダミーパターン（ＤＰ３）は、画素電源ショートバー（ＶＤＤ）とグラウンドライン（ＧＮＤ）の間、および共通電源ショートバー（ＶＳＳ）とグラウンドライン（ＧＮＤ）の間にも具備され得る。詳細には、複数の第３ダミーパターン（ＤＰ３）は、図６および図１０に示したように、第１画素電源連結電極（ＶＤＤＣ１）とグラウンドライン（ＧＮＤ）の間、および第１共通電源連結電極（ＶＳＳＣ１）とグラウンドライン（ＧＮＤ）の間に具備され得る。
本発明の一実施例に係る透明表示パネル１１０は、複数の第３ダミーパターン（ＤＰ３）により、第１画素電源連結電極（ＶＤＤＣ１）とグラウンドライン（ＧＮＤ）の間の離隔距離を増加させ、これにより、第１画素電源連結電極（ＶＤＤＣ１）とグラウンドライン（ＧＮＤ）の間に静電気が発生することを防止できる。
また、本発明の一実施例に係る透明表示パネル１１０は、複数の第３ダミーパターン（ＤＰ３）により、第１共通電源連結電極（ＶＳＳＣ１）とグラウンドライン（ＧＮＤ）の間の離隔距離を増加させ、これにより、第１共通電源連結電極（ＶＳＳＣ１）とグラウンドライン（ＧＮＤ）の間に静電気が発生することを防止できる。
一方、図６～図１２では、第１非表示領域（ＮＤＡ１）および第２非表示領域（ＮＤＡ２）についてのみ説明している。しかし、第３非表示領域（ＮＤＡ３）もまた、第２非表示領域（ＮＤＡ２）と実質的に同一の構造を有することができ、このような場合、第２非表示領域（ＮＤＡ２）に関する説明と同一なので、これについての詳細な説明は省略することにする。
本発明の一実施例による透明表示パネル１１０は、第１非表示領域（ＮＤＡ１）、第２非表示領域（ＮＤＡ２）および表示領域（ＤＡ）それぞれの透過度を類似に有することができる。このため、本発明の一実施例に係る透明表示パネル１１０は、単位面積内に具備された第２透過領域（ＴＡ２）の面積、単位面積内に具備された第３透過領域（ＴＡ３）の面積および単位面積内に具備された第４透過領域（ＴＡ４）の面積のうち、少なくとも１つを単位面積内に具備された第１透過領域（ＴＡ１）の面積と同一に設計することができる。ここで、「単位面積内に具備された透過領域の面積」は、全面積の単位面積あたりの透過面積を示すことができる。例えば、表示領域（ＤＡ）で第１非透過領域（ＮＴＡ１）は、表示領域（ＤＡ）の第１領域を占め、第１透過領域（ＴＡ１）は、表示領域（ＤＡ）の第２領域を占めることができる。表示領域（ＤＡ）の単位面積（例：１０ｃｍ２）は、第１非透過領域（ＮＴＡ１）が占める第１領域の単位領域（例：２ｃｍ２）および第１透過領域（ＴＡ１）が占める第２領域の単位領域（例：８ｃｍ２）を含むことができる。このように、「単位面積内に具備された第１透過領域（ＴＡ１）の面積」は、第１領域自体の単位領域（例：８ｃｍ２）を表すこともでき、単位面積に対する第１領域の割合（例：８ｃｍ２／１０ｃｍ２または８０％）を表すこともできる。単位面積当たりの透過領域（ＴＡ１、ＴＡ２、ＴＡ３、ＴＡ４）の面積は、均一な透過率を有するために、実質的に同一であることが有利であり得る。透明表示パネル１１０の電源が切れた状態で、表示領域（ＤＡ）の透過率と非表示領域（ＮＤＡ１～ＮＤＡ４）の透過率が異なると、透明表示パネル１１０を通じて事物や背景を見ることが一定でないことがあり得る。例えば、表示領域（ＤＡ）と接する非表示領域（ＮＤＡ１～ＮＤＡ４）の透過率が、表示領域（ＤＡ）より著しく低ければ、透明表示パネル１１０を通じて見える事物や背景の上に暗い枠やフレームが見えることがあり得る。
これにより、本発明の一実施例に係る透明表示パネル１１０は、第１非表示領域（ＮＤＡ１）および第２非表示領域（ＮＤＡ２）でも、表示領域（ＤＡ）に類似な透過度を具現することができる。
さらに、本発明の一実施例に係る透明表示パネル１１０は、第１非表示領域（ＮＤＡ１）に具備された第２非透過領域（ＮＴＡ２）、第２非透過領域（ＮＤＡ２）に具備された第３非透過領域（ＮＴＡ３）、第４非透過領域（ＮＴＡ４）にも、カラーフィルタ（ＣＦ１、ＣＦ２、ＣＦ３、ＣＦ４）を具備することができる。
より詳細には、第１非表示領域（ＮＤＡ１）に具備された第２非透過領域（ＮＴＡ２）、第２非表示領域（ＮＤＡ２）に具備された第３非透過領域（ＮＴＡ３）および第４非透過領域（ＮＴＡ４）には、カラーフィルタ（ＣＦ１、ＣＦ２、ＣＦ３、ＣＦ４）およびカラーフィルタ（ＣＦ１、ＣＦ３、ＣＦ４）の間に形成されたブラックマトリクス（未図示）が、具備され得る。ここで、カラーフィルタ（ＣＦ１、ＣＦ２、ＣＦ３、ＣＦ４）は、図１３に示したように表示領域（ＤＡ）に具備されたカラーフィルタ（ＣＦ１、ＣＦ２、ＣＦ３、ＣＦ４）と同じ形状で、第１非表示領域（ＮＤＡ１）および第２非表示領域（ＮＤＡ２）に、パターンが形成され得る。
そして、第１非表示領域（ＮＤＡ１）に具備された第２透過領域（ＴＡ２）、第２非表示領域（ＮＤＡ２）に具備された第３透過領域（ＴＡ３）および第４透過領域（ＮＴＡ４）には、透過率を高めるために、図１３に示したようにカラーフィルタ（ＣＦ１、ＣＦ２、ＣＦ３、ＣＦ４）およびブラックマトリックス（未図示）が具備され得るが、具備されなくても良い。
これにより、本発明の一実施例に係る透明表示パネル１１０は、第１非表示領域（ＮＤＡ１）および第２非表示領域（ＮＤＡ２）での透過度と、表示領域（ＤＡ）での透過度の差を最小化させることができる。
以上、添付した図を参照し、本発明の実施例をさらに詳細に説明したが、本発明は、必ずしもこのような実施例に限定されるわけではなく、本発明の技術思想を逸脱しない範囲内で様々な変形実施することができる。したがって、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであり、このような実施例によって、本発明の技術思想の範囲が限定されるものではない。したがって、以上で記述した実施例は、あらゆる面で例示的なものであり、限定的ではないものと理解されなければならない。本発明の保護範囲は、請求範囲によって解釈されなければならず、それと同等の範囲内にある全ての技術思想は、本発明の権利範囲に含まれるものと解釈されなければならない。
１００：透明表示装置
１１０：透明表示パネル
１１１：第１基板
１１２：第２基板
１２０：第１電極
１２５：バンク
１３０：有機発光層
１４０：第２電極
１５０：封止膜
１６０：接着層
１７０：カラーフィルタ層
２０５：スキャン駆動部
ＶＤＤＬ：画素電源ライン
ＶＳＳＬ：共通電源ライン
ＤＬ１、ＤＬ２：データライン
ＲＥＦＬ：リファレンスライン
ＳＣＡＮＬ１、ＳＣＡＮＬ２：スキャンライン
ＧＮＤ：グラウンドライン
ＶＤＤ：画素電源ショートバー
ＶＳＳ：共通電源ショートバー

Claims (29)

  1. 複数のサブ画素が配置された表示領域、前記表示領域の一方に配置された第１非表示領域および前記表示領域の他方に配置された第２非表示領域が具備された基板と、
    前記基板上で前記第１非表示領域に具備され、第１方向に平行に延長された複数の電源ショートバーと、
    前記基板上で前記表示領域に具備され、第２方向に延長され、前記複数の電源ショートバーに連結した複数の電源ラインと、
    前記複数の電源ライン間に具備された第１透過領域と、
    前記複数の電源ショートバー間に具備され、前記第１透過領域と同形状を有する第２透過領域とを含み、
    前記複数の電源ショートバーが、少なくとも一端で連結した透明表示装置。
  2. 前記複数の電源ショートバーそれぞれが、一端が第２方向に延長された１つの第１電源連結電極と連結し、他端が第２方向に延長された他の１つの第１電源連結電極と連結した、請求項１に記載の透明表示装置。
  3. 前記表示領域が、前記複数のサブ画素が具備された第１非透過領域および前記第１非透過領域の間に具備された前記第１透過領域を含み、
    前記第１非表示領域は、前記複数の電源ショートバーが具備された第２非透過領域および前記第２非透過領域の間に具備された前記第２透過領域を含み、
    前記第２非透過領域において前記複数の電源ショートバーを連結する複数の第２電源連結電極を含む、請求項１に記載の透明表示装置。
  4. 前記複数の第２電源連結電極それぞれが、複数の連結ラインを含む、請求項３に記載の透明表示装置。
  5. 前記第２非透過領域が、前記第１非透過領域と前記第１方向の幅が等しい、請求項３に記載の透明表示装置。
  6. 前記第２非透過領域が、前記第１非透過領域と前記第２方向の幅が等しい、請求項３に記載の透明表示装置。
  7. 単位面積内に具備された前記第１透過領域の面積および前記単位面積内に具備された前記第２透過領域の面積が、同一である、請求項３に記載の透明表示装置。
  8. 前記第２非透過領域において、前記複数の電源ショートバー上に具備されたカラーフィルタを含む、請求項３に記載の透明表示装置。
  9. 前記複数のサブ画素それぞれが、第１電極と、有機発光層と第２電極とを含み、
    前記電源ラインは、前記第１電極に第１電源を供給する画素電源ラインまたは前記第２電極に第２電源を供給する共通電源ラインである、請求項１に記載の透明表示装置。
  10. 前記第２非表示領域に具備されたスキャン駆動部を含み、
    前記第２非表示領域が、前記スキャン駆動部を具備した第３非透過領域と前記第３非透過領域の間に具備された第３透過領域とを含み、
    前記第３透過領域は、前記第１透過領域と同一の形状を有する、請求項１に記載の透明表示装置。
  11. 前記第２非表示領域に具備されたスキャン駆動部と、
    前記第１非表示領域および前記第２非表示領域において、前記基板の端に沿って配置されたグラウンドラインと、
    前記グラウンドラインと前記スキャン駆動部の間、および前記グラウンドラインと前記電源ショートバーの間に具備された複数のダミーパターンとをさらに含み、
    前記第２非表示領域が、前記複数のダミーパターンが具備された第４非透過領域および前記第４非透過領域の間に具備された第４透過領域を含み、
    前記第４透過領域は、前記第１透過領域と同一の形状を有する、請求項１に記載の透明表示装置。
  12. 前記複数のダミーパターンが、前記グラウンドラインと同じ層に同じ物質からなる、請求項１１に記載の透明表示装置。
  13. 前記複数のダミーパターンが、前記スキャン駆動部および前記グラウンドラインと離隔して配置される、請求項１１に記載の透明表示装置。
  14. 前記複数のダミーパターンが、前記電源ショートバーと離隔して配置される、請求項１１に記載の透明表示装置。
  15. 複数のサブ画素が配置された表示領域、前記表示領域の一方に配置された第１非表示領域および前記表示領域の他方に配置された第２非表示領域を具備した基板と、
    前記基板上で、前記第１非表示領域に具備され、第１方向に平行に延長され、相互に離隔して配置された複数の画素電源ショートバーと、
    前記複数の画素電源ショートバーそれぞれの先端を連結する第１画素電源連結電極と、
    前記基板上で、前記第１非表示領域に具備され、前記第１方向に平行に延長され、相互に離隔して配置された複数の共通電源ショートバーと、
    前記複数の共通電源ショートバーそれぞれの先端を連結する第１共通電源連結電極とを含む、透明表示装置。
  16. 前記基板上で、前記表示領域に具備され、第２方向に延長され、前記複数の画素電源ショートバーに連結した複数の画素電源ラインと、
    前記基板上で、前記表示領域に具備され、前記第２方向に延長され、前記複数の共通電源ショートバーに連結した複数の共通電源ラインとを含む、請求項１５に記載の透明表示装置。
  17. 前記表示領域が、前記複数のサブ画素が具備された第１非透過領域および前記第１非透過領域の間に具備された第１透過領域を含み、
    前記第１非表示領域は、前記複数の画素電源ショートバー、前記第１画素電源連結電極、前記複数の共通電源ショートバーおよび前記第１共通電源連結電極を具備した第２非透過領域および前記第２非透過領域の間に具備された第２透過領域を含み、
    前記第２透過領域は、前記第１透過領域と第２方向の幅が同一な、請求項１５に記載の透明表示装置。
  18. 前記第２透過領域が、前記第１透過領域と同一の光透過率を有する、請求項１７に記載の透明表示装置。
  19. 前記第２透過領域が、前記第１透過領域と同一の形状を有する、請求項１７に記載の透明表示装置。
  20. 前記第２非表示領域に具備されたスキャン駆動部を含み、
    前記第２非表示領域が、前記スキャン駆動部を具備した第３非透過領域および前記第３非透過領域の間に具備された第３透過領域を含み、
    前記第３透過領域は、前記第１透過領域と同一の光透過率を有する、請求項１５に記載の透明表示装置。
  21. 前記第２非表示領域に具備されたスキャン駆動部と、
    前記第１非表示領域および前記第２非表示領域において、前記基板の端に沿って配置されたグラウンドラインと、
    前記グラウンドラインと前記スキャン駆動部の間および前記グラウンドラインと前記画素電源ショートバー、前記共通電源ショートバーを含む電源ショートバーの間に具備された複数のダミーパターンとをさらに含み、
    前記第２非表示領域が、前記複数のダミーパターンが具備された第４非透過領域および前記第４非透過領域の間に具備された第４透過領域を含み、
    前記第４透過領域は、前記第１透過領域と同一の形状を有する、請求項１５に記載の透明表示装置。
  22. 前記の複数のダミーパターンが、金属物質からなる、請求項２１に記載の透明表示装置。
  23. 前記複数のダミーパターンが、前記スキャン駆動部、前記グラウンドライン、前記複数の画素電源ショートバーおよび前記複数の共通電源ショートバーに離隔して配置される、請求項２１に記載の透明表示装置。
  24. 前記複数の画素電源ショートバーが、第１金属層および前記第１金属層上に具備された第２金属層からなる、請求項１５に記載の透明表示装置。
  25. 前記画素電源ショートバーの第２金属層が、前記画素電源ショートバーの第１金属層と少なくとも一部が重畳し、第１コンタクトホールを介して前記画素電源ショートバーの第１金属層に連結する、請求項２４に記載の透明表示装置。
  26. 前記複数の画素電源ショートバーのうち、前記表示領域に最も隣接する画素電源ショートバーの第１金属層で第２方向に延長され、前記表示領域に具備された複数のサブ画素に第１電源を供給する複数の画素電源ラインを含む、請求項２４に記載の透明表示装置。
  27. 前記複数の共通電源ショートバーが、第１金属層および前記第１金属層上に具備された第２金属層からなる、請求項１５に記載の透明表示装置。
  28. 前記共通電源ショートバーの第２金属層が、前記共通電源ショートバーの第１金属層と少なくとも一部が重畳し、第２コンタクトホールを介して前記共通電源ショートバーの第１金属層に連結する、請求項２７に記載の透明表示装置。
  29. 前記複数の共通電源ショートバーのうち、前記表示領域に最も隣接する共通電源ショートバーの第１金属層で第２方向に延長され、前記表示領域に具備された複数のサブ画素に第２電源を供給する複数の共通電源ラインを含む、請求項２７に記載の透明表示装置。
JP2021198974A 2020-12-23 2021-12-08 透明表示装置 Active JP7208344B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200181748A KR20220090837A (ko) 2020-12-23 2020-12-23 투명 표시 장치
KR10-2020-0181748 2020-12-23

Publications (2)

Publication Number Publication Date
JP2022100254A true JP2022100254A (ja) 2022-07-05
JP7208344B2 JP7208344B2 (ja) 2023-01-18

Family

ID=80038455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021198974A Active JP7208344B2 (ja) 2020-12-23 2021-12-08 透明表示装置

Country Status (7)

Country Link
US (1) US20220199755A1 (ja)
JP (1) JP7208344B2 (ja)
KR (1) KR20220090837A (ja)
CN (1) CN114664893A (ja)
DE (1) DE102021134086A1 (ja)
GB (1) GB2603603B (ja)
TW (1) TWI798965B (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09325361A (ja) * 1996-06-04 1997-12-16 Sharp Corp アクティブマトリクス基板の製造方法
KR20050068148A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 오프-스트레스신호 인가를 위한 신호 패드가 구비된액정표시장치
US20130208017A1 (en) * 2012-02-14 2013-08-15 Bon-Seog Gu Organic light emitting display apparatus
US20160163770A1 (en) * 2014-12-05 2016-06-09 Lg Display Co., Ltd. Transparent organic light emitting display device and method of manufacturing the same
JP2017040876A (ja) * 2015-08-21 2017-02-23 株式会社ジャパンディスプレイ 表示装置
JP2017120408A (ja) * 2015-12-31 2017-07-06 エルジー ディスプレイ カンパニー リミテッド 表示装置
KR20200115430A (ko) * 2020-09-25 2020-10-07 엘지디스플레이 주식회사 투명 유기 발광 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070039433A (ko) * 2005-10-08 2007-04-12 삼성전자주식회사 표시장치
JP4579890B2 (ja) * 2005-11-15 2010-11-10 三星電子株式会社 表示装置とその製造方法
CN101630072B (zh) * 2008-07-18 2012-01-11 群康科技(深圳)有限公司 液晶显示面板
CN103163668B (zh) * 2011-12-15 2015-09-23 武汉天马微电子有限公司 液晶显示装置的检测装置
KR20140024572A (ko) * 2012-08-20 2014-03-03 삼성디스플레이 주식회사 표시판
KR102140042B1 (ko) * 2014-03-27 2020-08-03 엘지디스플레이 주식회사 표시장치 어레이 기판
CN111312064A (zh) * 2019-11-25 2020-06-19 深圳市华星光电半导体显示技术有限公司 透明显示屏及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09325361A (ja) * 1996-06-04 1997-12-16 Sharp Corp アクティブマトリクス基板の製造方法
KR20050068148A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 오프-스트레스신호 인가를 위한 신호 패드가 구비된액정표시장치
US20130208017A1 (en) * 2012-02-14 2013-08-15 Bon-Seog Gu Organic light emitting display apparatus
US20160163770A1 (en) * 2014-12-05 2016-06-09 Lg Display Co., Ltd. Transparent organic light emitting display device and method of manufacturing the same
JP2017040876A (ja) * 2015-08-21 2017-02-23 株式会社ジャパンディスプレイ 表示装置
JP2017120408A (ja) * 2015-12-31 2017-07-06 エルジー ディスプレイ カンパニー リミテッド 表示装置
KR20200115430A (ko) * 2020-09-25 2020-10-07 엘지디스플레이 주식회사 투명 유기 발광 표시 장치

Also Published As

Publication number Publication date
GB202117244D0 (en) 2022-01-12
GB2603603A (en) 2022-08-10
KR20220090837A (ko) 2022-06-30
JP7208344B2 (ja) 2023-01-18
TW202226203A (zh) 2022-07-01
TWI798965B (zh) 2023-04-11
US20220199755A1 (en) 2022-06-23
GB2603603B (en) 2023-02-08
DE102021134086A1 (de) 2022-06-23
CN114664893A (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
US11288999B2 (en) Display device
EP3843155A1 (en) Transparent display device
KR20210083805A (ko) 투명 표시 장치
KR20210085135A (ko) 투명 표시 장치
KR20210085495A (ko) 투명 표시 장치
KR20210157640A (ko) 투명 표시 장치
US20220199746A1 (en) Transparent display device
JP2022100254A (ja) 透明表示装置
KR20220012680A (ko) 투명 표시 장치
US20220165819A1 (en) Transparent display device
US20220165837A1 (en) Transparent display device
JP7301119B2 (ja) 透明表示装置
US20220190095A1 (en) Transparent display device
US20220208886A1 (en) Display device
US20220199728A1 (en) Transparent display device
US20220190096A1 (en) Transparent display device
EP4207971A1 (en) Transparent display apparatus
EP4202903A1 (en) Transparent display apparatus
KR20220091348A (ko) 투명 표시 장치
CN114678401A (zh) 显示装置
KR20230018844A (ko) 투명 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230105

R150 Certificate of patent or registration of utility model

Ref document number: 7208344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150