KR20050068148A - 오프-스트레스신호 인가를 위한 신호 패드가 구비된액정표시장치 - Google Patents

Abstract

본 발명의 액정표시장치는 오프-스트레스(off-stress)신호 인가를 위한 신호 패드를 다수개 형성함으로써 상기 오프 스트레스의 비정상적인 인가에 의한 화질불량을 개선하기 위한 것으로, 화상표시 영역과 화상비표시 영역으로 구분되는 어레이 기판; 상기 기판의 화상표시 영역에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인; 상기 각 화소영역에 액티브층을 포함하여 형성된 스위칭소자; 상기 기판의 화상비표시 영역에 상기 액티브층을 포함하여 형성된 복수개의 단위소자; 상기 화상비표시 영역의 외곽에 형성되며, 모든 데이터라인에 연결되어 있는 쇼트 바; 및 상기 쇼트 바에 연결되어 오프-스트레스신호를 모든 데이터라인에 인가하는 복수개의 데이터전압 인가 패드를 포함한다.

Description

오프-스트레스신호 인가를 위한 신호 패드가 구비된 액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE HAVING PAD FOR IMPRESSING OFF-STRESS SIGNAL}

본 발명은 피모스(PMOS) 박막 트랜지스터를 구비한 액정표시장치에 관한 것으로, 특히 오프-스트레스(off-stress)신호 인가를 위한 신호 패드를 다수개 형성함으로써 상기 오프 스트레스의 비정상인가에 의한 화질불량을 개선할 수 있는 오프-스트레스신호 인가를 위한 신호 패드가 구비된 액정표시장치에 관한 것이다.

최근의 정보화 사회에서 디스플레이는 시각정보 전달매체로서 그 중요성이 더 한층 강조되고 있으며, 향후 주요한 위치를 점하기 위해서는 저소비전력화, 박형화, 경량화, 고화질화 등의 요건을 충족시켜야 한다. 현재 평판 디스플레이(Flat Panel Display; FPD)의 주력 제품인 액정표시장치(Liquid Crystal Display; LCD)는 디스플레이의 이러한 조건들을 만족시킬 수 있는 성능뿐만 아니라 양산성까지 갖추었기 때문에, 이를 이용한 각종 신제품 창출이 급속도로 이루어지고 있으며 기존의 브라운관(Cathode Ray Tube; CRT)을 점진적으로 대체할 수 있는 핵심부품 산업으로서 자리 잡았다.

일반적으로, 액정표시장치는 매트릭스(matrix) 형태로 배열된 액정셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 상기 액정셀들의 광투과율을 조절함으로써 원하는 화상을 표시할 수 있도록 한 표시장치이다.

상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘(amorphous silicon) 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.

비정질 실리콘 박막 트랜지스터 기술은 1979년 영국의 LeComber 등에 의하여 개념이 확립되어 1986년에 3" 액정 휴대용 텔레비전으로써 실용화되었고 최근에는 50" 이상의 대면적 박막 트랜지스터 액정표시장치가 개발되었다.

그러나, 상기 비정질 실리콘 박막 트랜지스터는 캐리어(carrier)인 전자의 전계효과 이동도(field effect mobility)(<1cm²/Vsec)로는 1MHz 이상의 고속 동작을 요구하는 CMOS(Complementary Metal Oxide Semiconductor) 등과 같은 주변회로에 이용하는데는 한계가 있다.

이에 따라 전계효과 이동도가 상기 비정질 실리콘 박막 트랜지스터에 비해 큰 다결정 실리콘(polycrystalline silicon) 박막 트랜지스터를 이용하여 유리기판 위에 화소부와 구동회로부를 동시에 집적하는 연구가 활발히 진행되고 있다.

다결정 실리콘 박막 트랜지스터 기술은 1982년에 액정 컬러 텔레비전이 개발된 이후로 캠코더 등의 소형 모듈에 적용하고 있으며, 비정질 실리콘 박막 트랜지스터에 비해 낮은 감광도와 높은 전계효과 이동도를 실현할 수 있으므로 화소 어레이(pixel array)와 구동회로를 동일 기판에 직접 제작할 수 있다는 장점이 있다.

이러한 집적화에 의해 종래 필요하였던 구동 집적회로(driver Integrated Circuit; driver IC)와 화소 어레이를 연결하는 추가 공정이 불필요하여 생산성 및 신뢰성이 크게 향상될 수 있으며, 전술한 바와 같이 상기 다결정 실리콘 박막의 우수한 특성으로 인해 더 작고 뛰어난 성능의 박막 트랜지스터의 제작이 가능하다는 장점이 있다.

즉, 이동도의 증가는 구동 화소수를 결정하는 구동회로부의 동작 주파수를 향상시킬 수 있으며 이로 인한 표시장치의 고정세화가 용이해지며, 또한 화소부의 신호 전압의 충전시간의 감소로 전달 신호의 왜곡이 줄어들어 화질 향상을 기대할 수 있다.

이하, 도 1을 참조하여 액정표시장치의 구조에 대해서 자세히 살펴본다.

도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 평면도로서, 어레이 기판에 구동회로부를 집적시킨 구동회로 일체형 액정표시장치를 나타내고 있다.

도면에 도시된 바와 같이, 구동회로 일체형 액정표시장치(10)는 크게 어레이 기판(20)과 컬러필터 기판(30) 및 상기 어레이 기판(20)과 컬러필터 기판(30) 사이에 형성된 액정층(미도시)으로 이루어져 있다.

상기 어레이 기판(20)은 단위 화소들이 매트릭스 형태로 배열된 화상표시 영역인 화소부(25)와 상기 화소부(25)의 외곽에 위치한 게이트 구동회로부(24)와 데이터 구동회로부(23)로 구성된 구동회로부로 이루어져 있다.

한편, 어레이 기판(20)의 구동회로부(23, 24)는 컬러필터 기판(30)에 비해 돌출된 상기 어레이 기판(20)의 일측 장(長)변에 데이터 구동회로부(23)가 위치하며, 상기 어레이 기판(20)의 일측 단(短)변에 게이트 구동회로부(24)가 위치하게 된다.

이 때, 일반적으로 상기 게이트 구동회로부(24)와 데이터 구동회로부(23)는 입력되는 신호를 적절하게 출력시키기 위하여 인버터(inverter)인 CMOS(Complementary Metal Oxide Semiconductor) 구조의 박막 트랜지스터를 사용하게 된다.

참고로, 상기 CMOS는 고속 신호처리가 요구되는 구동회로부 박막 트랜지스터에 사용되는 MOS 구조로 된 집적회로의 일종으로 P 채널과 N 채널의 트랜지스터를 필요로 하며 속도와 밀도의 특성은 NMOS와 PMOS의 중간 형태를 나타낸다.

그러나, 상기 CMOS 구조의 구동회로 일체형 액정표시장치는 동일 기판 위에 N 타입 박막 트랜지스터와 P 타입 박막 트랜지스터를 함께 형성하여야하기 때문에 단일 타입의 채널만을 형성하는 비정질 실리콘 박막 트랜지스터 액정표시장치에 비해 제조공정이 보다 복잡하다는 단점이 있다.

이에 따라, 현재는 전술한 CMOS방식 대신에 새로운 PMOS방식을 적용하여 상기 CMOS공정 대비 30% 이상의 공정수를 절감하여 원가경쟁력을 높이려는 노력이 이루어지고 있다.

한편, 전술한 바와 같은 어레이공정에 의해 형성된 어레이 기판은 상기 어레이공정과 다른 컬러필터공정을 거쳐 형성된 컬러필터 기판과 셀공정을 통해 합착되게 된다.

이 때, 상기 셀공정 진행시 발생하게 되는 정전기로부터 상기 어레이 기판을 보호하기 위해 구동회로부에 형성된 패드를 쇼트 바(short bar)로 연결하게 된다.

한편, 다결정 실리콘 박막 트랜지스터는 제조상의 무결점 확보를 위해 여러 가지 공정을 거치게 되는데, 상기 공정 중의 하나로써 어레이 기판과 컬러필터 기판이 합착된 패널 상태 또는 합착 되지 않은 상태에서의 상기 박막 트랜지스터에 대한 소자 안정화공정을 진행하게 된다.

이는 오랜 시간동안 상온에서 다결정 실리콘 박막 트랜지스터를 구동할 경우, 상기 박막 트랜지스터의 P-N접합(junction) 부분에서 이동전자에 의해 발생되는 누설전류(leakage current)로 인해 액정표시패널의 화면에 잔상이 발생하게 되며, 상기와 같은 지속적인 잔상은 패널의 화소불량을 유발하게 하는 문제점이 있었다.

따라서, 상기와 같은 장시간의 화면구동시에 발생하는 잔상을 방지하기 위해 패널의 절단 전에 상기 쇼트 바를 통해 모든 데이터라인에 동시에 일정한 전압을 인가하는 오프-스트레스신호 인가공정을 수행하게 된다.

상기 오프-스트레스신호 인가에 대한 내용으로는 본 발명이 동 출원인에 의해 출원된 대한민국 출원번호 제02-51513호 "전계효과트랜지스터의 오프전류 감소방법 및 시스템"과, 출원번호 제02-76723호 "액정표시장치의 전계효과트랜지스터에 대한 오프-스트레스 인가용 패널구조"가 있다.

상기한 출원에서 제시하는 것은 어레이 기판의 게이트단자, 소오스/드레인단자 중 하나의 단자에 교류 펄스를 인가하는 방법과 그 응용실시 패널구조로써, 액정표시패널에서 액정커패시터와 스토리지커패시터에 상관없이 오프-스트레스가 박막 트랜지스터에 적용되는 장점이 있으며, 또한 다수의 오프-스트레스 인가단계를 거칠 필요 없이 한번의 과정으로 액정표시패널에 구성된 PMOS소자의 누설전류의 감소를 포함한 소자특성을 개선하는 장점이 있다.

한편, 전술한 바와 같이 오프-스트레스신호 인가공정은 어레이 기판에 신호인가용 패드를 구성한 뒤 상기 패드를 이용하여 외부신호를 인가함으로써 공정을 진행하게 되는데, 셀공정 진행시(즉, 패널의 절단 과정에서) 상기 패드에 연결되어 다수의 입력단에 오프-스트레스신호를 인가하는 쇼트 바가 단선되는 불량이 발생될 가능성이 있으며, 이에 따라 상기 오프-스트레스신호 인가공정을 수행하지 못하게 되는 문제점이 있었다.

즉, 여러 인가 신호 중 데이터전압 신호만 쇼트 바에 연결된 패드를 통해 화소부에 인가되는데, 전술한 바와 같이 상기 쇼트 바가 단선이 되게 되면 상기 단선된 영역 이후로는 상기 데이터전압 신호가 인가되지 못하게 되어, 전체 오프-스트레스신호 인가가 비정상적으로 됨에 따라 패널에 화질불량을 초래하는 문제점이 있었다.

본 발명은 상기한 문제를 해결하기 위한 것으로, 셀공정에서 쇼트 바가 단선되는 불량이 발생하더라도 데이터전압 신호가 인가되도록 상기 데이터전압 인가 패드의 수 및 그 형성위치를 개선한 액정표시장치를 제공하는데 목적이 있다.

또한, 본 발명의 다른 목적은 상기 셀공정 진행시 어떠한 위치에서 쇼트 바가 단선되는 불량이 발생하더라도 데이터전압 신호가 인가될 수 있도록 한 액정표시장치를 제공하는 것이다.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.

상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치는 화상표시 영역과 화상비표시 영역으로 구분되는 어레이 기판, 상기 기판의 화상표시 영역에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인, 상기 각 화소영역에 액티브층을 포함하여 형성된 스위칭소자, 상기 기판의 화상비표시 영역에 상기 액티브층을 포함하여 형성된 복수개의 단위소자, 상기 화상비표시 영역의 외곽에 형성되며, 모든 데이터라인에 연결되어 있는 쇼트 바 및 상기 쇼트 바에 연결되어 오프-스트레스신호를 모든 데이터라인에 인가하는 복수개의 데이터전압 인가 패드를 포함한다.

이 때, 상기 스위칭소자 또는 단위소자는 액티브층의 소정영역(소오스/드레인영역)에 n+ 불순물 이온이 주입되어 NMOS 박막 트랜지스터를 구성할 수 있으며, 상기 액티브층은 결정화된 실리콘 박막으로 구성될 수 있다.

또한, 상기 쇼트 바는 셀공정을 진행하는 과정에서 발생하는 정전기로부터 기판을 보호하도록 상기 기판의 적어도 한 면에 형성될 수 있다.

한편, 상기 다수개의 데이터전압 인가 패드는 쇼트 바를 따라 균일하게 형성되어 상기 쇼트 바의 소정영역이 단선되는 경우에도 오프-스트레스신호 인가가 정상적으로 이루어질 수 있다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 오프-스트레스신호 인가를 위한 신호 패드가 구비된 액정표시장치의 바람직한 실시예를 자세히 설명한다.

도 2는 본 발명의 실시예에 따른 오프-스트레스신호 인가를 위한 신호 패드가 다수개 구비된 액정표시장치의 어레이 기판을 개략적으로 나타내는 예시도이다.

이 때, 화소부 및 구동회로부가 P 타입 박막 트랜지스터로 구성되는 PMOS소자에 대해서 예를 들어 설명한다.

도면에 도시된 바와 같이, 어레이 기판(120)은 단위 화소들이 매트릭스 형태로 배열된 화상표시 영역인 화소부(125)와 상기 화소부(125)의 외곽에 위치한 게이트 구동회로부와 데이터 구동회로부로 구성된 구동회로부(즉, 화상비표시 영역)(122)로 이루어져 있다.

이 때, 도면에는 도시하지 않았지만, 상기 어레이 기판(120)의 화소부(125)는 기판(120) 위에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인, 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 상기 화소영역에 형성된 화소전극으로 구성된다.

상기 박막 트랜지스터는 화소전극에 신호전압을 인가하고 차단하는 스위칭소자로 전계에 의하여 전류의 흐름을 조절하는 일종의 전계 효과 트랜지스터(Field Effect Transistor; FET)이다.

한편, 어레이 기판(120)의 구동회로부는 컬러필터 기판(미도시)에 비해 돌출된 상기 어레이 기판(120)의 일측 또는 양측 장(長)변에 데이터 구동회로부가 위치하며, 상기 어레이 기판(120)의 일측 또는 양측 단(短)변에 게이트 구동회로부가 위치하게 된다.

상기 게이트 구동회로부와 데이터 구동회로부는 각각 게이트라인과 데이터라인을 통해 화소전극에 주사신호 및 데이터신호를 공급하기 위한 장치로써, 외부신호 입력단(미도시)과 연결되어 있어 상기 외부신호 입력단을 통하여 들어온 외부신호를 조절하여 상기 화소전극에 출력하는 역할을 한다.

이 때, 셀공정을 진행하는 과정에서 발생하는 정전기로부터 패널을 보호하기 위해 화상비표시 영역(122)의 외곽에는 쇼트 바(160)가 형성되게 되며, 도면에는 상기 쇼트 바(160)가 삼면에 걸쳐 연결되어 있으나 본 발명이 이에 한정되는 것은 아니며, 모델에 따라 상기 쇼트 바(160)가 1~3면까지 다양하게 구성될 수 있다.

또한, 오프-스트레스신호 인가를 위해 여러 인가 신호 중 데이터전압 신호만 상기 쇼트 바(160)에 연결된 다수의 패드(140)를 통해 화소부의 모든 데이터라인에 데이터전압 신호를 인가하게 된다.

이 때, 상기 데이터전압 인가 패드(140)는 상기 쇼트 바(160)를 따라 10개가 형성되어 있으나, 본 발명이 이에 한정되는 것은 아니며 상기 패드(140)의 수 및 형성 위치는 다양하게 변화될 수 있다.

또한, 본 실시예의 데이터전압 인가 패드(140)는 상기 쇼트 바(160)가 형성된 어레이 기판(120)의 삼면에 균일하게 형성되어 전술한 쇼트 바(160)의 단선불량에 적절히 대처할 수 있게 된다.

이하, 상기 쇼트 바(160)의 단선불량에도 불구하고 오프-스트레스신호 인가공정이 정상적으로 이루어지는 본 발명의 데이터전압 인가 패드(140)에 대해서 자세히 설명한다.

도 3a는 도 2에 도시된 액정표시장치의 어레이 기판에서, 상기 신호 패드 및 쇼트 바가 형성되어 있는 어레이 기판의 하부 일부영역을 확대하여 나타내는 예시도이다.

도면에 도시된 바와 같이, 어레이 기판(120)의 화상비표시 영역(122)에는 데이터라인(126)에 화상신호를 인가하는 데이터패드(150N-n~150N)가 쇼트 바(160)에 하나로 연결되어 있다.

전술한 바와 같이 상기 쇼트 바(160)는 셀공정 진행시 정전기에 의한 손상을 방지하는 역할을 하게 되며, 상기 쇼트 바(160)에는 본 발명의 다수의 데이터전압 인가 패드(140A, 140B)가 연결되어 있어 오프-스트레스신호를 화상표시 영역(125)의 각 데이터라인(126)에 인가하게 된다.

이 때, 만약 패널의 절단공정(즉, 스크라이브(scribe)공정 및 브레이크(break)공정)에서 상기 쇼트 바(160)의 소정영역(S)이 단선되는, 즉 도 3b에 도시된 바와 같이 쇼트 바(160)가 끊어지는 단선영역(S)이 발생하게 되더라도, 상기 N-n 번째 데이터패드(150N-n)에서부터 N-2 번째 데이터패드(150N-2)는 단선영역(S) 전에 형성되어 있는 데이터전압 인가 패드(140A)에 의해 오프-스트레스신호를 인가 받게 되며, 상기 단선영역(S) 이후의 N-1 번째 데이터패드(150N-1)와 N 번째 데이터패드(150N)는 상기 단선영역(S) 이후에 형성되어 있는 데이터전압 인가 패드(140B)에 의해 오프-스트레스신호를 인가 받게 되므로 어떤 위치에서 쇼트 바(160)가 끊어지는 단선불량이 발생할 경우라도 데이터전압 신호가 인가되게 된다.

그 결과 모든 화소영역의 PMOS 박막 트랜지스터에 오프-스트레스신호가 정상적으로 인가되게 되어 액정표시패널에 구성된 모든 PMOS소자의 누설전류의 감소를 포함한 소자특성을 개선하는 효과를 제공한다.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

상술한 바와 같이, 본 발명의 PMOS소자를 구비한 액정표시장치는 쇼트 바에 다수의 데이터전압 인가 패드를 상기 쇼트 바를 따라 적절히 형성함으로써, 셀공정에서 상기 쇼트 바가 단선되는 불량이 발생하더라도 모든 화소영역의 PMOS 박막 트랜지스터에 오프-스트레스신호가 정상적으로 인가되게 되어, 그 결과 액정표시패널에 구성된 모든 PMOS소자의 누설전류의 감소를 포함한 소자특성을 개선하는 효과를 제공한다.

도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 평면도.

도 2는 본 발명의 실시예에 따른 오프-스트레스신호 인가를 위한 신호 패드가 다수개 구비된 액정표시장치의 어레이 기판을 개략적으로 나타내는 예시도.

도 3a는 도 2에 도시된 액정표시장치의 어레이 기판에서, 상기 신호 패드 및 쇼트 바가 형성되어 있는 어레이 기판의 하부 일부영역을 확대하여 나타내는 예시도.

도 3b는 도 3a에 도시된 어레이 기판에서, 패널의 절단과정에서 상기 쇼트 바의 일부가 단선되는 불량을 나타내기 위한 예시도.

** 도면의 주요부분에 대한 부호의 설명 **

120 : 어레이 기판 122 : 화상비표시 영역

125 : 화상표시 영역 140,140A,140B : 데이터전압 인가 패드

150N-n~150N : 데이터패드 160 : 쇼트 바

Claims (5)

1. 화상표시 영역과 화상비표시 영역으로 구분되는 어레이 기판;

   상기 기판의 화상표시 영역에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인;

   상기 각 화소영역에 액티브층을 포함하여 형성된 스위칭소자;

   상기 기판의 화상비표시 영역에 상기 액티브층을 포함하여 형성된 복수개의 단위소자;

   상기 화상비표시 영역의 외곽에 형성되며, 모든 데이터라인에 연결되어 있는 쇼트 바; 및

   상기 쇼트 바에 연결되어 오프-스트레스신호를 모든 데이터라인에 인가하는 복수개의 데이터전압 인가 패드를 포함하는 액정표시장치.
2. 제 1 항에 있어서, 상기 스위칭소자 또는 단위소자는 액티브층의 소정영역(소오스/드레인영역)에 n+ 불순물 이온이 주입되어 NMOS 박막 트랜지스터를 구성하는 것을 특징으로 하는 액정표시장치.
3. 제 1 항에 있어서, 상기 액티브층은 결정화된 실리콘 박막으로 구성되는 것을 특징으로 하는 액정표시장치.
4. 제 1 항에 있어서, 상기 쇼트 바는 셀공정을 진행하는 과정에서 발생하는 정전기로부터 기판을 보호하도록 상기 기판의 적어도 한 면에 형성되는 것을 특징으로 하는 액정표시장치.
5. 제 1 항에 있어서, 상기 다수개의 데이터전압 인가 패드는 쇼트 바를 따라 균일하게 형성되어 상기 쇼트 바의 소정영역이 단선되는 경우에도 오프-스트레스신호 인가가 정상적으로 이루어지는 것을 특징으로 하는 액정표시장치.