KR20210085902A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20210085902A
KR20210085902A KR1020190179467A KR20190179467A KR20210085902A KR 20210085902 A KR20210085902 A KR 20210085902A KR 1020190179467 A KR1020190179467 A KR 1020190179467A KR 20190179467 A KR20190179467 A KR 20190179467A KR 20210085902 A KR20210085902 A KR 20210085902A
Authority
KR
South Korea
Prior art keywords
sub
display area
pixels
area
pixel
Prior art date
Application number
KR1020190179467A
Other languages
English (en)
Inventor
조남욱
김의태
신기섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190179467A priority Critical patent/KR20210085902A/ko
Priority to DE102020133363.3A priority patent/DE102020133363B4/de
Priority to US17/125,115 priority patent/US20210202588A1/en
Priority to GB2219142.3A priority patent/GB2614446B/en
Priority to GB2020422.8A priority patent/GB2592733B/en
Priority to CN202011534319.4A priority patent/CN113130574B/zh
Publication of KR20210085902A publication Critical patent/KR20210085902A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/84—Parallel electrical configurations of multiple OLEDs
    • H01L27/3225—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H04N5/70—Circuit details for electroluminescent devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/3211—
    • H01L27/3248—
    • H01L27/3262—
    • H01L51/52—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 카메라와 중첩되는 영역에서도 화상을 표시할 수 있고 높은 광 투과율을 가질 수 있는 표시장치를 제공한다. 본 발명의 일 실시예에 따른 표시 장치는 제1 표시 영역 및 제2 표시 영역을 포함하는 표시 영역이 구비된 기판, 기판 상에서 제1 표시 영역에 구비된 제1 트랜지스터, 기판 상에서 제2 표시 영역에 구비된 제2 트랜지스터, 제1 트랜지스터로부터 전원을 공급받고, 애노드 전극, 유기 발광층 및 캐소드 전극을 포함하는 제1 서브 화소, 및 제2 트랜지스터로부터 전원을 공급받고 제2 애노드 전극, 제2 유기 발광층 및 제2 캐소드 전극을 포함하는 제2 서브 화소를 포함한다. 적어도 둘 이상의 제2 서브 화소들은 하나의 제2 트랜지스터를 공유한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 구체적으로는 카메라가 내장되는 표시 장치에 관한 것이다
표시 장치는 액정 표시 소자 또는 유기 발광 소자 등과 같은 다양한 표시 소자를 표시 영역 내에 포함하고 있다. 이와 같은 표시 장치의 경우 그 내부에 카메라를 내장함으로써 표시 영역과 카메라를 연동하여 다양한 애플리케이션을 응용할 수 있는 방안이 고안된 바 있다.
표시 장치는 카메라를 안착시키기 위하여 카메라 홀을 형성하고, 카메라 홀에 카메라를 배치시킬 수 있다. 이러한 경우, 카메라 홀이 형성된 영역에는 화상이 표시되지 않으므로, 표시 장치에 표시되는 화상이 단절되고 사용자에게 인지될 수 있다.
본 발명은 카메라와 중첩되는 영역에서도 화상을 표시할 수 있고 높은 광 투과율을 가질 수 있는 표시 장치를 제공한다,
본 발명의 일 실시예에 따른 표시 장치는 제1 표시 영역 및 제2 표시 영역을 포함하는 표시 영역이 구비된 기판, 기판 상에서 제1 표시 영역에 구비된 제1 트랜지스터, 기판 상에서 제2 표시 영역에 구비된 제2 트랜지스터, 제1 트랜지스터로부터 전원을 공급받고, 애노드 전극, 유기 발광층 및 캐소드 전극을 포함하는 제1 서브 화소, 및 제2 트랜지스터로부터 전원을 공급받고 제2 애노드 전극, 제2 유기 발광층 및 제2 캐소드 전극을 포함하는 제2 서브 화소를 포함한다. 적어도 둘 이상의 제2 서브 화소들은 하나의 제2 트랜지스터를 공유한다.
본 발명의 다른 실시예에 따른 표시 장치는 제1 표시 영역 및 제2 표시 영역을 포함하는 표시 패널, 및 표시 패널의 하부에 배치되고 제2 표시 영역과 중첩되도록 구비된 광학 모듈을 포함한다. 제2 표시 영역은 복수의 투과 영역들, 및 투과 영역들 사이에 구비되고 발광 영역이 구비된 비투과 영역을 포함한다.
본 발명에 따르면, 광 투과율이 다른 제1 표시 영역 및 제2 표시 영역을 포함하고, 제2 표시 영역에 투과 영역을 구비할 수 있다. 본 발명은 광학 모듈을 제2 표시 영역과 중첩되도록 배치시킴으로써, 외부광이 투과 영역을 통해 광학 모듈에 입사될 수 있다.
또한, 본 발명은 제2 표시 영역에서 적어도 둘 이상의 서브 화소가 하나의 트랜지스터를 공유하도록 함으로써, 트랜지스터가 형성되는 영역을 줄일 수 있다. 이에 따라, 본 발명은 제2 표시 영역에서의 광 투과율을 향상시킬 수 있다.
또한, 본 발명은 제2 표시 영역의 투과 영역에 회로 소자 및 복수의 신호 라인들을 구비하지 않음으로써, 투과 영역에서의 광 투과율을 향상시킬 수 있다.
또한, 본 발명은 제1 단위 화소 영역 및 제2 단위 화소 영역에서 제1 색 서브 화소, 제2 색 서브 화소, 및 제3 색 서브 화소 간의 비율을 동일하게 유지할 수 있다. 이에 따라, 본 발명은 제1 표시 영역과 제2 표시 영역 모두에 화상이 표시될 때 제1 표시 영역과 제2 표시 영역 간에 색감 차이가 발생하지 않도록 할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 보여주는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치를 개략적으로 보여주는 분해도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널에 배치된 서브 화소들을 개략적으로 보여주는 평면도이다.
도 4는 도 3의 제1 단위 화소 영역에 배치된 제1 서브 화소들의 애노드 전극 및 유기 발광층을 보여주는 평면도이다.
도 5는 도 4의 I-I의 일 예를 보여주는 단면도이다.
도 6은 도 3의 제2 단위 화소 영역에 배치된 제2 서브 화소들의 애노드 전극 및 유기 발광층을 보여주는 평면도이다.
도 7은 도 6의 II-II의 일 예를 보여주는 단면도이다.
도 8은 도 6의 III-III의 일 예를 보여주는 단면도이다.
도 9는 제2 단위 화소 영역에 구비된 제1 색 서브 화소의 애노드 전극을 보여주는 도면이다.
도 10은 제2 단위 화소 영역에 구비된 제2 색 서브 화소의 애노드 전극을 보여주는 도면이다.
도 11은 제2 단위 화소 영역에 구비된 제3 색 서브 화소의 애노드 전극을 보여주는 도면이다.
도 12는 본 발명의 일 실시예에 따른 표시 패널의 변형된 예를 보여주는 단면도이다.
도 13은 본 발명의 일 실시예에 따른 표시 패널의 변형된 다른 예를 보여주는 단면도이다.
도 14는 본 발명의 일 실시예에 따른 표시 패널의 변형된 또 다른 예를 보여주는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 보여주는 평면도이고, 도 2는 본 발명의 일 실시예에 따른 표시장치를 개략적으로 보여주는 분해도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 표시 패널(100), 광학 모듈(200), 회로 보드(300), 커버 윈도우(400) 및 프레임(500)을 포함할 수 있다.
표시 패널(100)은 표시면을 통해 화상을 표시하기 위한 발광 소자들을 포함할 수 있다. 표시 패널(100)은 화소들이 형성되어 화상을 표시하는 표시 영역(DA) 및 화상을 표시하지 않는 비표시 영역(NDA)으로 구분될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 배치될 수 있다. 비표시 영역(NDA)에는 표시 영역(DA) 내의 복수의 신호 배선들에 각종 신호를 공급하는 구동부 및 상기 구동부와 상기 복수의 신호 배선들을 연결하는 링크부 등이 형성될 수 있다. 상기 구동부는 게이트 배선에 게이트 신호를 공급하는 게이트 구동부 및 데이터 배선에 데이터 신호를 공급하는 데이터 구동부를 포함할 수 있다.
표시 패널(100)은 유기 발광 표시 패널로 구현되는 것을 중심으로 설명하였으나, 액정 표시 패널, 플라즈마 표시 패널, 퀀텀닷 발광 표시 패널 또는 전기 영동 표시 패널로도 구현될 수 있다.
광학 모듈(200)은 표시 패널(100)의 배면에 배치될 수 있다. 광학 모듈(200)은 표시 패널(100)의 표시 영역(DA), 특히, 제2 표시 영역(DA2)에 중첩하도록 구비될 수 있다. 광학 모듈(200)은 표시 패널(100)을 통해 입력되는 외부광을 이용하는 모든 구성을 의미할 수 있다. 일 예로, 광학 모듈(200)은 카메라일 수 있으나, 반드시 이에 한정되지는 않는다. 광학 모듈(200)은 조도 센서, 지문 센서 등일 수도 있다.
회로 보드(300)는 표시 패널(100)의 배면에 배치될 수 있다. 회로 보드(300)는 인쇄회로보드(printed circuit board, PCB) 또는 연성 인쇄회로보드(flexible printed circuit board; FPCB)일 수 있다.
커버 윈도우(400)는 표시 패널(100)의 전면에 배치될 수 있다. 커버 윈도우(400)는 표시 패널(100)의 전면을 덮음으로써, 외부 충격으로부터 표시 패널(100)을 보호할 수 있다.
커버 윈도우(400)는 투명 플라스틱 재질, 글라스 재질, 또는 강화 글라스 재질로 이루어질 수 있다. 일 예로서, 커버 윈도우(400)는 사파이어 글라스(Sapphire Glass) 및 고릴라 글라스(Gorilla Glass) 중 어느 하나 또는 이들의 적층 구조를 가질 수 있다. 다른 예로서, 커버 윈도우(400)는 PET(polyethyleneterephthalate), PC(polycarbonate), PES(polyethersulfone), PEN(polyethylenapthanate), 및 PNB(polynorborneen) 중 어느 하나의 재질을 포함할 수 있다. 커버 윈도우(400)는 긁힘과 투명도를 고려하여 강화 글라스로 이루어질 수 있다.
프레임(500)은 표시 패널(100)을 수납하고, 커버 윈도우(400)를 지지할 수 있다. 프레임(500)은 광학 모듈(200) 및 회로 보드(300)를 수용할 수 있는 수용부를 포함할 수 있다. 이러한 프레임(500)은 표시 패널(100), 광학 모듈(200) 및 회로 보드(300)가 표시 장치(10)에 잘 고정될 수 있도록 한다. 또한, 프레임(500)은 표시 패널(100), 광학 모듈(200) 및 회로 보드(300)를 충격으로부터 보호하는 기능을 수행할 수 있다.
이때, 프레임(500)은 미들 프레임 또는 하우징일 수 있으나, 반드시 이에 한정되지는 않는다.
이하에서는 표시 패널(100)의 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)에 배치된 서브 화소들에 대해서 보다 구체적으로 설명하도록 한다.
도 3은 본 발명의 일 실시예에 따른 표시 패널에 배치된 서브 화소들을 개략적으로 보여주는 평면도이다.
도 3을 참조하면, 표시 패널(100)은 복수의 제1 단위 화소 영역들(UPA1)로 이루어진 제1 표시 영역(DA1), 및 복수의 제2 단위 화소 영역들(UPA2)로 이루어진 제2 표시 영역(DA2)을 포함한다.
제1 표시 영역(DA1)은 광학 모듈(200)의 동작 여부와 상관없이 화상을 표시하는 영역이고, 넓은 면적을 가지고 형성될 수 있다.
제2 표시 영역(DA2)은 광학 모듈(200)이 배치되는 영역(CA)과 중첩되도록 배치되고, 광학 모듈(200)의 동작 여부에 따라 화상의 표시 여부가 결정될 수 있다. 구체적으로, 제2 표시 영역(DA2)은 광학 모듈(200)이 동작하지 않으면, 제1 표시 영역(DA1)과 함께 화상을 표시할 수 있다. 반면, 제2 표시 영역(DA2)은 광학 모듈(200)이 동작하면, 화상을 표시하지 않을 수 있다. 이때, 제1 표시 영역(DA1)에는 화상이 표시될 수 있다.
이러한 제2 표시 영역(DA2)은 광학 모듈(200)을 고려하여 크기 및 위치가 결정될 수 있다. 제2 표시 영역(DA2)은 광학 모듈(200)과 대응되는 위치에 구비될 수 있다. 그리고, 제2 표시 영역(DA2)은 내부에 광학 모듈(200)이 배치되는 영역(CA)이 포함되는 크기로 구비될 수 있다.
이하에서는 도 4 및 도 5를 참조하여 제1 표시 영역(DA1)에 대하여 보다 구체적으로 설명하도록 한다.
도 4는 도 3의 제1 단위 화소 영역에 배치된 제1 서브 화소들의 애노드 전극 및 유기 발광층을 보여주는 평면도이고, 도 5는 도 4의 I-I의 일 예를 보여주는 단면도이다.
도 3, 도 4 및 도 5를 참조하면, 제1 표시 영역(DA1)은 복수의 제1 단위 화소 영역들(UPA1)을 포함할 수 있다. 복수의 제1 단위 화소 영역들(UPA1) 각각에는 제1 비투과 영역(NTA1)을 포함할 수 있다. 제1 비투과 영역(NTA2)은 외부로부터 입사되는 빛의 대부분을 투과시키기 않는 영역이다.
기판(110)의 제1 비투과 영역(NTA1)에는 복수의 제1 화소들(FP)이 구비될 수 있다. 복수의 제1 화소들(FP) 각각은 복수의 제1 서브 화소들(FSP)을 포함할 수 있다. 복수의 제1 서브 화소들(FSP)은 제1 색 서브 화소(FSP1), 제2 색 서브 화소(FSP2) 및 제3 색 서브 화소(FSP3)를 포함할 수 있다. 제1 색 서브 화소(FSP1)는 적색 광을 방출할 수 있고, 제2 색 서브 화소(FSP2)는 녹색 광을 방출할 수 있고, 제3 색 서브 화소(FSP3)는 청색 광을 방출할 수 있으나, 반드시 그에 한정되는 것은 아니다. 제1 서브 화소들(FSP)의 배열 순서는 도 3, 도 4에 도시된 바에 한정되지 않고, 다양하게 변경될 수 있다.
이하에서는 설명의 편의를 위하여, 제1 색 서브 화소(FSP1)는 적색 광을 방출하는 적색 서브 화소이고, 제2 색 서브 화소(FSP2)는 녹색 광을 방출하는 녹색 서브 화소이고, 제3 색 서브 화소(FSP3)는 청색 광을 방출하는 청색 서브 화소인 것으로 설명하도록 한다.
복수의 제1 서브 화소들(FSP) 각각에는 제1 트랜지스터(T1) 및 제1 발광 소자(EL1)가 구비될 수 있다.
제1 트랜지스터(T1)는 복수의 제1 서브 화소들(FSP) 각각에 하나씩 구비될 수 있다. 즉, 제1 단위 화소 영역(UPA1)에는 제1 서브 화소(FSP)와 제1 트랜지스터(T1)가 일 대 일로 대응될 수 있다.
제1 트랜지스터(T1)는 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다.
구체적으로, 기판(110) 상에는 액티브층(ACT)이 구비될 수 있다. 액티브층(ACT)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 액티브층(ACT)과 기판(110) 사이에는 버퍼막(미도시)이 구비될 수 있다.
액티브층(ACT) 상에는 게이트 절연막(GI)이 구비될 수 있다. 게이트 절연막(GI)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
게이트 절연막(GI) 상에는 게이트 전극(GE)이 구비될 수 있다. 게이트 전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
게이트 전극(GE) 상에는 제1 층간 절연막(ILD1) 및 제2 층간 절연막(ILD2)이 구비될 수 있다. 제1 층간 절연막(ILD1) 및 제2 층간 절연막(ILD2)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
제2 층간 절연막(ILD2) 상에는 소스 전극(SE) 및 드레인 전극(DE)이 구비될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 게이트 절연막(GI)과 제1 및 제2 층간 절연막들(ILD1, ILD2)을 관통하는 제1 컨택홀(CH1)을 통해 액티브층(ACT)에 접속될 수 있다.
소스 전극(SE) 및 드레인 전극(DE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
소스 전극(SE) 및 드레인 전극(DE) 상에는 트랜지스터(T1)로 인한 단차를 평탄하게 하기 위한 평탄화막(PLN)이 구비될 수 있다. 평탄화막(PLN)은 아크릴(acryl) 계열 물질, 에폭시(epoxy) 계열 물질, 페놀(phenolic) 계열 물질, 폴리아미드(polyamide) 계열 물질, 폴리이미드(polyimide) 계열 물질 등의 유기막으로 형성될 수 있다.
평탄화막(PLN) 상에는 애노드 전극(120), 유기 발광층(130), 캐소드 전극(140)으로 이루어진 제1 발광 소자(EL1) 및 뱅크(125)가 구비될 수 있다.
애노드 전극(120)은 제1 서브 화소(FSP) 별로 구비될 수 있다. 애노드 전극(120)은 평탄화막(PLN) 상에 구비되어 제1 트랜지스터(T1)와 연결될 수 있다. 구체적으로, 애노드 전극(120)은 평탄화막(PLN)을 관통하는 제2 컨택홀(CH2)를 통해 소스 전극(SE) 및 드레인 전극(DE) 중 하나에 접속될 수 있다. 일 예로, 애노드 전극(120)은 평탄화막(PLN)을 관통하는 제2 컨택홀(CH2)을 통해 드레인 전극(DE)에 접속될 수 있다.
이러한 애노드 전극(120)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), Ag 합금, 및 Ag 합금과 ITO의 적층 구조(ITO/Ag 합금/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. Ag 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu) 등의 합금일 수 있다.
뱅크(125)는 평탄화막(PLN) 상에 구비될 수 있다. 또한, 뱅크(125)는 애노드 전극들(120) 사이에 구비될 수 있다. 이때, 뱅크(125)는 애노드 전극들(120) 각각의 가장자리를 덮고, 애노드 전극들(120) 각각의 일부가 노출되도록 형성될 수 있다. 이에 따라, 뱅크(125)는 애노드 전극들(120) 각각의 끝단에 전류가 집중되어 발광 효율이 저하되는 문제가 발생하는 것을 방지할 수 있다.
뱅크(125)는 제1 서브 화소들(FSP) 각각의 발광 영역을 정의할 수 있다. 뱅크(125)가 형성되지 않고 애노드 전극(120)이 노출된 영역이 발광 영역이 되고, 나머지 영역이 비발광 영역이 될 수 있다.
뱅크(125)는 아크릴(acryl) 계열 물질, 에폭시(epoxy) 계열 물질, 페놀(phenolic) 계열 물질, 폴리아미드(polyamide) 계열 물질, 폴리이미드(polyimide) 계열 물질 등의 유기막으로 형성될 수 있다.
유기 발광층(130)은 애노드 전극(120) 상에 구비될 수 있다. 유기 발광층(130)은 정공 수송층(hole transporting layer), 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 애노드 전극(120)과 캐소드 전극(140)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동하게 되며, 발광층에서 서로 결합하여 발광하게 된다.
유기 발광층(130)은 발광층이 도 5에 도시된 바와 같이 제1 서브 화소(FSP) 별로 형성될 수 있다. 일 예로, 제1 색 서브 화소(FSP1)에는 적색 광을 방출하는 적색 발광층(131)이 형성되고, 제2 색 서브 화소(FSP2)에는 녹색 광을 방출하는 녹색 발광층(132)이 형성되고, 제3 색 서브 화소(FSP3)에는 청색 광을 방출하는 청색 발광층(133)이 형성될 수 있다.
캐소드 전극(140)은 유기 발광층(130) 및 뱅크(125) 상에 구비될 수 있다. 캐소드 전극(140)은 제1 서브 화소들(FSP)에 공통적으로 형성되어 동일한 전압을 인가하는 공통층일 수 있다. 캐소드 전극(140)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 캐소드 전극(140)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
제1 발광 소자(EL) 상에는 봉지막(150)이 더 구비될 수 있다. 봉지막(150)은 캐소드 전극(140) 상에서 캐소드 전극(140)을 덮도록 형성될 수 있다. 봉지막(150)은 유기 발광층(130)과 캐소드 전극(140)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위하여, 봉지막(150)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
한편, 도 5에 도시하고 있지 않지만, 캐소드 전극(140)과 봉지막(150) 사이에 캡핑층(Capping Layer)이 추가로 형성될 수도 있다.
이하에서는 도 6 내지 도 11을 참조하여 제2 표시 영역(DA2)에 대하여 보다 구체적으로 설명하도록 한다.
도 6은 도 3의 제2 단위 화소 영역에 배치된 제2 서브 화소들의 애노드 전극 및 유기 발광층을 확대한 확대도이고, 도 7은 도 6의 II-II의 일 예를 보여주는 단면도이고, 도 8은 도 6의 III-III의 일 예를 보여주는 단면도이고, 도 9는 제2 단위 화소 영역에 구비된 제1 색 서브 화소의 애노드 전극을 보여주는 도면이고, 도 10은 제2 단위 화소 영역에 구비된 제2 색 서브 화소의 애노드 전극을 보여주는 도면이며, 도 11은 제2 단위 화소 영역에 구비된 제3 색 서브 화소의 애노드 전극을 보여주는 도면이다.
도 6 내지 도 11을 참조하면, 제2 표시 영역(DA2)은 복수의 제2 단위 화소 영역들(UPA2)을 포함할 수 있다. 제2 단위 화소 영역(UPA2)은 제1 표시 영역(DA1)에 배치된 제1 단위 화소 영역(UPA1)과 동일한 형상 및 동일한 크기를 가질 수 있다. 일 예로, 제2 단위 화소 영역(UPA2)은 사각 형상을 가지며, 제1 방향(X축 방향)으로 8개의 서브 화소가 구비되고, 제2 방향(Y축 방향)으로 4개의 서브 화소가 구비될 수 있는 크기를 가질 수 있다. 이러한 경우, 제1 단위 화소 영역(UPA1)도 제2 단위 화소 영역(UPA2)과 같이 사각 형상을 가지며, 제1 방향(X축 방향)으로 8개의 서브 화소가 구비되고, 제2 방향(Y축 방향)으로 4개의 서브 화소가 구비될 수 있는 크기를 가질 수 있다.
제2 단위 화소 영역(UPA2)은 투과 영역(TA) 및 제2 비투과 영역(NTA2)을 포함할 수 있다. 투과 영역(TA)은 입사되는 빛의 대부분을 통과시키는 영역이고, 제2 비투과 영역(NTA2)은 입사되는 빛의 대부분을 투과시키기 않는 영역이다. 일 예로, 투과 영역(TA)은 광 투과율이 α￥α%, 예컨대, 90% 보다 큰 영역이고, 제2 비투과 영역(NTA2)은 광 투과율이 β%, 예컨대, 50% 보다 작은 영역일 수 있다. 이때, α￥α 는 β 보다 큰 값이다. 표시 패널(100)의 배면(背面)에 위치한 광학 모듈(200)은 투과 영역(TA)들을 통해 외부광이 입사될 수 있다.
제2 단위 화소 영역(UPA2)의 제2 비투과 영역(NTA2)에는 복수의 제2 화소들(SP)이 구비될 수 있다. 복수의 제2 화소들(SP) 각각은 복수의 제2 서브 화소들(SSP)을 포함할 수 있다. 복수의 제2 서브 화소들(SSP)은 제1 색 서브 화소(SSP1), 제2 색 서브 화소(SSP2) 및 제3 색 서브 화소(SSP3)를 포함할 수 있다. 제1 색 서브 화소(SSP1)는 적색 광을 방출할 수 있고, 제2 색 서브 화소(SSP2)는 녹색 광을 방출할 수 있고, 제3 색 서브 화소(SSP3)는 청색 광을 방출할 수 있으나, 반드시 그에 한정되는 것은 아니다. 제2 서브 화소들(SSP)의 배열 순서는 도 3 및 도 6에 도시된 바에 한정되지 않고, 다양하게 변경될 수 있다.
이하에서는 설명의 편의를 위하여, 제1 색 서브 화소(FSP1)는 적색 광을 방출하는 적색 서브 화소이고, 제2 색 서브 화소(FSP2)는 녹색 광을 방출하는 녹색 서브 화소이고, 제3 색 서브 화소(FSP3)는 청색 광을 방출하는 청색 서브 화소인 것으로 설명하도록 한다.
복수의 제2 서브 화소들(SSP)은 제2 트랜지스터(T2) 및 제2 발광 소자(EL2)가 구비될 수 있다. 제2 서브 화소(SSP)의 제2 트랜지스터(T2)는 제1 서브 화소(FSP)의 제1 트랜지스터(T1)와 구성들이 실질적으로 동일하므로, 이에 대한 구체적인 설명은 생략하도록 한다. 또한, 제2 서브 화소(SSP)의 제2 발광 소자(EL2)는 제1 서브 화소(FSP)의 제1 발광 소자(EL1)와 구성들이 실질적으로 동일하므로, 이에 대한 구체적인 설명은 생략하도록 한다. 이하에서는 차이점에 대해서만 구체적으로 설명하도록 한다.
제2 단위 화소 영역(UPA2)은 투과 영역(TA)이 구비되어 있으므로, 제2 비투과 영역(NTA2)이 제1 단위 화소 영역(UPA1)에 구비된 제1 비투과 영역(NTA1) 보다 작게 형성될 수 있다. 이에 따라, 제2 단위 화소 영역(UPA2)에 구비된 제2 서브 화소(SSP)의 개수가 제1 단위 화소 영역(UPA1)에 구비된 제1 서브 화소(FSP)의 개수 보다 적을 수 있다.
일 예로, 제2 단위 화소 영역(UPA2)에는 4개의 적색 서브 화소(SSP1), 8개의 녹색 서브 화소(SSP2) 및 4개의 청색 서브 화소(SSP3)로 총 16개의 제2 서브 화소(SSP)가 구비될 수 있다. 한편, 제1 단위 화소 영역(UPA1)에는 8개의 적색 서브 화소(FSP1), 16개의 녹색 서브 화소(FSP2) 및 8개의 청색 서브 화소(FSP3)로 총 32개의 제1 서브 화소(FSP)가 구비될 수 있다. 즉, 제2 단위 화소 영역(UPA2)에는 제1 단위 화소 영역(UPA1)에 구비된 제1 서브 화소(FSP)의 개수의 절반만큼의 제2 서브 화소(SSP)가 구비될 수 있다.
제2 표시 영역(DA2)의 광 투과율은 제2 단위 화소 영역(UPA2)에 구비되는 제2 서브 화소(SSP)의 개수에 따라 달라질 수 있다. 제2 단위 화소 영역(UPA2)에 구비되는 제2 서브 화소(SSP)의 개수가 커지면, 제2 표시 영역(DA2)의 휘도 및 해상도는 높아지나, 제2 표시 영역(DA2)의 광 투과율은 작아질 수 있다. 한편, 제2 단위 화소 영역(UPA2)에 구비되는 제2 서브 화소(SSP)의 개수가 작아지면, 제2 표시 영역(DA2)의 휘도 및 해상도는 작아지나, 제2 표시 영역(DA2)의 광 투과율은 높아질 수 있다. 본 발명의 일 실시예에 따른 표시 패널(110)은 제2 표시 영역(DA2)의 휘도, 해상도 및 광 투과율을 고려하여 제2 서브 화소(SSP)의 개수가 결정될 수 있다.
한편, 앞서 설명한 바와 같이 제1 단위 화소 영역(UPA1) 및 제2 단위 화소 영역(UPA2)에는 서로 다른 개수의 서브 화소들(FSP, SSP)이 구비되나, 제1 색 서브 화소(FSP1, SSP1), 제2 색 서브 화소(FSP2, SSP2), 및 제3 색 서브 화소(FSP3, SSP3) 간의 비율이 동일할 수 있다.
일 예로, 제1 단위 화소 영역(UPA1)에는 8개의 적색 서브 화소(FSP1), 16개의 녹색 서브 화소(FSP2) 및 8개의 청색 서브 화소(FSP3)를 포함할 수 있다. 즉, 제1 단위 화소 영역(UPA1)에는 제1 색 서브 화소(FSP1), 제2 색 서브 화소(FSP2), 및 제3 색 서브 화소(FSP3)이 1:2:1로 구비될 수 있다.
또한, 제2 단위 화소 영역(UPA2)에는 4개의 적색 서브 화소(SSP1), 8개의 녹색 서브 화소(SSP2) 및 4개의 청색 서브 화소(SSP3)를 포함할 수 있다. 즉, 제2 단위 화소 영역(UPA2)에는 제1 색 서브 화소(SSP1), 제2 색 서브 화소(SSP2), 및 제3 색 서브 화소(SSP3)이 1:2:1로 구비될 수 있다.
본 발명의 일 실시예에 따른 표시 패널(100)은 제1 단위 화소 영역(UPA1) 및 제2 단위 화소 영역(UPA2)에서 제1 색 서브 화소(FSP1, SSP1), 제2 색 서브 화소(FSP2, SSP2), 및 제3 색 서브 화소(FSP3, SSP3) 간의 비율을 동일하게 유지할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시 패널(100)은 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 모두에 화상이 표시될 때 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 간에 색감 차이가 발생하지 않도록 할 수 있다.
제2 단위 화소 영역(UPA2)은 제1 단위 화소 영역(UPA1)과 같이 제2 비투과 영역(NTA2)을 포함하고 있으나, 제2 비투과 영역(NTA2)의 광 투과율이 제1 단위 화소 영역(UPA1)의 제1 비투과 영역(NTA1)의 광 투과율과 상이할 수 있다.
구체적으로, 제2 단위 화소 영역(UPA2)의 제2 비투과 영역(NTA2)에는 제2 트랜지스터(T2) 및 복수의 제2 서브 화소들(SSP)이 구비될 수 있다. 복수의 제2 서브 화소들(SSP) 중 적어도 둘 이상의 제2 서브 화소들(SSP)은 하나의 제2 트랜지스터(T2)를 공유할 수 있다. 이때, 하나의 제2 트랜지스터(T2)를 공유하는 적어도 둘 이상의 제2 서브 화소들(SSP)은 동일한 색을 방출하는 서브 화소들일 수 있다.
하나의 제2 트랜지스터(T2)는 제2 단위 화소 영역(UPA2)에 구비된 적어도 둘 이상의 제1 색 서브 화소들(SSP1)을 공유할 수 있다. 다른 하나의 제2 트랜지스터(T2)는 제2 단위 화소 영역(UPA2)에 구비된 적어도 둘 이상의 제2 색 서브 화소들(SSP2)을 공유할 수 있다. 또 다른 하나의 제2 트랜지스터(T2)는 제2 단위 화소 영역(UPA2)에 구비된 적어도 둘 이상의 제3 색 서브 화소들(SSP3)을 공유할 수 있다. 이에 따라, 제2 트랜지스터(T2)가 구비된 트랜지스터 영역(TRA)은 제2 비투과 영역(NTA2) 중 일부에 형성될 수 있다.
일 예로, 하나의 제2 트랜지스터(T2)는 제2 단위 화소 영역(UPA2)에 구비된 4개의 적색 서브 화소들(SSP1)을 공유할 수 있다. 다른 하나의 제2 트랜지스터(T2)는 제2 단위 화소 영역(UPA2)에 구비된 8개의 녹색 서브 화소들(SSP2)을 공유할 수 있다. 또 다른 하나의 제2 트랜지스터(T2)는 제2 단위 화소 영역(UPA2)에 구비된 4개의 청색 서브 화소들(SSP3)을 공유할 수 있다.
이러한 경우, 제2 서브 화소들(SSP)은 제2 단위 화소 영역(UPA2)에 총 16개가 배치되나, 제2 트랜지스터(T2)는 도 7에 도시된 바와 같이 16개의 제2 서브 화소들(SSP) 중 3개의 제2 서브 화소들(SSP)에 대응되도록 배치될 수 있다. 이에 따라, 제2 트랜지스터(T2)가 구비된 트랜지스터 영역(TRA)은 3개의 제2 서브 화소들(SSP)이 형성된 영역만을 포함할 수 있다.
트랜지스터 영역(TRA)에는 제2 트랜지스터(T2)는 물론, 스위칭 트랜지스터, 센싱 트랜지스터 등과 같은 다양한 회로 소자들이 구비될 수 있다. 이에 따라, 트랜지스터 영역(TRA)은 제2 비투과 영역(NTA2) 중 트랜지스터 영역(TRA)을 제외한 나머지 영역과 광 투과율이 상이할 수 있다.
제2 비투과 영역(NTA2) 중 트랜지스터 영역(TRA)은 제1 비투과 영역(NTA1)과 광 투과율이 동일할 수 있다. 반면, 제2 비투과 영역(NTA2) 중 트랜지스터 영역(TRA)을 제외한 나머지 영역은 제2 트랜지스터(T2)를 포함한 다양한 회로 소자들이 형성되어 있지 않으므로, 제1 비투과 영역(NTA1) 보다 높은 광 투과율을 가질 수 있다.
본 발명의 일 실시예에 따른 표시 패널(100)은 제2 표시 영역(DA2)에서 적어도 둘 이상의 제2 서브 화소들(SSP)이 하나의 제2 트랜지스터(T2)를 공유하도록 함으로써, 제2 표시 영역(DA2)의 광 투과율을 향상시킬 수 있다.
한편, 본 발명의 일 실시예에 따른 표시 패널(100)은 하나의 제2 트랜지스터(T2)를 공유하는 적어도 둘 이상의 제2 서브 화소들(SSP)의 애노드 전극(120)이 전기적으로 연결될 수 있다.
구체적으로, 제2 단위 화소 영역(UPA2)에 구비된 복수의 제1 색 서브 화소들(SSP1) 중 적어도 둘 이상의 제1 색 서브 화소들(SSP1)은 하나의 트랜지스터(T2)를 공유할 수 있다. 도 6 및 도 9에서는 제2 단위 화소 영역(UPA2)에 구비된 복수의 제1 색 서브 화소들(SSP1) 모두가 하나의 트랜지스터(T2)를 공유하는 것으로 도시하고 있으나, 반드시 이에 한정되지는 않는다. 다른 실시예에 있어서, 복수의 제1 색 서브 화소들(SSP1) 중 적어도 둘 이상의 제1 색 서브 화소들(SSP1)이 하나의 트랜지스터(T2)를 공유할 수도 있다.
하나의 제2 트랜지스터(T2)를 공유하는 적어도 둘 이상의 제1 색 서브 화소들(SSP1)은 각각 제1 애노드 전극(121)을 구비할 수 있다. 상기 적어도 둘 이상의 제1 색 서브 화소들(SSP1)은 도 9에 도시된 바와 같이 제1 애노드 전극들(121)이 서로 전기적으로 연결될 수 있다. 이에 따라, 상기 적어도 둘 이상의 제1 색 서브 화소들(SSP1)은 동시에 발광할 수 있다.
이때, 적어도 둘 이상의 제1 색 서브 화소들(SSP1)의 제1 애노드 전극들(121)은 적어도 하나의 제1 애노드 연결 라인(ACL1)을 이용하여 연결될 수 있다. 적어도 하나의 제1 애노드 연결 라인(ACL1)은 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 애노드 전극(120) 중 적어도 하나의 층과 동일한 층에 형성될 수 있다.
일 예로, 제2 단위 화소 영역(UPA2)에 구비된 4개의 제1 색 서브 화소들(SSP1)은 하나의 트랜지스터(T2)를 공유할 수 있다. 하나의 트랜지스터(T2)를 공유하는 4개의 제1 색 서브 화소들(SSP1)은 제1 애노드 전극들(121a, 121b, 121c, 121d)이 서로 전기적으로 연결될 수 있다. 이때, 4개의 제1 색 서브 화소들(SSP1)의 제1 애노드 전극들(121a, 121b, 121c, 121d)은 복수의 제1 애노드 연결 라인들(ACL1)을 통해 전기적으로 연결될 수 있다. 복수의 제1 애노드 연결 라인들(ACL1) 각각은 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 애노드 전극(120) 중 적어도 하나의 층과 동일한 층에 형성될 수 있다.
하나의 제1 색 서브 화소(SSP1)의 제1 애노드 전극(121a)은 게이트 전극(GE)과 동일한 층에 구비된 제1 애노드 연결 라인(ACL1)을 통해 다른 하나의 제1 색 서브 화소(SSP1)의 제1 애노드 전극(121b)와 전기적으로 연결될 수 있다. 이러한 경우, 제1 애노드 연결 라인(ACL1)은 일단에서 하나의 컨택홀을 통해 하나의 제1 색 서브 화소(SSP1)의 제1 애노드 전극(121a)에 연결되고, 타단에서 다른 하나의 컨택홀을 통해 다른 하나의 제1 색 서브 화소(SSP1)의 제1 애노드 전극(121b)에 연결될 수 있다.
또는, 하나의 제1 색 서브 화소(SSP1)의 제1 애노드 전극(121a)은 제1 애노드 전극(121a)으로부터 연장된 제1 애노드 연결 라인(ACL1)을 통해 또 다른 하나의 제1 색 서브 화소(SSP1)의 제1 애노드 전극(121d)와 전기적으로 연결될 수 있다.
도 9는 4개의 제1 색 서브 화소들(SSP1)의 제1 애노드 전극들(121a, 121b, 121c, 121d)이 전기적으로 연결되는 일 예를 보여주는 것일 뿐이며, 반드시 이에 한정되는 것은 아니다. 복수의 제1 애노드 연결 라인들(ACL1)은 게이트 전극(GE)이 아닌 다른 층, 예컨대, 소스 전극(SE) 및 드레인 전극(DE)과 동일한 층에 구비될 수도 있다.
또한, 제2 단위 화소 영역(UPA2)에 구비된 복수의 제2 색 서브 화소들(SSP2) 중 적어도 둘 이상의 제2 색 서브 화소들(SSP2)은 하나의 트랜지스터(T2)를 공유할 수 있다. 도 6 및 도 10에서는 제2 단위 화소 영역(UPA2)에 구비된 복수의 제2 색 서브 화소들(SSP2) 모두가 하나의 트랜지스터(T2)를 공유하는 것으로 도시하고 있으나, 반드시 이에 한정되지는 않는다. 다른 실시예에 있어서, 복수의 제2 색 서브 화소들(SSP2) 중 적어도 둘 이상의 제2 색 서브 화소들(SSP2)이 하나의 트랜지스터(T2)를 공유할 수도 있다.
하나의 제2 트랜지스터(T2)를 공유하는 적어도 둘 이상의 제2 색 서브 화소들(SSP2)은 각각 제2 애노드 전극(122)을 구비할 수 있다. 상기 적어도 둘 이상의 제2 색 서브 화소들(SSP2)은 도 10에 도시된 바와 같이 제2 애노드 전극들(122)이 서로 전기적으로 연결될 수 있다. 이에 따라, 상기 적어도 둘 이상의 제2 색 서브 화소들(SSP2)은 동시에 발광할 수 있다.
이때, 적어도 둘 이상의 제2 색 서브 화소들(SSP2)의 제2 애노드 전극들(122)은 적어도 하나의 제2 애노드 연결 라인(ACL2)을 이용하여 연결될 수 있다. 적어도 하나의 제2 애노드 연결 라인(ACL2)은 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 애노드 전극(120) 중 적어도 하나의 층과 동일한 층에 형성될 수 있다.
일 예로, 제2 단위 화소 영역(UPA2)에 구비된 8개의 제2 색 서브 화소들(SSP2)은 하나의 트랜지스터(T2)를 공유할 수 있다. 하나의 트랜지스터(T2)를 공유하는 8개의 제2 색 서브 화소들(SSP2)은 제2 애노드 전극들(122a, 122b, 122c, 122d, 122e, 122f, 122g, 122h)이 서로 전기적으로 연결될 수 있다. 이때, 8개의 제2 색 서브 화소들(SSP2)의 제2 애노드 전극들(122a, 122b, 122c, 122d, 122e, 122f, 122g, 122h)은 복수의 제2 애노드 연결 라인들(ACL2)을 통해 전기적으로 연결될 수 있다. 복수의 제2 애노드 연결 라인들(ACL2) 각각은 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 애노드 전극(120) 중 적어도 하나의 층과 동일한 층에 형성될 수 있다.
복수의 제2 애노드 연결 라인들(ACL2)은 제2 애노드 전극(122)과 동일한 층에 형성될 수 있다. 제2 색 서브 화소들(SSP2)의 제2 애노드 전극들(122a)은 도 10에 도시된 바와 같이 제2 애노드 전극(122)과 동일한 층에 형성된 제2 애노드 연결 라인(ACL2)을 통해 서로 전기적으로 연결될 수 있으나, 반드시 이에 한정되지는 않는다.
다른 실시예에 있어서, 복수의 제2 애노드 연결 라인들(ACL2)은 제2 애노드 전극(122)이 아닌 다른 층, 예컨대, 소스 전극(SE) 및 드레인 전극(DE)과 동일한 층에 구비될 수도 있다.
또한, 제2 단위 화소 영역(UPA2)에 구비된 복수의 제3 색 서브 화소들(SSP3) 중 적어도 둘 이상의 제3 색 서브 화소들(SSP3)은 하나의 트랜지스터(T2)를 공유할 수 있다. 도 6 및 도 11에서는 제2 단위 화소 영역(UPA2)에 구비된 복수의 제3 색 서브 화소들(SSP3) 모두가 하나의 트랜지스터(T2)를 공유하는 것으로 도시하고 있으나, 반드시 이에 한정되지는 않는다. 다른 실시예에 있어서, 복수의 제3 색 서브 화소들(SSP3) 중 적어도 둘 이상의 제3 색 서브 화소들(SSP3)이 하나의 트랜지스터(T2)를 공유할 수도 있다.
하나의 제2 트랜지스터(T2)를 공유하는 적어도 둘 이상의 제3 색 서브 화소들(SSP3)은 각각 제3 애노드 전극(123)을 구비할 수 있다. 상기 적어도 둘 이상의 제3 색 서브 화소들(SSP3)은 도 11에 도시된 바와 같이 제3 애노드 전극들(123)이 서로 전기적으로 연결될 수 있다. 이에 따라, 상기 적어도 둘 이상의 제3 색 서브 화소들(SSP3)은 동시에 발광할 수 있다.
이때, 적어도 둘 이상의 제3 색 서브 화소들(SSP3)의 제3 애노드 전극들(123)은 적어도 하나의 제3 애노드 연결 라인(ACL3)을 이용하여 연결될 수 있다. 적어도 하나의 제3 애노드 연결 라인(ACL3)은 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 애노드 전극(120) 중 적어도 하나의 층과 동일한 층에 형성될 수 있다.
일 예로, 제2 단위 화소 영역(UPA2)에 구비된 4개의 제3 색 서브 화소들(SSP3)은 하나의 트랜지스터(T2)를 공유할 수 있다. 하나의 트랜지스터(T2)를 공유하는 4개의 제3 색 서브 화소들(SSP3)은 제3 애노드 전극들(123a, 123b, 123c, 123d)이 서로 전기적으로 연결될 수 있다. 이때, 4개의 제3 색 서브 화소들(SSP3)의 제3 애노드 전극들(123a, 123b, 123c, 123d)은 복수의 제3 애노드 연결 라인들(ACL3)을 통해 전기적으로 연결될 수 있다. 복수의 제3 애노드 연결 라인들(ACL3) 각각은 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 애노드 전극(120) 중 적어도 하나의 층과 동일한 층에 형성될 수 있다.
하나의 제3 색 서브 화소(SSP3)의 제3 애노드 전극(123a)은 소스 전극(SE) 및 드레인 전극(DE)과 동일한 층에 구비된 제3 애노드 연결 라인(ACL3)을 통해 다른 하나의 제3 색 서브 화소(SSP3)의 제3 애노드 전극(123b)와 전기적으로 연결될 수 있다. 이러한 경우, 제3 애노드 연결 라인(ACL3)은 일단에서 하나의 컨택홀을 통해 하나의 제3 색 서브 화소(SSP3)의 제3 애노드 전극(123a)에 연결되고, 타단에서 다른 하나의 컨택홀을 통해 다른 하나의 제3 색 서브 화소(SSP3)의 제3 애노드 전극(123b)에 연결될 수 있다.
또는, 하나의 제3 색 서브 화소(SSP3)의 제3 애노드 전극(123a)은 게이트 전극(GE)과 동일한 층에 구비된 제3 애노드 연결 라인(ACL3) 및 소스 전극(SE) 및 드레인 전극(DE)과 동일한 층에 구비된 제3 애노드 연결 라인(ACL3)을 통해 또 다른 하나의 제3 색 서브 화소(SSP3)의 제3 애노드 전극(123c)와 전기적으로 연결될 수 있다.
도 11은 4개의 제3 색 서브 화소들(SSP3)의 제3 애노드 전극들(123a, 123b, 123c, 123d)이 전기적으로 연결되는 일 예를 보여주는 것일 뿐이며, 반드시 이에 한정되는 것은 아니다. 복수의 제3 애노드 연결 라인들(ACL3)은 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)이 아닌 다른 층, 예컨대, 애노드 전극(120)과 동일한 층에 구비될 수도 있다.
한편, 제2 단위 화소 영역(UPA2)은 제1 단위 화소 영역(UPA1)과 달리 투과 영역(TA)을 포함한다. 제2 단위 화소 영역(UPA2)의 투과 영역(TA)에는 도 6에 도시된 바와 같이 제2 서브 화소(SSP)가 구비되지 않는다. 더 나아가, 제2 단위 화소 영역(UPA2)의 투과 영역(TA)에는 제2 서브 화소(SSP)에 신호를 공급하는 복수의 신호 라인들도 구비되지 않는다. 제2 서브 화소(SSP)에 신호를 공급하는 복수의 신호 라인들은 제2 비투과 영역(NTA2)에만 구비될 수 있다.
결과적으로, 제2 단위 화소 영역(UPA2)의 투과 영역(TA)에는 도 8에 도시된 바와 같이 금속층이 형성되지 않고, 무기 절연막 또는 유기 절연막만이 형성될 수 있다. 일 예로, 제2 단위 화소 영역(UPA2)의 투과 영역(TA)에는 게이트 절연막(GI), 제1 층간 절연막(ILD1), 제2 층간 절연막(ILD2), 평탄화막(PLN), 뱅크(125) 및 봉지막(150)만이 구비될 수 있다. 게이트 절연막(GI), 제1 층간 절연막(ILD1), 제2 층간 절연막(ILD2), 평탄화막(PLN), 뱅크(125) 및 봉지막(150) 각각은 투명한 물질로 이루어지므로, 제2 단위 화소 영역(UPA2)은 투과 영역(TA)에서 높은 광 투과율을 가질 수 있다.
본 발명의 일 실시예에 따른 표시 패널(100)은 광 투과율이 다른 제1 표시 영역(DA1) 및 제2 표시 영역(DA1)이 구비될 수 있다. 제1 표시 영역(DA1)은 광학 모듈(200)과 중첩되지 않으므로, 낮은 제1 광 투과율을 가질 수 있다. 제2 표시 영역(DA2)은 광학 모듈(200)과 중첩되므로, 제1 광 투과율 보다 높은 제2 광 투과율을 가질 수 있다.
본 발명의 일 실시예에 따른 표시 패널(100)은 제2 표시 영역(DA2)에 복수의 제2 서브 화소들(SSP)이 배치되어 있으므로, 제2 표시 영역(DA2)에서 화상이 표시될 수 있다. 또한, 본 발명의 일 실시예에 따른 표시 패널(100)은 제2 표시 영역(DA2)이 투과 영역(TA)을 포함한다. 이에 따라, 표시 패널(100)의 배면에 위치하는 광학 모듈(200)은 표시 패널(100)의 제2 표시 영역(DA2)에 구비된 투과 영역(TA)을 통해 외부광이 입사될 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 패널의 변형된 예를 보여주는 단면도이다.
도 12를 참조하면, 본 발명의 일 실시예에 따른 표시 패널(110)은 편광판(160)을 더 포함할 수 있다.
편광판(160)은 봉지막(150) 상에 구비되어, 외부로부터 입사된 광이 전극들에 반사되는 것을 방지할 수 있다.
편광판(160)은 편광부(161)와 비편광부(162)를 포함할 수 있다. 편광부(A1)는 제1 표시 영역(DA1)과 대응되며, 편광 특성에 의하여 외부로부터 입사된 광이 전극들에 반사되는 것을 방지할 수 있다. 비편광부(A2)는 제2 표시 영역(DA2)과 대응되며, 편광 특성을 가지고 있지 않는다. 비편광부(A2)는 편광판(160)의 일 부분에 화학물질을 이용하여 탈리시키거나 표백시킴으로써 형성될 수 있다.
본 발명의 일 실시예에 따른 표시 패널(100)은 편광판(160)에 비편광부(162)을 형성함으로써, 제2 표시 영역(DA2)의 투과 영역(TA)에서 투과율이 감소되는 것을 방지할 수 있다.
한편, 편광판(160)이 편광부(161)와 비편광부(162)를 포함하는 경우, 캐소드 전극(140)은 반투과 전극(141) 및 투명 전극(142)을 포함할 수 있다. 반투과 전극(141)은 제1 표시 영역(DA1)에 구비되며, 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 투명 전극(142)은 제2 표시 영역(DA2)에 구비되며, 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material)로 형성될 수 있다.
도 13은 본 발명의 일 실시예에 따른 표시 패널의 변형된 다른 예를 보여주는 단면도이고, 도 14는 본 발명의 일 실시예에 따른 표시 패널의 변형된 또 다른 예를 보여주는 단면도이다.
도 13을 참조하면, 본 발명의 일 실시예에 따른 표시 패널(110)은 편광판(160) 및 컬러필터층(170)을 더 포함할 수 있다.
편광판(160)은 봉지막(150) 상에서 제1 표시 영역(DA1)과 대응되도록 구비될 수 있다.
컬러필터층(170)은 봉지막(150) 상에서 제2 표시 영역(DA2)에 대응되도록 구비될 수 있다. 컬러필터층(170)은 제2 표시 영역(DA2) 내에서 제1 색 서브 화소(FSP1, SSP1), 제2 색 서브 화소(FSP2, SSP2) 및 제3 색 서브 화소(FSP3, SSP3) 별로 패턴 형성될 수 있다.
컬러필터층(170)은 구체적으로, 컬러필터층(170)은 제1 컬러필터(CF1), 제2 컬러필터(CF2) 및 제3 컬러필터(CF3)을 포함할 수 있다. 제1 컬러필터(CF1)는 제1 색 서브 화소(FSP1, SSP1)의 발광 영역에 대응되도록 배치될 수 있으며, 적색 광을 투과시키는 적색 컬러필터일 수 있다. 제2 컬러필터(CF2)는 제2 색 서브 화소(FSP2, SSP2)의 발광 영역에 대응되도록 배치될 수 있으며, 녹색 광을 투과시키는 녹색 컬러필터일 수 있다. 제3 컬러필터(CF3)는 제3 색 서브 화소(FSP3, SSP3)의 발광 영역에 대응되도록 배치될 수 있으며, 청색 광을 투과시키는 청색 컬러필터일 수 있다.
표시 패널(100)의 제2 표시 영역(DA2)에 편광판(160)이 형성되면, 편광판(160)에 의하여 제2 표시 영역(DA2)에서의 광 투과율이 감소하게 된다. 한편, 표시 패널(100)의 제2 표시 영역(DA2)에 편광판(160)이 형성되지 않으면, 외부로부터 입사된 광이 제2 표시 영역(DA2)에 구비된 전극들에 반사되는 문제가 발생할 수 있다.
본 발명의 일 실시예에 따른 표시 패널(100)은 제1 표시 영역(DA1)에만 편광판(160)을 형성하고, 제2 표시 영역(DA2)에 편광판(160)을 형성하지 않을 수 있다. 그리고, 본 발명의 일 실시예에 따른 표시 패널(100)은 제2 표시 영역(DA2)에 컬러필터층(170)을 형성할 수 있다.
본 발명의 일 실시예에 따른 표시 패널(100)은 제2 표시 영역(DA2)에 편광판(160)을 형성하지 않음으로써, 제2 표시 영역(DA2)에서 투과율이 감소되는 것을 방지할 수 있다. 또한, 본 발명의 일 실시예에 따른 표시 패널(100)은 컬러필터층(170)을 형성함으로써, 외부로부터 입사된 광의 일부를 컬러필터층(170)이 흡수하여 전극들에 반사되는 것을 방지할 수 있다. 즉, 본 발명의 일 실시예에 따른 표시 패널(100)은 제2 표시 영역(DA2)에서 투과율을 감소시키지 않으면서 외광 반사율을 줄일 수 있다.
한편, 캐소드 전극(140)은 반투과 전극(141) 및 투명 전극(142)을 포함할 수 있다. 반투과 전극(141)은 제1 표시 영역(DA1)에 구비되며, 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 투명 전극(142)은 제2 표시 영역(DA2)에 구비되며, 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material)로 형성될 수 있다.
본 발명의 일 실시예에 따른 표시 패널(100)은 제1 표시 영역(DA1)에 반투과 전극(141)을 형성함으로써, 제1 표시 영역(DA1)에서 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 패널(100)은 제2 표시 영역(DA2)에 투명 전극(142)을 형성함으로써, 제2 표시 영역(DA2)에서 광 투과율을 향상시킬 수 있다.
한편, 도 12 및 도 13에서는 캐소드 전극(140)이 제1 표시 영역(DA1)의 전부 및 제2 표시 영역(DA2)의 전부에 형성되는 것으로 도시하고 있으나, 반드시 이에 한정되지는 않는다.
다른 일 실시예에 있어서, 캐소드 전극(140)은 도 14에 도시된 바와 같이 제2 표시 영역(DA2)의 투과 영역(TA)과 대응되는 개구부(OA)를 포함할 수도 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시 패널(100)은 제2 표시 영역(DA2)의 투과 영역(TA)에서 보다 높은 광 투과율을 가질 수 있다.
이와 같은 본 발명의 바람직한 실시 예들에 따른 표시 장치는 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC), 스마트 폰(smart phone), 이동 통신 단말기, 모바일 폰, 태블릿 PC(personal computer), 스마트 와치(smart watch), 와치 폰(watch phone), 또는 웨어러블 기기(wearable device) 등과 같은 휴대용 전자 기기뿐만 아니라 텔레비전, 노트북, 모니터, 냉장고, 전자 레인지, 세탁기, 카메라 등의 다양한 제품에 적용될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 패널 200: 광학 모듈
300: 회로 보드 400: 커버 윈도우
500: 프레임 DA1: 제1 표시 영역
DA2: 제2 표시 영역 NDA: 비표시 영역
110: 기판 120: 애노드 전극
130: 유기 발광층 140: 캐소드 전극
150: 봉지막 160: 편광판
170: 컬러필터층

Claims (17)

  1. 제1 표시 영역 및 제2 표시 영역을 포함하는 표시 영역이 구비된 기판;
    상기 기판 상에서 상기 제1 표시 영역에 구비된 제1 트랜지스터;
    상기 기판 상에서 상기 제2 표시 영역에 구비된 제2 트랜지스터;
    상기 제1 트랜지스터로부터 전원을 공급받는 제1 서브 화소; 및
    상기 제2 트랜지스터로부터 전원을 공급받는 제2 서브 화소를 포함하고,
    적어도 둘 이상의 제2 서브 화소들은 하나의 제2 트랜지스터를 공유하는 표시 장치.
  2. 제1항에 있어서,
    상기 하나의 제2 트랜지스터에 의하여 공유된 적어도 둘 이상의 제2 서브 화소들은 동일한 색을 방출하는 표시 장치.
  3. 제1항에 있어서,
    상기 제2 서브 화소는 애노드 전극, 유기 발광층 및 캐소드 전극을 포함하고,
    하나의 제2 트랜지스터를 공유하는 적어도 둘 이상의 제2 서브 화소들은 상기 애노드 전극들이 서로 전기적으로 연결된 표시 장치.
  4. 제1항에 있어서,
    상기 제2 표시 영역은 복수의 투과 영역들, 및 상기 투과 영역들 사이에 구비되고 상기 제2 트랜지스터, 상기 제2 서브 화소가 배치되는 비투과 영역을 포함하는 표시 장치.
  5. 제4항에 있어서,
    상기 제2 트랜지스터는 상기 제2 표시 영역 내에서 상기 비투과 영역에만 구비되는 표시 장치.
  6. 제4항에 있어서,
    상기 제2 트랜지스터와 연결된 복수의 신호 라인들을 더 포함하고,
    상기 복수의 신호 라인들은 상기 제2 표시 영역 내에서 상기 비투과 영역에만 구비되는 표시 장치.
  7. 제1항에 있어서,
    상기 제2 서브 화소는 상기 제1 서브 화소와 크기가 동일한 표시 장치.
  8. 제1항에 있어서,
    단위 면적 내에 구비된 제2 서브 화소의 개수는 단위 면적 내에 구비된 제1 서브 화소의 개수와 상이한 표시 장치.
  9. 제8항에 있어서,
    단위 면적 내에 구비된 제2 서브 화소의 개수는 단위 면적 내에 구비된 제1 서브 화소의 개수 보다 작은 표시 장치.
  10. 제1항에 있어서,
    상기 제1 서브 화소 및 상기 제2 서브 화소 각각은 제1 색의 광을 방출하는 제1 색 서브 화소 및 제2 색의 광을 방출하는 제2 색 서브 화소를 포함하고,
    상기 제1 표시 영역 및 상기 제2 표시 영역은 상기 제1 색 서브 화소에 대한 상기 제2 색 서브 화소의 비율이 동일한 표시 장치.
  11. 제1 표시 영역 및 제2 표시 영역을 포함하는 표시 패널; 및
    상기 표시 패널의 하부에 배치되고, 상기 제2 표시 영역과 중첩되도록 구비된 카메라를 포함하고,
    상기 제2 표시 영역은 복수의 투과 영역들, 및 상기 투과 영역들 사이에 구비되고 발광 영역이 구비된 비투과 영역을 포함하는 표시 장치.
  12. 제11항에 있어서,
    상기 제1 표시 영역은 제1 광 투과율을 가지고, 상기 제2 표시 영역은 상기 제1 광 투과율 보다 높은 제2 광 투과율을 가지는 표시 장치.
  13. 제11항에 있어서,
    상기 제2 표시 영역은 단위 면적 내에 구비된 서브 화소의 개수가 상기 제1 표시 영역 보다 작은 표시 장치.
  14. 제11항에 있어서,
    상기 제2 표시 영역에 구비된 서브 화소는 상기 제1 표시 영역에 구비된 서브 화소와 크기가 동일한 표시 장치.
  15. 제11항에 있어서,
    상기 제1 표시 영역 및 상기 제2 표시 영역 각각은 제1 색의 광을 방출하는 제1 색 서브 화소 및 제2 색의 광을 방출하는 제2 색 서브 화소를 포함하고,
    상기 제1 표시 영역 및 상기 제2 표시 영역은 상기 제1 색 서브 화소에 대한 상기 제2 색 서브 화소의 비율이 동일한 표시 장치.
  16. 제11항에 있어서,
    상기 제1 표시 영역에 배치된 복수의 제1 서브 화소들;
    상기 복수의 제1 서브 화소들 각각에 대응되도록 배치된 제1 트랜지스터;
    상기 제2 표시 영역에 배치된 복수의 제2 서브 화소들; 및
    상기 복수의 제2 서브 화소들 중 일부에 대응되도록 배치된 제2 트랜지스터를 더 포함하고,
    적어도 둘 이상의 제2 서브 화소들은 하나의 제2 트랜지스터를 공유하는 표시 장치.
  17. 제16항에 있어서,
    상기 하나의 제2 트랜지스터에 의하여 공유된 적어도 둘 이상의 제2 서브 화소들은 동일한 색을 방출하는 표시 장치.
KR1020190179467A 2019-12-31 2019-12-31 표시장치 KR20210085902A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190179467A KR20210085902A (ko) 2019-12-31 2019-12-31 표시장치
DE102020133363.3A DE102020133363B4 (de) 2019-12-31 2020-12-14 Anzeigetafel und damit versehene Anzeigevorrichtung
US17/125,115 US20210202588A1 (en) 2019-12-31 2020-12-17 Display Device
GB2219142.3A GB2614446B (en) 2019-12-31 2020-12-22 Display device
GB2020422.8A GB2592733B (en) 2019-12-31 2020-12-22 Display device
CN202011534319.4A CN113130574B (zh) 2019-12-31 2020-12-23 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190179467A KR20210085902A (ko) 2019-12-31 2019-12-31 표시장치

Publications (1)

Publication Number Publication Date
KR20210085902A true KR20210085902A (ko) 2021-07-08

Family

ID=76310599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190179467A KR20210085902A (ko) 2019-12-31 2019-12-31 표시장치

Country Status (5)

Country Link
US (1) US20210202588A1 (ko)
KR (1) KR20210085902A (ko)
CN (1) CN113130574B (ko)
DE (1) DE102020133363B4 (ko)
GB (2) GB2614446B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023018284A1 (ko) * 2021-08-12 2023-02-16 삼성전자 주식회사 언더 디스플레이 카메라를 포함하는 전자 장치 및 전자 장치에 포함된 디스플레이

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210095255A (ko) * 2020-01-22 2021-08-02 삼성디스플레이 주식회사 표시 장치
KR20210149280A (ko) * 2020-06-01 2021-12-09 삼성디스플레이 주식회사 표시장치
KR20220156136A (ko) * 2021-05-17 2022-11-25 삼성디스플레이 주식회사 발광 표시 장치 및 그 제조 방법
KR20230096570A (ko) * 2021-12-23 2023-06-30 엘지디스플레이 주식회사 표시 장치
KR20240022007A (ko) * 2022-08-10 2024-02-20 삼성디스플레이 주식회사 전자 장치
US20240054940A1 (en) * 2022-08-12 2024-02-15 Samsung Display Co., Ltd. Display device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110101980A (ko) * 2010-03-10 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조방법
KR102271226B1 (ko) * 2013-11-13 2021-06-29 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR102465379B1 (ko) * 2015-12-02 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
KR102636147B1 (ko) * 2015-12-31 2024-02-08 엘지디스플레이 주식회사 투명표시장치
KR20170113066A (ko) 2016-03-24 2017-10-12 삼성전자주식회사 디스플레이를 가진 전자 장치 및 그의 이미지 표시 방법
CN107799548B (zh) * 2016-08-31 2021-09-21 乐金显示有限公司 有机发光显示装置
CN106856204B (zh) * 2016-12-28 2019-12-03 上海天马有机发光显示技术有限公司 一种oled显示面板、显示装置
KR102683976B1 (ko) * 2016-12-29 2024-07-10 엘지디스플레이 주식회사 투명 표시장치
EP3624434B1 (en) * 2017-07-07 2021-06-02 Huawei Technologies Co., Ltd. Terminal provided with camera, and photographing method
CN207264695U (zh) * 2017-09-30 2018-04-20 云谷（固安）科技有限公司 终端及显示屏
CN107632443B (zh) * 2017-10-31 2020-04-21 厦门天马微电子有限公司 显示面板及其显示装置
CN107819023B (zh) * 2017-11-29 2020-09-25 武汉天马微电子有限公司 一种有机发光显示面板及显示装置
TWI674572B (zh) * 2018-10-12 2019-10-11 友達光電股份有限公司 非矩形顯示裝置
CN109192076B (zh) * 2018-11-02 2021-01-26 京东方科技集团股份有限公司 一种显示面板和显示装置
CN109584794A (zh) * 2019-01-25 2019-04-05 京东方科技集团股份有限公司 一种显示面板及显示装置
CN110112176A (zh) * 2019-03-18 2019-08-09 昆山国显光电有限公司 一种显示面板及显示装置
KR20200144193A (ko) * 2019-06-17 2020-12-29 삼성디스플레이 주식회사 표시 장치
CN110444125B (zh) * 2019-06-25 2022-03-08 荣耀终端有限公司 显示屏、终端
CN110543050B (zh) * 2019-09-30 2021-11-23 上海天马微电子有限公司 一种显示面板、显示装置及显示装置的补偿方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023018284A1 (ko) * 2021-08-12 2023-02-16 삼성전자 주식회사 언더 디스플레이 카메라를 포함하는 전자 장치 및 전자 장치에 포함된 디스플레이

Also Published As

Publication number Publication date
GB202020422D0 (en) 2021-02-03
US20210202588A1 (en) 2021-07-01
GB202219142D0 (en) 2023-02-01
GB2614446A (en) 2023-07-05
GB2592733B (en) 2023-02-15
DE102020133363A1 (de) 2021-07-01
GB2592733A (en) 2021-09-08
CN113130574B (zh) 2024-05-17
CN113130574A (zh) 2021-07-16
DE102020133363B4 (de) 2023-11-02
GB2614446B (en) 2024-07-24

Similar Documents

Publication Publication Date Title
KR20210085902A (ko) 표시장치
US11038151B2 (en) Display device
KR102543688B1 (ko) 표시 장치 및 표시 장치의 제조방법
US20220376209A1 (en) Display substrate and preparation method therefor, and display apparatus
CN111293158B (zh) 显示面板和显示装置
KR20200082492A (ko) 관통홀이 구비된 표시장치
EP3792979B1 (en) Display device
WO2014046031A1 (ja) 半導体装置及び表示装置
US20220208913A1 (en) Display device
US20240074284A1 (en) Display device
WO2020230497A1 (ja) 表示装置
KR100708686B1 (ko) 평판표시장치
KR20220096492A (ko) 표시 장치
KR20220092096A (ko) 표시 장치
US20230200149A1 (en) Display device
US20220208916A1 (en) Display device
US20230380231A1 (en) Display apparatus
US11632890B2 (en) Display device
CN220441194U (zh) 显示装置
US20230209921A1 (en) Display device
US20220367585A1 (en) Display device
US20240255816A1 (en) Display apparatus
US20230209923A1 (en) Light emitting display device and method for manufacturing the same
KR20240106640A (ko) 표시 장치
KR20220070829A (ko) 투명 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination